JPS6348330B2 - - Google Patents

Info

Publication number
JPS6348330B2
JPS6348330B2 JP19911686A JP19911686A JPS6348330B2 JP S6348330 B2 JPS6348330 B2 JP S6348330B2 JP 19911686 A JP19911686 A JP 19911686A JP 19911686 A JP19911686 A JP 19911686A JP S6348330 B2 JPS6348330 B2 JP S6348330B2
Authority
JP
Japan
Prior art keywords
resist
film
pattern
etching
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19911686A
Other languages
English (en)
Other versions
JPS6356655A (ja
Inventor
Shuzo Ooshio
Koichi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61199116A priority Critical patent/JPS6356655A/ja
Publication of JPS6356655A publication Critical patent/JPS6356655A/ja
Publication of JPS6348330B2 publication Critical patent/JPS6348330B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
〔概要〕 芳香族ビニル化合物重合体を素材とするネガレ
ジストを基板に塗布し、遠紫外線、X線、荷電粒
子線等で露光することにより多層レジストプロセ
スの下層膜として使用するパターン形成方法。 〔産業上の利用分野〕 本発明は、パターン形成方法に関するものであ
り、さらに詳しく述べるならば、近年益々微細化
しつつあるレジストのパターンを多層プロセスで
形成する方法に関するものである。 〔従来の技術〕 レジストのパターン形成方法として、従来レジ
ストを単層で用い、これをパターンニングして得
たパターンをエツチング等のマスクとする方法が
一般的であつた。しかしながら、半導体集積回路
のデザインルール微細化、被エツチング材料の難
エツチング材料化が進んだために、単層レジスト
によるパターン形成は限界に来ている。 その対策として、バイレベル、トリレベル等の
多層レジストプロセスによるパターン形成が進め
られ、実用化されつつある。この多層レジストプ
ロセスによるパターン形成の基本的考え方は、下
層レジスト膜を十分にエツチングに耐えうる膜厚
とし、上層レジスト膜あるいは中間膜をエツチン
グできる膜厚とすることによつて、レジストに必
要とされる機能を、下層レジスト膜とそれ以外の
層とに機能分離し、以て高解像度およびすぐれた
耐エツチング性を有するレジストパターンを形成
するところにある。 〔発明が解決しようとする問題点〕 本発明者等は多層レジストプロセスを電子ビー
ムにより露光することを試み、次のような多層レ
ジストについて実験を行なつた。 (1) 上層レジスト膜…PMSS…0.2μm 下層レジスト膜…OFPR−800…2.0μm PMSSはシリル化ポリメチルセスキオキサン
を指し、O2のプラズマエツチングに対する耐
性が高い物質である。OFPR−800は東京応化
製ノボラツク系レジストであり、Alのエツチ
ングに多用されている。 (2) 上層レジスト膜…PMSS…0.2μm 下層レジスト膜…CMR−100…2.0μm CMR−100は富士通研究所製PMMA系レジ
ストである。 (3) 上層レジスト膜…CMS…0.5μm 中間膜…SiO2…0.2μm 下層レジスト膜…OFPR−800…0.2μm CMSはクロルメチル化ポリスチレンである。 (4) 上層レジスト膜…CMR−100…0.5μm 中間膜…SiO2…0.2μm 下層レジスト膜…OFPR−800…2.0μm これらの多層レジストについて実験の結果、
OFPR−800やCMR−100等の有機系レジストを
使用し、また電子ビーム露光により上層レジスト
膜および中間膜の露光を行なつたところ、チヤー
ジアツプ現象が生じた。即ち、電子ビームをレジ
スト膜に走査して露光する際に、以前の走査によ
りレジスト膜に照射された電子がレジスト膜に残
存し、走査中の電子ビームに斥力を与える結果、
電子ビームが曲げられ、そして位置合わせマーク
の検出不良やパターンの位置ずれが生じた。なお
上層レジスト膜および中間膜をマスクにした下層
膜のエツチングは酸素プラズマエツチングで行な
つた。 一般に、下層レジスト膜として使用されている
OFPR−800、CMR−100等の有機膜は塩素系ド
ライエツチング剤に対する耐エツチング性があま
り良くないため、下層レジスト膜として実験で採
用した2.0μmの膜厚は塩素系ドライエツチングの
場合は不充分であり、4μm程度の膜厚を必要とす
る。このような高アスペクト比のレジスト膜はパ
ターン倒壊や微細パターン部分のエツチング不均
一性を生じる。 本発明は、荷電媒体による露光時にチヤージア
ツプ現象を招かず、また、すぐれた耐エツチング
性を有するレジストによるパターン形成方法を提
供することを目的とする。 〔問題点を解決するための手段〕 本発明者は、芳香族ビニル化合物重合体は、荷
電媒体による露光時にチヤージアツプ現象を招か
ない素材であること、また耐エツチング性にすぐ
れていること、を見出したが、解決すべき新たな
問題点として芳香族ビニル化合物重合体は通常ネ
ガレジストとして使用されている物質であるた
め、これを下層レジスト膜として使用すると、上
層レジスト膜もしくは中間膜塗布時に下層レジス
ト膜が溶解する溶解性に問題があることを見出し
た。これを解決する手段として、遠紫外線、荷電
粒子線(電子線、イオン線等)、X線等、を芳香
族ビニル化合物重合体に照射すると、芳香族ビニ
ル化合物重合体が上層レジスト膜もしくは中間膜
(レジスト)に対して不溶化させる方法を考案し
た。 本発明において、芳香族ビニル化合物重合体と
しては、ベンゼン、トルエン、キシレン、エチル
ベンゼン、パラテルフエニル、ジフエニルメタ
ン、スチレン、プロピルベンゼン、安息香酸など
と、ビニルとの重合体であつて、ネガレジストと
して使用可能なものを、使用することができる。
チヤージアツプ現象が特に抑制された好ましい芳
香族ビニル化合物重合体は、ビニル基の一部がハ
ロゲン、特に塩素、で置換されたものである。芳
香族ビニル化合物重合体は下層レジスト膜として
基板に塗布する。その厚さは、被エツチング材料
にもよるが、難エツチング性のAl−Cu合金の場
合で2μm以下である。このような薄い膜厚が可能
になつたのは、紫外線等により照射を受けた芳香
族ビニル化合物重合体は下地基板のエツチヤント
に対して高い耐エツチング性を有するためであ
る。 上層レジスト膜は公知の多層レジストプロセス
で使用されている、上層レジスト膜および中間膜
の任意のものを使用することができる。すなわ
ち、下地の芳香族ビニル化合物重合体の作用によ
つて上層、中間膜の物質がチヤージアツプ性をも
つていたとしても、レジスト膜全体でのチヤージ
アツプ性は軽減される。しかしながら、上層レジ
スト膜があまり厚くなりすぎるのはチヤージアツ
プ性のみならず、解像性の観点からも好ましくは
ない。よつて上層レジスト膜(中間膜も含む)の
厚さはピンホールや下層膜のエツチングにおける
選択比等の条件から決定されたなるべく薄い膜で
あることが好ましい。本発明による多層レジスト
プロセスは、近年開発されつつあるシリコン含有
ポリマーレジストを上層レジスト膜とする二層レ
ジスト法に適用すると、シリコン含有ポリマーレ
ジストのすぐれた耐酸素エツチング性により膜厚
が薄くでき、芳香族ビニル化合物重合体が薄い膜
厚とチヤージアツプ性軽減を実現するので、アス
ペクト比が小さいフアインパターンが形成される
とともに、難エツチング材料のフアインパターン
も容易に作られるようになることが期待される。 上層レジスト膜(中間膜も含む)のパターンニ
ング方法は、電子ビーム、イオン線等の荷電粒子
露光による。 以下、本発明の実施例を説明する。 〔実施例〕 実施例 1 CMS(クロロメチル化ポリスチレン)をアルミ
ニウム基板に2.0μmの厚さに塗布し、100℃、20
分の条件でベークし、遠紫外光(Xe−Hgラン
プ、500W)で20秒間露光した。次に、PMSSを
CMSに0.2μmの厚さに塗布し、80℃、20分間の条
件でベークし、電子ビーム(20kV)で5×
10-6C/cm2の露光量で所定のパターンを露光し
た。続いて、MiBK(メチルイソブチルケトン)
にパターンを1分間デイツプし、次にIPA(イソ
プロピルアルコール)で30秒間デイツプ、リンス
した。最後に、プラズマエツチング装置(rfパワ
ー300W、O2−100sccm、圧力−0.02torr)でエ
ツチングを行ない、0.3μmライン、0.3μmスペー
スのパターンを形成した。 このパターンを利用してAl−2%Cu合金膜
(厚さ−1μm)をプラズマ装置(rfパワー400W、
SiCl4−100sccm、Cl2−30sccm、圧力−0.02torr)
で4分間エツチングした。この条件でエツチング
は可能であり、レジストの灰化量はCMSが1.2μm
であつた。また、パターンずれは0.10μm以下で
あつた。 実施例 2 α−M化CMS(東洋曹達工)をアルミニウム基
板に2.0μmの厚さに塗布し、100℃、20分の条件
でベークし、遠紫外光(Xe−Hgランプ、500W)
で2分露光した。次に、PMSSをα−M化CMS
に0.2μmの厚さに塗布し、80℃、20分間の条件で
ベークした。以下、実施例1と同様な条件で電子
ビーム露光し、MiBK,IPAデイツプ、およびプ
ラズマエツチングを行ない、0.3μmライン、
0.3μmスペースのパターンを形成した。 実施例 3 CMSをアルミニウム基板に2.0μmの厚さに塗布
し、100℃、20分の条件でベークし、遠紫外光
(Xe−Hgランプ、500W)で20秒間露光した。次
に、OCD(東京応化)をCMSに0.2μmの厚さに塗
布し、200℃、20分間の条件でベークし、さらに
CMSを0.5μmの厚さに塗布し、100℃、20分の条
件でプリベークし、電子ビーム(20kV)で1×
10-5C/cm2の露光量で所定のパターンを露光し
た。さらに、アセトン/IPA=10/1(容量比)
で60秒現像し、IPAで30秒現像し、引き続き、プ
ラズマエツチング装置(rfパワー300W、CF4
200sccm、圧力−0.3torr)で2分間中間膜の
OCDをエツチングした。最後に、プラズマエツ
チング装置(rfパワー300W、O2−100sccm、圧
力−0.02torr)でエツチングを行ない、0.3μmラ
イン、0.3μmスペースのパターンを形成した。 実施例 4 この実施例は第2層レジストCMR−100にした
以外は殆ど実施例3と同様である。 CMSをアルミニウム基板に2.0μmの厚さに塗布
し、100℃、20分の条件でベークし、遠紫外光
(Xe−Hgランプ、500W)で20秒間露光した。次
に、OCDを0.2μmの厚さに塗布し、200℃、20分
の条件でベークし、さらにCMR−100を0.5μmの
厚さに塗布し、170℃、20分の条件でプリベーク
し、電子ビーム(20kV)で3×10-5C/cm2の露光
量で所定のパターンを露光した。さらに、
MiBK/酢酸エチル=1/1(容量比)に60秒デ
イツプし、以下実施例3と同様に、プラズマエツ
チングとrfエツチングを行なつた。 比較例 1 1.0μmAl−2%Cu(上層)/SiO2(中間層)/
SiO2ウエハー(基板)にOFPR−800を2.0μmの
厚さに塗布し、200℃、30分の条件でベークし、
PMSSレジストを0.2μmの厚さに塗布し、80℃、
20分の条件でベークし、電子ビーム(20kV)で
5×10-6C/cm2の露光量で所定のパターンを露光
した。さらに、続いて、MiBKにパターンを1分
間デイツプし、次にIPAで30秒間デイツプ、リン
スした。最後に、プラズマエツチング装置(rfパ
ワー300W、O2−100sccm、圧力−0.02torr)で
5分間エツチングを行ない、0.3μmライン、
0.3μmスペースのパターンを形成した。 このパターンを利用してAl−2%Cu合金膜
(厚さ−1μm)をプラズマ装置(rfパワー400W、
SiCl4−100sccm、Cl2−30sccm、圧力−0.02torr)
で4分間エツチングしたところ、合金膜がエツチ
ングされる前にレジストがエツチングされてしま
い、レジストはマスクとしての役割を果たさなか
つた。 比較例 2 比較例1と同様な方法でレジストパターンを形
成した。ただし、下層のOFPR−800の厚さを
4.0μmとし、プラズマエツチング(酸素の反応性
イオンエツチ)を10分間行なつた。この結果、
0.7μmライン、0.7μmスペースのパターンが形成
され、比較例1より解像度低下となつた。 このパターンを利用してAl−2%Cu合金膜
(厚さ−1μm)をエツチングした。プラズマ装置
(rfパワー400W、SiCl4−100sccm、Cl2
30sccm、圧力−0.02torr)で4分間エツチングし
たところ、合金膜がエツチングされた。またレジ
ストの灰化量はOFPR2.5μmであつた。 実施例 5 実施例1と同様な方法を、CMSのクロロメチ
ル化率を、0,15,30,50,90%と変化させて
(但し分子量は20000と一定に保つた)行ない、ク
ロロメチル化率とチヤージアツプ量の関係を調査
した。チヤージアツプ量は基準パターンからのず
れ(μm)で評価した。結果を次の表に示す。
〔発明の効果〕
本発明により形成したパターンの下層膜は耐エ
ツチング性にすぐれた膜であるので、実質の膜厚
が従来のものに比べて薄くてよく、パターン倒壊
を引き起こさず、かつ上層レジスト膜の露光時の
チヤージアツプ現象によるパターンずれの問題も
生じない。

Claims (1)

  1. 【特許請求の範囲】 1 多層レジストプロセスによるパターン形成方
    法において、芳香族ビニル化合物重合体を素材と
    するネガレジストを基板に塗布しそして遠紫外
    線、荷電粒子線、X線で照射したものを下層膜と
    して使用し、一層または二層の上層膜の露光を荷
    電粒子線で行なうことを特徴とするパターン形成
    方法。 2 上層膜が一層のシリコン含有ポリマーである
    特許請求の範囲第1項記載のパターン形成方法。 3 芳香族ビニル化合物重合体がビニルポリスチ
    レンである特許請求の範囲第2項記載のパターン
    形成方法。 4 芳香族ビニル化合物重合体のビニル基の一部
    がハロゲンで置換されている特許請求の範囲第1
    項から第3項までの何れか1項に記載のパターン
    形成方法。
JP61199116A 1986-08-27 1986-08-27 パタ−ン形成方法 Granted JPS6356655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61199116A JPS6356655A (ja) 1986-08-27 1986-08-27 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61199116A JPS6356655A (ja) 1986-08-27 1986-08-27 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6356655A JPS6356655A (ja) 1988-03-11
JPS6348330B2 true JPS6348330B2 (ja) 1988-09-28

Family

ID=16402398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61199116A Granted JPS6356655A (ja) 1986-08-27 1986-08-27 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6356655A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01118126A (ja) * 1987-10-31 1989-05-10 Fujitsu Ltd パターン形成方法
JP2551632B2 (ja) * 1988-07-11 1996-11-06 株式会社日立製作所 パターン形成方法および半導体装置製造方法

Also Published As

Publication number Publication date
JPS6356655A (ja) 1988-03-11

Similar Documents

Publication Publication Date Title
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US6030541A (en) Process for defining a pattern using an anti-reflective coating and structure therefor
KR102532238B1 (ko) Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPH0376743B2 (ja)
KR102550498B1 (ko) 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법
JP3504247B2 (ja) 半導体装置の製造方法
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US6063547A (en) Physical vapor deposition poly-p-phenylene sulfide film as a bottom anti-reflective coating on polysilicon
US3767492A (en) Semiconductor masking
US5139922A (en) Method of making resist pattern
JPH0626202B2 (ja) パターン付け方法
JPS6348330B2 (ja)
JPH03174724A (ja) パターン形成方法
JPH0794467A (ja) ドライエッチング方法
JP2932488B2 (ja) ドライエッチング方法
US4784936A (en) Process of forming a resist structure on substrate having topographical features using positive photoresist layer and poly(vinyl pyrrolidone) overlayer
KR102029127B1 (ko) 반도체 제조 공정에 있어서 실리콘 또는 실리콘 화합물 패턴을 형성하기 위한 신규 방법
JP2002296791A (ja) パターン形成方法
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2610337B2 (ja) パターン形成方法
CN111630628B (zh) 半导体制造工艺中用于形成微细硅图案的新型蚀刻方法
JPH0311630A (ja) 半導体装置の製造方法