JPH03133132A - 導電体パターン形成方法 - Google Patents

導電体パターン形成方法

Info

Publication number
JPH03133132A
JPH03133132A JP2217258A JP21725890A JPH03133132A JP H03133132 A JPH03133132 A JP H03133132A JP 2217258 A JP2217258 A JP 2217258A JP 21725890 A JP21725890 A JP 21725890A JP H03133132 A JPH03133132 A JP H03133132A
Authority
JP
Japan
Prior art keywords
layer
substrate
polyimide precursor
conductive material
photosensitive polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2217258A
Other languages
English (en)
Inventor
Rosemary A Previti-Kelly
ローズマリー・アン・プレビテイ‐ケリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03133132A publication Critical patent/JPH03133132A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/075Imide resists
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/10Lift-off masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/951Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、基板上に導電性材料のパターンを形成する方
法に関するものであり、特に高温状態でメタライゼーシ
ョンのパターンを形成するための、改良されたリフトオ
フ法に関するものである。
B、従来の技術およびその課題 リフトオフ技術は一般に、加工された半導体基板上にメ
タライゼーシヨンのパターンを形成するために使用され
ている。1つの方法は、基板上にフォトレジストの層を
コーティングした後、フォトマスクを介して層にパター
ンを形成するものである。次に、パターンを形成したフ
ォトレジスト上に金msを形成し、続いてそのリフトオ
フを行なって、これとともに金属層の不必要な部分を取
り除く。この方法は、たとえば米国特許第393405
7号明細書に記載されている。しかしこの方法の欠点の
1つは、一般に使用するフォトレジスト材料の耐熱性が
比較的低いため、金属層を比較的低い温度で付着させな
ければならないことであり、このことは、デバイスの電
気特性を低下させ、メタライゼーシヨンのパターンの収
率を低下させるので好ましくない。
この問題を解決するために、リフトオフ層としてポリイ
ミド皮膜を使用する方法が開発されている。この方法は
、J、M、フラワー(Frary )他の「微細線金属
パターンの形成のためのリフトオフ技術(Lift−O
ff Techniques for Fine Li
neMetal Patterning) J lSe
m1conductorInternationals
 1981年12月、pp、72〜85に記載されてい
る。また、Y0本間他の「高集積度LSIメタライゼー
シdン用のポリイミド・リフトオフ技術(Polyim
ide Lift−0ff Technologyfo
r High−Density LSI Metall
ization) J 、IEEETransacti
ons on Electron DeviceslV
 o 1 、 Ed、−28、No、5.19’81年
5月、1)1)−652〜556には、高温金属付着工
程で耐熱性ポリイミド(日立化成よりPIQ″の商標で
市販)を使用している。
しかし高温では、ポリイミド材料は一般に不溶性となり
、したがって通常用いられる溶剤では完全に、また容易
に除去することはできない。その結果、手間がかかり、
複雑な除去方法が考案されている。米国特許第4428
796号明細書には、半導体基板からポリイミドを除去
する方法として、基板を450〜490℃に加熱し、メ
チレンクロライドまたはエチレンジアミン/ヒドラジン
溶液に浸漬した後、超音波洗浄を行なう方法が開示され
ている。
さらに、フォトリングラフィ工程の間、ポリイミドを保
護するために、一般にバリア層を必要とする。たとえば
、米国特許第4451971号明細書に記載の方法では
、選択性ポリイミド層を半導体基板の上に塗布する。こ
のポリイミドの上にバリア層を付着させ、フォトレジス
ト・マスクを使用して、これらの層にパターンを形成す
る。金属層を付着させた後、ポリイミドを剥離して、金
属の不必要な部分をリフトオフする。
バリア層を必要としない方法は、米国特許第46089
98号明細書に開示されている。この方法は、基板に第
1のポリイミド層を塗布した後、高温ポリイミド層を塗
布するものである。2層のポリイミドをフォトレジスト
・マスクを介してエツチングした後、金属層を付着させ
、次に高温ポリイミド層をリフトオフすると、第1のポ
リイミド層が不動態化層として残る。この方法はある点
では滴定できるが、なおフォトレジストを必要とし、幾
つかのフォトリングラフィ工程を使用する。経費を削減
するには、これらの工程を少なくすることが望ましい。
このように、各種の理由により、上記の方法はいずれも
完全に滴定できるものではない。
C0課題を解決するための手段 上記の課題を解決するため、本発明は改良されたリフト
オフ法を提供する。本発明によれば、まず加工された半
導体基板上に感光性のポリイミド前駆体の層を塗布する
。像に従って露光した後、層を現像することにより、基
板の一部分を露出させる。導電性材料の被膜を、層の基
板上に残った部分及び基板の露出した部分の上に、高温
状態で形成させる。次に、層の残った部分と、被膜のこ
の部分を被覆する部分をリフトオフする。
本発明の実施により、ポリイミド前駆体自体が感光性で
あるため、別にフォトレジスト層を使用することなく、
導電性材料のパターンが加工した半導体基板上に形成さ
れる。したがって、像転写工程の必要がないため、工程
全体の数が削減される。さらに、ポリイミド前駆体材料
を保護するためのバリア層が不要になる。さらに、基板
上の材料の残った部分を、通常の溶剤により容易に除去
すなわちリフトオフすることができる。
D、実施例 第1図を参照すると、この工程はまず、加工した半導体
基板1に感光性ポリイミド前駆体2の層を塗布する。層
は、毎分約1000〜3000回転で、約15〜45秒
間スピンコードした後、約70〜120℃の温度で約1
0〜30分間ベーキングすることが好ましい。しかし、
実際の条件は、当業者に明らかなように、たとえば、層
2の必要な厚さ、使用する前駆体材料の種類等、幾つか
の要因に応じて変わって(る。一般に、層2の塗布厚は
、約15μmより厚く、通常は約15〜30μmである
基板は、能動および受動電子デバイス(たとえばFET
またはバイポーラ・トランジスタ、キャパシタ、抵抗等
)、導電材料の層、その他の必要な領域を含み、これら
の構造または領域に電気的接触を行なうため、導電性材
料のパターンを形成する。
本発明によれば、適当などの感光性ポリイミド前駆体材
料を使用することもできる。この材料は、導電性材料の
皮膜が形成する温度を超える温度で、特に、少なくとも
約250〜280℃で完全にイミド化する感光性ポリイ
ミド前駆体であり、導電性材料の皮膜の厚さより厚い層
、特に、その皮膜の厚さより少なくとも約25%厚い層
を形成するものであることが好ましい。
特に好ましい実施例では、ポリイミド前駆体材料は、ア
ミンと無水物のメタクリル酸エステルで、たとえば、チ
バ・ガイギー社(Ciba−Geigy Corp、)
から”PROBIMIDE  348”の商品名で市販
されている下記の式を有するものである。
Rは、 1 R=: −QC)4mCM!0CCCH,:C)l。
である。このようなポリイミド前駆体材料は、0゜ロー
ド(Rohde)他の「厚膜用の高解像度、高速ポリイ
ミド(I(igh Re5olution、 High
 PhotospeedPolyimide for 
Th1ck Film Applications) 
J、5olid 5tate Technologys
 1988年9月に詳細に記載されている。他の適当な
ポリイミド前駆体材料は、米国再発1行特許第3018
6号明細書、米国特許第4040831号明細書、およ
び米国特許第4786569号明細書に開示されている
第2図を参照すると、層2を従来の方法により所定のパ
ターンで紫外線等の放射線で露光する。
露光工程後、層2の部分を除去して、基板1の一部分を
露出させる。たとえば、ネガティブのポリイミド前駆体
を使用すると、層2の露光しない部分が除去される。基
板1は、たとえばキシレン/ブチロラクトン等、従来の
現像液に浸漬することが好ましい。一般に、現像時間は
、層2の厚さその他の当業者には周知の要因によって変
わってくる。次に、現像液を蒸発させるために、通常、
好ましくは導電性材料を付着する温度を超える温度でベ
ーキングを行なう。
第3図を参照すると、次に、導電性材料の皮膜3を、層
2の基板上に残った部分及び基板1の被覆されていない
部分に高温状態で形成させる。導電性材料の皮膜3は、
金属皮膜(たとえば11゜Cu1Cr1または金属の組
合せ、好ましくはCr/Am/Cr/Cu/Au)であ
ることが好ましく、これは約150〜250℃の範囲の
温度で、さらに好ましくは約165〜200℃の範囲の
温度で蒸着により付着させる。皮膜3は、厚さが約12
〜18μmであることが好ましい。
最後に、第4図に示すように、層2の残った部分及び皮
膜3の層2の残った部分を被覆する部分を基板1からリ
フトオフする。これは、基板1をn−メチルピロリドン
等の溶剤に、約70〜90℃で約1〜3時間浸漬し、好
ましくは、たとえばN2気泡による撹拌を行なう。ポリ
イミド前駆体材料は導電性材料が付着する温度では完全
にはイミド化しないため、不溶性材料は生成しない。し
たがって、層の残った部分は、基板1から完全に、かつ
容易に除去される。これにより、基板1上に導電性材料
、すなわちメタライゼーシ譚ンの必要なパターンが残っ
た構造が得られる。
本発明の代表的な適用例では、厚さ20μmの感光性ポ
リイミド前駆体(PROBIMIDE348”)をスピ
ンコードし、110℃未満の温度でベーキングすること
により、半導体構造を形成する。”PROBIMIDE
  348″材料を、水銀灯を使用して、438nmで
、380mJ/cm2の線蚤で露光する。キシレン/ブ
チロラクトンの50150の溶液で約4〜7分間現像し
た後、165℃で10分間ベーキングする。得られた構
造の上にCr / A Q / Cr / Cu / 
A uの連続皮膜を200℃で、合計厚さが16μmに
なるように蒸着させる。ポリイミドと、その真上の金g
iを、sooCのn−メチルピロリドンに1時間浸漬し
てリフトオフする。
E0発明の効果 このように、本発明の方法によれば、フォトレジストの
使用とそれに伴う像の転写工程や、リフトオフ層を保護
するためのバリア層を必要としない構造が得られる。リ
フトオフ法は、工程数が少ないため、工程全体が安価と
なり、製造に使用するのが簡単になる。
【図面の簡単な説明】
第1図ないし第4図は、本発明の方法の各段階で得られ
る構造を示す、半導体構造の断面図である。 1・・・・半導体基板、2・・・・感光性ポリイミド前
駆体の層、3・・・・導電性材料の皮膜。

Claims (14)

    【特許請求の範囲】
  1. (1)加工した半導体基板上に導電性材料のパターンを
    形成する方法において、 上記基板に感光性ポリイミド前駆体の層を塗布するステ
    ップと、 像に従って露光した後現像を行なって上記基板の一部分
    を露出させるステップと、 上記の層の上記基板上に残った部分及び上記基板の露出
    した部分に、高温状態で導電性材料の皮膜を形成するス
    テップと、 上記の層の上記の残った部分、及び上記皮膜の、上記の
    層の上記の残った部分を被覆する部分をリフトオフする
    ステップと を含むことを特徴とする上記の方法。
  2. (2)上記の感光性ポリイミド前駆体が、上記導電性材
    料の皮膜が形成する温度を超える温度で完全にイミド化
    し、上記皮膜の厚さより厚い層を形成することを特徴と
    する、請求項(1)に記載の方法。
  3. (3)上記の感光性ポリイミド前駆体材料が下記の式を
    有し、 ▲数式、化学式、表等があります▼ Rは、 ▲数式、化学式、表等があります▼ であることを特徴とする、請求項(2)に記載の方法。
  4. (4)上記導電性材料の皮膜が、約150〜250℃の
    範囲の温度で形成されることを特徴とする、請求項(1
    )に記載の方法。
  5. (5)上記導電性材料の皮膜が、約165〜200℃の
    範囲の温度で形成されることを特徴とする、請求項(4
    )に記載の方法。
  6. (6)上記の感光性ポリイミド前駆体の層の厚さが、約
    15〜30μmであり、上記導電性材料の皮膜の厚さが
    、約12〜18μmであることを特徴とする、請求項(
    1)に記載の方法。
  7. (7)加工した半導体基板上に、メタライゼーションの
    パターンを形成する方法において、 上記基板に感光性ポリイミド前駆体の層を塗布するステ
    ップと、 上記の感光性ポリイミド前駆体の層を像に従って露光す
    るステップと、 上記基板を現像液に浸漬して、上記の層の露出していな
    い部分を除去し、上記基板の一部分を露出させるステッ
    プと、 上記の層の上記基板の上に残った部分、及び上記基板の
    露出した部分の上に、約150〜250℃の範囲の温度
    で、金属皮膜を付着させるステップと、 上記基板を溶剤に浸漬して、上記の層の残った部分、及
    び上記金属皮膜の、上記の層の残った部分を被覆する部
    分をリフトオフするステップを含み、 上記の感光性ポリイミド前駆体材料が、上記金属皮膜が
    形成する温度を超える温度で完全にイミド化し、上記金
    属皮膜の厚さより厚い層を形成することを特徴とする上
    記の方法。
  8. (8)上記の感光性ポリイミド前駆体材料が下記の式を
    有し、 ▲数式、化学式、表等があります▼ Rは、 ▲数式、化学式、表等があります▼ であることを特徴とする、請求項(7)に記載の方法。
  9. (9)上記金属皮膜が、約165〜200℃の範囲の温
    度で形成されることを特徴とする、請求項(8)に記載
    の方法。
  10. (10)上記の感光性ポリイミド前駆体の層の厚さが、
    約15〜30μmであり、上記導電性材料の皮膜の厚さ
    が、約12〜18μmであることを特徴とする、請求項
    (8)に記載の方法。
  11. (11)上記溶剤が、n−メチルピロリドンからなるこ
    とを特徴とする、請求項(10)に記載の方法。
  12. (12)請求項(1)に記載の方法で製造した半導体構
    造。
  13. (13)請求項(7)に記載の方法で製造した半導体構
    造。
  14. (14)請求項(10)に記載の方法で製造した半導体
    構造。
JP2217258A 1989-10-06 1990-08-20 導電体パターン形成方法 Pending JPH03133132A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US417935 1982-09-14
US07/417,935 US5006488A (en) 1989-10-06 1989-10-06 High temperature lift-off process

Publications (1)

Publication Number Publication Date
JPH03133132A true JPH03133132A (ja) 1991-06-06

Family

ID=23655965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217258A Pending JPH03133132A (ja) 1989-10-06 1990-08-20 導電体パターン形成方法

Country Status (3)

Country Link
US (1) US5006488A (ja)
EP (1) EP0421053A3 (ja)
JP (1) JPH03133132A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023500977A (ja) * 2020-07-29 2023-01-11 ▲寧▼波工程学院 γ-Ga2O3ナノ材料の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096846A (en) * 1990-11-02 1992-03-17 Texas Instruments Incorporated Method of forming a quantum effect switching device
US5503961A (en) * 1994-11-02 1996-04-02 International Business Machines Corporation Process for forming multilayer lift-off structures
GB2307785B (en) * 1995-11-29 1998-04-29 Simage Oy Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US6797586B2 (en) * 2001-06-28 2004-09-28 Koninklijke Philips Electronics N.V. Silicon carbide schottky barrier diode and method of making
US7413958B2 (en) * 2003-12-04 2008-08-19 Bae Systems Information And Electronic Systems Integration Inc. GaN-based permeable base transistor and method of fabrication
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
RU2610843C1 (ru) * 2015-11-23 2017-02-16 федеральное государственное автономное образовательное учреждение высшего образования "Нижегородский государственный университет им. Н.И. Лобачевского" Способ взрывной фотолитографии

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530207A (en) * 1978-08-24 1980-03-04 Iwatsu Electric Co Ltd Main station connection system of key telephone system
JPS5541422A (en) * 1978-09-18 1980-03-24 Fujitsu Ltd Encipherment treatment system
JPS5638823A (en) * 1979-08-06 1981-04-14 Toray Ind Inc Formation of polyimide pattern
JPS59133232A (ja) * 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
JPS63170925A (ja) * 1986-08-27 1988-07-14 Hitachi Ltd 基板上に配線を形成する方法およびリフトオフ膜

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US30186A (en) * 1860-09-25 John j
US3934057A (en) * 1973-12-19 1976-01-20 International Business Machines Corporation High sensitivity positive resist layers and mask formation process
DE2437348B2 (de) * 1974-08-02 1976-10-07 Ausscheidung in: 24 62 105 Verfahren zur herstellung von reliefstrukturen
US4087569A (en) * 1976-12-20 1978-05-02 International Business Machines Corporation Prebaking treatment for resist mask composition and mask making process using same
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS5955015A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置の製造方法
US4542090A (en) * 1983-05-24 1985-09-17 Gaf Corporation Electron beam sensitive resist
JPS604221A (ja) * 1983-06-23 1985-01-10 Nec Corp 半導体装置の製造方法
JPS60247948A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置の製造方法
JPS6148570A (ja) * 1984-08-10 1986-03-10 Mitsubishi Electric Corp 樹脂への導体層形成方法
EP0195106B1 (de) * 1985-03-22 1989-06-21 Ibm Deutschland Gmbh Herstellung einer Abhebemaske und ihre Anwendung
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4741988A (en) * 1985-05-08 1988-05-03 U.S. Philips Corp. Patterned polyimide film, a photosensitive polyamide acid derivative and an electrophoretic image-display cell
US4786569A (en) * 1985-09-04 1988-11-22 Ciba-Geigy Corporation Adhesively bonded photostructurable polyimide film
JPS63502780A (ja) * 1986-01-29 1988-10-13 ヒユ−ズ・エアクラフト・カンパニ− ポリ(メタクリル酸無水物)レジストの現像方法
US4877718A (en) * 1988-09-26 1989-10-31 Rennsselaer Polytechnic Institute Positive-working photosensitive polyimide operated by photo induced molecular weight changes
US4886734A (en) * 1988-09-26 1989-12-12 Rensselaer Polytechnic Institute Electron-beam positive polyimide
US5114826A (en) * 1989-12-28 1992-05-19 Ibm Corporation Photosensitive polyimide compositions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530207A (en) * 1978-08-24 1980-03-04 Iwatsu Electric Co Ltd Main station connection system of key telephone system
JPS5541422A (en) * 1978-09-18 1980-03-24 Fujitsu Ltd Encipherment treatment system
JPS5638823A (en) * 1979-08-06 1981-04-14 Toray Ind Inc Formation of polyimide pattern
JPS59133232A (ja) * 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
JPS63170925A (ja) * 1986-08-27 1988-07-14 Hitachi Ltd 基板上に配線を形成する方法およびリフトオフ膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023500977A (ja) * 2020-07-29 2023-01-11 ▲寧▼波工程学院 γ-Ga2O3ナノ材料の製造方法

Also Published As

Publication number Publication date
EP0421053A3 (en) 1992-06-10
EP0421053A2 (en) 1991-04-10
US5006488A (en) 1991-04-09

Similar Documents

Publication Publication Date Title
US4115120A (en) Method of forming thin film patterns by differential pre-baking of resist
US4451971A (en) Lift-off wafer processing
JPH033378B2 (ja)
JPH02151030A (ja) パターン形成方法
JPH06326222A (ja) 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のvia及び溝を形成する方法
US5766808A (en) Process for forming multilayer lift-off structures
JPH03133132A (ja) 導電体パターン形成方法
JPS63170925A (ja) 基板上に配線を形成する方法およびリフトオフ膜
JP3209918B2 (ja) 剥離液及びそれを使用した半導体装置の製造方法
JPS6247045A (ja) ポリイミド組成物およびパタ−ンを有する膜の形成法
JP2924109B2 (ja) 選択的にポリイミド表面を処理する方法
JPH1187392A (ja) バンプ形成方法
JPS60121740A (ja) 多層配線構造体
JPS60182134A (ja) パタ−ン形成方法
JPH06275511A (ja) ポリイミドパターンの形成方法
JPH01193730A (ja) ポリイミド樹脂の厚膜加工方法
JPS59149025A (ja) 半導体装置の製造法
JP3046114B2 (ja) 半導体集積回路装置の製造方法
JPH0335239A (ja) 半導体装置の製造方法
JP3653960B2 (ja) 半導体装置の製造方法
JPS6273744A (ja) 金属配線パタ−ンの形成方法
JPS60247948A (ja) 半導体装置の製造方法
JPS60154623A (ja) 半導体装置の製造方法
JPH0962012A (ja) レジストパターン形成方法
JPS58145126A (ja) 半導体装置の製造方法