JPS5955015A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5955015A
JPS5955015A JP16566282A JP16566282A JPS5955015A JP S5955015 A JPS5955015 A JP S5955015A JP 16566282 A JP16566282 A JP 16566282A JP 16566282 A JP16566282 A JP 16566282A JP S5955015 A JPS5955015 A JP S5955015A
Authority
JP
Japan
Prior art keywords
film
metal
heat
resistant resin
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16566282A
Other languages
English (en)
Inventor
Saburo Tsukada
塚田 三郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16566282A priority Critical patent/JPS5955015A/ja
Publication of JPS5955015A publication Critical patent/JPS5955015A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (11発明の技術分野        □本発明は半導
体装置の製造方法、詳しくは集(1) 積回路の如き半導体装置の電極を形成する」−程におけ
るリフトオフの方法に関する。
□(2)技術の背景 例えばシリ5ン半導体基板上に所要の電極を船底するに
ついていくつかの技術が開発されてl=′)る。□ その1つを第1図を参照して説明すると、Φトランジス
タの如き能動素子が形成されたシリコン基板iJ:に、
前記縫動素子を保護する例えば二酸化シリ1ンの第1の
膜2、第1の欣」二にそれよりもイオン屋しチングおよ
沙プラズマエツチング速度の大なる物質(例えば樹脂)
で第2の膜3、餉2の膜の上にイオンエツチングゝおよ
びプラズマエツチングに対してマスクとなる金属膜44
−順に形成しく同図fal)、■金属膜4′の所定の部
分5を窓開けしく同図(b))、@′蔀骨分5通して第
2′の膜3と第1の膜2をイオンエツチングおよびプラ
ズマエツチングfm去し、ルかる後に第1の11突2と
同じ厚さに例えばアルミニウム(A’l膜6を形成しく
同図(C1)、■しかる後に第2の膜3をその(2) −に、ψ八7へ川6生共に呻素、する(同図(d))。
こ宇■、、、。
の工程はリフトオフと呼称される。
・□他の技術:を第’i、 ml嗜11:’#照して説
明す・るど弓11胃::、、  、1.、 、。
導体基板11上に絶縁膜例えば二酸化シリコン膜12を
晟長t、”:l”’W化シ1戸コ″7膜1′2の所′:
企の部分17を   □窓開けし、第1のレジスト膜1
31.・AI2膜14、第2  :のレジスト膜15を
順に成長し、(:同:図fan)、第2のレジスト11
115をバターニングして形成されたパターン番マスク
にAn膜14を工・ンチングしてiバダージを形成し貰
同薗ibi >Jこ#””A”’7+′六りと7′を 
 −壕反り’tこし□て第′1のし:夛スト膜iをバタ
ーニングしく同図tc+>、次いで′へ6′:11を・
蒸着しく同図(d))、第1のレジスト膜1:3を壱の
1上の□^7!膜j4と共1に除□去□(す□フト:オ
フ・)□しで電極]、6aを形成する(同図(e))。
           、       ・″ □(3
)従来技術と問題点 上記いずれかの技術も電極形成にリフトオフ工程を利用
するのであるが、金属膜4または八411ff14のバ
ターニングにレジス)・を用いる。レジス1−を用いる
バターニングにおいては、レジストの(3) 、:、、1.、.1誓7布よヘー・1′ンク (ブレヘ
ーキング)、シミ光、現像、2度目のベーキング、エツ
チング、レジス]・□−−畔・ネψ、柳に、行われる7
つの」1程が必要であり、そ、 れは半導体装置の製造
歩留りを低下させる結果と・・□四   、・:占、、
   □: 1・1・+ 1:11.1″′6・   
    、、、、、、、、、、、。
5、、り習発明の目的      :、、、、。
本発明は」=記従来の問題点に擺め、半導体基板等の」
−9に所要の電極を形成する工程におりるリフトオフの
方法において、工程数が短縮され、し゛ 1・□も高祿
点釡歳セ鰯梅を形□成す′2こ羨が有能″な単、導体装
置の製造方法を提供する・ことを目的□とする。
(5)発明の構成 そしてこの目的は不発明による店、半導体水板上に電極
を形成する工程にオO゛る□リフトオラの方法において
、拡i4シ層の形成さ・れた半導体基板」二。
に絶縁j漠を設け、それに電極窓を開口する工程、全面
に耐熱樹脂膜を形成しそれを熱硬化する]1程、前記耐
熱樹脂膜−!−に感光性耐熱樹脂膜を形成しそれをバタ
ーニングした後に熱硬化する工程、■1記11111熱
樹脂11りのみを工・ノチンクするエツチング液を(4
) 用い碑光性耐、熱、樹脂11俯をアスクに、して岬%j
 +;;脂j、I+、美を等方的にエツチング:する工
程、全面に電極型成用金属膜を形成する工(51、エツ
チングにより前、記耐熱49脂膜と、、その上の感、光
間ミ耐熱樹脂膜および金1i膜牽除赤ず:る工、程を含
むことを特徴とする半導体装置の製造方法を提供するこ
とによって達盛今れる。、、:。
(6)発明や実施例  、、、、、、   、    
:以下杢発明実施例全−面によって詳述下る。。。
第3図に本発明の方法を実施する工程にセL才る半導体
装置要部の断面−が示される。
依:ず同11 fatに堺さ殻る如<、’、<uコン基
板、?1にば拡散7522力5形成Q、終マ工いる。次
りで、’4pに絢縁膜つ上テりん・、シリケ一層・ガラ
ス(PSG、 )映23をl 、 Op 、 m、、の
膜壓、、4.9.:形盛し、l’、sG、、 II@ 
23には、、導常の技術で幅がJ、5〜2j、、 Qμ
mの電、、煙s?4牽開、qする。         
  、、:、、、、。
次いで、同図(telに示される恕<、1、全面に耐熱
性、の樹脂膜例えばボリイミl’1lff25 (東し
社り電子絶縁コーティング剤SI’、71.(1)を1
.5.μmの膜厚軽(5)。
塗布し、それを1.す℃で39分、2(to、’cで3
0分、450°Cで30分の順に継続的に高温処理して
硬化させる。         、、、、、、:、。
次に、同図(atに示される如く、1.・全部←感半性
の耐熱樹脂膜例え(シ感光性ボリイミ、卜、、腺26(
例えば東しリ二製、フォ、1]、ニースurr=31.
qa)を、0,2.μmの、、膜早午塗布し、80 ’
C、で、60分ψ処理をなして溶剤を飛散させる。  
・    、、、・、 ・・  :、、へ、いで、感光
性、ポリ、イミド膜26に対し、露光、現像全、行い、
順に150℃テ30分、200 ”Cテ30’rl、4
50℃で30分の坤続熱処:狸をなし、−(硬化させで
、同図(d)に示す如き、バターイを形成・する。
ヒドラジンに対し、チ、リイミド(ヨモッチングされる
が、感光性ボリイミ、いト―: R1’r稗化されると
エツチングされない。1かか・る、性質を、利用し、第
3図fa)に示されるQ+j< 、感3h性ポリイミド
lIi’26をマスクにし、ヒドラジンを用いてボIJ
イミド1嘆25を千ッチングする。         
、、、、   ・このエツチングは等方性工、ソチング
であって、垂直方向だけでなく、横方向にも進行する、
ずなゎ(6) ちサイドエツチングも進行するので、ポリイミド11N
25は同図(Q)に示す如くにエツチングされ、膜26
の端部分26aはあたかもひさしの如き形態をとり、そ
の下方に空隙27が形成される。
次いで、同図(flに示される如く、全面に金属を蒸着
して金属膜を1.0μmの厚さに形成する。
この蒸着には、^lの他に、モリブデン・シリサイド(
Mo5i) 、チタン・タングステン(Tie>の如き
高融点金属も用いうる。
熱硬化されたポリイミドは耐熱性に優れているから、高
融点金属の蒸着が可能である。金属膜の蒸着において、
端部分26aが存在するため空隙27はそのまま残り、
電極窓24の位置に形成された金属1iJ28.、aと
、感光性ポリイミド膜26の上に形成された金亭膜28
bとは不連続である。    −最後εこ、酸素(02
)を用いるプラズマエツチングでポリイミド膜25を除
去すると、感光性ポリイミド膜26とその上の金属膜2
8bも除去され(リフトオフ)、電極窓24に金属膜2
8aが残り(同図(El )、’ 、;の金属、膜28
aを電極として使用する。
(7) (7)発明の効果 以上、詳細に説明したように、本発明のリフトオフの方
法においては感光性ポリイミドを用い、従来技術におい
て用いられたレジストは使用しないため、レジスl布、
それのプレベークおよび除去の3工程が不要になり(露
光と現像の工程は本発明と従来技術とにおいて共通であ
る)、工程の短縮が可能になり、また、高融点金属で電
極を形成することも可能となり、それは後コー程におり
る熱処理に幅をもたせることが可能になる。ずなわち、
従来ば電極材′料として ^pしか用いられず、^eは
融点が高くないため、後工程の熱処理はへl電極を損な
うことのない範囲に限られていたが、本発明の方法によ
る午高融点金−r電極が形成される□ため」二←・した
問題も解決される。かくして、本発明のリフトオフの方
法は、半導体装置の製造歩留りの向上に効果大である。
【図面の簡単な説明】
第1図と第2図は従来方法により電極を形成する工程に
おける半導体装置要部の断面図、第3□ 。 (8) 図は本発明、の方法を実施する工程における半導体装置
要部の断面図である。 21−・−シリコン基板、22−・・拡散層、23・−
PSG膜、24・・・電極窓、25・−・ポリイミド膜
、26−・感光性ポリイミド膜、26a・・・感光性ポ
リイミド膜の#部分、27−・空隙、28a”’−’・
電極窓24に形成された金属膜(電極)、2且b・−1
光性ボリイミ1jlll’26の上に形成された□金属
膜     :  ′ 特 許 出願人  富士通株式会社 (9) 第1図 ら 第2.図 第3図 2乙

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に電極を形成する工程□にお□けるリフト
    オフの方法におε)で、拡散層の船底された半導体基板
    上に絶縁膜を設け、それに電′極惹を□開口する工程、
    全面に耐熱樹脂膜を形成しそれを熱硬化する工程、前□
    記耐熱樹脂膜上に感光性耐熱樹脂膜を形成しそれをバク
    ーニングした後に熱硬化する工程、前記耐熱樹脂膜のみ
    をエラキングするエツチング液を用い感光性耐熱樹脂膜
    をマスクにして耐熱樹脂膜を等方的にエソ升ングする工
    程、全面に電極形成用金属膜を形成する工程、エツチン
    グにより前記耐熱樹脂膜とその上め感光性耐熱樹脂膜お
    よび金属膜を除去する工程をmt−ことを特徴とする半
    導体装置の製造方法。    ′ □
JP16566282A 1982-09-22 1982-09-22 半導体装置の製造方法 Pending JPS5955015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16566282A JPS5955015A (ja) 1982-09-22 1982-09-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16566282A JPS5955015A (ja) 1982-09-22 1982-09-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5955015A true JPS5955015A (ja) 1984-03-29

Family

ID=15816626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16566282A Pending JPS5955015A (ja) 1982-09-22 1982-09-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5955015A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5185277A (en) * 1990-06-12 1993-02-09 Thomson Composants Microondes Method for the making of a transistor gate
EP0649198A1 (en) * 1993-10-18 1995-04-19 Koninklijke Philips Electronics N.V. Method of manufacturing a radiation-emitting semiconductor diode
US5854097A (en) * 1989-09-09 1998-12-29 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854097A (en) * 1989-09-09 1998-12-29 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5185277A (en) * 1990-06-12 1993-02-09 Thomson Composants Microondes Method for the making of a transistor gate
EP0649198A1 (en) * 1993-10-18 1995-04-19 Koninklijke Philips Electronics N.V. Method of manufacturing a radiation-emitting semiconductor diode
BE1007661A3 (nl) * 1993-10-18 1995-09-05 Philips Electronics Nv Werkwijze ter vervaardiging van een straling-emitterende halfgeleiderdiode.

Similar Documents

Publication Publication Date Title
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPS5955015A (ja) 半導体装置の製造方法
JPH0669357A (ja) 半導体装置の製造方法
JP2808674B2 (ja) 半導体装置の製造方法
JPS6117135B2 (ja)
JPH0467333B2 (ja)
JP3036086B2 (ja) 半導体装置の製造方法
JP2912002B2 (ja) 半導体装置の製造方法
JPS62166523A (ja) 半導体装置の製造方法
JPS6059737A (ja) 半導体装置の製造方法
JPS5874037A (ja) 半導体装置の製造方法
JPS6027187B2 (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JPS6028237A (ja) 半導体装置の製造方法
JPS6060769A (ja) 半導体装置の製造方法
JPS605526A (ja) 半導体装置の製造方法
JPS62299033A (ja) 半導体装置の製造方法
JPS58121643A (ja) 半導体装置の製造方法
JPS58169976A (ja) 半導体装置の製造方法
JPS5986246A (ja) 半導体装置の製造方法
JPH0319228A (ja) 半導体集積回路装置の製造方法
JPS6212131A (ja) 半導体装置の製造方法
JPH03167840A (ja) 半導体素子の製造方法