JPS6212131A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6212131A JPS6212131A JP15016785A JP15016785A JPS6212131A JP S6212131 A JPS6212131 A JP S6212131A JP 15016785 A JP15016785 A JP 15016785A JP 15016785 A JP15016785 A JP 15016785A JP S6212131 A JPS6212131 A JP S6212131A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- substrate
- projecting part
- piq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１ 〔発明の利用分野〕
□
１ 本発明は半導体装置の製造方法に係
り、特に絶□ １ 繊物、半導体または金属より成る凸部
上の絶縁膜ｊ を凸部に対して自己整合的
に選択除去するのに好適な方法に関する。
り、特に絶□ １ 繊物、半導体または金属より成る凸部
上の絶縁膜ｊ を凸部に対して自己整合的
に選択除去するのに好適な方法に関する。
集積回路の高密度化に伴い、コンタクト孔、ヴイア孔形
成の際に合せ余裕を確保することが困難となってきた。
成の際に合せ余裕を確保することが困難となってきた。
そこで、これらを合せ余裕なしに形成するために、絶縁
膜形成前にコンタクト孔。
膜形成前にコンタクト孔。
ヴイア孔に相当する金属柱を作製し、しかる後に例えば
樹脂絶縁膜を形成して、エッチバックにより金属柱上面
を露出させるという製造方法が発明された。この製造方
法に関しては例えば、特開昭５９−１０１８５３号等に
記載されている。
樹脂絶縁膜を形成して、エッチバックにより金属柱上面
を露出させるという製造方法が発明された。この製造方
法に関しては例えば、特開昭５９−１０１８５３号等に
記載されている。
かかる従来法における問題点の１つは、金属柱形成の加
工精度にある。すなわち、底面積が微小で絶縁膜厚に相
馬する高さを有する金属柱を、特に下層金属配線上に精
度よく形成することは技術的に極めて困難であり、微細
化した集積回路の製造工程に要求される加工精度を得る
ことができなかった。金属柱の高さを絶縁膜厚より低く
すれば、高精度の加工が可能であるが、これを合せ余裕
なしのコンタクト孔、ヴイア孔形成に適用するためには
、柱上の絶縁膜を柱に対して自己整合的に開孔すること
が必要となる。従来公知の半導体装置の制造方法におい
ては、これに適した開孔の方法がなかった。
工精度にある。すなわち、底面積が微小で絶縁膜厚に相
馬する高さを有する金属柱を、特に下層金属配線上に精
度よく形成することは技術的に極めて困難であり、微細
化した集積回路の製造工程に要求される加工精度を得る
ことができなかった。金属柱の高さを絶縁膜厚より低く
すれば、高精度の加工が可能であるが、これを合せ余裕
なしのコンタクト孔、ヴイア孔形成に適用するためには
、柱上の絶縁膜を柱に対して自己整合的に開孔すること
が必要となる。従来公知の半導体装置の制造方法におい
ては、これに適した開孔の方法がなかった。
本発明の目的は、上記従来の問題を解決し、絶縁物、半
導体または金属より成る凸部上の絶縁膜を、凸部に対し
て自己整合的に開孔することのできる半導体装置の製造
方法を提供することにある。
導体または金属より成る凸部上の絶縁膜を、凸部に対し
て自己整合的に開孔することのできる半導体装置の製造
方法を提供することにある。
上記目的を達成するため、本発明では、凸部上に形成す
る絶縁膜表面には凸部段差が反映されること、および該
絶縁膜上に塗布形成する耐ドライエツチングマスク膜の
膜厚が凸部上で極めて薄くなるという現象を発生させる
。この基板に対してドライエツチング処理を施すと、凸
部上の耐ドライエツチングマスクは薄いためにすみやか
に除去され、その下の絶縁膜がエツチングされて孔が形
成されるという現象を見い出したものである。これによ
って、耐ドライエツチングマスク膜をマスクに、絶縁膜
を凸部に対して自己整合的に開孔することを可能とした
。
る絶縁膜表面には凸部段差が反映されること、および該
絶縁膜上に塗布形成する耐ドライエツチングマスク膜の
膜厚が凸部上で極めて薄くなるという現象を発生させる
。この基板に対してドライエツチング処理を施すと、凸
部上の耐ドライエツチングマスクは薄いためにすみやか
に除去され、その下の絶縁膜がエツチングされて孔が形
成されるという現象を見い出したものである。これによ
って、耐ドライエツチングマスク膜をマスクに、絶縁膜
を凸部に対して自己整合的に開孔することを可能とした
。
以下、本発明を実施例を参照して詳細に説明する。
実施例１
本実施例は本発明をヴイア孔形成に適用した例である。
第１図（ａ）は第１層配線１１を形成した半導体基板１
２を示す。この上に同図（ｂ）に示すようにさらに配線
金属膜１３を形成し、パターニングを施して同図（ｃ）
のごとく、金・属凸部１４を形成する。第１層配線１１
の厚さは９００ｎｍ、配線金属１１３の厚さ、従って金
属凸部１４の高さは５００ｎｒｎである。かかる凸部１
４を形成した基板１２上にＰＩＱ （商品名：日立化成
工業（株）製）膜１５を約１μｍ塗布形成し、硬化処理
の後、そらにその上に塗布ガラス膜１６を約１１００ｎ
！布すると同図（ｄ）のようになる、このとき、ＰＩＱ
膜１５の表面には、凸部１４の段差が反映し、そのため
塗布ガラス膜１６は凸部１４上で極めて薄くなる。かか
る基板１２を０．ＩＷ／ （ｄの電力を印加した高周波
酸素プラズマ中に約３０分間さらすと、金属凸部１４上
のＰＩＱ膜１５が選択的に除去され、同図（ｅ）に示す
ように、金属凸部１４上に、凸部１４に対して自己整合
的に開孔１７が形成された。
２を示す。この上に同図（ｂ）に示すようにさらに配線
金属膜１３を形成し、パターニングを施して同図（ｃ）
のごとく、金・属凸部１４を形成する。第１層配線１１
の厚さは９００ｎｍ、配線金属１１３の厚さ、従って金
属凸部１４の高さは５００ｎｒｎである。かかる凸部１
４を形成した基板１２上にＰＩＱ （商品名：日立化成
工業（株）製）膜１５を約１μｍ塗布形成し、硬化処理
の後、そらにその上に塗布ガラス膜１６を約１１００ｎ
！布すると同図（ｄ）のようになる、このとき、ＰＩＱ
膜１５の表面には、凸部１４の段差が反映し、そのため
塗布ガラス膜１６は凸部１４上で極めて薄くなる。かか
る基板１２を０．ＩＷ／ （ｄの電力を印加した高周波
酸素プラズマ中に約３０分間さらすと、金属凸部１４上
のＰＩＱ膜１５が選択的に除去され、同図（ｅ）に示す
ように、金属凸部１４上に、凸部１４に対して自己整合
的に開孔１７が形成された。
実施例２
本実施例は本発明をコンタクト孔形成に適用した例であ
る。同図（ａ）はコンタクト領域２１を形成した半導体
基板２２を示す、２３はゲート電極、２４は素子間分離
領域を示す。この上に同図（ｂ）に示すようにＰＩＱ膜
２５を塗布形成し、硬化処理の後、パターニングを施し
て同図（ｃ）のごと＜ＰＩＱ凸部２６を形成する。ＰＩ
Ｑ膜２５の厚さ、従ってＰＩＱ凸部２６の高さは６００
ｎｍである。かかる凸部２６を形成した基板２２上に、
化学気相成長法でＰＳＧ膜２膜製７５００ｎｍ形成し、
その上にＡＱ膜２８をスパッタ法により約２００ｎｍ堆
積する。しかる後、そらに塗布ガラス膜２９を厚さ約１
１００ｎ形成すると、同図（ｄ）に示すごとくガラス膜
２９はＰＩＱ凸部２６上で極めて薄くなる。かかる基板
２２を０ 、 Ｉ Ｗ／ａＪの電力を印加した高周波Ｓ
ｉＣＱ。
る。同図（ａ）はコンタクト領域２１を形成した半導体
基板２２を示す、２３はゲート電極、２４は素子間分離
領域を示す。この上に同図（ｂ）に示すようにＰＩＱ膜
２５を塗布形成し、硬化処理の後、パターニングを施し
て同図（ｃ）のごと＜ＰＩＱ凸部２６を形成する。ＰＩ
Ｑ膜２５の厚さ、従ってＰＩＱ凸部２６の高さは６００
ｎｍである。かかる凸部２６を形成した基板２２上に、
化学気相成長法でＰＳＧ膜２膜製７５００ｎｍ形成し、
その上にＡＱ膜２８をスパッタ法により約２００ｎｍ堆
積する。しかる後、そらに塗布ガラス膜２９を厚さ約１
１００ｎ形成すると、同図（ｄ）に示すごとくガラス膜
２９はＰＩＱ凸部２６上で極めて薄くなる。かかる基板
２２を０ 、 Ｉ Ｗ／ａＪの電力を印加した高周波Ｓ
ｉＣＱ。
プラズマ中に約１０分間さらすと、ＰＩＱ凸部２６上１
７１ＡＪ２膜２８がＰＩＱ凸部２６に対して自己整合的
に選択除去され同図（６）に示すようにＡＱ開孔部３０
が形成された。この後、基板２２を０ 、１ Ｗ／ｃｍ
”の電力を印加したＣＦ４プラズマ中に約２０分間さら
してＡＱ膜２８をマスクに。
７１ＡＪ２膜２８がＰＩＱ凸部２６に対して自己整合的
に選択除去され同図（６）に示すようにＡＱ開孔部３０
が形成された。この後、基板２２を０ 、１ Ｗ／ｃｍ
”の電力を印加したＣＦ４プラズマ中に約２０分間さら
してＡＱ膜２８をマスクに。
ＰＳＧ膜２膜製７ツチングして、ＰＩＱ凸部２６に対し
てＰＳＧ膜２膜製７己整合的に除去して、同図（ｆ）に
示すように開孔３１を形成した。
てＰＳＧ膜２膜製７己整合的に除去して、同図（ｆ）に
示すように開孔３１を形成した。
［発明の効果］
本発明によれば、絶縁物、半導体または金属より成る凸
部上の絶縁膜を凸部に対して自己整合的に選択除去する
ことが可能となる。
部上の絶縁膜を凸部に対して自己整合的に選択除去する
ことが可能となる。
この様な孔形成を従来のりソグラフイやエツチング技術
を用いて形成すると５例えば孔が１μｍ角の場合に、合
わせ余裕としてその周囲に０．５′〜１μｍ幅の余分の
領域を設けなければならず、配線ピッチは孔１ヶ当り合
わせ余裕分だけ低下してしまう、これに対し本発明を用
いればこの様な合わせ余裕分は不要となり、配線の集積
度向上に有効である。
を用いて形成すると５例えば孔が１μｍ角の場合に、合
わせ余裕としてその周囲に０．５′〜１μｍ幅の余分の
領域を設けなければならず、配線ピッチは孔１ヶ当り合
わせ余裕分だけ低下してしまう、これに対し本発明を用
いればこの様な合わせ余裕分は不要となり、配線の集積
度向上に有効である。
絶縁膜としては、高分子樹脂の他に塗布性低融点ガラス
、気相成長法やスパッタ法にＳｉ酸化物や窒化物もしく
はボロンガラス等を用いても同様に本発明を適用できる
。
、気相成長法やスパッタ法にＳｉ酸化物や窒化物もしく
はボロンガラス等を用いても同様に本発明を適用できる
。
第１図、第２図は本発明の詳細な説明する断面図である
。 １１・・・第１層配線、１２・・・基板、１３・・・配
線金属膜、１４・・・金属凸部、１５・・・ＰＩＱ膜、
１６・・・塗布ガラス膜、１７・・・開孔、２１・・・
コンタクト領域、２２・・・基板、２３・・・ゲート電
極、２４・・・素子間分離領域、２５・・・ＰＩＱ膜、
２６・・・ＰＩＱ凸部、２７・・・ＰＳＧ膜、２８・・
・ＡΩ膜、２９・・・塗布ガラ第Ｚ 図
。 １１・・・第１層配線、１２・・・基板、１３・・・配
線金属膜、１４・・・金属凸部、１５・・・ＰＩＱ膜、
１６・・・塗布ガラス膜、１７・・・開孔、２１・・・
コンタクト領域、２２・・・基板、２３・・・ゲート電
極、２４・・・素子間分離領域、２５・・・ＰＩＱ膜、
２６・・・ＰＩＱ凸部、２７・・・ＰＳＧ膜、２８・・
・ＡΩ膜、２９・・・塗布ガラ第Ｚ 図
Claims (1)
- １、基板上に絶縁膜、半導体膜または金属膜を形成する
工程と、膜に所望のパターニングを施し凸部を形成する
工程と、絶縁膜を形成して、さらにその上に該絶縁膜の
ドライエッチングに対して耐ドライエッチング性を有す
るマスク膜を形成する工程と、ドライエッチングマスク
膜をマスクに凸部上の絶縁膜を凸部に対して自己整合的
に選択除去する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15016785A JPS6212131A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15016785A JPS6212131A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6212131A true JPS6212131A (ja) | 1987-01-21 |
Family
ID=15490966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15016785A Pending JPS6212131A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6212131A (ja) |
-
1985
- 1985-07-10 JP JP15016785A patent/JPS6212131A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0160940B2 (ja) | ||
| JPH0476496B2 (ja) | ||
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPS6212131A (ja) | 半導体装置の製造方法 | |
| JPH03104118A (ja) | 半導体装置の製造方法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH0447886B2 (ja) | ||
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS6152566B2 (ja) | ||
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPH0290615A (ja) | 半導体装置の製造方法 | |
| JPS5968951A (ja) | 半導体装置及びその製造方法 | |
| JPH04219932A (ja) | 半導体装置の製造方法 | |
| JPH0622221B2 (ja) | ドライエツチング方法 |