JPH0160940B2 - - Google Patents

Info

Publication number
JPH0160940B2
JPH0160940B2 JP56016613A JP1661381A JPH0160940B2 JP H0160940 B2 JPH0160940 B2 JP H0160940B2 JP 56016613 A JP56016613 A JP 56016613A JP 1661381 A JP1661381 A JP 1661381A JP H0160940 B2 JPH0160940 B2 JP H0160940B2
Authority
JP
Japan
Prior art keywords
material layer
resist material
organic polymer
layer
polymer resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56016613A
Other languages
English (en)
Other versions
JPS57130430A (en
Inventor
Akira Yoshikawa
Akitsu Takeda
Osamu Ochi
Tomoko Kuki
Nobuhiko Mizushima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56016613A priority Critical patent/JPS57130430A/ja
Priority to US06/343,908 priority patent/US4434224A/en
Priority to GB8203189A priority patent/GB2094014B/en
Priority to DE19823203898 priority patent/DE3203898A1/de
Priority to FR8201933A priority patent/FR2499726A1/fr
Publication of JPS57130430A publication Critical patent/JPS57130430A/ja
Publication of JPH0160940B2 publication Critical patent/JPH0160940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置の製造などにおいて用い
るパターン形成法に関するものである。
従来半導体集積回路等の製造におけるパターン
形成は、専ら感光性有機高分子材からなるホトレ
ジストを用いたホトエツチングによつて行なわれ
て来た。しかし、近年の半導体装置等の著しい発
達により、大規模集積回路において最も典型的に
示されるように、素子の高密度化に伴うパターン
寸法の微細化、素子表面の凹凸の激化、被エツチ
ング材の多様化、多層配線の複雑化、更にはイオ
ン注入電圧の増大に伴うイオン注入用マスクに要
求される阻止能の増大等がもたらされ、この結
果、パターン形成技術に対する条件が極めて厳し
くなつている。このため、従来の有機高分子レジ
スト材を用いたホトエツチング技術によつては、
これらの要求に応じ切れなくなつて来ている。
他方、近年セレン系ガラス材層と銀層または銀
の化合物もしくは合金等からなる銀を含む層との
積層からなる無機レジスト材が開発され、高解像
性をはじめとして従来の有機高分子レジスト材を
凌駕する多くの優れた特長を有するために注目さ
れている。しかし、このような無機レジスト材を
用いたホトエツチングにおいても、その高解像性
を発揮させるためには当該無機レジスト材層を極
端に薄く形成する必要があるため、凹凸面や金属
材層への適用性の点で問題を残すものであつた。
また、比較的大きいパターンを形成する場合と微
細なパターンを形成する場合とで露光、現像等の
最適条件が異なるため、大小パターンの混在する
パターンを形成する場合には、全体としてのパタ
ーンの品質が低下する問題があつた。
本発明は、以上のような状況に鑑みてなされた
ものであり、その目的は、従来の方法では得られ
なかつた極めて広範な適用性を有するパターン形
成法を提供することにある。
このような目的を達成するために本発明による
パターン形成法は、上述したような有機高分子レ
ジスト材と無機レジスト材とを併用し、有機高分
子レジスト材層からなる第1の所望パターンを形
成した後、その全面を無機レジスト材層で被覆
し、次に該無機レジスト材層を第2の所望パター
ンに形成した後、この第2の所望パターンを前記
レジスト材層に転写するものである。以下、実施
例を用いて本発明によるパターン形成法を詳細に
説明する。
第1図は、本発明によるパターン形成法の一実
施例の各工程におけるパターンを示す断面図であ
り、被加工材としての基板材1の主面1aに形成
された凹部1bに穴あけを施す場合を示すもので
ある。このような凹凸を有する面へのホトエツチ
ング技術の適用は、集積回路等の製造工程におい
ては極めて頻繁に行なわれる。第1図において基
板材1は、同図aに示すように、シリコンからな
る半導体ウエハ1cの主面上にホトエツチングに
より所定パターンに形成したシリコン酸化膜から
なる第1の層1dを設け、この第1の層1dを含
めた半導体ウエハ1cの主面全面を覆つてSiO2
あるいはアルミニウム等からなる第2の層1eを
設けた構造を有している。
上記構成を有する基板材1の凹部1bに穴をあ
ける場合、先ず、第1図bに示すように、基板材
1の主面1aの全面を覆つて有機高分子レジスト
材層2を形成する。このような有機高分子レジス
ト材としてはネガ型、ポジ型のいずれを問わず基
板材1の第2の層1eとの密着性が十分なもので
あればよく、例えばCBR、KPR、OSR、OMR、
KMER、KTFR、 Waycoat、AZ等の商品名を
有するレジストはすべて好適である。中でも、環
化ポリブタジエンゴムを主成分とするレジストは
耐熱性に優れているために特に望ましい。またそ
の膜厚は、ピンホールを生ずることなく基板材1
の表面の凹凸を完全に被覆できる程度であればよ
く、1000Å以上数μm以下程度が好適である。こ
の有機高分子レジスト材層2に公知の方法による
プリベーキングを施した後、少なくとも基板材1
の凹凸部を覆う部分が残存するように該有機高分
子レジスト材層2を露光し、引続き公知の方法に
より現像を行なつて、同図cに示すように基板材
の主面1aの上に有機高分子レジスト材層2によ
る第1の所望パターンを形成する。次に、このパ
ターン形成した有機高分子レジスト材層2を熱処
理して硬化させる。この場合の温度は当該レジス
ト材の種類によつてそれぞれ定まり、例えば
CBRでは200〜250℃程度が好適である。この熱
処理過程において有機高分子レジスト材2は一般
にレジストフローと称される軟化流動現象を生
じ、このため基板材1の主面における凹凸形状
は、有機高分子レジスト材層2の表面上では極め
て緩和されたものとなり、以後の無機レジスト材
層の形成およびホトエツチングにとつて極めて有
利となる。次に、同図dに示すように、第1の所
望パターン形成をし、かつ熱硬化処理をした有機
高分子レジスト材層2を含む基板材1の主面全面
を覆つて、Se系ガラス材層3aおよび銀層また
は銀を含む層3bをそれぞれ公知の方法により順
次積層し、無機レジスト材層3を形成する。次い
で同図eに示すように光または電子線等の加速粒
子線4により第2の所望パターンでの露光を行な
えば、露光部のSe系ガラス材層3aに銀がドー
プされて銀ドープ領域3cが形成される。次に同
図fに示すように無機レジスト材層3の未露光部
に残存する銀層または銀を含む層3bおよび銀が
ドープされていないSe系ガラス材層3aを公知
の方法に従つてエツチング除去することによつて
現像を行ない、無機レジスト材層3による第2の
所望パターンを形成する。このような無機レジス
ト材層3を構成するSe系ガラス材としては、前
記加速粒子線4の露光によつて銀のドーピング現
象を生じるものであればよいが、無機レジスト材
層3としての解像度、感度の面からは、SeとGe
とからなる2元系ガラス材、特にSe:80原子%、
Ge:20原子%付近の組成を有するものが好適で
ある。またこのようなSe系ガラス材層3aの膜
厚はピンホールを生じることなく形成できる程度
であればよいが、数100Å以上1μm以下程度が好
適である。次に、同図gに示すように、第2の所
望パターンを形成した無機レジスト材層3、即ち
銀ドープ領域3cをマスクとしてエツチングを行
ない、該マスクに覆われていない部分の有機高分
子レジスト材層2を除去する。このエツチング
は、該有機高分子レジスト材を溶去する適当な溶
液を用いた湿式処理によつて行なうことも可能で
あるが、酸素ガスプラズマによる乾式エツチン
グ、特に平行平板形プラズマエツチング装置を用
いた反応性エツチングのように方向性を有するエ
ツチング方法が好適である。後者の方法による場
合、エツチングは基板材1の深さ方向にのみ進行
し、従つてアンダーカツトを生じないために無機
レジスト材層3が有する高解像性を損うことがな
い。また、Se系ガラス材層はこのような酸素ガ
スプラズマによる乾式エツチング処理に対して極
めて強い耐性を有するために、エツチングマスク
として極めて好適である。次いで、同図hに示す
ように、第2の所望パターンに形成した無機レジ
スト材層3と該パターンが転写された有機高分子
レジスト材層2とをマスクとして、基板材1の第
2の層1eのエツチングを行なう。このエツチン
グには、例えば第2の層1eがSiO2であれば緩
衝弗酸溶液、Alであれば熱濃燐酸というように
第2の層1eの材料に応じた公知のエツチヤント
による湿式エツチングの方法を用いてもよいし、
また第2の層1eの材料に適応した公知のガスに
よる乾式エツチングの方法を用いてもよい。従つ
て、同図gに示した有機高分子レジスト材層2の
エツチング処理を酸素ガスを用いた乾式エツチン
グの方法で行ない、引き続き同一装置内でエツチ
ングガスのみを変えて第2の層1eのエツチング
を行なうこともできる。更に、同図fに示した無
機レジスト材層3の現像処理が弗素系ガスを用い
たプラズマエツチングによつて行なえることか
ら、同図f,g,hに示した無機レジスト材層
3、有機高分子レジスト材層2および第2の層1
eの処理をすべて同一のエツチング装置内で行な
うことも可能であり、これにより工程を大幅に簡
略化することができる。次いで同図iに示すよう
に無機レジスト材層3および有機高分子レジスト
材層2を剥離除去すれば、凹部1bに穴1fが形
成された基板材1が得られる。この場合の剥離処
理は、例えば硫酸と過酸化水素水との混液または
熱濃硫酸を用いて行なう方法や、先ず弱アルカリ
液に長時間浸漬して無機レジスト材層3を剥離し
た後、酸素プラズマにより有機高分子レジスト材
層2を除去する方法等、第2の層1eを損わない
限りで適当な方法を選択することができる。
なお、上述した実施例においては基板材表面の
凹部に穴あけする場合についてのみ説明したが、
これは本発明のパターン形成法を凹凸面に適用す
る場合の一形態を表わしているに過ぎず、例えば
凸面への穴あけ、あるいは段差部を含んでの穴あ
け等、種々のパターン形成に適用して同様な効果
を得ることができることは勿論である。
第2図は、本発明によるパターン形成法の他の
実施例の各工程におけるパターンを示す断面図で
ある。この場合、同図に示す各工程に先立つて、
第1図a〜gに示したと同様の工程が行なわれ
る。即ち、前述したように、基板材1の上に有機
高分子レジスト材層2による第1の所望パターン
を形成した後、その上に無機レジスト材層3によ
る第2の所望パターン形成しかつ前記有機高分子
レジスト材層2に転写する。次に、第2図aに示
すように無機レジスト材層3を剥離除去した後、
同図bに示すように、有機高分子レジスト材層2
をマスクとして基板材1の被加工層、例えばAl
からなる第2の層1eをエツチングする。最後に
残つた有機高分子レジスト材層2を剥離除去すれ
ば、同図cに示すように大小パターンの混在した
所望パターンが形成できる。
このように本実施例は、第1図の実施例におい
て基板材の凹凸の被覆、平坦化のためにのみ用い
ていた有機高分子レジスト材層2を、基板材1に
比較的大きなパターンを形成するためのマスクと
して、より積極的に活用するものであり、微細パ
ターンは無機レジストで、大パターンは有機高分
子レジストでと機能分けすることにより、数ミク
ロンからサブミクロン領域の微細パターンとそれ
ほど高精度を要しない大なるパターンとが混在す
るようなパターンの形成に有利となる。このよう
な例は、集積回路の微細配線パターンとボンデイ
ングパツドパターンとの一活形成など数多く見ら
れ、これらの場合に本実施例は極めて有効であ
る。
なお、上述した実施例においては、無機レジス
ト材層3で形成した微細パターンを有機高分子レ
ジスト材層2に転写した後に、該有機高分子レジ
スト材層2をマスクとして大なるパターンによる
被加工層のエツチングを行なつたが、このような
工程は若干の変更が可能である。例えば、第1図
cに示すように有機高分子レジスト材層2によつ
て大なるパターンを形成した後、被加工層である
第2の層1eのエツチング処理を行なう。次に、
無機レジスト材層を形成して微細パターンに形成
し、これを前記有機高分子レジスト材層に転写し
た後、被加工層の2回目のエツチング処理を行な
い、最後に無機レジスト材層および有機高分子レ
ジスト材層を剥離除去するという工程によつて
も、第2図cに示すパターンが形成できる。
以上に述べた実施例においては、いずれも、第
1の所望パターンを有する有機高分子レジスト材
層および第2の所望パターンを有する無機レジス
ト材層を、共に被加工材としての基板材をパター
ン形成するためのエツチングマスクとしてのみ利
用し、最終的にはいずれも除去してしまつたが、
基板材上に形成した有機高分子レジスト材層は、
剥離除去することなくそのまま残し、半導体装置
の構成要素として機能的に活用することが可能で
ある。典型的な例として、集積回路等における多
層配線の層間絶縁層への利用がある。
第3図に、このような場合の一実施例における
各工程を示す。同図aに示すように、基板材5
は、シリコンからなる半導体ウエハ5aの主面上
にSiO2からなる絶縁層5bを形成し、この上に
例えばAl、多結晶シリコン、モリブデン等から
なる導体層5c,5dを配設した構成を有してい
る。
このような基板材5の主面上に、例えば導体層
5cとは層間絶縁層により電気的に絶縁され、導
体層5dには接触し、かつ層間絶縁層上から引延
ばされて前記絶縁層5bの上にまで延在するよう
な上部導体層をパターン形成する場合、先ず、同
図bに示すように全面に有機高分子レジスト材層
2を塗布する。このような有機高分子レジスト材
層2としては前述した実施例において示したレジ
スト材がすべて適用可能であるが、とりわけ環化
ポリブタジエンゴムを主成分とするレジストは、
層間絶縁層としての電気的特性、具体的には絶縁
抵抗と誘電損失特性とが優れる点において、特に
好適である。次に同図cに示すように、この有機
高分子レジスト材層2を通常の方法により層間絶
縁層としてのパターンに形成する。引続き前述し
た実施例と同様の熱処理を行なつて、パターン形
成した有機高分子レジスト材層2を硬化させる。
次いで同図dに示すように、この有機高分子レジ
スト材層2の全面および基板材主面上の露出した
絶縁層5bを覆つて無機レジスト材層3を形成
し、次に同図eに示すように、導体層5dの上部
のレジスト材層に穴をあけ得るようなパターン
で、光または電子線等の加速粒子線4による露光
を行なう。引続き同図fに示すように無機レジス
ト材層3の現像を行ない、更に同図gに示すよう
に有機高分子レジスト材層2のエツチングを行な
つた後、同図hに示すように無機レジスト材層3
を剥離除去する。次に同図iに示すように、パタ
ーン形成された有機高分子レジスト材層2の全表
面と露出した基板材主面上の絶縁層5bを覆つて
上部導体層6を形成し、最後にこれを公知の方法
により所望パターンに形成すれば、同図jに示す
ように、前記有機高分子レジスト材層2を層間絶
縁層として2層の導体層を有するパターンが形成
される。
なお、上述した実施例においては2層のパター
ンについて説明したが、同様の工程を繰返し行な
うことにより、3層以上の多層パターンも容易に
形成できることは勿論である。
本発明によるパターン形成法は、いわゆるリフ
トオフ法による薄膜パターンの形成にも極めて有
効である。例えば第4図に示すように、凹凸を有
する基板材7の主面の凹部に微細薄膜パターンを
形成する場合、同図aに示すように、前述した実
施例と同様に有機高分子レジスト材層2による凹
部全面を覆う態様のパターンの形成、無機レジス
ト材層3による微細パターンの形成をそれぞれ行
なつた後、該微細パターンを形成する無機レジス
ト材層3の銀ドープ領域3cをマスクとして前記
有機高分子レジスト材層2をエツチング処理す
る。次いで同図bに示すように、無機レジスト材
層3および基板材7の主面全面を覆つて所望の薄
膜層8を形成し、最後に有機高分子レジスト材層
2および無機レジスト材層3を剥離除去すれば、
該無機レジスト上の薄膜層8は同時に除去され
て、同図cに示すように所望の薄膜パターンが形
成される。
なお、上述した実施例における工程を多少変更
しても同様の薄膜パターンを得ることは可能であ
る。例えば、第4図aに示すように無機レジスト
材層3の微細パターンを有機高分子レジスト材層
2に転写した後、無機レジスト材層3のみを剥離
し、次いで薄膜層を形成後、有機高分子レジスト
材層2をその上の薄膜層と共に除去しても良く、
これは、大小混在パターンの形成に有効である。
以上説明したように、本発明によるパターン形
成法によれば、有機高分子レジスト材層により第
1の所望パターンを形成して熱処理を行なつた
後、これを全面被覆して無機レジスト材層を形成
し、次にこの無機レジスト材層を第2の所望パタ
ーンに形成した後、この第2の所望パターンを前
記有機高分子レジスト材層に転写する工程を経る
ことにより、次のような種々優れた効果を有す
る。
先ず、有機高分子レジスト材層によつて形成さ
れる第1の所望パターンは、基板材の凹凸集合部
全体の被覆および平坦化または比較的大きなパタ
ーンの形成を目的とするものであるために、高い
パターン精度は要求されず、従つて当該有機高分
子レジスト材層の膜厚を、従来の有機高分子レジ
スト材層のみによるパターン形成の場合に比較し
て極めて厚くすることができる。このため、基板
材のエツチング処理を行なうためのマスクとして
のエツチング耐性が増大し、その結果、適用可能
な被加工材としての基板材材質の範囲が拡大し、
使用可能なエツチヤント、エツチングガスが多様
化し、また細くて深いエツチングが可能になる等
の多くの利点が得られる。
また、上述したような有機高分子レジスト材層
の膜厚の増大と、該有機高分子レジスト材層のパ
ターン形成後の熱処理とは、基板材の凹凸部の平
坦化に極めて有効であり、このことは、後の無機
レジスト材層によるパターン形成工程における形
成パターンの精度向上につながる。従つて、従来
極めて困難であつた大きな凹凸を有する基板表面
における微細、高精度のパターン形成が極めて容
易となり、無機レジスト材層の有する高解像性を
有効に利用することができる。また、前述したよ
うにレジストマスクの膜厚増大が容易なこととあ
いまつて、例えば高エネルギイオン注入用の高精
度マスクの形成やLiNbO3等の難エツチング材の
イオンビームエツチング用の高精度マスクの形成
に極めて有効である。
更に、比較的大きなパターンは有機高分子レジ
スト材層により形成し、微細パターンは無機レジ
スト材層によつて形成するというように機能分け
することにより、各パターンを露光する際の光源
や露光方法等を変えることができる。従つて、例
えば大なるパターンは光で、微細パターンは電子
線でというようにそれぞれの精度に応じた露光方
法を選択することにより、必要な精度を確保しな
がら、全パターンを電子線で露光する場合に比べ
て露光時間を大幅に短縮することができる。
また、基板材上に形成する有機高分子レジスト
材層は、パターン形成後の熱処理工程において十
分に硬化される結果、硬度、電気的特性、耐熱性
等の諸特性が向上し、層間絶縁層としての利用や
リフトオフ法の適用に際して極めて有利となる。
【図面の簡単な説明】
第1図は本発明によるパターン形成法の一実施
例の各工程におけるパターンを示す断面図、第2
図、第3図および第4図はそれぞれ本発明による
パターン形成法の他の実施例における各工程中の
基板材を示す断面図である。 1,5,7……基板材、1a……主面、2……
有機高分子レジスト材層、3……無機レジスト材
層、3a……Se系ガラス材層、3b……銀層ま
たは銀を含む層、3c……銀ドープ領域、4……
加速粒子線、6……導体層、8……薄膜層。

Claims (1)

  1. 【特許請求の範囲】 1 被加工材の主面上に有機高分子レジスト材層
    からなる第1の所望パターンを形成する工程と、
    該パターン形成した有機高分子レジスト材層に熱
    処理を施す工程と、該熱処理した有機高分子レジ
    スト材層の全面を覆つてセレン系ガラス材層と銀
    層または銀を含む層との積層からなる無機レジス
    ト材層を形成する工程と、該無機レジスト材層を
    第2の所望パターンに形成する工程と、該パター
    ン形成した無機レジスト材層によつて覆われてい
    ない領域の前記有機高分子レジスト材層をエツチ
    ング除去する工程と、該有機高分子レジスト材層
    によつて覆われていない領域の前記被加工材にエ
    ツチング処理を施す工程と、前記無機レジスト材
    層および有機高分子レジスト材層を剥離除去する
    工程とを有することを特徴とするパターン形成
    法。 2 有機高分子レジスト材層を環化ポリブタジエ
    ンゴムを主成分とするレジスト材によつて構成し
    たことを特徴とする特許請求の範囲第1項記載の
    パターン形成法。 3 セレン系ガラス材層をセレンとゲルマニウム
    とを主成分とするガラス材によつて構成したこと
    を特徴とする特許請求の範囲第1項記載のパター
    ン形成法。 4 被加工材の主面上に有機高分子レジスト材層
    からなる第1の所望パターンを形成する工程と、
    該パターン形成した有機高分子レジスト材層に熱
    処理を施す工程と、該熱処理した有機高分子レジ
    スト材層の全面を覆つてセレン系ガラス材層と銀
    層または銀を含む層との積層からなる無機レジス
    ト材層を形成する工程と、該無機レジスト材層を
    第2の所望パターンに形成する工程と、該パター
    ン形成した無機レジスト材層によつて覆われてい
    ない領域の前記有機高分子レジスト材層をエツチ
    ング除去する工程と、前記無機レジスト材層を剥
    離除去する工程と、前記有機高分子レジスト材層
    によつて覆われていない領域の前記被加工材にエ
    ツチング処理を施す工程と、前記有機高分子レジ
    スト材層を剥離除去する工程とを有することを特
    徴とするパターン形成法。 5 有機高分子レジスト材層を環化ポリブタジエ
    ンゴムを主成分とするレジスト材によつて構成し
    たことを特徴とする特許請求の範囲第4項記載の
    パターン形成法。 6 セレン系ガラス材層をセレンとゲルマニウム
    とを主成分とするガラス材によつて構成したこと
    を特徴とする特許請求の範囲第4項記載のパター
    ン形成法。 7 パターン形成した導体層を設けた基板材の主
    面上に有機高分子レジスト材層からなる第1の所
    望パターンを形成する工程と、該パターン形成し
    た有機高分子レジスト材層に熱処理を施す工程
    と、該熱処理した有機高分子レジスト材層の全面
    を覆つてセレン系ガラス材層と銀層または銀を含
    む層との積層からなる無機レジスト材層を形成す
    る工程と、該無機レジスト材層を第2の所望パタ
    ーンに形成する工程と、該パターン形成した無機
    レジスト材層によつて覆われていない領域の前記
    有機高分子レジスト材層をエツチング除去する工
    程と、前記無機レジスト材層を剥離除去する工程
    と、前記有機高分子レジスト材層上および該有機
    高分子レジスト材層によつて覆われていない領域
    の前記基板材の主面上に導体層からなる第3の所
    望パターンを形成する工程とを有することを特徴
    とするパターン形成法。 8 有機高分子レジスト材層を環化ポリブタジエ
    ンゴムを主成分とするレジスト材によつて構成し
    たことを特徴とする特許請求の範囲第7項記載の
    パターン形成法。 9 セレン系ガラス材層をセレンとゲルマニウム
    とを主成分とするガラス材によつて構成したこと
    を特徴とする特許請求の範囲第7項記載のパター
    ン形成法。 10 基板材の主面上に有機高分子レジスト材層
    からなる第1の所望パターンを形成する工程と、
    該パターン形成された有機高分子レジスト材層に
    熱処理を施す工程と、該熱処理された有機高分子
    レジスト材層の全面を覆つてセレン系ガラス材層
    と銀層または銀を含む層との積層からなる無機レ
    ジスト材層を形成する工程と、該無機レジスト材
    層を第2の所望パターンに形成する工程と、該パ
    ターン形成された無機レジスト材層によつて覆わ
    れていない領域の前記有機高分子レジスト材層を
    エツチング除去する工程と、前記無機レジスト材
    層上および前記有機高分子レジスト材層によつて
    覆われていない領域の前記基板材の主面上に薄膜
    層を形成する工程と、前記無機レジスト材層およ
    び有機高分子レジスト材層を該無機レジスト材層
    上に形成した前記薄膜層と共に剥離除去する工程
    とを有することを特徴とするパターン形成法。 11 有機高分子レジスト材層を環化ポリブタジ
    エンゴムを主成分とするレジスト材によつて構成
    したことを特徴とする特許請求の範囲第10項記
    載のパターン形成法。 12 セレン系ガラス材層をセレンとゲルマニウ
    ムとを主成分とするガラス材によつて構成したこ
    とを特徴とする特許請求の範囲第10項記載のパ
    ターン形成法。 13 基板材の主面上に有機高分子レジスト材層
    からなる第1の所望パターンを形成する工程と、
    該パターン形成された有機高分子レジスト材層に
    熱処理を施す工程と、該熱処理された有機高分子
    レジスト材層の全面を覆つてセレン系ガラス材層
    と銀層または銀を含む層との積層からなる無機レ
    ジスト材層を形成する工程と、該無機レジスト材
    層を第2の所望パターンに形成する工程と、該パ
    ターン形成された無機レジスト材層によつて覆わ
    れていない領域の前記有機高分子レジスト材層を
    エツチング除去する工程と、前記無機レジスト材
    層を剥離除去する工程と、前記有機高分子レジス
    ト材層上および該有機高分子レジスト材層によつ
    て覆われていない前記基板材の主面上に薄膜層を
    形成する工程と、前記有機高分子レジスト材層を
    該有機高分子レジスト材層上に形成した前記薄膜
    層と共に剥離除去する工程とを有することを特徴
    とするパターン形成法。 14 有機高分子レジスト材層を環化ポリブタジ
    エンゴムによつて構成したことを特徴とする特許
    請求の範囲第13項記載のパターン形成法。 15 セレン系ガラス材層をセレンとゲルマニウ
    ムとを主成分とするガラス材によつて構成したこ
    とを特徴とする特許請求の範囲第13項記載のパ
    ターン形成法。
JP56016613A 1981-02-06 1981-02-06 Pattern formation Granted JPS57130430A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56016613A JPS57130430A (en) 1981-02-06 1981-02-06 Pattern formation
US06/343,908 US4434224A (en) 1981-02-06 1982-01-29 Method of pattern formation
GB8203189A GB2094014B (en) 1981-02-06 1982-02-04 Method of pattern formation
DE19823203898 DE3203898A1 (de) 1981-02-06 1982-02-05 Verfahren zum herstellen von strukturen oder mustern
FR8201933A FR2499726A1 (fr) 1981-02-06 1982-02-05 Procede de formation d'un motif utilise pour la fabrication de dispositifs a semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56016613A JPS57130430A (en) 1981-02-06 1981-02-06 Pattern formation

Publications (2)

Publication Number Publication Date
JPS57130430A JPS57130430A (en) 1982-08-12
JPH0160940B2 true JPH0160940B2 (ja) 1989-12-26

Family

ID=11921167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56016613A Granted JPS57130430A (en) 1981-02-06 1981-02-06 Pattern formation

Country Status (5)

Country Link
US (1) US4434224A (ja)
JP (1) JPS57130430A (ja)
DE (1) DE3203898A1 (ja)
FR (1) FR2499726A1 (ja)
GB (1) GB2094014B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564584A (en) * 1983-12-30 1986-01-14 Ibm Corporation Photoresist lift-off process for fabricating semiconductor devices
JPS60149130A (ja) * 1984-01-17 1985-08-06 Hitachi Ltd パターン検出方法およびそれに用いる反射防止膜用材料
US4693780A (en) * 1985-02-22 1987-09-15 Siemens Aktiengesellschaft Electrical isolation and leveling of patterned surfaces
US4657629A (en) * 1986-03-27 1987-04-14 Harris Corporation Bilevel resist process
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
US5161059A (en) * 1987-09-21 1992-11-03 Massachusetts Institute Of Technology High-efficiency, multilevel, diffractive optical elements
US4895790A (en) * 1987-09-21 1990-01-23 Massachusetts Institute Of Technology High-efficiency, multilevel, diffractive optical elements
JPH04122012A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp アライメントマークおよびその形成方法
US5411824A (en) * 1993-01-21 1995-05-02 Sematech, Inc. Phase shifting mask structure with absorbing/attenuating sidewalls for improved imaging
WO1994017449A1 (en) * 1993-01-21 1994-08-04 Sematech, Inc. Phase shifting mask structure with multilayer optical coating for improved transmission
US5418095A (en) * 1993-01-21 1995-05-23 Sematech, Inc. Method of fabricating phase shifters with absorbing/attenuating sidewalls using an additive process
GB2284300B (en) * 1993-11-10 1997-11-19 Hyundai Electronics Ind Process for forming fine pattern of semiconductor device
US5869175A (en) * 1994-01-31 1999-02-09 Stmicroelectronics, Inc. Integrated circuit structure having two photoresist layers
US5474865A (en) * 1994-11-21 1995-12-12 Sematech, Inc. Globally planarized binary optical mask using buried absorbers
US5480747A (en) * 1994-11-21 1996-01-02 Sematech, Inc. Attenuated phase shifting mask with buried absorbers
JP3361916B2 (ja) * 1995-06-28 2003-01-07 シャープ株式会社 微小構造の形成方法
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6852454B2 (en) * 2002-06-18 2005-02-08 Freescale Semiconductor, Inc. Multi-tiered lithographic template and method of formation and use
TW200504746A (en) * 2003-06-23 2005-02-01 Matsushita Electric Ind Co Ltd Method for producing stamper for optical information recording medium
US7153620B2 (en) 2003-09-23 2006-12-26 Eastman Kodak Company Transparent invisible conductive grid
US7255912B2 (en) 2003-09-23 2007-08-14 Eastman Kodak Company Antistatic conductive grid pattern with integral logo
US7083885B2 (en) 2003-09-23 2006-08-01 Eastman Kodak Company Transparent invisible conductive grid
JP2008233552A (ja) * 2007-03-20 2008-10-02 Sony Corp パターン形成基板、パターン形成方法、並びに金型

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2854336A (en) * 1955-03-07 1958-09-30 Youngstown Arc Engraving Compa Method of forming a two-level photoengraved embossing plate or mold
US3317320A (en) * 1964-01-02 1967-05-02 Bendix Corp Duo resist process
DE2015841C3 (de) * 1970-04-02 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer strukturierten, vorzugsweise metallischen Schicht auf einem Grundkörper
GB1529037A (en) * 1976-06-08 1978-10-18 Nippon Telegraph & Telephone Image-forming materials having a radiation sensitive chalcogenide coating and a method of forming images with such materials
US4124473A (en) * 1977-06-17 1978-11-07 Rca Corporation Fabrication of multi-level relief patterns in a substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51107775A (en) * 1975-03-19 1976-09-24 Hitachi Ltd Handotaisochino bisaikakohoho

Also Published As

Publication number Publication date
DE3203898C2 (ja) 1988-06-09
FR2499726B1 (ja) 1985-02-01
GB2094014A (en) 1982-09-08
US4434224A (en) 1984-02-28
FR2499726A1 (fr) 1982-08-13
GB2094014B (en) 1985-02-13
JPS57130430A (en) 1982-08-12
DE3203898A1 (de) 1982-10-28

Similar Documents

Publication Publication Date Title
JPH0160940B2 (ja)
US4439270A (en) Process for the controlled etching of tapered vias in borosilicate glass dielectrics
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US4362598A (en) Method of patterning a thick resist layer of polymeric plastic
JPS61171132A (ja) 貫通孔の形成方法
JPS5972133A (ja) 半導体素子基板の金属電極膜形成方法
JPH0458167B2 (ja)
US4426249A (en) Composition and thickness variation in dielectric layers
JP2616460B2 (ja) 半導体装置およびその製造方法
JPH0766178A (ja) 半導体装置の製造方法
JPH058856B2 (ja)
KR100424190B1 (ko) 반도체소자의금속배선형성방법
JPH05243217A (ja) 半導体装置の製造方法
JPH0114701B2 (ja)
KR100252757B1 (ko) 금속패턴 형성방법
JPS5966150A (ja) 半導体装置およびその製造方法
JP2699498B2 (ja) 半導体装置の製造方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS60154623A (ja) 半導体装置の製造方法
JPS58120A (ja) 半導体装置の製造方法
JPS63272050A (ja) 半導体装置の製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPH0567611A (ja) 半導体装置及びその製造方法
JPS59177930A (ja) 半導体装置のパタ−ン形成方法