JPH0335239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0335239A
JPH0335239A JP16956389A JP16956389A JPH0335239A JP H0335239 A JPH0335239 A JP H0335239A JP 16956389 A JP16956389 A JP 16956389A JP 16956389 A JP16956389 A JP 16956389A JP H0335239 A JPH0335239 A JP H0335239A
Authority
JP
Japan
Prior art keywords
film
resist
photoresist
thin film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16956389A
Other languages
English (en)
Inventor
Hiroyuki Yano
博之 矢野
Toru Watanabe
徹 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16956389A priority Critical patent/JPH0335239A/ja
Publication of JPH0335239A publication Critical patent/JPH0335239A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係わり、特に金属膜
或いは金属化合物膜のパターニング工程の改良をはかっ
た半導体装置の製造方法に関する。
(従来の技術) 従来、半導体装置の製造工程において、配線等の金属膜
(或いは金属化合物膜)をバターニングするには、次の
ようにしている。即ち、半導体基板上に絶縁膜を介して
金属膜を堆積した・後、この金属膜上にレジストを直接
塗布し、レジストにマスクパターンを露光する。続いて
、レジストの現像工程を行ってレジストパターンを形成
し、このレジストパターンをマスクに反応性イオンエツ
チング(RI E)法により金属膜を選択エツチングす
る。これにより、マスクパターンが金属膜に転写される
ことになる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、露光の際にレジストを通過し金属膜の
表面で乱反射した光が再びレジストに侵入し、レジスト
の異常露光を招く。
特に、金属膜の形成された基板に凹凸がある場合には、
上記異常露光の影響が大きく、フォトレジストに転写さ
れるパターンはマスクパターンに比べ歪んだものとなっ
てしまう。さらに、このレジストパターンの歪みはRI
E後の金属膜にも反映される。そしてこの現象は、金属
膜に転写されたパターンに欠損等の歪みを引き起こし、
バターニングの精度、信頼性を低下させるばかりではな
く、製品の歩留りを低下させる要因となる。
一方、上記問題を避けるために、金属膜とフォトレジス
トとの間に色素含有レジストやTiN膜を形成する方法
がある。しかし、色素含有レジストを用いる方法は、フ
ォトレジストの現像峙に光照射された色素含有レジスト
が溶けるので、レジストパターンの下地がサイドエツチ
ングされた形状となり、レジストパターンの信頼性が低
い。さらに、TiN膜を用いる方法では、金属膜の選択
エツチング後にTiN専用の剥離工程が必要であり、工
程の複雑化を招く。
(発明が解決しようとする課題) このように従来、金属膜或いは金属化合物膜をパターニ
ングする工程においては、露光の際に金属膜或いは金属
化合物膜の表面で光が乱反射しフォトレジストに転写さ
れるパターンが歪んでしまい、これがパターニング精度
、信頼性及び製造歩留りを低下させる要因となっていた
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、フォトレジストに転写されるパター
ンの歪みを低減することができ、金属膜或いは金属化合
物膜のパターニングの高精度化、高信頼化をはかり得る
半導体装置の製造方法を提供することにある。
[発明の構成] (課題を解決するための手段) 本発明の骨子は、被加工膜とフォトレジストとの間に反
射防止膜を配置することにあり、特に反射防止膜として
有機物薄膜又は有機高分子薄膜を用いることにある。
即ち本発明は、金属膜又は金属化合物膜からなる被加工
膜上にレジストパターンを形成し、このレジストパター
ンを用いて被加工膜をパタニングする工程を備えた半導
体装置の製造方法において、被加工膜上に露光用の光に
よって変質しない有機物薄膜又は有機高分子薄膜からな
る反射防止膜を形成したのち、この反射防止膜上にフォ
トレジストを塗布し、次いでこのレジストに所望のパタ
ーンを露光、現像してレジストパターンを形成し、しか
るのちこのレジストパターンをマスクに反射防止膜及び
被加工膜を選択エツチングするようにした方法である。
(作用) 金属膜や金属化合物膜等からなる被加工膜のバターニン
グを従来のように、被加工膜の成膜後、直接レジストを
塗布、露光、現像の工程を行って、RIE法によりパタ
ーン転写するという方法で行うと、露光の際に被加工膜
の表面で露光用の光が乱反射し、フォトレジストに転写
されるパターンはマスクパターンに比べ歪んだものとな
ってしまう。これは、バターニングされた金属膜或いは
金属化合物膜の信頼性を低下させるものである。
これに対し本発明のように、被加工膜とフォトレジスト
との間に露光用の光(例えば、波長300〜400 n
iの光)によって変質しない有機物薄膜或いは有機高分
子薄膜を設けてやると、フォトレジストを通過した光は
有機物薄膜或いは有機高分子膜中で弱められ、フォトレ
ジストに転写されるパターンの歪みは低減される。これ
により、被加工膜に転写されるパターンの歪みは低減さ
れ、金属膜或いは金属化合物膜のパターニングの高精度
化、高信頼化が達成される。
また、被加工膜とフォトレジストとの間に設けた膜は、
有機物或いは有機高分子であるため、フォトレジスト剥
離の工程において酸素アッシングすることにより容易に
取り除くことができる。従って、有機物薄膜或いは有機
高分子薄膜を剥離するために新たな剥離工程を必要とす
ることもない。さらに、有機物薄膜或いは有機高分子薄
膜は色素含有レジストとは異なりレジストの現像時に溶
けることもないので、レジストパターンの信頼性向上を
はかることも可能である。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例方法に係わる金属膜のバター
ニング工程を示す断面図である。まず、第1図(a)に
示す如く、Si基板11上に5in2膜12を形成し、
この上に配線に用いる金属膜としてのAI膜(被加工膜
)13を堆積する。次いで、第1図(b)に示す如く、
AI膜13上に反射防止膜としてのポリベンズイミダゾ
ール(FBI)薄膜14を形成する。このFBI薄膜1
4の形成には、2塩化テレフタロイルと3.3−ジアミ
ノベンジジンを同時に真空蒸着した後、空気中で10分
間、250℃に加熱することにより行った。本実施例で
は、PBl薄膜の膜厚は1oorvとした。
次いで、第1図(e)に示す如く、FBI薄膜14上に
フォトレジスト15を塗布し、図示しないマスクパター
ンを用いてレジスト15を露光した。このとき、露光波
長λは400niとした。
続いて、第1図(d)に示す如く、レジスト15を現像
してレジストパターン15′を形成した。
このレジストパターン15′は、露光時におけるAI膜
13からの乱反射による影響が殆どなく、マスクパター
ン通りであった。また、FBI薄膜14は、レジスト1
5の現像時に溶けることはなかった。
次いで、第1図(e)に示す如く、レジストパターン1
5′をマスクにRIEでPBI薄膜14及びAl膜13
を選択エツチングし、A111113をバターニングし
た。最後に、第1図(「)に示す如く、レジストパター
ン15を酸素アッシングにより剥離したが、このときF
BI薄膜14も同時に剥離された。
かくして形成されるAl膜13のパターンは、マスクパ
ターンからの歪みが殆どなく極めて良好なものであった
。これは、PBI薄H14が露光用の光を吸収し、AI
膜13に到達する光、さらにA 11913で乱反射し
てレジスト14に到達する光が低減したからと考えられ
る。
ここで、A IWAl 3上に形成したPBI#M14
のAl上での光反射を低減させる効果を示す実験結果を
第2図に示す。露光Iこ用いる400n1m付近の光の
反射は、FBIで被覆しないAIの場合の10%以下に
低減した。また、Al上に被覆したPf3Iをフォトレ
ジストの現増液に80分間浸漬したが、FBIの浸蝕は
観察されなかった。
また、本実施例は、特に下地に凹凸を持つ金属膜のバタ
ーニングに有効である。実際に、下地に凹凸を持つAI
のバターニングを行った結果を第3図に示す。第3図に
おいて、(a)は従来法によるもので、〈b)はAIと
レジストとの間にFBI薄膜を設けた本発明方法による
ものである。第3図(a)に示す従来法でAlのバター
ニングを行った場合、A1表面で露光用の光の乱反射に
よりレジストに転写されたパターンはマスクパターンと
は歪んだものとなり、このためバターニングされたAI
の配線には数多くの断線、短絡が観察された。
一方、第3図(b)に示す本発明による方法では、AI
の配線パターンに断線、短絡箇所は全く観察されず、マ
スクパターンを忠実にAlに転写することができた。な
お、第3図はライン及スペースのパターンを形成した例
であり、31はライン、32はスペース、33は断線部
、34は短絡部を示している。
このように本実施例方法によれば、Al1113とフォ
トレジスト15との間にFBI薄膜14を配置すること
により、露光用の光によるAl上での乱反射を抑制する
ことができ、マスクパターンを歪みなくレジストに転写
することができる。このため、Al1113のバターニ
ング精度の向上及び信頼性の向上をはかることができ、
ひいては半導体装置の製造歩留り向上に寄与することが
できる。また、FBI薄膜14はレジストの現像液には
溶けないので、レジスト15の現像を確実に行うことが
できる。さらに、FBI薄膜14はレジスト15の剥離
時に同時に剥離される。従って、Al膜13のエツチン
グ後にFBI薄膜14を剥離する工程が不要であり、工
程の複雑化を最小限に抑えることができる。
第4図は本発明の他の実施例を説明するための断面図で
ある。この実施例が先に説明した実施例と異なる点は、
光の吸収を利用するのではなく、無反射条件を満足して
AIでの乱反射を防止することにある。
即ち、A1膜13上にポリイミド等の有機高分子薄膜1
6を形威し、この上にフォトレジスト15を塗布する。
ここで、薄膜16の屈折率noをAI膜13の屈折率n
、とレジスト15の屈折率n2との間の値に設定しくn
+ <n。
< n 2 ) 、薄膜16の膜厚をλ/4に設定する
これにより、波長λの露光光に対して無反射条件が満足
され、AI膜13からの反射光によるレジスト15の露
光が未然に防止される。
このように本実施例によっても、AI膜13からの反射
光によるレジスト15の露光を防止することができ、従
って先の実施例と同様の効果が得ら社る。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記パターニングされる被加工膜はAI
に限るものではなく、Ti。
Ni、NiSi等の金属膜、或いはAl−3i。
Al−8i−Cu等の金属化合物膜であってもよい。さ
らに、被加工膜とフォトレジストとの間に設ける反射防
止膜としては、ポリベンズイミダゾールの他に、ポリア
ミド、ポリイミド。
フタロシアニン等の他の有機物薄膜或いは有機高分子薄
膜の場合に対しても有効である。また、実施例では有機
物薄膜或いは有機高分子薄膜の成膜方法として真空蒸着
法を用いたが、CVD法、スプレー法等の他の成膜法を
用いることも可能である。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、金属膜或いは金属
化合物膜をパターニングする際、これらの被加工膜とフ
ォトレジストとの間に露光露光により変質しない有機物
薄膜或いは有機高分子薄膜を設けることにより、露光用
の光が金属膜或いは金属化合物膜で乱反射するのを抑制
し、フォトレジストに転写されるパターンのマスクパタ
ーンとの歪みを低減することができる。
従って、金属膜或いは金属化合物膜のバターニング精度
の向上及び高信頼化が達成される。
【図面の簡単な説明】
第1図は本発明の一実施例方法に係わる金属膜のバター
ニング工程を示す断面図、第2図及び第3図それぞれ上
記実施例の作用を説明するためのもので第2図はFBI
薄膜を形成した場合のAIに対する反射率の変化を示す
特性図、第3図は本発明方法及び従来方法により形成さ
れるレジストパターンを示す模式図、第4図は本発明の
他の実施例を説明するための模式図である。 11・・・Si基板(半導体基板)、 12・・・5in2膜(絶縁膜)、 13・・・A11lli(被加工膜)、14・・・FB
I薄膜(反射防止膜)、15・・・フォトレジスト、 15′・・・レジストパターン。

Claims (2)

    【特許請求の範囲】
  1. (1)金属膜又は金属化合物膜からなる被加工膜上に露
    光用の光によって変質しない有機物薄膜又は有機高分子
    薄膜からなる反射防止膜を形成する工程と、前記反射防
    止膜上にフォトレジストを塗布する工程と、前記レジス
    トに所望のパターンを露光、現像してレジストパターン
    を形成する工程と、前記レジストパターンをマスクに前
    記反射防止膜及び被加工膜を選択エッチングする工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. (2)前記反射防止膜として、ポリベンズイミダゾール
    、ポリイミド、ポリアミド、ポリ尿素、ポリウレタン、
    ポリスルホン及びナイロンの少なくとも1つを用いたこ
    とを特徴とする請求項1記載の半導体装置の製造方法。
JP16956389A 1989-06-30 1989-06-30 半導体装置の製造方法 Pending JPH0335239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16956389A JPH0335239A (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16956389A JPH0335239A (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0335239A true JPH0335239A (ja) 1991-02-15

Family

ID=15888787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16956389A Pending JPH0335239A (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0335239A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714762A (ja) * 1993-04-27 1995-01-17 Internatl Business Mach Corp <Ibm> フォトリソグラフィによる回路素子の製造方法、熱安定性ポリイミドフィルム、混合ポリイミド及び半導体デバイス
JP2018022925A (ja) * 2016-07-21 2018-02-08 東京エレクトロン株式会社 半導体装置の製造方法、真空処理装置及び基板処理装置
JP2018152422A (ja) * 2017-03-10 2018-09-27 東京エレクトロン株式会社 半導体装置の製造方法、基板処理装置及び真空処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714762A (ja) * 1993-04-27 1995-01-17 Internatl Business Mach Corp <Ibm> フォトリソグラフィによる回路素子の製造方法、熱安定性ポリイミドフィルム、混合ポリイミド及び半導体デバイス
JP2018022925A (ja) * 2016-07-21 2018-02-08 東京エレクトロン株式会社 半導体装置の製造方法、真空処理装置及び基板処理装置
JP2018152422A (ja) * 2017-03-10 2018-09-27 東京エレクトロン株式会社 半導体装置の製造方法、基板処理装置及び真空処理装置

Similar Documents

Publication Publication Date Title
US6846618B2 (en) Process for improving critical dimension uniformity
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
JP2003234279A (ja) レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置
US4451554A (en) Method of forming thin-film pattern
US6207358B1 (en) Method of stripping a photoresist from a semiconductor substrate using dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
US6348404B1 (en) Wiring forming method
JPH0335239A (ja) 半導体装置の製造方法
EP0421053A2 (en) High temperature lift-off process
US6337174B1 (en) Method of stripping a photoresist from a semiconductor substrate dimethylacetamide or a combination of monoethanolamine and dimethylsulfoxide
US7090965B2 (en) Method for enhancing adhesion between reworked photoresist and underlying oxynitride film
JP3358547B2 (ja) 配線形成法
KR100475136B1 (ko) 반도체 소자의 콘택 영역 형성 방법
JP2946102B2 (ja) パターン形成方法
JPH01151237A (ja) 透明導電性膜のエツチング方法
JPS62169446A (ja) 半導体装置とその製造方法
JPS61170738A (ja) 多層レジストによるリフト・オフプロセス
JPH05208571A (ja) 多重積層メタルマスク
KR19980048845A (ko) 반도체소자의 패턴형성방법
JPS63288020A (ja) 電極作成方法
KR100437621B1 (ko) 반도체소자의제조방법
JPS5914550B2 (ja) 微細加工方法
JPH01245221A (ja) カラー液晶表示装置の製造法
JPS6250759A (ja) 基板裏面の汚染防止方法
JPS617839A (ja) ハ−ドマスク修正法
JPS5833253A (ja) 露光用マスク