JPS62169446A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS62169446A
JPS62169446A JP1010886A JP1010886A JPS62169446A JP S62169446 A JPS62169446 A JP S62169446A JP 1010886 A JP1010886 A JP 1010886A JP 1010886 A JP1010886 A JP 1010886A JP S62169446 A JPS62169446 A JP S62169446A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
resist
polyimide resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1010886A
Other languages
English (en)
Inventor
Mitsue Inada
稲田 光江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP1010886A priority Critical patent/JPS62169446A/ja
Publication of JPS62169446A publication Critical patent/JPS62169446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホトレジスト(感光耐食材)を用いて行うht
 (アルミニウム)a線形成技術に関し、特に、半導体
装置を対象とする、配線密度を向上することができる技
術に関する。
〔従来の技術〕
半導体装置におげろ人を配線を形成するにあたっては、
ホトレジストマスクを使用して部分エッチを行うのが普
通であるが、露光の際のAt膜面がらの反射によりパタ
ーン不良を生じる問題があることがわかった。
第7図乃至第9図は従来の配線形成工程の1例を示す。
第7図において、1はSi基板で図示されないが基板表
面には選択拡散等によりトランジスタや抵抗のごとき素
子が形成される。2はSin、等の第1保護膜、3はこ
の上に蒸着されたAt膜である。このAt膜3の上にホ
トレジスト膜4、たとえばネガ型ホトレジストが塗布に
より直接に形成される。5.6はバター/形成用のマス
クであって透明ガラス板にCr等による暗部バター/(
5)を印刷したものである。
このマスクの透明s6を通してUV(紫外線)光7を照
射するとき、UV光の一部はAja面で反射してマスク
の陰画となる領域に入り、この部分のホトレジストを感
光させる。
このためホトレジスト現像後、第8図に示されるように
ホトレジストの一部8が残り、開口部分がマスクパター
ンのそれよりも狭いホトレジストマスクが得られる。
ついでこのホトレジマスクを通してAt膜をエツチング
する場合、第9図に示すように、ホトレジストの残った
部分(8)がエッチされないため、たとえば人を配線の
幅がひろがり、配線間隔9が狭くなって一部α〔では配
線短絡の状態になる。
以上はネガ型レジストの場合であるが、ポジ型レジスト
の場合にはこれとは逆に配線の断線不良をひき起す。
このことは半導体装置の超高集積化素子の微細化に伴う
配線密度の向上への要求、配線領域が素子面積に占める
割合を小さくする要求の障害となっている。
上記問題に対して、ht衣表面特殊の反射防止剤をコー
ディングする技術がソリッド・ステート・テクノロジ(
SOLID 5TATE TECHNOLOGY)日本
版、MAY1984年(P73−81ンに記載されて(
・る。
この反射防止剤はポリイミドシラン型樹脂又はポリイミ
ド7ラン型樹脂にホトレジスト及び感光性化合物を添加
したもので吸光係数が極めて高く紫外線のAt表面から
の反射防止効果を有する。
上記、特殊な反射防止剤を使用しない方法も、多層レジ
スト法として知られている。この方法では最下層のレジ
スト層に吸光剤をたっぷり混入させて、AL表面からの
反射光を吸収する。
〔発明が解決しようとする問題点〕
上記した反射防止剤をコーティングする技術においては
、下記の問題があることがわかった。
すなわち、この反射防止剤は、kA膜上へ塗布したあと
行うベーク温度が所定の温度から±5.25℃の範囲内
と高精度に決定することを要件とする。
そのため、この温度範囲を外れると正確なパターンが得
られず、高精度な温度管理が必要であり取扱いが非常に
むずかしいことが問題であることがわかった。
さらに、反射防止剤を用いる方法や多層レジスト法は、
人を膜をエツチング除去した後、残留したマスク材とな
った物質は、完全に取り除く必要がある。しかし、実際
にはこのマスク材となった物質は完全に除去され難いこ
とが本発明者の検討によりわがりた。
本願は上記した問題を克服したものである。
すなわち、本発明の一つの目的は工程を簡単化でき、か
つ、信頼性の高い反射防止技術の提供にある。
本発明の他の目的は微細化された配線を有し、しかも配
ね不良のない半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになろう。
〔問題点を解決するための手段〕
本願にお〜・て開示される発明のうち代表的なものの概
要を簡単に説明すれば下記のとおりである。
kl膜上にポリイミド系樹脂(ポリイミド・イソ・イン
ドロ・キナゾリンジオン〕などのAtより反射率の低い
第1絶縁膜を形成し、この第1絶縁膜に対しエツチング
マスクとしてのレジストを塗布する。このレジストのバ
ターニングを行うレジストをエツチングマスクとして用
い第1絶縁膜をエツチングする。これによりレジストと
同一パターンを有する第1絶縁膜マスクを形成し、この
第1絶縁膜をマスクとしてAt膜をエツチングするとと
もに、この絶縁膜をkL配線表面VC残存させるもので
ある。
〔作用〕
上記した手段によれば、第1絶縁膜としてのポリイミド
系樹脂は、配線となるアルミニウムより紫外線に対する
反射率が低いことより、ポリイミド系樹脂上のレジスト
には、紫外線反射によるパターン不良は防止でき信頼性
を向上できる。
さらに配線のエツチングマスクに使用したポリイミド系
樹脂等のマスクはそのまま配線上に残し、眉間絶縁膜の
一部として使用するため、マスクのエツチング工程が不
要で工程の簡単化が達成できる。
さらにまた、ポリイミド系樹脂は取扱いが容易であり、
現在層間絶縁膜として使用している取扱い要領をそのま
ま使用することができる。
そして、上記のため、配線の微細加工を行なっても、配
線間の短絡や配線の断線不良が発生しないことより、配
線密度の高い半導体装置が提供できる。さらに、また、
ポリイミド系樹脂はその表面が平坦な面となる性質を有
するため、その上のレジスト膜厚は均一となり、レジス
ト膜には正確なパターンが転写できる利点も有すし、配
線密度の向上に有利である。
〔実施例〕
まず、第6図を用いて本発明の適用された半導体装置に
ついて説明する。p型の半導体基板1にはn型の不純物
導入層aが設けられており、ダイオードが形成されてい
る。この不純物導入層aは、表面酸化膜2Vcあけられ
たコンタクトホールC0NTにより、アルミニウム(以
下Atとも称す。)を材料とする配線3に接続されてい
る。この表面酸化膜2上には他にも配線3が形成されて
いる。
これらの配置!lii!3 、3上には、この配線より
紫外線反射率の低い第1絶縁膜11,11が形成されて
いる。この第1絶縁膜11.11はポリイミド系樹脂よ
りなり、配線形成時にエツチングマスクとして使用した
ものをそのまま残したものである。
そして、第1絶縁膜11.11と表面酸化膜2との上に
第2絶縁膜としてのポリイミド系樹脂膜12が形成され
ている。
次に、第1図乃至第6図は本発明の一実施例を示すもの
であって、基板上にkA配線を形成するプロセスの工程
断面図である。
以下、各工程にそって詳述する。
(1)  第1図に示すように、Si基板1の一生表面
に不純物導入j―aを形成し、表面酸化膜(Sift膜
)2の一部にコンタクトのための窓開エッチを行った後
、基板1上全面に蒸着(又はスパッタ)法により配線材
料としてのアルミニウムを堆積させ、ht膜3を形成す
る。このAt膜上に第1絶縁膜としてのポリイミド系樹
脂膜11を3000〜5000人程度又は1μm程度の
厚さに回転法により塗布する。このとき、ポリイミド系
樹脂膜11の表面は平坦な面となる。このポリイミド系
樹脂膜11は、たとえば芳香族ジアミンと芳香族テトラ
アルボン酸二無水物を反応させて得られるポリイミド系
樹脂のプレポリマー溶液をスピンナ塗布した後、溶媒成
分を蒸発させ、200〜300℃で熱処理して重合硬化
させるものである。
(2)ポリイミド系樹脂膜11の上に酸素ガスを反応ガ
スとする反応性イオンエツチング(0,−RIEと称す
。)に耐性をもつレジスト(ネガ型ホトレジスト)4を
回転法により塗布する。このとき、レジスト膜厚はポリ
イミド系樹脂膜11表面が平坦なため均一になる。第2
図に示すように配線パターン形成用のマスク5をセット
し、マスクの透光部6を通してUV(紫外線)光を照射
する。この場合、レジスト下層のポリイミド系樹脂11
はUV光の反対率がAt膜に比して低いことにより、マ
スクの暗部領域への露光はごく少ない。このため、配線
巾や配線間隔を微少にでき、配線密度の向上が達成でき
る。さらに、レジスト膜厚が均一であるため、露光精度
は良く、微細配線を信頼度良く形成できる。
(3)このあと現像処理を行ってレジストの未露光部分
を溶解除去する。前記したようにUV光の反射は少ない
ため、第3図に示すよ5に配線間隔のせまい暗部にレジ
ストが残ることがない。
(4)上記レジスト4を第1絶縁膜のエツチングマスク
にしく酸素ガス0.をエッチャントとする反応性イオン
エツチング(リアクティブ・イオン・エツチング)RI
Eによりポリイミド系樹脂11を第4図に示すようにエ
ツチングする。
(5)つづいて、レジスト4およびポリイミド系樹脂1
1をマスクにして、CCt4ガスをエッチャントする反
応性イオンエツチング(RIE)により入り配線を第5
図に示すようにエツチングし所要とする人を配線パター
ンが得られる。
(6)  この後、レジスト4を除去し、その際にポリ
イミド系樹脂膜11をAt配線の保護膜としてそのまま
残存させ、第6図に示すように新たに第2絶縁膜として
のポリイミド系樹脂12をスピンナ塗布法により厚((
1,5μm〜2μm程度)形成することにより平坦な表
面をもつ保護膜を得る。
単層At配線の場合はこのポリイミド系樹脂膜12はそ
のまま最終保護膜となる。2層以上の多層At配線構造
の場合、樹脂膜12は層間膜となって、この上に第2層
以上のAt配線が形成されることになる。
〔発明の効果〕
以上実施例で説明した本発明によれば、配線密度が向上
するという効果が得られる。
したがりて、素子面積に配線領域の占める面積が小さく
できるためチップサイズを小さくできる。
また、素子上の配線密度が素子の微細化の制約となるこ
とがない。
このような発明の効果が得られる理由として下記の点が
挙げられる。
(1)ポリイミド系樹脂はALに比べると反射率が低く
、このポリイミド系樹脂膜上にレジストパターンを形成
すればUV光反射によるレジストパターン不良、配線不
良を防止することができる。
(2)ポリイミド系樹脂はそれ自体が耐熱性を有する絶
縁膜であるから、At配線表面に保護膜として残してお
くことができる。他の反射防止膜であるABCや多層レ
ジスト法等のようにホトエッチ後に取除く必要がなく、
そのことにより工程簡略化ができる。
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変吏可
能である。
たとえばレジストはネガ型ホトレジストでなくポジ型ホ
トレジストを使用する場合にも本発明を適用することが
できる。
また、第2層目のkA配線形成に本発明を適用すること
ができる。
本発明はレジストを使用して人りをパターニングしてA
t配線を形成する半導体装置全般に適用できる。
本発明は特に微細化された半導体装tiii(IC。
LSI)に応用した場合に最も効果がある。
【図面の簡単な説明】
第1図乃至第6図は本発明の一実施例を示す工程断面図
である。 第7図乃至第9図はこれまでの)L膜ホトエッチの形態
を示す工程断面図である。 1・・・Si基板、2・・・S iot膜、3・・・A
A膜(配置)、4・・・ホトレジスト、5・・・マスク
、6・・・マスク透明部、7・・・UV光、8・・・ホ
トレジストの一部、9.10・・・人りのエッチされる
べき部分の間隔。 11・・・ポリイミド系樹脂(反射防止、平坦化用、保
護用)、12・・・ポリイミド樹脂(保護用、平坦化用
)。 第  4  図 、3′ 筑6図 第  7  図 第8図 第951

Claims (1)

  1. 【特許請求の範囲】 1、半導体基体と、この半導体基体上に表面絶縁膜を介
    して形成された配線と、上記配線の表面のみを覆うよう
    に形成されたポリイミド系樹脂膜からなる第1絶縁膜と
    、上記表面絶縁膜と上記絶縁膜との上に設けられた第2
    絶縁膜とを有する半導体装置。 2、前記第1絶縁膜の紫外線反射率は配線の紫外線反射
    率より低いことを特徴とする特許請求の範囲第1項記載
    の半導体装置。 3、前記配線はアルミニウムよりなり、前記第1絶縁膜
    はポリイミド系樹脂膜からなることを特徴とする特許請
    求の範囲第1項に記載の半導体装置。 4、前記第1、第2絶縁膜はともにポリイミド系樹脂膜
    からなることを特徴とする特許請求の範囲第1項に記載
    の半導体装置。 5、半導体基体の表面酸化膜上に配線材料を形成する工
    程と、この配線材料の上にこの配線材料のエッチングマ
    スクとなり、かつ、この配線材料より紫外線反射率の低
    い第1絶縁膜を形成する工程と、この第1絶縁膜上に選
    択的に形成された第1絶縁膜のエッチングマスクを用い
    て第1絶縁膜を選択除去する工程と、上記エッチングマ
    スクを除去し第1絶縁膜と表面酸化膜との上をおおう第
    2絶縁膜を形成する工程とを有する半導体装置の製造方
    法。 6、前記配線材料はアルミニウムよりなり、前記第1絶
    縁膜はポリイミド系樹脂膜よりなることを特徴とする特
    許請求の範囲第5項記載の半導体装置の製造方法。
JP1010886A 1986-01-22 1986-01-22 半導体装置とその製造方法 Pending JPS62169446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1010886A JPS62169446A (ja) 1986-01-22 1986-01-22 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1010886A JPS62169446A (ja) 1986-01-22 1986-01-22 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPS62169446A true JPS62169446A (ja) 1987-07-25

Family

ID=11741120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1010886A Pending JPS62169446A (ja) 1986-01-22 1986-01-22 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPS62169446A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244630A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置の製造方法
US6075165A (en) * 1993-01-19 2000-06-13 Bayer Aktiengesellschaft Process for the preparation of polyhalogenated benzotrifluorides, benzotrichlorides and benzoyl chlorides and new trihalogenobenzotrichlorides and -benzoyl chlorides
KR100332184B1 (ko) * 1997-06-04 2002-08-21 인터내셔널 비지네스 머신즈 코포레이션 조절 및 제거 가능한 플라즈마 침착 반사 방지 코팅
KR100495960B1 (ko) * 1995-02-24 2005-11-22 프리스케일 세미컨덕터, 인크. 반도체소자및반도체소자제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244630A (ja) * 1989-03-16 1990-09-28 Fujitsu Ltd 半導体装置の製造方法
US6075165A (en) * 1993-01-19 2000-06-13 Bayer Aktiengesellschaft Process for the preparation of polyhalogenated benzotrifluorides, benzotrichlorides and benzoyl chlorides and new trihalogenobenzotrichlorides and -benzoyl chlorides
US6114590A (en) * 1993-01-19 2000-09-05 Bayer Aktiengesellschaft Process for the preparation of polyhalogenated benzotrifluorides, benzotrichlorides and benzoyl chlorides and new trihalogenobenzotrichlorides and -benzoyl chlorides
KR100495960B1 (ko) * 1995-02-24 2005-11-22 프리스케일 세미컨덕터, 인크. 반도체소자및반도체소자제조방법
KR100332184B1 (ko) * 1997-06-04 2002-08-21 인터내셔널 비지네스 머신즈 코포레이션 조절 및 제거 가능한 플라즈마 침착 반사 방지 코팅

Similar Documents

Publication Publication Date Title
JP2846761B2 (ja) 伝導層パターン形成方法
US4906552A (en) Two layer dye photoresist process for sub-half micrometer resolution photolithography
EP0230615A2 (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
JPH08255752A (ja) 反射防止被膜を有する半導体素子およびその製造方法
JP2000150644A (ja) 半導体デバイスの製造方法
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
JPS62169446A (ja) 半導体装置とその製造方法
JPS60203941A (ja) 多層ホトレジスト処理方法
JPH02121350A (ja) 多層配線の形成方法
JP4348320B2 (ja) 配線構造の製造方法
JP3705334B2 (ja) 配線構造の製造方法
JPH08330249A (ja) 半導体装置の製造方法
JPH03184322A (ja) 半導体集積回路装置の製造方法
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
JPH042183B2 (ja)
JP2739787B2 (ja) 半導体装置
JPH02312235A (ja) 半導体装置の製造方法
JPS60247948A (ja) 半導体装置の製造方法
JP3046114B2 (ja) 半導体集積回路装置の製造方法
JPH02237018A (ja) 半導体装置の製造方法
JPH0784363A (ja) 微細パターンの形成方法およびそれに用いるフォトレジスト
JPH02151053A (ja) 半導体装置
JPH0443641A (ja) 半導体素子の製造方法
JPH04199850A (ja) 半導体装置