JPS58143529A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS58143529A
JPS58143529A JP2628282A JP2628282A JPS58143529A JP S58143529 A JPS58143529 A JP S58143529A JP 2628282 A JP2628282 A JP 2628282A JP 2628282 A JP2628282 A JP 2628282A JP S58143529 A JPS58143529 A JP S58143529A
Authority
JP
Japan
Prior art keywords
film
pattern
mask
metal oxide
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2628282A
Other languages
English (en)
Inventor
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2628282A priority Critical patent/JPS58143529A/ja
Publication of JPS58143529A publication Critical patent/JPS58143529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパターン形成方法に関するものである。
牛導体素子が微細化するにつれて、基板の力＋１工、お
よび樹脂膜の加工にドライエツチングが用いらｎるよう
になった。ドライエツチングを用いて基板の微細加工を
するためには、膜厚が大きいレジストに微細なバター７
を形成する必要がある。また、最近は層間絶縁膜や保護
膜としてポリイミド樹脂が使われ、厚く塗布したポリイ
ミド樹脂に微細なパターンを形成する必要がある。その
ために第１図に示すような３層構造からのパターン形成
方法が用いられる。
第１図においては、レジスト１に形成された所定図形を
マスクとして、薄膜中間層２に所定図形・全形成し、薄
膜中間層２０所定図形をマスクとして樹脂被膜３に所定
図形を形成する。下層の基板４は、半導体基板である。
この薄膜中間層２け、金属Ｓｉ　、　８ｉ０２．　Ｓｉ
３Ｎ４などで、通常、蒸着またはプラズマＣｖＤにより
形成される。蒸着およびプラズマＣｖＤは、レジスト塗
布工程とは異質な工程であり、上記のような３層構造か
らのパターン形成方法を用いる場合は、暗室内のみで処
理することができなかった。すなわち、前記薄膜中間層
を形成するための装置が必要であること、工程間のちが
いによる工程移動の時間がかかること、湯度上昇による
レジストの変質がある等、多くの問題があり、かかる方
式のパターン形成には、より簡単な３層構造の形成が望
まｎていた。
本発明は前記従来の問題点を解決するものである。すな
わち、本発明は、所定基板上に形成された樹脂膜の上に
、金属酸化物形成用液化物全塗布して、同金属酸化物の
薄膜を形成した後、ホトレジスト膜を被覆する工程をそ
なえ、前記ホトレジスト膜に形成された所定図形をマス
クとして前記金属酸化物の薄膜に所定図形を形成し、金
属酸化物の薄膜の所定図形全マスクとして樹脂被膜に所
定図形を形成することを特徴とする′パターン形成方法
である。
本発−明の実施例を、第１図に照して以下に説明する。
まず第２図（ＩＬ）に示すようにＳ工基板１１上にポリ
イミド樹脂１２を約２μｌの厚さに、たとえばスピンコ
ードと称さｎる転延塗布法で形成し、熱処理を行い、硬
化させる。続いて、第２図（ｂ）に示すように四塩化け
い素をアルコール類、エステル類等の所定量中で計算量
の水と作用することにより得られる。四塩化けい素の部
分加水分解物を含む有機溶剤全スピンコードして酸化け
い素膜１３を形成する。なお、ここで回転数１００Ｏｒ
ｐｍで膜厚０・１μｍ＋３インチＳｉ面内の厚さの変動
はｏ、０１μｍ以下である。次に第２図（Ｃ）に示すよ
うに電子ビームレジスト膜１４を、商品名ＰＶＭムを用
いて、スピンコードしプリベークを行う。パターンの形
成は、（１）電子ビーム露光、現像により上記ＰＭＭム
よりなるレジスト膜１４にパターンを形成する、（２）
前記ＰＭＭムの膜１４をマスクとして０３Ｆ８ガスによ
り酸化けい素膜１・３のプラズマエツチングを行う　■
酸化けい素膜１３をマスクとして０２プラズマによりポ
リイミド樹脂１２をエツチングする、ことにより行わ九
る。
なお、前記ポリイミド樹脂１２に代えて、この樹脂層は
レジスト膜用材を用いてもよい。電子ビーム露光ではな
く光露光を用いる場合は、前記レジスト膜用材ＰＭＭム
にかえて商品名０ＦＰＲ８ｏｏなどの感光性レジスト膜
用材を用いる。
本発明のパターン形成方法はスピンコード１延塗布法の
みを用いて３層構造が形成できる。そのため本発明のパ
ターン形成方法は、従来の方法に比べて、工程が簡単で
短時間であり、また、全工程が常温で処理できるなどの
すぐれた特徴を持っている。
【図面の簡単な説明】
第１図は従来のパターン形成方法を説明するた法を説明
するための３層レジスト構造半導体装置の断面図である
。 １・・・・・・レジスト、２・・・・・・薄膜中間層、
３・・・・・・樹脂被膜、１１・・・・・・半導体基板
、１２・・・・・・樹脂被膜、１３・・・・・・金属酸
化物、１４・・・・・・ホトレジスト膜。

Claims (2)

    【特許請求の範囲】
  1. （１）所定基板上に形成さ扛た樹脂膜の上に、金属酸化
    物形成用液化物を塗布して、同金属酸化物の薄膜を形成
    した後、ホトレジスト膜を被覆する工程をそなえ、前記
    ホトレジスト膜に形成さｔ′した所定図形をマスクとし
    て前記金属酸化物の薄膜に所定図形を形成し、この金属
    酸化物の薄膜の所定図形をマスクとして樹脂被膜に所定
    図形を形成すること′ｆ：％徴とするパターン形成方法
    。
  2. （２）金属元素を含む有機化合物の溶液の塗布によって
    金属酸化物の薄膜を形成することを特徴とする特許請求
    の範囲第１項記載のノ；ターン形成方法。 （鴎　有機硅素を含む溶液の塗布によって酸化硅素膜を
    形成することを特徴とする特許請求の範囲第１項記載の
    パターン形成方法。 に）四塩化硅素の部分加水分解物のコロイド分散系溶液
    を塗布することにより、酸化硅素膜を形成することを特
    徴とする特許請求の範囲第１項記載のパターン形成方法
    。
JP2628282A 1982-02-19 1982-02-19 パタ−ン形成方法 Pending JPS58143529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2628282A JPS58143529A (ja) 1982-02-19 1982-02-19 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2628282A JPS58143529A (ja) 1982-02-19 1982-02-19 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS58143529A true JPS58143529A (ja) 1983-08-26

Family

ID=12188926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2628282A Pending JPS58143529A (ja) 1982-02-19 1982-02-19 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58143529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653978B1 (ko) * 2000-06-30 2006-12-05 주식회사 하이닉스반도체 반도체 소자의 금속배선간 절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653978B1 (ko) * 2000-06-30 2006-12-05 주식회사 하이닉스반도체 반도체 소자의 금속배선간 절연막 형성방법

Similar Documents

Publication Publication Date Title
US5700628A (en) Dry microlithography process
US5665641A (en) Method to prevent formation of defects during multilayer interconnect processing
JPH07120650B2 (ja) スピンオンしたゲルマニウムガラス
JPS58143529A (ja) パタ−ン形成方法
US20050255411A1 (en) Multiple exposure and shrink to achieve reduced dimensions
US20020164543A1 (en) Bi-layer photolithographic process
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
KR20030002323A (ko) 반도체 소자의 제조방법
JPS63254728A (ja) レジストパタ−ンの形成方法
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
WO1986000425A1 (en) Adhesion promoter and process for plasma oxide surfaces
JPH058856B2 (ja)
JPS59149025A (ja) 半導体装置の製造法
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
US20030232283A1 (en) Method for forming a photoresist pattern on a semiconductor substrate
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPH04320032A (ja) 半導体装置の製造方法
JPS60154623A (ja) 半導体装置の製造方法
KR20000009177A (ko) 반도체 소자의 금속 배선 형성 방법
JPH04299831A (ja) 半導体装置の製造方法
JPS61161721A (ja) 表面平坦化法
JPS5893330A (ja) 半導体装置の製造方法
JPH0636999A (ja) 電子線リソグラフィーにおけるチャージアップ防止方法
JPS61276324A (ja) 半導体装置の製造方法