JPH0636999A - 電子線リソグラフィーにおけるチャージアップ防止方法 - Google Patents
電子線リソグラフィーにおけるチャージアップ防止方法Info
- Publication number
- JPH0636999A JPH0636999A JP19220692A JP19220692A JPH0636999A JP H0636999 A JPH0636999 A JP H0636999A JP 19220692 A JP19220692 A JP 19220692A JP 19220692 A JP19220692 A JP 19220692A JP H0636999 A JPH0636999 A JP H0636999A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- substrate
- chargeup
- beam lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電子線リソグラフィーにおけるチ
ャージアップ防止方法に関するもので、ポリチエニルア
ルカンスルホン酸化合物を塗布しても、電気抵抗の経時
変化によって不安定になることを防止することを目的と
する。 【構成】 前記目的のため本発明は、前記ポリチエニル
アルカンスルホン酸化合物５をレジスト４上に塗布した
基板を、電子線６を照射するまで窒素中で保管するよう
にしたものである。
ャージアップ防止方法に関するもので、ポリチエニルア
ルカンスルホン酸化合物を塗布しても、電気抵抗の経時
変化によって不安定になることを防止することを目的と
する。 【構成】 前記目的のため本発明は、前記ポリチエニル
アルカンスルホン酸化合物５をレジスト４上に塗布した
基板を、電子線６を照射するまで窒素中で保管するよう
にしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置などの製
造で基板上の膜をパターニングする際に使用される電子
線リソグラフィーにおけるチャージアップ防止方法に関
するものである。この場合のチャージアップとは、周知
のように電子線を当てる対象が一般にレジストであり、
それは通常導電性をもってないので、電子線が当たると
そのレジストに電荷がたまる現象を言う。このように電
荷がたまると、次に当てる電子線がゆがむ。
造で基板上の膜をパターニングする際に使用される電子
線リソグラフィーにおけるチャージアップ防止方法に関
するものである。この場合のチャージアップとは、周知
のように電子線を当てる対象が一般にレジストであり、
それは通常導電性をもってないので、電子線が当たると
そのレジストに電荷がたまる現象を言う。このように電
荷がたまると、次に当てる電子線がゆがむ。
【０００２】従来、電子線リソグラフィーにおいて、チ
ャージアップによるパターンの位置ずれを防止する方法
として、レジスト膜の上層あるいは下層に導電性の薄膜
を形成する技術が用いられてきた。
ャージアップによるパターンの位置ずれを防止する方法
として、レジスト膜の上層あるいは下層に導電性の薄膜
を形成する技術が用いられてきた。
【０００３】図４は４層レジストプロセスの中間膜とし
て、アモルファスシリコンを用いることによってチャー
ジアップを防止する例である。図中１は半導体基板、２
は下層レジスト、３はアモルファスシリコン、４は電子
線レジストである。しかし、この様に導電膜として金属
を用いた場合、その形成のため、大幅にスループットが
低下するという問題があった。
て、アモルファスシリコンを用いることによってチャー
ジアップを防止する例である。図中１は半導体基板、２
は下層レジスト、３はアモルファスシリコン、４は電子
線レジストである。しかし、この様に導電膜として金属
を用いた場合、その形成のため、大幅にスループットが
低下するという問題があった。
【０００４】そこで、レジストと同様回転塗布が可能な
導電材料として、図５に示す様に、テトラシアノキノジ
メタン（以下ＴＣＮＱと記す）が使用される様になっ
た。図中７はポリビニルアルコール、８はＴＣＮＱであ
る。しかしＴＣＮＱ溶液はレジストとの間で相溶性があ
る為、ミキシング阻止膜（例えばポリビニルアルコー
ル）を設ける必要があり、塗布及び現像工程が煩雑とな
ってしまう。その上、ＴＣＮＱ８とポリビニルアルコー
ル７を合わせた膜厚は４０００Å程度にもなる為、これ
らの膜中での電子線の散乱によりレジストの解像度が低
下するという問題があった。図６は、導電材料としてポ
リチエニルアルカンスルホン酸化合物を使用した例であ
る。図中５はポリチエニルアルカンスルホン酸化合物で
ある。当該材料は水溶性である為、レジスト上４に直接
塗布出来る上、電子線の散乱が十分無視出来る程度の膜
厚でチャージアップ防止効果が得られる。
導電材料として、図５に示す様に、テトラシアノキノジ
メタン（以下ＴＣＮＱと記す）が使用される様になっ
た。図中７はポリビニルアルコール、８はＴＣＮＱであ
る。しかしＴＣＮＱ溶液はレジストとの間で相溶性があ
る為、ミキシング阻止膜（例えばポリビニルアルコー
ル）を設ける必要があり、塗布及び現像工程が煩雑とな
ってしまう。その上、ＴＣＮＱ８とポリビニルアルコー
ル７を合わせた膜厚は４０００Å程度にもなる為、これ
らの膜中での電子線の散乱によりレジストの解像度が低
下するという問題があった。図６は、導電材料としてポ
リチエニルアルカンスルホン酸化合物を使用した例であ
る。図中５はポリチエニルアルカンスルホン酸化合物で
ある。当該材料は水溶性である為、レジスト上４に直接
塗布出来る上、電子線の散乱が十分無視出来る程度の膜
厚でチャージアップ防止効果が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、チャー
ジアップ防止材料としてポリチエニルアルカンスルホン
酸化合物を用いた場合、電気抵抗値が経時変化を示す
為、塗布から露光までのウェハーの放置時間によってチ
ャージアップ防止効果が不安定になるという問題があっ
た。
ジアップ防止材料としてポリチエニルアルカンスルホン
酸化合物を用いた場合、電気抵抗値が経時変化を示す
為、塗布から露光までのウェハーの放置時間によってチ
ャージアップ防止効果が不安定になるという問題があっ
た。
【０００６】この発明は、導電材料としてポリチエニル
アルカンスルホン酸化合物を用いた場合、電気抵抗の経
時変化によりチャージアップ防止効果が低減することを
防ぐプロセスを提供することを目的とする。
アルカンスルホン酸化合物を用いた場合、電気抵抗の経
時変化によりチャージアップ防止効果が低減することを
防ぐプロセスを提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的のためこの発明
は、ポリチエニルアルカンスルホン酸化合物を半導体基
板に塗布したレジスト上に成膜した後、該基板を露光
（電子線照射）開始までの間、窒素中で保管する様にし
たものである。
は、ポリチエニルアルカンスルホン酸化合物を半導体基
板に塗布したレジスト上に成膜した後、該基板を露光
（電子線照射）開始までの間、窒素中で保管する様にし
たものである。
【０００８】
【作用】本発明は前述したように、ポリチエニルアルカ
ンスルホン酸化合物を塗布した後、窒素中で保管するよ
うにしたので、電子線リソグラフィの際、チャージアッ
プ防止の効果が経時変化で低下するようなことがなく、
該効果の安定性が向上する。
ンスルホン酸化合物を塗布した後、窒素中で保管するよ
うにしたので、電子線リソグラフィの際、チャージアッ
プ防止の効果が経時変化で低下するようなことがなく、
該効果の安定性が向上する。
【０００９】
【実施例】図１に本発明の実施例の工程を示し、以下順
に説明する。
に説明する。
【００１０】まず、図１（ａ）において、被加工基板１
上に下層レジスト２、中間膜３、上層レジスト４を塗布
する。
上に下層レジスト２、中間膜３、上層レジスト４を塗布
する。
【００１１】次に、図１（ｂ）のように、チャージアッ
プ防止の為のポリチエニルアルカンスルホン酸化合物５
（例えばエスペイサー１００、昭和電工製）を塗布す
る。
プ防止の為のポリチエニルアルカンスルホン酸化合物５
（例えばエスペイサー１００、昭和電工製）を塗布す
る。
【００１２】次に、図１（ｃ）の様に、当該被加工基板
は図１（ｄ）で示す電子線６による露光まで窒素雰囲気
中に保存する。
は図１（ｄ）で示す電子線６による露光まで窒素雰囲気
中に保存する。
【００１３】最後に、図１（ｅ）のように、ポリチエニ
ルアルカンスルホン酸化合物５の剥離及び上層レジスト
４、中間膜３、下層レジスト２各層の現像を行なう。
ルアルカンスルホン酸化合物５の剥離及び上層レジスト
４、中間膜３、下層レジスト２各層の現像を行なう。
【００１４】図７は、厚さ３０００Åの熱酸化膜上にポ
リチエニルアルカンスルホン酸化合物を２０００r.p.m
で回転塗布した後、当該基板を大気中に放置した場合の
シート抵抗値（周知のように面抵抗のことであり、この
値が小さいほどチャージアップは少ない）の経時変化で
ある。この図から解る様に塗布後のシート抵抗は不安定
であり、よってチャージアップ防止効果も安定に得られ
ない。
リチエニルアルカンスルホン酸化合物を２０００r.p.m
で回転塗布した後、当該基板を大気中に放置した場合の
シート抵抗値（周知のように面抵抗のことであり、この
値が小さいほどチャージアップは少ない）の経時変化で
ある。この図から解る様に塗布後のシート抵抗は不安定
であり、よってチャージアップ防止効果も安定に得られ
ない。
【００１５】図２は、前記同様に製成した基板を窒素中
に放置した場合のシート抵抗値の経時変化である。シー
ト抵抗値は塗布後１０時間のあいだ低下し、その後は安
定で一定の値をとる。
に放置した場合のシート抵抗値の経時変化である。シー
ト抵抗値は塗布後１０時間のあいだ低下し、その後は安
定で一定の値をとる。
【００１６】また、図３は塗布後９０℃の熱板上で６０
秒の熱処理を施した後、窒素中に放置した場合のシート
抵抗値の経時変化である。この場合シート抵抗値は塗布
直後から１００時間以上にわたって一定値を示してい
る。
秒の熱処理を施した後、窒素中に放置した場合のシート
抵抗値の経時変化である。この場合シート抵抗値は塗布
直後から１００時間以上にわたって一定値を示してい
る。
【００１７】
【発明の効果】以上説明した様に、この発明によれば、
ポリチエニルアルカンスルホン酸化合物を塗布した半導
体基板を窒素中で保管することにより、シート抵抗値が
経時的に変化することを防ぐ様にしたので、電子線リソ
グラフィーにおけるチャージアップ防止効果が安定して
得られる。
ポリチエニルアルカンスルホン酸化合物を塗布した半導
体基板を窒素中で保管することにより、シート抵抗値が
経時的に変化することを防ぐ様にしたので、電子線リソ
グラフィーにおけるチャージアップ防止効果が安定して
得られる。
【００１８】なお本発明は半導体基板上でのチャージア
ップ防止に限ったものではなく、マスク製作工程にも適
用可能であることはいうまでもない。
ップ防止に限ったものではなく、マスク製作工程にも適
用可能であることはいうまでもない。
【図１】本発明の実施例
【図２】実施例のシート抵抗の経時変化（その１）
【図３】実施例のシート抵抗の経時変化（その２）
【図４】従来例（その１）
【図５】従来例（その２）
【図６】従来例（その３）
【図７】大気中でのシート抵抗の経時変化
１ 基板 ２ 下層レジスト ３ 中間膜 ４ 上層レジスト ５ ポリチエニルアルカンスルホン酸化合物 ６ 電子線
Claims (1)
- 【請求項１】 電子線リソグラフィーで基板上に形成さ
れた膜をパターニングする際、少なくとも基板上に塗布
したレジスト上にポリチエニルアルカンスルホン酸化合
物を塗布し、その基板を、少なくとも電子線照射まで窒
素中で保管することを特徴とする電子線リソグラフィに
おけるチャージアップ防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19220692A JPH0636999A (ja) | 1992-07-20 | 1992-07-20 | 電子線リソグラフィーにおけるチャージアップ防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19220692A JPH0636999A (ja) | 1992-07-20 | 1992-07-20 | 電子線リソグラフィーにおけるチャージアップ防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0636999A true JPH0636999A (ja) | 1994-02-10 |
Family
ID=16287432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19220692A Pending JPH0636999A (ja) | 1992-07-20 | 1992-07-20 | 電子線リソグラフィーにおけるチャージアップ防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636999A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016080964A (ja) * | 2014-10-21 | 2016-05-16 | 三菱レイヨン株式会社 | レジストパターンの形成方法、パターンが形成された基板の製造方法、パターンが形成された基板 |
-
1992
- 1992-07-20 JP JP19220692A patent/JPH0636999A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016080964A (ja) * | 2014-10-21 | 2016-05-16 | 三菱レイヨン株式会社 | レジストパターンの形成方法、パターンが形成された基板の製造方法、パターンが形成された基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| US6423474B1 (en) | Use of DARC and BARC in flash memory processing | |
| EP0238690B1 (en) | Process for forming sidewalls | |
| US6255035B1 (en) | Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices | |
| US4283483A (en) | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles | |
| US4687730A (en) | Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition | |
| US5700628A (en) | Dry microlithography process | |
| US4341850A (en) | Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles | |
| US4510173A (en) | Method for forming flattened film | |
| US6063547A (en) | Physical vapor deposition poly-p-phenylene sulfide film as a bottom anti-reflective coating on polysilicon | |
| US3979240A (en) | Method of etching indium tin oxide | |
| US3772102A (en) | Method of transferring a desired pattern in silicon to a substrate layer | |
| US20050118531A1 (en) | Method for controlling critical dimension by utilizing resist sidewall protection | |
| US3767492A (en) | Semiconductor masking | |
| US4259369A (en) | Image hardening process | |
| JPH0636999A (ja) | 電子線リソグラフィーにおけるチャージアップ防止方法 | |
| JPS6317348B2 (ja) | ||
| US5725786A (en) | Durable mask and method of fabrication | |
| JPH05247658A (ja) | 金属酸化物薄膜の形成方法 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH0878414A (ja) | 半導体装置およびその製造方法 | |
| JPS5937494B2 (ja) | 薄膜のパタ−ン形成法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 |