KR890008933A - 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 - Google Patents

반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 Download PDF

Info

Publication number
KR890008933A
KR890008933A KR1019880015529A KR880015529A KR890008933A KR 890008933 A KR890008933 A KR 890008933A KR 1019880015529 A KR1019880015529 A KR 1019880015529A KR 880015529 A KR880015529 A KR 880015529A KR 890008933 A KR890008933 A KR 890008933A
Authority
KR
South Korea
Prior art keywords
layer
predetermined pattern
resist layer
substrate
starting material
Prior art date
Application number
KR1019880015529A
Other languages
English (en)
Inventor
아키라 이시바시
요시후미 모리
겐지 후나토
Original Assignee
오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62299405A external-priority patent/JP2676746B2/ja
Priority claimed from JP29940687A external-priority patent/JPH01140721A/ja
Priority claimed from JP63012104A external-priority patent/JP3067132B2/ja
Priority claimed from JP63012105A external-priority patent/JP2949706B2/ja
Priority claimed from JP5554988A external-priority patent/JP2671355B2/ja
Priority claimed from JP6485488A external-priority patent/JPH01238021A/ja
Application filed by 오가 노리오, 소니 가부시키가이샤 filed Critical 오가 노리오
Publication of KR890008933A publication Critical patent/KR890008933A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음

Description

반도체 직접회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 레지스트층 증착장치의 개략도,
제6도는 본 발명에 의한 소정패턴의 레지스트층을 형성하는 방법에 표시하는 사시도,
제7도는 본 발명에 의하여 형성된 레지스트층의 확대단면도.

Claims (17)

  1. (a)소정패턴의 레지스트층이 형성될 하나의 층을 가지는 기판을 상기 층위에 증착될 출발물질가스를 함유하는 진공쳄버내에 놓고, (b)상기 층위에 동방성전하입자선을 투사하고, 상기 소정패턴을 따라서 주사하여, 상기 출발물질가스로부터 유도된 상기 소정 패턴의 레지스트층을 형성하고, (c)처리마스크로서 상기 소정 패턴의 레지스트층을 사용하여 처리하며, 그리고 (d)상기 소정패턴의 레지스트층을 반응성 이온식각에 의하여 제거하는 단계로 이루어지는 소정패턴의 레지스트층의 사용에 위한 정밀패턴 형성방법.
  2. (a)소정패턴의 레지스트층이 형성될 하나의 층을 가지는 기판을 상기 층위에 증착될 출발물질가스를 함유하는 진공쳄버내에 놓고, (b)상기 층위에 등방성 전하입선을 투사하고, 상기 소정패턴을 따라서 주사하여, 상기 출발물질가스로부터 유도된 상기 소정패턴의 레지스트층을 형성하고, (c)식각마스크로서 상기 소정패턴의 레지스트층을 사용하여 상기 층을 식각하며, 그리고 (d)상기 소정패턴의 레지스트층을 반응성 이온식각에 의하여 제거하는 단계로 이루어지는 반조체장치 제조시에 사용하기 위한 소정패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법.
  3. (a)소정패턴의 레지스트층이 형성될 하나의 층을 가지는 기판을 상기 층위에 증착될 출발물질가스를 함유하는 진공쳄버내에 놓고, (b)상기 층위에 등방성 전하입선을 투사하고, 상기 소정패턴을 따라서 주사하여, 상기 출발물질가스로부터 유도된 상기 소정 패턴의 레지스트층을 형성하고, (c)상기 기판 및 소정 패턴의 레지스트층 위의 상기층위에 금속층을 형성하며, 그리고 (d)상기 소정패턴의 레지스트층을 반응성 이온식각에 의하여 제거하는 단계로 이루어지는 반도체장치 제조시에 사용하기 위한 소정패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법.
  4. (a)소정패턴의 레지스트층이 형성될 하나의 층을 가지는 기판을 상기 층위에 증착될 출발물질가스를 함유하는 진공쳄버내에 놓고, (b)상기 층위에 등빙성 전하입자선을 투사하고, 상기 소정패턴을 따라서 주사하여, 상기 출발물질가스로부터 유도된 상기 소정 패턴의 레지스트층을 형성하며, 그리고 (c)상기 층부근의 상기 소정패턴의 레지스트층의 스커트부가 제거된 상태하에서 상기 소정패턴의 레지스트층에 반응성 이온식각을 적용하는 단계로 이루어지는 소정패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법.
  5. 제1, 2, 3 또는 4항에 있어서, 상기 전하입자선은 전자빔인 방법.
  6. 제1, 2, 3 또는 4항에 있어서, 상기 진공쳄버는 10-5-10-8Torr의 상기 출발물질가스를 함유하는 방법
  7. 제1, 2, 3 또는 4항에 있어서, 상기 출발물질가스는 탄화수소가스인 방법.
  8. 제1, 2 또는 3항에 있어서, 상기 반응성 이온식각은 가스 압력이 (3×10/L)Pa이상이고, 전력밀도가 0.3W/㎠이상이며, 여기에서 L은 한쌍의 전극간의 간격을 표시하는 조건하에서 행하여지는 방법.
  9. 제4항에 있어서, 상기 반응성이온식각은 가스압력이 (0.3×10L)Pa이하이고, 전력밀도가 0.3W/㎠이하이며, 여기에서 L은 한쌍의 전극간의 간격을 표시하는 조건하에서 행하여지는 방법.
  10. 제2항에 있어서, 상기 층은 반도체층인 방법.
  11. 제2항에 있어서, 상기 기판은 반도체기판이고, 상기 층은 상기 반도체 기판에 쇼트키접촉을 형성하는 금속층인 방법.
  12. 제1항에 있어서, 상기 등방성 전하입자선은 두개이상의 방향으로부터 상기 기판에 투사되어서 상기 소정패턴의 레지스트층의 저부의 폭보다 상부의 폭이 더 넓은 상기 소정패턴의 레지스트층을 형성하는 방법.
  13. 제11항에 있어서, 상기 소정패턴의 레지스트층을 증착마스크로서 사용하여 금속층을 증착하는 단계를 더 구비하고, 상기 금속은 상기 기판에 대하여 옴접점(ohmic contact)을 형성하는 방법.
  14. 제3항에 있어서, 상기 기판은 반도체물질로 형성되고, 상기 금속은 상기 기판에 대하여 음접점을 형성하는 방법.
  15. 제14항에 있어서, 상기 금속층을 증착마스크로서 사용하여 상기 기판에 대하여 쇼트키접촉을 형성하는 또다른 금속을 증착하는 단계를 더 구비하는 방법.
  16. 제4항에 있어서, 상기 소정패턴의 레지스트층을 식각마그크로서 사용하여 상기 층을 식각하는 단계를 더 구비하는 방법.
  17. 제16항에 있어서, 상기 층은 반절연 반도체층인 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015529A 1987-11-27 1988-11-25 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 KR890008933A (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP?62-299406? 1987-11-27
JP?62-299405? 1987-11-27
JP62299405A JP2676746B2 (ja) 1987-11-27 1987-11-27 微細パターンの形成方法
JP29940687A JPH01140721A (ja) 1987-11-27 1987-11-27 レジストの形成方法
JP?63-12104? 1988-01-22
JP?63-12105? 1988-01-22
JP63012104A JP3067132B2 (ja) 1988-01-22 1988-01-22 レジストパターンの形成方法
JP63012105A JP2949706B2 (ja) 1988-01-22 1988-01-22 レジストパターンの形成方法
JP5554988A JP2671355B2 (ja) 1988-03-09 1988-03-09 レジストの形成方法
JP?63-55549? 1988-03-09
JP6485488A JPH01238021A (ja) 1988-03-18 1988-03-18 半導体基板のエッチング方法
JP?63-64854? 1988-03-18

Publications (1)

Publication Number Publication Date
KR890008933A true KR890008933A (ko) 1989-07-13

Family

ID=27548391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015529A KR890008933A (ko) 1987-11-27 1988-11-25 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법

Country Status (2)

Country Link
EP (1) EP0318037A3 (ko)
KR (1) KR890008933A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0361460A3 (en) * 1988-09-29 1990-08-01 Sony Corporation A method for forming a pattern
US6730370B1 (en) * 2000-09-26 2004-05-04 Sveinn Olafsson Method and apparatus for processing materials by applying a controlled succession of thermal spikes or shockwaves through a growth medium

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197332A (en) * 1977-10-26 1980-04-08 International Business Machines Corporation Sub 100A range line width pattern fabrication
DE3015034C2 (de) * 1980-04-18 1982-04-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Verfahren zur Herstellung von Mikrostrukturen auf festen Körpern
US4557995A (en) * 1981-10-16 1985-12-10 International Business Machines Corporation Method of making submicron circuit structures
JP2531608B2 (ja) * 1984-06-26 1996-09-04 株式会社東芝 半導体装置の製造方法
JPS6141762A (ja) * 1984-08-06 1986-02-28 Res Dev Corp Of Japan 超微細パタ−ンの形成法
US4566937A (en) * 1984-10-10 1986-01-28 The United States Of America As Represented By The United States Department Of Energy Electron beam enhanced surface modification for making highly resolved structures

Also Published As

Publication number Publication date
EP0318037A3 (en) 1990-07-25
EP0318037A2 (en) 1989-05-31

Similar Documents

Publication Publication Date Title
KR890008933A (ko) 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법
KR930008186A (ko) 패터닝 방법
JPS5578532A (en) Formation of electrode for semiconductor device
KR920013788A (ko) 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법
JPS5676577A (en) Gaas schottky gate field effect transistor
EP0056737A3 (en) Method of manufacturing a semiconductor device using molecular beam epitaxy
JPS5541715A (en) Production of semiconductor device
JPS54125967A (en) Crystal growth method
JPS5715424A (en) Dry etching method
JPS5536927A (en) Manufacturing of semiconductor device
KR970008265A (ko) 금속이 코팅된 3극 필드 에미터 제조방법
KR100223796B1 (ko) 디램 셀 제조방법
JPS57124443A (en) Forming method for electrode layer
KR900002424A (ko) 선택적 하부면 도핑기술을 이용한 반도체 소자의 소스영역 및 캐패시터 표면영역 형성방법 및 그 반도체 집적소자
JPS56101745A (en) Formation of microminiature electrode
JPS5513962A (en) Method of processing very fine electrode
JPS54162460A (en) Electrode forming method
JPS642320A (en) Formation of electrode
JPH01187827A (ja) レジストパターンの形成方法
JPS5784168A (en) Semiconductor device
JPS6453467A (en) Formation of miniaturized pattern
JPS57106120A (en) Manufacture of semiconductor device
JPS5787175A (en) Semiconductor device and manufacture thereof
KR900002423A (ko) 반도체 소자의 소스영역 및 캐패시터 표면영역 형성방법 및 그 반도체 집적 소자
JPS6476776A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application