JP2949706B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2949706B2 JP2949706B2 JP63012105A JP1210588A JP2949706B2 JP 2949706 B2 JP2949706 B2 JP 2949706B2 JP 63012105 A JP63012105 A JP 63012105A JP 1210588 A JP1210588 A JP 1210588A JP 2949706 B2 JP2949706 B2 JP 2949706B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- layer
- resist
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レジストパターンの形成方法に関する。
〔発明の概要〕 本発明は、レジストパターンの形成方法であり、原料
ガスを含む雰囲気中で被エッチング層に対して２方向か
ら斜めに荷電粒子線を照射して、上部が幅広で下部が幅
の狭いレジストパターンを形成した後、選択的に削られ
るようにエッチングすることにより、例えばリフトオフ
による所望の形状の半導体層を制御性良く形成すること
ができるようにしたものである。
ガスを含む雰囲気中で被エッチング層に対して２方向か
ら斜めに荷電粒子線を照射して、上部が幅広で下部が幅
の狭いレジストパターンを形成した後、選択的に削られ
るようにエッチングすることにより、例えばリフトオフ
による所望の形状の半導体層を制御性良く形成すること
ができるようにしたものである。
近年、半導体装置の微細構造を形成するためのホトリ
ソグラフィにおいて、従来の光の代りに電子ビームを用
いてレジストを所要ターンに形成する方法が採用されて
きている。即ち、この方法によれば、ネガ型レジスト層
を被エッチング層の全面に形成した後、エッチング層の
残すべき部分のみに選択的に電子ビームを照射して硬化
させ、この後現像して未露光部分のレジストを除去する
ことにより、レジストパターンを形成する。また、ポジ
型レジストを使用した場合には除去すべき部分のレジス
ト層のみ選択的に電子ビームを照射して可溶化し、この
後現像して所要のレジストパターンを形成する。しか
し、この電子ビームを用いたホトリソグラフィによれ
ば、レジストの塗布工程、電子ビームの照射工程及び現
像の３工程が必要になるため、製法上煩雑であり、且つ
歩留りが減少するという問題点がある。そこで、このよ
うな問題点も解決することができる方法として、例えば
アルキルナフタレンを原料ガスとして含む雰囲気中で基
板（又は被エッチング層）上に所要パターンに沿って電
子ビームを照射することにより、レジストを堆積して所
望のレジストパターンを形成する方法が提案されている
（特願昭62−299405参照）。
ソグラフィにおいて、従来の光の代りに電子ビームを用
いてレジストを所要ターンに形成する方法が採用されて
きている。即ち、この方法によれば、ネガ型レジスト層
を被エッチング層の全面に形成した後、エッチング層の
残すべき部分のみに選択的に電子ビームを照射して硬化
させ、この後現像して未露光部分のレジストを除去する
ことにより、レジストパターンを形成する。また、ポジ
型レジストを使用した場合には除去すべき部分のレジス
ト層のみ選択的に電子ビームを照射して可溶化し、この
後現像して所要のレジストパターンを形成する。しか
し、この電子ビームを用いたホトリソグラフィによれ
ば、レジストの塗布工程、電子ビームの照射工程及び現
像の３工程が必要になるため、製法上煩雑であり、且つ
歩留りが減少するという問題点がある。そこで、このよ
うな問題点も解決することができる方法として、例えば
アルキルナフタレンを原料ガスとして含む雰囲気中で基
板（又は被エッチング層）上に所要パターンに沿って電
子ビームを照射することにより、レジストを堆積して所
望のレジストパターンを形成する方法が提案されている
（特願昭62−299405参照）。
上述した原料ガスを含む雰囲気中で電子ビームを照射
してレジストを堆積することにより、所要のレジストパ
ターンを形成し、このレジストパターンを使用してリフ
トオフにより所望の半導体層を形成しようとする場合、
レジストパターンが制御性良く除去されなければならな
いが、従来このための適当なエッチング方法がなかっ
た。
してレジストを堆積することにより、所要のレジストパ
ターンを形成し、このレジストパターンを使用してリフ
トオフにより所望の半導体層を形成しようとする場合、
レジストパターンが制御性良く除去されなければならな
いが、従来このための適当なエッチング方法がなかっ
た。
本発明は、上記問題点を解決することができるレジス
トパターンの形成方法を提供するものである。
トパターンの形成方法を提供するものである。
本発明に係るレジストパターン（８）の形成方法は、
原料ガスを含む雰囲気中で被エッチング層（２）上に被
エッチング層（２）に対して２方向から斜めに荷電粒子
線（７）を照射することにより、レジストを堆積して上
部が幅広で下部が幅の狭いパターンのレジストパターン
（８）を形成する工程と、このレジストパターン（８）
をマスクとして被エッチング層（２）をエッチングする
工程と、このレジストパターン（８）が選択的に削られ
る条件でエッチングする工程を有することを特徴とす
る。
原料ガスを含む雰囲気中で被エッチング層（２）上に被
エッチング層（２）に対して２方向から斜めに荷電粒子
線（７）を照射することにより、レジストを堆積して上
部が幅広で下部が幅の狭いパターンのレジストパターン
（８）を形成する工程と、このレジストパターン（８）
をマスクとして被エッチング層（２）をエッチングする
工程と、このレジストパターン（８）が選択的に削られ
る条件でエッチングする工程を有することを特徴とす
る。
レジストパターン（８）を選択的に削る、即ち等方性
エッチングすることは、圧力＞（３×10/L）Pa、且つ電
力＞0.3W/cm2の条件で反応性イオンエッチングすること
により可能である。但し、Ｌは電極間距離である。
エッチングすることは、圧力＞（３×10/L）Pa、且つ電
力＞0.3W/cm2の条件で反応性イオンエッチングすること
により可能である。但し、Ｌは電極間距離である。
課題を解決するための手段に従って第４図に示すよう
なレジストパターン（８）を形成した後、上記条件によ
りレジストパターン（８）に対して等方性エッチングを
施した場合の実施例を第３図に示す。この実施例におい
て使用した反応性イオンエッチング装置は、対向して配
された電極の面積が300cm2であり、電極間距離が10cmで
ある。そして、この装置内にCF4（CCl2F2等も使用でき
る）を5cc、真空度を低下させ、且つ反応イオンを散乱
させるためのHeを45cc封入し、300Wの電力を与えてエッ
チングを行なったものである。即ちこの場合、圧力は9P
aであり、電力密度は1W/cm2である。なお、この圧力を
装置に依らない一般式に書き換えると９×10（cm）/L
（cm）Paとなる。Ｌは電極間距離である。これらの条件
でレジストパターン（８）に対して反応性イオンエッチ
ングを施すと、高さＨ（曲線Ａ）と共に、幅Ｗ（曲線
Ｂ）についても時間の経過と共に著しく減少していて、
等方的にエッチングされていることがわかる。
なレジストパターン（８）を形成した後、上記条件によ
りレジストパターン（８）に対して等方性エッチングを
施した場合の実施例を第３図に示す。この実施例におい
て使用した反応性イオンエッチング装置は、対向して配
された電極の面積が300cm2であり、電極間距離が10cmで
ある。そして、この装置内にCF4（CCl2F2等も使用でき
る）を5cc、真空度を低下させ、且つ反応イオンを散乱
させるためのHeを45cc封入し、300Wの電力を与えてエッ
チングを行なったものである。即ちこの場合、圧力は9P
aであり、電力密度は1W/cm2である。なお、この圧力を
装置に依らない一般式に書き換えると９×10（cm）/L
（cm）Paとなる。Ｌは電極間距離である。これらの条件
でレジストパターン（８）に対して反応性イオンエッチ
ングを施すと、高さＨ（曲線Ａ）と共に、幅Ｗ（曲線
Ｂ）についても時間の経過と共に著しく減少していて、
等方的にエッチングされていることがわかる。
本発明をショットキー障壁型FETの製造に適用した場
合の実施例を説明する。
合の実施例を説明する。
先ず、第１図Ａに示すようにGaAs基板（１）の全面に
ショットキーメタルを蒸着してショットキーメタル層
（２）を形成する。
ショットキーメタルを蒸着してショットキーメタル層
（２）を形成する。
次に第１図Ｂに示すように、この基板（１）をレジス
トパターンを形成するための装置（第２図参照）内のサ
セプタ（３）上に配置し、原料ガス（４）としての例え
ばアルキルナフタレンガスを試料室（５）に供給しなが
ら基板（１）に対して２方向から電子ビーム（７）を照
射することにより、レジストを堆積してレジストパター
ン（８）を形成する。この照射の際、電子ビーム（７）
を傾けるか、或いは基板（１）を傾けることにより、電
子ビーム（７）の照射方向を異ならせて２回同様のビー
ム照射を行う。図示するように、形成後のレジストパタ
ーン（８）は、下部（8a）より上部（8b）の方の幅が広
くなっている。
トパターンを形成するための装置（第２図参照）内のサ
セプタ（３）上に配置し、原料ガス（４）としての例え
ばアルキルナフタレンガスを試料室（５）に供給しなが
ら基板（１）に対して２方向から電子ビーム（７）を照
射することにより、レジストを堆積してレジストパター
ン（８）を形成する。この照射の際、電子ビーム（７）
を傾けるか、或いは基板（１）を傾けることにより、電
子ビーム（７）の照射方向を異ならせて２回同様のビー
ム照射を行う。図示するように、形成後のレジストパタ
ーン（８）は、下部（8a）より上部（8b）の方の幅が広
くなっている。
なお、第２図で（９）は電子ビーム照射系、（10）は
収束レンズ、（11）はチェンバー（12）の排気系、（1
3）は試料室（５）の排気系、（14）は原料ガス（４）
の供給管である。
収束レンズ、（11）はチェンバー（12）の排気系、（1
3）は試料室（５）の排気系、（14）は原料ガス（４）
の供給管である。
次に第１図Ｃに示すように、このレジストパターン
（８）をマスクにしてウェットエッチングを施すことに
より、ショットキーメタルを選択的に除去してゲート電
極（15）を形成する。
（８）をマスクにしてウェットエッチングを施すことに
より、ショットキーメタルを選択的に除去してゲート電
極（15）を形成する。
次に第１図Ｄに示すように、全面にオーミックメタル
を蒸着してオーミックメタル層（16）を形成することに
より、ソース電極（17）とドレイン電極（18）を形成す
る。
を蒸着してオーミックメタル層（16）を形成することに
より、ソース電極（17）とドレイン電極（18）を形成す
る。
次に第１図Ｅに示すように、この基板（１）を反応性
イオンエッチング装置（図示せず）内に配置し、この中
にCF4を5cc、Heを45cc封入し、面積300cm2の対向する電
極間（距離は10cm）に300Wを与えてレジストパターン
（８）をエッチングすることにより、このレジストパタ
ーン（８）と共にこの上のオーミックメタル層（16）を
除去してゲート長が数百Å程度のショットキー障壁型の
GaAs FET（19）を得る。即ちこの場合、レジストパタ
ーン（８）を圧力9Pa、電力密度1W/cm2の条件で反応性
イオンエッチングしたことになる。
イオンエッチング装置（図示せず）内に配置し、この中
にCF4を5cc、Heを45cc封入し、面積300cm2の対向する電
極間（距離は10cm）に300Wを与えてレジストパターン
（８）をエッチングすることにより、このレジストパタ
ーン（８）と共にこの上のオーミックメタル層（16）を
除去してゲート長が数百Å程度のショットキー障壁型の
GaAs FET（19）を得る。即ちこの場合、レジストパタ
ーン（８）を圧力9Pa、電力密度1W/cm2の条件で反応性
イオンエッチングしたことになる。
なお、上記実施例では本発明をショットキー障壁型FE
Tを製造する場合について説明したが、他の半導体装置
を製造する場合にも同様に適用することができる。
Tを製造する場合について説明したが、他の半導体装置
を製造する場合にも同様に適用することができる。
本発明によれば、原料ガスを含む雰囲気中で被エッチ
ング層に対して２方向から斜めに荷電粒子線を照射する
ことにより、上部が幅広で下部が幅の狭いレジストパタ
ーンを形成した後、このレジストパターンによりエッチ
ングを行うことにより、例えばリフトオフによる所望の
半導体層をより微細なパターンに制御性良く形成するこ
とが可能となる。
ング層に対して２方向から斜めに荷電粒子線を照射する
ことにより、上部が幅広で下部が幅の狭いレジストパタ
ーンを形成した後、このレジストパターンによりエッチ
ングを行うことにより、例えばリフトオフによる所望の
半導体層をより微細なパターンに制御性良く形成するこ
とが可能となる。
第１図は実施例の工程図、第２図は本発明において使用
する装置の構成図、第３図は等方性エッチングを示すグ
ラフ、第４図はレジストパターンの断面図である。 （１）はGaAs基板、（２）はショットキーメタル層、
（４）は原料ガス、（７）は電子ビーム、（８）はレジ
ストパターンである。
する装置の構成図、第３図は等方性エッチングを示すグ
ラフ、第４図はレジストパターンの断面図である。 （１）はGaAs基板、（２）はショットキーメタル層、
（４）は原料ガス、（７）は電子ビーム、（８）はレジ
ストパターンである。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302
Claims (1)
- 【請求項１】原料ガスを含む雰囲気中で被エッチング層
上に該被エッチング層に対して２方向から斜めに荷電粒
子線を照射することにより、レジストを堆積して上部が
幅広で下部が幅の狭いパターンのレジストパターンを形
成する工程と、 該レジストパターンをマスクとして上記被エッチング層
をエッチングする工程と、 該レジストパターンが選択的に削られる条件でエッチン
グする工程を有することを特徴とするレジストパターン
の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012105A JP2949706B2 (ja) | 1988-01-22 | 1988-01-22 | レジストパターンの形成方法 |
| KR1019880015529A KR890008933A (ko) | 1987-11-27 | 1988-11-25 | 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 |
| EP88119693A EP0318037A3 (en) | 1987-11-27 | 1988-11-25 | Method for forming a fine pattern by using a patterned resist layer |
| US07/639,325 US5171718A (en) | 1987-11-27 | 1991-01-09 | Method for forming a fine pattern by using a patterned resist layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012105A JP2949706B2 (ja) | 1988-01-22 | 1988-01-22 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187827A JPH01187827A (ja) | 1989-07-27 |
| JP2949706B2 true JP2949706B2 (ja) | 1999-09-20 |
Family
ID=11796287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012105A Expired - Fee Related JP2949706B2 (ja) | 1987-11-27 | 1988-01-22 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949706B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2004209974C1 (en) | 2003-01-31 | 2016-07-14 | Simply Thick, Llc | Improved thickened beverages for dysphagia |
| CN101630640B (zh) * | 2008-07-18 | 2012-09-26 | 北京京东方光电科技有限公司 | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223110A (ja) * | 1985-07-23 | 1987-01-31 | Toshiba Corp | 半導体装置の製造方法 |
-
1988
- 1988-01-22 JP JP63012105A patent/JP2949706B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01187827A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501348B2 (en) | Method for forming a semiconductor structure having nanometer line-width | |
| JP2949706B2 (ja) | レジストパターンの形成方法 | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JPS6031909B2 (ja) | エツチング加工法 | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JP3067132B2 (ja) | レジストパターンの形成方法 | |
| JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
| JPH0246738A (ja) | 微細電極の形成法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS58105577A (ja) | 半導体素子の製造方法 | |
| EP0318037A2 (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JP3146685B2 (ja) | ゲート電極の形成方法 | |
| JP2932475B2 (ja) | 半導体装置の製造方法 | |
| RU2112300C1 (ru) | Способ изготовления защитной маски для нанолитографии | |
| JPH01243476A (ja) | 電極形成方法 | |
| JPH06342777A (ja) | 化合物半導体のドライエッチング方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JP2671355B2 (ja) | レジストの形成方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| JPH03268334A (ja) | 半導体装置の製造方法 | |
| JPH038320A (ja) | パターン形成方法 | |
| JPS6297334A (ja) | 半導体装置のパタ−ン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |