JP3146685B2 - ゲート電極の形成方法 - Google Patents
ゲート電極の形成方法Info
- Publication number
- JP3146685B2 JP3146685B2 JP27815692A JP27815692A JP3146685B2 JP 3146685 B2 JP3146685 B2 JP 3146685B2 JP 27815692 A JP27815692 A JP 27815692A JP 27815692 A JP27815692 A JP 27815692A JP 3146685 B2 JP3146685 B2 JP 3146685B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- gate
- gate electrode
- gate pattern
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ゲート電極の形成方法
に関する。具体的にいうと、本発明は、電界効果トラン
ジスタにおけるゲート電極の形成方法に関する。
に関する。具体的にいうと、本発明は、電界効果トラン
ジスタにおけるゲート電極の形成方法に関する。
【０００２】
【背景技術】従来より、ＧａＡｓ−ＭＥＳＦＥＴの高性
能化を図るため、ゲート長が０.２μｍで且つゲート抵
抗が小さいマッシュルーム型のゲート電極が実用化され
ている。
能化を図るため、ゲート長が０.２μｍで且つゲート抵
抗が小さいマッシュルーム型のゲート電極が実用化され
ている。
【０００３】図３（ａ）ないし（ｄ）に従来のゲート電
極の形成方法を示す。このゲート電極の形成方法にあっ
ては、図３（ａ）に示すように、半導体基板３１上に低
感度の第一のフォトレジスト膜３２及び高感度の第二の
フォトレジスト膜３３を順に積層した後、電子ビーム露
光装置を用いてゲート電極形成領域の中央の幅ｄ（例え
ば、０.２μｍ）の領域に強い電子ビーム（E.B.）を走
査することによって、第一及び第二のフォトレジスト膜
３２，３３の幅ｄの部分を露光させる。次いで、ゲート
電極形成領域の全幅Ｄ（例えば、０.５μｍ）にわたっ
て弱い電子ビームを走査して第二のフォトレジスト膜３
３のみを幅Ｄにわたって露光させる。
極の形成方法を示す。このゲート電極の形成方法にあっ
ては、図３（ａ）に示すように、半導体基板３１上に低
感度の第一のフォトレジスト膜３２及び高感度の第二の
フォトレジスト膜３３を順に積層した後、電子ビーム露
光装置を用いてゲート電極形成領域の中央の幅ｄ（例え
ば、０.２μｍ）の領域に強い電子ビーム（E.B.）を走
査することによって、第一及び第二のフォトレジスト膜
３２，３３の幅ｄの部分を露光させる。次いで、ゲート
電極形成領域の全幅Ｄ（例えば、０.５μｍ）にわたっ
て弱い電子ビームを走査して第二のフォトレジスト膜３
３のみを幅Ｄにわたって露光させる。
【０００４】次に、これを現像して、露光させた部分の
フォトレジスト膜３２，３３を除去すると、図３（ｂ）
に示すように、フォトレジスト膜３２，３３にゲートパ
ターン３４が開口する。リセスエッチングを施した後、
ゲート金属３５を表面全体に蒸着すると、図３（ｃ）に
示すように、ゲートパターン３４内には下部の幅ｄ、上
部の幅Ｄのマッシュルーム型ゲート電極３５ａが形成さ
れる。最後に、不要となったレジスト膜３２，３３等を
リフトオフしてマッシュルーム型ゲート電極３５ａを完
成する〔図３（ｄ）〕。
フォトレジスト膜３２，３３を除去すると、図３（ｂ）
に示すように、フォトレジスト膜３２，３３にゲートパ
ターン３４が開口する。リセスエッチングを施した後、
ゲート金属３５を表面全体に蒸着すると、図３（ｃ）に
示すように、ゲートパターン３４内には下部の幅ｄ、上
部の幅Ｄのマッシュルーム型ゲート電極３５ａが形成さ
れる。最後に、不要となったレジスト膜３２，３３等を
リフトオフしてマッシュルーム型ゲート電極３５ａを完
成する〔図３（ｄ）〕。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ゲート電極の形成方法にあっては、露光する領域全体に
電子ビームを走査してフォトレジスト膜３２，３３を露
光するので、解像力が良い反面、スループットが悪く、
また、電子ビーム露光装置は装置コストが高くつくとい
う問題があった。
ゲート電極の形成方法にあっては、露光する領域全体に
電子ビームを走査してフォトレジスト膜３２，３３を露
光するので、解像力が良い反面、スループットが悪く、
また、電子ビーム露光装置は装置コストが高くつくとい
う問題があった。
【０００６】通常のフォトリソグラフィー法によれば、
装置コストを下げ、スループットを向上させることがで
きるが、露光に使用する紫外線の波長が電子ビームの波
長よりも長いため、解像力が悪く、ゲート長が０.５μ
ｍ以下のゲート電極を形成することが困難である。
装置コストを下げ、スループットを向上させることがで
きるが、露光に使用する紫外線の波長が電子ビームの波
長よりも長いため、解像力が悪く、ゲート長が０.５μ
ｍ以下のゲート電極を形成することが困難である。
【０００７】本発明は、叙上の従来例の欠点に鑑みてな
されたものであり、その目的とするところは、ゲート長
を０.５μｍ以下のゲート電極を安価な装置で、且つス
ループット良く形成することができるゲート電極の形成
方法を提供することにある。
されたものであり、その目的とするところは、ゲート長
を０.５μｍ以下のゲート電極を安価な装置で、且つス
ループット良く形成することができるゲート電極の形成
方法を提供することにある。
【０００８】本発明のゲート電極の形成方法は、半導体
基板上に少なくともゲート電極形成領域近傍が可溶性と
なった第一のフォトレジスト膜、スペーサー層及び第二
のフォトレジスト膜を積層する工程と、フォトリソグラ
フィー法によって当該第二のフォトレジスト膜に第一の
ゲートパターンを開口し、前記スペーサー層を前記第一
のフォトレジスト膜に達するまでエッチングして当該開
口の下方に当該開口よりも幅の広い空間を形成する工程
と、当該第二のフォトレジスト膜をマスクとして前記第
一のフォトレジスト膜に異方性プラズマを斜めに照射す
ることにより、当該第一のフォトレジスト膜のうち前記
第一のゲートパターンの中央部と対向する領域を可溶性
の領域のまま残してその両側に位置する当該第一のフォ
トレジスト膜のプラズマ照射領域を現像液に対して不溶
化させる工程と、当該第一のフォトレジスト膜の可溶領
域を除去して当該第一のフォトレジスト膜に第一のゲー
トパターンより幅の狭い第二のゲートパターンを開口
し、当該第二のゲートパターンを通して半導体基板の表
面にゲート金属を蒸着させることによってゲート電極を
形成する工程とを備えたことを特徴としている。
基板上に少なくともゲート電極形成領域近傍が可溶性と
なった第一のフォトレジスト膜、スペーサー層及び第二
のフォトレジスト膜を積層する工程と、フォトリソグラ
フィー法によって当該第二のフォトレジスト膜に第一の
ゲートパターンを開口し、前記スペーサー層を前記第一
のフォトレジスト膜に達するまでエッチングして当該開
口の下方に当該開口よりも幅の広い空間を形成する工程
と、当該第二のフォトレジスト膜をマスクとして前記第
一のフォトレジスト膜に異方性プラズマを斜めに照射す
ることにより、当該第一のフォトレジスト膜のうち前記
第一のゲートパターンの中央部と対向する領域を可溶性
の領域のまま残してその両側に位置する当該第一のフォ
トレジスト膜のプラズマ照射領域を現像液に対して不溶
化させる工程と、当該第一のフォトレジスト膜の可溶領
域を除去して当該第一のフォトレジスト膜に第一のゲー
トパターンより幅の狭い第二のゲートパターンを開口
し、当該第二のゲートパターンを通して半導体基板の表
面にゲート金属を蒸着させることによってゲート電極を
形成する工程とを備えたことを特徴としている。
【０００９】
【作用】本発明のゲート電極の形成方法にあっては、フ
ォトリソグラフィー法によって第一のゲートパターンを
開口された第二のフォトレジスト膜をマスクとして異方
性プラズマを斜めに照射することによって、第一のフォ
トレジスト膜の可溶領域の一部を不溶化させるので、第
一のフォトレジスト膜に第一のゲートパターンよりも幅
の小さい可溶領域すなわち第二のゲートパターンを形成
することができる。したがって、フォトリソグラフィー
法の下限である０.５μｍ以下の例えば０.２μｍ程度の
第二のゲートパターンを開口することができ、ひいては
ゲート長が０.２μｍ程度のゲート電極を形成すること
ができる。
ォトリソグラフィー法によって第一のゲートパターンを
開口された第二のフォトレジスト膜をマスクとして異方
性プラズマを斜めに照射することによって、第一のフォ
トレジスト膜の可溶領域の一部を不溶化させるので、第
一のフォトレジスト膜に第一のゲートパターンよりも幅
の小さい可溶領域すなわち第二のゲートパターンを形成
することができる。したがって、フォトリソグラフィー
法の下限である０.５μｍ以下の例えば０.２μｍ程度の
第二のゲートパターンを開口することができ、ひいては
ゲート長が０.２μｍ程度のゲート電極を形成すること
ができる。
【００１０】また、ここで利用するフォトリソグラフィ
ー法においては、従来例のように高価な電子ビーム露光
装置を使用することなく、安価な紫外線露光装置を使用
するので、装置コストを低減させることができる。ま
た、従来例のように露光する領域に電子ビームを走査す
るのではなく、マスクを介して紫外線を一括照射して露
光するので、スループットを向上させることができる。
ー法においては、従来例のように高価な電子ビーム露光
装置を使用することなく、安価な紫外線露光装置を使用
するので、装置コストを低減させることができる。ま
た、従来例のように露光する領域に電子ビームを走査す
るのではなく、マスクを介して紫外線を一括照射して露
光するので、スループットを向上させることができる。
【００１１】
【実施例】図１（ａ）（ｂ）（ｃ）（ｄ）（ｅ）及び図
２に本発明の一実施例によるゲート電極の形成方法を示
す。このゲート電極の形成方法にあっては、まず、図１
（ａ）に示すように、半導体基板１（例えば、ＧａＡｓ
基板）上にポジ型の第一のフォトレジスト膜２を形成し
た後、スパッタ法や低温ＣＶＤ法によってＳｉＯ X膜や
ＳｉＮX膜のような絶縁膜（スペーサー層）３を形成
し、さらにポジ型の第二のフォトレジスト膜４を形成す
る。ここで、第一のフォトレジスト膜２は第二のフォト
レジスト膜４よりも高感度のものを使用する。
２に本発明の一実施例によるゲート電極の形成方法を示
す。このゲート電極の形成方法にあっては、まず、図１
（ａ）に示すように、半導体基板１（例えば、ＧａＡｓ
基板）上にポジ型の第一のフォトレジスト膜２を形成し
た後、スパッタ法や低温ＣＶＤ法によってＳｉＯ X膜や
ＳｉＮX膜のような絶縁膜（スペーサー層）３を形成
し、さらにポジ型の第二のフォトレジスト膜４を形成す
る。ここで、第一のフォトレジスト膜２は第二のフォト
レジスト膜４よりも高感度のものを使用する。
【００１２】なお、第一のフォトレジスト膜２の膜厚Ｔ
1により後述するゲート電極７の下部の高さが決まるの
で、所定の値（例えば、Ｔ1＝２０００Å）に設定す
る。また、絶縁膜３の膜厚Ｔ2及び第二のフォトレジス
ト膜４の膜厚Ｔ3は後述するゲート電極７のゲート長ｄ
に関係するので所定の値（例えば、Ｔ2＝４０００Å，
Ｔ3＝３０００Å）に設定する。
1により後述するゲート電極７の下部の高さが決まるの
で、所定の値（例えば、Ｔ1＝２０００Å）に設定す
る。また、絶縁膜３の膜厚Ｔ2及び第二のフォトレジス
ト膜４の膜厚Ｔ3は後述するゲート電極７のゲート長ｄ
に関係するので所定の値（例えば、Ｔ2＝４０００Å，
Ｔ3＝３０００Å）に設定する。
【００１３】次いで、幅Ｄの開口を有するフォトマスク
で表面を覆い、半導体基板１のゲート電極形成領域に紫
外線を照射することによって、第一及び第二のフォトレ
ジスト膜２，４を露光し、これを現像して第二のフォト
レジスト膜４に幅Ｄの上層のゲートパターン４ａを開口
する。このとき、第一のフォトレジスト膜２の紫外線を
照射された幅Ｄの領域２ａは現像液に可溶性に変性して
いるものの、絶縁膜３で覆われているため現像によって
除去されない。なお、上層のゲートパターン４ａの開口
幅Ｄは、例えば紫外線を使用したフォトリソグラフィー
法で再現性良く形成できる下限の０.５μｍとする。
で表面を覆い、半導体基板１のゲート電極形成領域に紫
外線を照射することによって、第一及び第二のフォトレ
ジスト膜２，４を露光し、これを現像して第二のフォト
レジスト膜４に幅Ｄの上層のゲートパターン４ａを開口
する。このとき、第一のフォトレジスト膜２の紫外線を
照射された幅Ｄの領域２ａは現像液に可溶性に変性して
いるものの、絶縁膜３で覆われているため現像によって
除去されない。なお、上層のゲートパターン４ａの開口
幅Ｄは、例えば紫外線を使用したフォトリソグラフィー
法で再現性良く形成できる下限の０.５μｍとする。
【００１４】次に、上層のゲートパターン４ａを通して
例えばウェットエッチング法による等方性エッチングを
施し、図１（ｂ）に示すように、上層のゲートパターン
４ａの下方及びその近傍の絶縁膜３をエッチング除去
し、空間３ａを形成する。
例えばウェットエッチング法による等方性エッチングを
施し、図１（ｂ）に示すように、上層のゲートパターン
４ａの下方及びその近傍の絶縁膜３をエッチング除去
し、空間３ａを形成する。
【００１５】次に、図１（ｃ）及び図２に示すように、
例えば平行平板電極を備えたリアクティブイオンエッチ
ング装置内において半導体基板１を電極に一定角度θ
（例えば、２５度）傾けてセットし、低圧の弗化炭素
（ＣＦ4）ガスを導入して放電させ、異方性のＣＦ4プラ
ズマを照射する。ＣＦ4プラズマは、表面にある第二の
フォトレジスト膜４は勿論、上層のゲートパターン４ａ
を通して第一のフォトレジスト膜２にも照射され、ＣＦ
4プラズマを照射された第二のフォトレジスト膜４全体
と第一のフォトレジスト膜２の一部の領域２ｂは変性し
て現像液に不溶性となる。
例えば平行平板電極を備えたリアクティブイオンエッチ
ング装置内において半導体基板１を電極に一定角度θ
（例えば、２５度）傾けてセットし、低圧の弗化炭素
（ＣＦ4）ガスを導入して放電させ、異方性のＣＦ4プラ
ズマを照射する。ＣＦ4プラズマは、表面にある第二の
フォトレジスト膜４は勿論、上層のゲートパターン４ａ
を通して第一のフォトレジスト膜２にも照射され、ＣＦ
4プラズマを照射された第二のフォトレジスト膜４全体
と第一のフォトレジスト膜２の一部の領域２ｂは変性し
て現像液に不溶性となる。
【００１６】このとき、もし半導体基板１を傾けずにＣ
Ｆ4プラズマを垂直に照射すれば、上層のゲートパター
ン４ａを通して第一のフォトレジスト膜２の可溶性とな
った領域２ａの全幅ＤにわたってＣＦ4プラズマが照射
されるが、ＣＦ4プラズマを上層のゲートパターン４ａ
から斜めに照射するので、第一のフォトレジスト膜２の
可溶性となった領域２ａについては図２に示す幅ｄp＝
Ｄ−（Ｔ2＋Ｔ3）tanθの領域にのみＣＦ4プラズマが照
射され、不溶化される。ここで、角度θは、この幅ｄp
が０以上でＤ／２以下になるように設定しておく。
Ｆ4プラズマを垂直に照射すれば、上層のゲートパター
ン４ａを通して第一のフォトレジスト膜２の可溶性とな
った領域２ａの全幅ＤにわたってＣＦ4プラズマが照射
されるが、ＣＦ4プラズマを上層のゲートパターン４ａ
から斜めに照射するので、第一のフォトレジスト膜２の
可溶性となった領域２ａについては図２に示す幅ｄp＝
Ｄ−（Ｔ2＋Ｔ3）tanθの領域にのみＣＦ4プラズマが照
射され、不溶化される。ここで、角度θは、この幅ｄp
が０以上でＤ／２以下になるように設定しておく。
【００１７】次に、半導体基板１を同じ角度θだけ逆に
傾けてセットし、同様にして異方性のＣＦ4プラズマを
照射する。これにより、第一のフォトレジスト膜２の可
溶性の領域２ａの両端の幅ｄpの部分がそれぞれ不溶性
となり、中央の幅ｄ＝Ｄ−２ｄpの部分は可溶性のまま
残る。この幅ｄはＣＦ4プラズマを照射する角度θを適
当な範囲で変えることにより、０からＤの間で自由に変
えることができる。なお、後述するマッシュルーム型ゲ
ート電極７のゲート長はこの幅ｄで決まるので、所定の
幅（例えば、０.２μｍ）に設定する。
傾けてセットし、同様にして異方性のＣＦ4プラズマを
照射する。これにより、第一のフォトレジスト膜２の可
溶性の領域２ａの両端の幅ｄpの部分がそれぞれ不溶性
となり、中央の幅ｄ＝Ｄ−２ｄpの部分は可溶性のまま
残る。この幅ｄはＣＦ4プラズマを照射する角度θを適
当な範囲で変えることにより、０からＤの間で自由に変
えることができる。なお、後述するマッシュルーム型ゲ
ート電極７のゲート長はこの幅ｄで決まるので、所定の
幅（例えば、０.２μｍ）に設定する。
【００１８】しかして、これを現像すると現像液に可溶
性の領域２ａは除去されて、図１（ｄ）に示すように、
第一のフォトレジスト膜２に開口幅ｄの下層のゲートパ
ターン５が開口される。この後、ウエットエッチングを
施して下層のゲートパターン５から露出した半導体基板
１の表面をごく薄くエッチング除去し、リセス領域６を
形成する。
性の領域２ａは除去されて、図１（ｄ）に示すように、
第一のフォトレジスト膜２に開口幅ｄの下層のゲートパ
ターン５が開口される。この後、ウエットエッチングを
施して下層のゲートパターン５から露出した半導体基板
１の表面をごく薄くエッチング除去し、リセス領域６を
形成する。
【００１９】最後に、上層及び下層のゲートパターン４
ａ，５を通してゲート金属（例えば、Ｔｉ／Ｐｔ／Ａ
ｕ）を例えば真空蒸着法によって蒸着し、不要となった
フォトレジスト膜２，４等を除去し、リフトオフ法によ
って上部の幅Ｄ、下部の幅ｄ、下部の高さ略Ｔ1のマッ
シュルーム型ゲート電極７を完成する〔図１（ｅ）〕。
ａ，５を通してゲート金属（例えば、Ｔｉ／Ｐｔ／Ａ
ｕ）を例えば真空蒸着法によって蒸着し、不要となった
フォトレジスト膜２，４等を除去し、リフトオフ法によ
って上部の幅Ｄ、下部の幅ｄ、下部の高さ略Ｔ1のマッ
シュルーム型ゲート電極７を完成する〔図１（ｅ）〕。
【００２０】
【発明の効果】本発明のゲート電極の形成方法によれ
ば、フォトリソグラフィー法により開口可能なゲートパ
ターンよりも狭い開口幅（例えば、０.２μｍ程度）の
ゲートパターンを開口することができ、例えばゲート長
が０.２μｍ程度のゲート電極を形成することができ
る。
ば、フォトリソグラフィー法により開口可能なゲートパ
ターンよりも狭い開口幅（例えば、０.２μｍ程度）の
ゲートパターンを開口することができ、例えばゲート長
が０.２μｍ程度のゲート電極を形成することができ
る。
【００２１】また、従来例のように高価な電子ビーム露
光装置を使用せず、安価な紫外線露光装置を使用するの
で、装置コストを低減させることができる。
光装置を使用せず、安価な紫外線露光装置を使用するの
で、装置コストを低減させることができる。
【００２２】また、従来例のように露光領域に電子ビー
ムを走査するのではなく、紫外線を一括照射するので、
スループットを向上させることができる。
ムを走査するのではなく、紫外線を一括照射するので、
スループットを向上させることができる。
【００２３】また、ゲート長は第一のゲートパターンの
開口幅と第二のフォトレジスト膜及び絶縁膜の膜厚とプ
ラズマを照射する角度で決まるので、ウェハ全体に均一
に形成することができる。
開口幅と第二のフォトレジスト膜及び絶縁膜の膜厚とプ
ラズマを照射する角度で決まるので、ウェハ全体に均一
に形成することができる。
【００２４】また、ゲートパターンの開口は現像液で行
うため、半導体基板へのダメージも無いという利点もあ
る。
うため、半導体基板へのダメージも無いという利点もあ
る。
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は本発明の一
実施例によるゲート電極の形成方法を示す断面図であ
る。
実施例によるゲート電極の形成方法を示す断面図であ
る。
【図２】同上のプラズマ処理工程を示す断面図である。
【図３】（ａ）（ｂ）（ｃ）（ｄ）は従来例によるゲー
ト電極の形成方法を示す断面図である。
ト電極の形成方法を示す断面図である。
１ 半導体基板 ２ 第一のフォトレジスト膜 ２ａ 可溶性の領域 ２ｂ 不溶性の領域 ３ 絶縁膜（スペーサー層） ４ 第二のフォトレジスト膜 ４ａ 上層のゲートパターン ５ 下層のゲートパターン ７ マッシュルーム型ゲート電極
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 21/28 H01L 29/812
Claims (1)
- 【請求項１】 半導体基板上に少なくともゲート電極形
成領域近傍が可溶性となった第一のフォトレジスト膜、
スペーサー層及び第二のフォトレジスト膜を積層する工
程と、 フォトリソグラフィー法によって当該第二のフォトレジ
スト膜に第一のゲートパターンを開口し、前記スペーサ
ー層を前記第一のフォトレジスト膜に達するまでエッチ
ングして当該開口の下方に当該開口よりも幅の広い空間
を形成する工程と、 当該第二のフォトレジスト膜をマスクとして前記第一の
フォトレジスト膜に異方性プラズマを斜めに照射するこ
とにより、当該第一のフォトレジスト膜のうち前記第一
のゲートパターンの中央部と対向する領域を可溶性の領
域のまま残してその両側に位置する当該第一のフォトレ
ジスト膜のプラズマ照射領域を現像液に対して不溶化さ
せる工程と、 当該第一のフォトレジスト膜の可溶領域を除去して当該
第一のフォトレジスト膜に第一のゲートパターンより幅
の狭い第二のゲートパターンを開口し、当該第二のゲー
トパターンを通して半導体基板の表面にゲート金属を蒸
着させることによってゲート電極を形成する工程とを備
えたことを特徴とするゲート電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27815692A JP3146685B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27815692A JP3146685B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104287A JPH06104287A (ja) | 1994-04-15 |
| JP3146685B2 true JP3146685B2 (ja) | 2001-03-19 |
Family
ID=17593372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27815692A Expired - Fee Related JP3146685B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146685B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101898950B1 (ko) | 2018-07-26 | 2018-10-31 | 정선화 | 발샴푸 조성물 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195405A (ja) * | 1994-11-18 | 1996-07-30 | Honda Motor Co Ltd | 半導体装置の製造方法および高周波半導体装置の製造方法 |
-
1992
- 1992-09-22 JP JP27815692A patent/JP3146685B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101898950B1 (ko) | 2018-07-26 | 2018-10-31 | 정선화 | 발샴푸 조성물 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104287A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908716B2 (en) | Disposable hard mask for photomask plasma etching | |
| JPH09185814A (ja) | 基板上にパターニングされたフォトレジストのリフトオフを促進するためのプロセス、および薄膜デバイス | |
| US5563079A (en) | Method of making a field effect transistor | |
| JPS6323657B2 (ja) | ||
| JPH04266027A (ja) | 傾斜エッチング方法 | |
| US6406818B1 (en) | Method of manufacturing photomasks by plasma etching with resist stripped | |
| US6503667B1 (en) | Method for fabricating mask | |
| JP3146685B2 (ja) | ゲート電極の形成方法 | |
| US5086013A (en) | Method for fine patterning | |
| JP3120754B2 (ja) | 半導体装置およびその製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0219970B2 (ja) | ||
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPH05206025A (ja) | 微細加工方法 | |
| JPH07176544A (ja) | 半導体装置およびその製造方法 | |
| JPH0466345B2 (ja) | ||
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JP3082469B2 (ja) | ゲート電極の形成方法 | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH07240425A (ja) | 半導体装置の製造方法 | |
| JP2690378B2 (ja) | 微細パターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |