JP3082469B2 - ゲート電極の形成方法 - Google Patents
ゲート電極の形成方法Info
- Publication number
- JP3082469B2 JP3082469B2 JP04278155A JP27815592A JP3082469B2 JP 3082469 B2 JP3082469 B2 JP 3082469B2 JP 04278155 A JP04278155 A JP 04278155A JP 27815592 A JP27815592 A JP 27815592A JP 3082469 B2 JP3082469 B2 JP 3082469B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- photoresist film
- gate electrode
- width
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はゲート電極の形成方法に
関する。具体的にいうと、本発明は、半導体装置（例え
ば、ＭＥＳＦＥＴ）における微細ゲート電極の形成方法
に関する。
関する。具体的にいうと、本発明は、半導体装置（例え
ば、ＭＥＳＦＥＴ）における微細ゲート電極の形成方法
に関する。
【０００２】
【背景技術とその問題点】従来より、ＭＥＳＦＥＴ（me
tal-semiconductor ＦＥＴ）においてはゲート電極の微
細化が進められており、ゲート長が０.５μｍ以下のゲ
ート電極が求められている。
tal-semiconductor ＦＥＴ）においてはゲート電極の微
細化が進められており、ゲート長が０.５μｍ以下のゲ
ート電極が求められている。
【０００３】しかし、一方で、ゲート電極のゲート長を
小さくすると、特に０.５μｍ以下になると、ゲート抵
抗が増加し過ぎるため、ＭＥＳＦＥＴの雑音特性が劣化
するという問題がある。
小さくすると、特に０.５μｍ以下になると、ゲート抵
抗が増加し過ぎるため、ＭＥＳＦＥＴの雑音特性が劣化
するという問題がある。
【０００４】この問題を解決する方法としては、ゲート
電極の断面をマッシュルーム型にする方法が提案されて
いる。これは、ゲート電極の上部の幅を下部の幅（ゲー
ト長）よりも大きくすることにより、ゲート長を微細化
しつつゲート抵抗を小さくしようとするものである。こ
のマッシュルーム型ゲート電極の形成方法としては、紫
外線による露光法（フォトリソグラフィー法）と、電子
線等による露光法がある。
電極の断面をマッシュルーム型にする方法が提案されて
いる。これは、ゲート電極の上部の幅を下部の幅（ゲー
ト長）よりも大きくすることにより、ゲート長を微細化
しつつゲート抵抗を小さくしようとするものである。こ
のマッシュルーム型ゲート電極の形成方法としては、紫
外線による露光法（フォトリソグラフィー法）と、電子
線等による露光法がある。
【０００５】図３にフォトリソグラフィー法によるマッ
シュルーム型ゲート電極の形成方法を示す。この方法に
あっては、まず、半導体基板３１上にエッチング特性や
露光特性等の異なる２層のフォトレジスト膜３２，３３
を積層し、ゲート長と等しい開口幅のフォトマスク３４
を使用して上下層のフォトレジスト膜３２，３３に紫外
線露光を行い〔図３（ａ）〕、さらに、開口幅の広いフ
ォトマスク（図示せず）を用いて上層のフォトレジスト
膜３３に紫外線露光を行なう。この後、現像処理するこ
とにより下層のフォトレジスト膜３２における開口幅ｄ
がゲート長に等しく、上層のフォトレジスト膜３３にお
ける開口幅Ｗがｄよりも大きな（Ｗ＞ｄ）開口部３５を
形成する〔図３（ｂ）〕。ついで、全体にゲート金属を
蒸着させ、フォトレジスト膜３２，３３を剥離除去する
と、リフトオフ法により、図３（ｃ）に示すようなゲー
ト長ｄ，電極幅Ｗのマッシュルーム型ゲート電極３６が
得られる。
シュルーム型ゲート電極の形成方法を示す。この方法に
あっては、まず、半導体基板３１上にエッチング特性や
露光特性等の異なる２層のフォトレジスト膜３２，３３
を積層し、ゲート長と等しい開口幅のフォトマスク３４
を使用して上下層のフォトレジスト膜３２，３３に紫外
線露光を行い〔図３（ａ）〕、さらに、開口幅の広いフ
ォトマスク（図示せず）を用いて上層のフォトレジスト
膜３３に紫外線露光を行なう。この後、現像処理するこ
とにより下層のフォトレジスト膜３２における開口幅ｄ
がゲート長に等しく、上層のフォトレジスト膜３３にお
ける開口幅Ｗがｄよりも大きな（Ｗ＞ｄ）開口部３５を
形成する〔図３（ｂ）〕。ついで、全体にゲート金属を
蒸着させ、フォトレジスト膜３２，３３を剥離除去する
と、リフトオフ法により、図３（ｃ）に示すようなゲー
ト長ｄ，電極幅Ｗのマッシュルーム型ゲート電極３６が
得られる。
【０００６】フォトリソグラフィー法によるマッシュル
ーム型ゲート電極の形成方法にあっては、フォトマスク
３４で覆って紫外線で一括露光するので、スループット
は良好であるが、ゲート長が微小になると解像度が悪く
なり、ゲート長が０.５μｍ以下のものは再現性良く作
製できないという問題がある。
ーム型ゲート電極の形成方法にあっては、フォトマスク
３４で覆って紫外線で一括露光するので、スループット
は良好であるが、ゲート長が微小になると解像度が悪く
なり、ゲート長が０.５μｍ以下のものは再現性良く作
製できないという問題がある。
【０００７】つぎに、図４は電子ビーム露光法によるマ
ッシュルーム型ゲート電極の形成方法を示す。この方法
にあっては、半導体基板３１上に形成したフォトレジス
ト膜３７に、半導体基板３１の表面まで達するようにエ
ネルギー強度を調整した電子ビームをゲートパターンに
沿って走査してｄの幅を描画した後〔図４（ａ）〕、半
導体基板３１の表面まで達しないように強度調整された
電子ビームをゲートパターンに沿って走査することによ
り幅Ｗ（＞ｄ）の幅を描画する〔図４（ｂ）〕。これを
現像すると、下部の幅がｄで上部の幅がＷの開口部３５
がフォトレジスト膜３７に開口され〔図４（ｃ）〕、リ
フトオフ法によってマッシュルーム型ゲート電極３６が
形成される〔図４（ｄ）〕。
ッシュルーム型ゲート電極の形成方法を示す。この方法
にあっては、半導体基板３１上に形成したフォトレジス
ト膜３７に、半導体基板３１の表面まで達するようにエ
ネルギー強度を調整した電子ビームをゲートパターンに
沿って走査してｄの幅を描画した後〔図４（ａ）〕、半
導体基板３１の表面まで達しないように強度調整された
電子ビームをゲートパターンに沿って走査することによ
り幅Ｗ（＞ｄ）の幅を描画する〔図４（ｂ）〕。これを
現像すると、下部の幅がｄで上部の幅がＷの開口部３５
がフォトレジスト膜３７に開口され〔図４（ｃ）〕、リ
フトオフ法によってマッシュルーム型ゲート電極３６が
形成される〔図４（ｄ）〕。
【０００８】また、図５は集束イオンビーム露光法によ
るマッシュルーム型ゲート電極の形成方法を示す。この
方法にあっては、半導体基板３１上に形成したフォトレ
ジスト膜３８に、半導体基板３１の表面まで届く強度の
Ｂｅイオンビームで幅ｄの範囲を描画した後〔図５
（ａ）〕、同じ強度のＳｉイオンビームで幅Ｗ（＞ｄ）
の範囲を描画する〔図５（ｂ）〕。このとき、Ｓｉイオ
ンの質量はＢｅイオンの質量よりも大きいので、Ｓｉイ
オンビームは半導体基板３１の表面まで届かない。これ
を現像すると、フォトレジスト膜３８に下部の幅がｄ、
上部の幅がＷの開口部３５ができる〔図５（ｃ）〕。こ
の後、リフトオフ法によりゲート金属を蒸着させると、
マッシュルーム型ゲート電極３６が形成される〔図５
（ｄ）〕。
るマッシュルーム型ゲート電極の形成方法を示す。この
方法にあっては、半導体基板３１上に形成したフォトレ
ジスト膜３８に、半導体基板３１の表面まで届く強度の
Ｂｅイオンビームで幅ｄの範囲を描画した後〔図５
（ａ）〕、同じ強度のＳｉイオンビームで幅Ｗ（＞ｄ）
の範囲を描画する〔図５（ｂ）〕。このとき、Ｓｉイオ
ンの質量はＢｅイオンの質量よりも大きいので、Ｓｉイ
オンビームは半導体基板３１の表面まで届かない。これ
を現像すると、フォトレジスト膜３８に下部の幅がｄ、
上部の幅がＷの開口部３５ができる〔図５（ｃ）〕。こ
の後、リフトオフ法によりゲート金属を蒸着させると、
マッシュルーム型ゲート電極３６が形成される〔図５
（ｄ）〕。
【０００９】電子ビームや集束イオンビームを用いた露
光法によれば、ビームの波長が紫外線の波長よりも短い
ので、解像度が良好となるが、集束したビームを走査さ
せてゲートパターンを直接描画するためスループットが
悪く、露光装置が高価であるため、コスト高になるとい
う欠点がある。
光法によれば、ビームの波長が紫外線の波長よりも短い
ので、解像度が良好となるが、集束したビームを走査さ
せてゲートパターンを直接描画するためスループットが
悪く、露光装置が高価であるため、コスト高になるとい
う欠点がある。
【００１０】
【発明が解決しようとする課題】本発明は、叙上の従来
例の欠点に鑑みてなされたものであり、その目的とする
ところは、フォトリソグラフィー法によりゲート長が短
く、かつ、ゲート抵抗の小さなゲート電極を形成するた
めの方法を提供することにある。
例の欠点に鑑みてなされたものであり、その目的とする
ところは、フォトリソグラフィー法によりゲート長が短
く、かつ、ゲート抵抗の小さなゲート電極を形成するた
めの方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明のゲート電極の形
成方法は、半導体基板上に形成した第一層目のフォトレ
ジスト膜にフォトリソグラフィ法によってゲートパター
ンを開口する工程と、加熱により当該第一層目のフォト
レジスト膜のゲートパターン両側部をフローさせ、フロ
ーにより当該ゲートパターンのゲート長を狭くする工程
と、前記第一層目のフォトレジスト膜上に、表面付近よ
りも内部の方で若干大きな幅で開口することによって表
面付近に一対のひさし部が形成され、当該ひさし部間の
距離が前記フロー後のゲート長よりも大きな開口幅を有
する第二層目のフォトレジスト膜を形成する工程と、前
記ゲートパターンから露出した半導体基板表面から第一
層目のフォトレジスト膜の上面へ張り出すようにして、
上部幅が下面のゲート長よりも大きくなったゲート電極
を形成する工程とを有することを特徴としている。
成方法は、半導体基板上に形成した第一層目のフォトレ
ジスト膜にフォトリソグラフィ法によってゲートパター
ンを開口する工程と、加熱により当該第一層目のフォト
レジスト膜のゲートパターン両側部をフローさせ、フロ
ーにより当該ゲートパターンのゲート長を狭くする工程
と、前記第一層目のフォトレジスト膜上に、表面付近よ
りも内部の方で若干大きな幅で開口することによって表
面付近に一対のひさし部が形成され、当該ひさし部間の
距離が前記フロー後のゲート長よりも大きな開口幅を有
する第二層目のフォトレジスト膜を形成する工程と、前
記ゲートパターンから露出した半導体基板表面から第一
層目のフォトレジスト膜の上面へ張り出すようにして、
上部幅が下面のゲート長よりも大きくなったゲート電極
を形成する工程とを有することを特徴としている。
【００１２】
【作用】本発明のゲート電極の形成方法にあっては、フ
ォトリソグラフィー法によって第一層目のフォトレジス
ト膜にゲートパターンを開口した後、加熱により第一層
目のフォトレジスト膜の両側部をフローさせるので、フ
ォトリソグラフィー法によるゲートパターンの開口幅よ
りも狭いゲートパターンを得ることができる。この結
果、従来のフォトリソグラフィー法によって達成可能な
微小ゲート長よりも、さらに短いゲート長のゲート電極
を形成することができる。
ォトリソグラフィー法によって第一層目のフォトレジス
ト膜にゲートパターンを開口した後、加熱により第一層
目のフォトレジスト膜の両側部をフローさせるので、フ
ォトリソグラフィー法によるゲートパターンの開口幅よ
りも狭いゲートパターンを得ることができる。この結
果、従来のフォトリソグラフィー法によって達成可能な
微小ゲート長よりも、さらに短いゲート長のゲート電極
を形成することができる。
【００１３】例えば、フォトリソグラフィー法によりフ
ォトレジスト膜に０.５μｍ幅のゲートパターンを開口
した後、フォトレジスト膜をフローさせると、０.５μ
ｍよりも狭いゲートパターン幅を得ることができ、フォ
トリソグラフィー法により、そのゲート長の限界である
と言われている０.５μｍよりも短いゲート長を達成す
ることができる。特に、この方法によれば、クォータミ
クロンのゲート長を有するマッシュルーム型ゲート電極
を再現性良く形成することが可能になった。
ォトレジスト膜に０.５μｍ幅のゲートパターンを開口
した後、フォトレジスト膜をフローさせると、０.５μ
ｍよりも狭いゲートパターン幅を得ることができ、フォ
トリソグラフィー法により、そのゲート長の限界である
と言われている０.５μｍよりも短いゲート長を達成す
ることができる。特に、この方法によれば、クォータミ
クロンのゲート長を有するマッシュルーム型ゲート電極
を再現性良く形成することが可能になった。
【００１４】このようにしてフォトリソグラフィー法に
よって微小ゲート長のゲート電極を形成できるようにな
るので、電子ビーム露光法や集束イオンビーム露光法の
ように高価な露光装置を必要とせず、また、スループッ
トも良好となり、低コストで微小ゲート長のゲート電極
を形成することができる。また、本発明にあっては、第
一層目のフォトレジスト膜上に、表面付近よりも内部の
方で若干大きな幅で開口することによって表面付近に一
対のひさし部が形成され、当該ひさし部間の距離が前記
フロー後のゲート長よりも大きな開口幅を有する第二層
目のフォトレジスト膜を形成しているので、ゲートパタ
ーンから露出した半導体基板表面から第一層目のフォト
レジスト膜の上面へ張り出すようにしてゲート電極を形
成することにより、ひさし部間の距離と同じ幅のマッシ
ュルーム型ゲート電極を形成することができる。 しか
も、第一層目のフォトレジスト膜は、フロー時の加熱
（ポストベーク）によって硬化しているので、第二層目
のフォトレジスト膜をフォトリソグラフィ法で加工する
際に、再フローしたりエッチングされたりすることが無
く、目的とするマッシュルーム型ゲート電極を得ること
ができる。
よって微小ゲート長のゲート電極を形成できるようにな
るので、電子ビーム露光法や集束イオンビーム露光法の
ように高価な露光装置を必要とせず、また、スループッ
トも良好となり、低コストで微小ゲート長のゲート電極
を形成することができる。また、本発明にあっては、第
一層目のフォトレジスト膜上に、表面付近よりも内部の
方で若干大きな幅で開口することによって表面付近に一
対のひさし部が形成され、当該ひさし部間の距離が前記
フロー後のゲート長よりも大きな開口幅を有する第二層
目のフォトレジスト膜を形成しているので、ゲートパタ
ーンから露出した半導体基板表面から第一層目のフォト
レジスト膜の上面へ張り出すようにしてゲート電極を形
成することにより、ひさし部間の距離と同じ幅のマッシ
ュルーム型ゲート電極を形成することができる。 しか
も、第一層目のフォトレジスト膜は、フロー時の加熱
（ポストベーク）によって硬化しているので、第二層目
のフォトレジスト膜をフォトリソグラフィ法で加工する
際に、再フローしたりエッチングされたりすることが無
く、目的とするマッシュルーム型ゲート電極を得ること
ができる。
【００１５】
【実施例】図１（ａ）〜（ｅ）に本発明の一実施例によ
るゲート電極の形成方法を示す。これはＭＥＳＦＥＴに
おけるゲート電極の形成工程であって、図１に示す半導
体基板１は、通常の半導体製造プロセスに従って、Ｇａ
Ａｓ基板の上にソース及びドレイン領域やゲート領域等
（いずれも、図示せず）を形成されたものである。ま
ず、図１（ａ）に示すように、半導体基板１上にポジ型
フォトレジスト液（例えば、ＡＺ１３５０）を塗布して
フォトレジスト膜２を形成し、フォトマスクで覆って紫
外線露光を行なった後に現像し、フォトレジスト膜２に
目的とするゲート長よりも大きな幅Ｄ（例えば、紫外線
露光法の限界である０.５μｍを設計幅とする；Ｄ＝０.
５μｍ）のゲートパターン２ａを開口する。
るゲート電極の形成方法を示す。これはＭＥＳＦＥＴに
おけるゲート電極の形成工程であって、図１に示す半導
体基板１は、通常の半導体製造プロセスに従って、Ｇａ
Ａｓ基板の上にソース及びドレイン領域やゲート領域等
（いずれも、図示せず）を形成されたものである。ま
ず、図１（ａ）に示すように、半導体基板１上にポジ型
フォトレジスト液（例えば、ＡＺ１３５０）を塗布して
フォトレジスト膜２を形成し、フォトマスクで覆って紫
外線露光を行なった後に現像し、フォトレジスト膜２に
目的とするゲート長よりも大きな幅Ｄ（例えば、紫外線
露光法の限界である０.５μｍを設計幅とする；Ｄ＝０.
５μｍ）のゲートパターン２ａを開口する。
【００１６】次に、図１（ｂ）に示すように、通常のポ
ストベーク温度よりも高い温度（例えば、１４０℃程
度）で加熱してポストベークし、フォトレジスト膜２を
フローさせる。フォトレジスト膜２をフローさせると、
フォトレジスト膜が２がゲートパターン２ａへ向かって
流れるため、フロー分だけゲートパターン２ａの開口幅
Ｄが狭くなり、ゲート電極のゲート長を決める開口幅ｄ
（＜Ｄ；例えばｄ＝０.２５μｍ）が得られる。
ストベーク温度よりも高い温度（例えば、１４０℃程
度）で加熱してポストベークし、フォトレジスト膜２を
フローさせる。フォトレジスト膜２をフローさせると、
フォトレジスト膜が２がゲートパターン２ａへ向かって
流れるため、フロー分だけゲートパターン２ａの開口幅
Ｄが狭くなり、ゲート電極のゲート長を決める開口幅ｄ
（＜Ｄ；例えばｄ＝０.２５μｍ）が得られる。
【００１７】次に、再び表面全体にポジ型フォトレジス
ト液を塗布してフォトレジスト膜３を形成する。クロロ
ベンゼン等で処理してフォトレジスト膜３の表面を硬化
させた後、フォトマスクを介して紫外線露光を行い、現
像して電極パターン３ａを開口し、電極パターン３ａか
らフォトレジスト膜２のゲートパターン２ａ及びその周
辺を露出させる〔図１（ｃ）〕。このとき、フォトレジ
スト膜３は、現像前に表面を硬化させてあるので、フォ
トレジスト膜３の表面付近は内部に比べて現像液に溶け
にくくなっている。従って、現像すると、電極パターン
３ａはフォトレジスト膜３の表面付近よりも内部の方で
若干大きく開口し、表面付近にひさし部３ｂができる。
このひさし部３ｂ間の距離Ｗは、ゲート電極の幅を決め
るものであって、フォトレジスト膜２の開口幅ｄよりも
大きくなっている。なお、下層のフォトレジスト膜２は
フロー時に高温処理されているので、現像液に溶けな
い。
ト液を塗布してフォトレジスト膜３を形成する。クロロ
ベンゼン等で処理してフォトレジスト膜３の表面を硬化
させた後、フォトマスクを介して紫外線露光を行い、現
像して電極パターン３ａを開口し、電極パターン３ａか
らフォトレジスト膜２のゲートパターン２ａ及びその周
辺を露出させる〔図１（ｃ）〕。このとき、フォトレジ
スト膜３は、現像前に表面を硬化させてあるので、フォ
トレジスト膜３の表面付近は内部に比べて現像液に溶け
にくくなっている。従って、現像すると、電極パターン
３ａはフォトレジスト膜３の表面付近よりも内部の方で
若干大きく開口し、表面付近にひさし部３ｂができる。
このひさし部３ｂ間の距離Ｗは、ゲート電極の幅を決め
るものであって、フォトレジスト膜２の開口幅ｄよりも
大きくなっている。なお、下層のフォトレジスト膜２は
フロー時に高温処理されているので、現像液に溶けな
い。
【００１８】この後、図１（ｄ）に示すように、真空蒸
着法等によりフォトレジスト膜３の上からゲート金属
（例えばＴｉ／Ｐｔ／Ａｕ、あるいはＴｉ／Ａｌ）４を
蒸着させる。この時、ゲートパターン２ａ及び電極パタ
ーン３ａ内には、下部の幅がゲートパターン２ａの開口
幅ｄに等しく、上部の幅が電極パターン３ａの電極幅Ｗ
に等しいマッシュルーム型ゲート電極５が形成される。
最後に、剥離液でフォトレジスト膜２，３を剥離・除去
すると、リフトオフ法によって基板１の上にマッシュル
ーム型ゲート電極５が形成される〔図１（ｅ）〕。
着法等によりフォトレジスト膜３の上からゲート金属
（例えばＴｉ／Ｐｔ／Ａｕ、あるいはＴｉ／Ａｌ）４を
蒸着させる。この時、ゲートパターン２ａ及び電極パタ
ーン３ａ内には、下部の幅がゲートパターン２ａの開口
幅ｄに等しく、上部の幅が電極パターン３ａの電極幅Ｗ
に等しいマッシュルーム型ゲート電極５が形成される。
最後に、剥離液でフォトレジスト膜２，３を剥離・除去
すると、リフトオフ法によって基板１の上にマッシュル
ーム型ゲート電極５が形成される〔図１（ｅ）〕。
【００１９】本発明の方法にあっては、まず、フォトリ
ソグラフィー法でも再現性良く作製できる開口幅Ｄ（例
えばＤ＝０.５μｍ）のゲートパターン２ａを形成し、
次に加熱によりゲートパターン１ａ近傍のフォトレジス
ト膜２をフローさせてゲート長を小さくするものである
から、予め、加熱温度とフォトレジスト膜２のフロー長
を調べておけば、所望の開口幅ｄ（例えばｄ＝０.２５
μｍ）のゲートパターン２ａを再現性良く形成すること
ができ、ひいては開口幅Ｄと等しいゲート長のマッシュ
ルーム型ゲート電極５を形成することができる。従っ
て、装置が安価で、スループットの良いフォトリソグラ
フィー法を利用してゲート長ｄが０.５μｍ以下のマッ
シュルーム型ゲート電極５を再現性良く形成することが
できる。
ソグラフィー法でも再現性良く作製できる開口幅Ｄ（例
えばＤ＝０.５μｍ）のゲートパターン２ａを形成し、
次に加熱によりゲートパターン１ａ近傍のフォトレジス
ト膜２をフローさせてゲート長を小さくするものである
から、予め、加熱温度とフォトレジスト膜２のフロー長
を調べておけば、所望の開口幅ｄ（例えばｄ＝０.２５
μｍ）のゲートパターン２ａを再現性良く形成すること
ができ、ひいては開口幅Ｄと等しいゲート長のマッシュ
ルーム型ゲート電極５を形成することができる。従っ
て、装置が安価で、スループットの良いフォトリソグラ
フィー法を利用してゲート長ｄが０.５μｍ以下のマッ
シュルーム型ゲート電極５を再現性良く形成することが
できる。
【００２０】図２（ａ）〜（ｆ）は本発明の別な実施例
によるゲート電極の形成方法を示す。まず、図２（ａ）
に示すように、半導体基板１上にポジ型フォトレジスト
液（例えばＡＺ１３５０）を塗布してフォトレジスト膜
２を形成し、紫外線露光法によって開口幅Ｄのゲートパ
ターン２ａをフォトレジスト膜２に開口する。
によるゲート電極の形成方法を示す。まず、図２（ａ）
に示すように、半導体基板１上にポジ型フォトレジスト
液（例えばＡＺ１３５０）を塗布してフォトレジスト膜
２を形成し、紫外線露光法によって開口幅Ｄのゲートパ
ターン２ａをフォトレジスト膜２に開口する。
【００２１】次に、図２（ｂ）に示すように、フォトレ
ジスト膜２を通常のポストベーク温度よりも高い温度
（例えば、１４０℃程度）で加熱し、フォトレジスト膜
２をフローさせてゲートパターン２ａを開口幅ｄに狭く
する。
ジスト膜２を通常のポストベーク温度よりも高い温度
（例えば、１４０℃程度）で加熱し、フォトレジスト膜
２をフローさせてゲートパターン２ａを開口幅ｄに狭く
する。
【００２２】この後、図２（ｃ）に示すように、表面全
体を覆うようにしてフォトレジスト膜２の上にゲート金
属６（例えば、Ｔｉ／Ｐｔ／ＡｕあるいはＴｉ／Ａｌ）
を蒸着する。
体を覆うようにしてフォトレジスト膜２の上にゲート金
属６（例えば、Ｔｉ／Ｐｔ／ＡｕあるいはＴｉ／Ａｌ）
を蒸着する。
【００２３】ついで、図２（ｄ）に示すように、ゲート
金属６の上にフォトレジスト膜７を形成し、フォトリソ
グラフィー法によりフォトレジスト膜７を幅Ｗ（＞ｄ）
となるようにパターニングする。この後、例えばＣＣｌ
2Ｆ2ガスを用いた反応性イオンエッチングによりフォト
レジスト膜７で覆われていない部分のゲート金属６をエ
ッチング除去して所望形状のマッシュルーム型ゲート電
極８が形成する〔図２（ｅ）〕。
金属６の上にフォトレジスト膜７を形成し、フォトリソ
グラフィー法によりフォトレジスト膜７を幅Ｗ（＞ｄ）
となるようにパターニングする。この後、例えばＣＣｌ
2Ｆ2ガスを用いた反応性イオンエッチングによりフォト
レジスト膜７で覆われていない部分のゲート金属６をエ
ッチング除去して所望形状のマッシュルーム型ゲート電
極８が形成する〔図２（ｅ）〕。
【００２４】最後に、剥離液でフォトレジスト膜２，７
を剥離・除去し、下部の幅がゲートパターン２ａのゲー
ト長ｄに略等しく、上部の幅がフォトレジスト膜７の幅
Ｗに等しいマッシュルーム型ゲート電極８を基板１の上
に形成する。
を剥離・除去し、下部の幅がゲートパターン２ａのゲー
ト長ｄに略等しく、上部の幅がフォトレジスト膜７の幅
Ｗに等しいマッシュルーム型ゲート電極８を基板１の上
に形成する。
【００２５】
【発明の効果】本発明によれば、フォトリソグラフィー
法により、従来のフォトリソグラフィー法によって達成
可能な微小ゲート長よりも、さらに短いゲート長のゲー
ト電極を形成することができるようになるので、従来の
フォトリソグラフィー法によっては達成することのでき
なかったクォータミクロンのゲート長を有するマッシュ
ルーム型ゲート電極を再現性良く形成することが可能に
なる。
法により、従来のフォトリソグラフィー法によって達成
可能な微小ゲート長よりも、さらに短いゲート長のゲー
ト電極を形成することができるようになるので、従来の
フォトリソグラフィー法によっては達成することのでき
なかったクォータミクロンのゲート長を有するマッシュ
ルーム型ゲート電極を再現性良く形成することが可能に
なる。
【００２６】また、電子ビーム露光法や集束イオンビー
ム露光法のように高価な露光装置が必要なく、スループ
ットも良好となり、低コストで微小ゲート長のマッシュ
ルーム型ゲート電極を形成することができる。
ム露光法のように高価な露光装置が必要なく、スループ
ットも良好となり、低コストで微小ゲート長のマッシュ
ルーム型ゲート電極を形成することができる。
【００２７】したがって、本発明によれば、ゲート長が
極めて短く、しかもゲート抵抗の小さなマッシュルーム
型ゲート電極を低コストで製作することができ、半導体
装置の高性能化を図ることができる。
極めて短く、しかもゲート抵抗の小さなマッシュルーム
型ゲート電極を低コストで製作することができ、半導体
装置の高性能化を図ることができる。
【図１】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は本発明の一
実施例によるゲート電極の形成方法を示す断面図であ
る。
実施例によるゲート電極の形成方法を示す断面図であ
る。
【図２】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）は本発
明の別な実施例によるゲート電極の形成方法を示す断面
図である。
明の別な実施例によるゲート電極の形成方法を示す断面
図である。
【図３】（ａ）（ｂ）（ｃ）は従来例によるゲート電極
の形成方法を示す断面図である。
の形成方法を示す断面図である。
【図４】（ａ）（ｂ）（ｃ）（ｄ）は従来例による別な
ゲート電極の形成方法を示す断面図である。
ゲート電極の形成方法を示す断面図である。
【図５】（ａ）（ｂ）（ｃ）（ｄ）は従来例によるさら
に別なゲート電極の形成方法を示す断面図である。
に別なゲート電極の形成方法を示す断面図である。
１ 半導体基板 ２ フォトレジスト膜 ２ａ ゲートパターン ５，８ マッシュルーム型ゲート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/80 - 29/812 H01L 21/28 - 21/288 H01L 29/40 - 29/43 H01L 29/47 H01L 21/027 G03F 7/26
Claims (1)
- 【請求項１】 半導体基板上に形成した第一層目のフォ
トレジスト膜にフォトリソグラフィ法によってゲートパ
ターンを開口する工程と、 加熱により当該第一層目のフォトレジスト膜のゲートパ
ターン両側部をフローさせ、フローにより当該ゲートパ
ターンのゲート長を狭くする工程と、前記第一層目のフォトレジスト膜上に、表面付近よりも
内部の方で若干大きな幅で開口することによって表面付
近に一対のひさし部が形成され、当該ひさし部間の距離
が前記フロー後のゲート長よりも大きな開口幅を有する
第二層目のフォトレジスト膜を形成する工程と、 前記ゲートパターンから露出した半導体基板表面から第
一層目のフォトレジスト膜の上面へ張り出すようにし
て、上部幅が下面のゲート長よりも大きくなったゲート
電極を形成する工程とを有することを特徴とするゲート
電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04278155A JP3082469B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04278155A JP3082469B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104285A JPH06104285A (ja) | 1994-04-15 |
| JP3082469B2 true JP3082469B2 (ja) | 2000-08-28 |
Family
ID=17593359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04278155A Expired - Lifetime JP3082469B2 (ja) | 1992-09-22 | 1992-09-22 | ゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082469B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7275976B2 (en) | 2003-03-28 | 2007-10-02 | Konami Digital Entertainment Co., Ltd. | Game toy device using remote-controlled traveling toy, remote-controlled traveling toy, and game board |
| US8066543B2 (en) | 2008-04-08 | 2011-11-29 | Tomy Company, Ltd. | Toy top playing apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077524B2 (ja) * | 1994-09-12 | 2000-08-14 | 株式会社村田製作所 | 半導体装置の製造方法 |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
-
1992
- 1992-09-22 JP JP04278155A patent/JP3082469B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7275976B2 (en) | 2003-03-28 | 2007-10-02 | Konami Digital Entertainment Co., Ltd. | Game toy device using remote-controlled traveling toy, remote-controlled traveling toy, and game board |
| US8066543B2 (en) | 2008-04-08 | 2011-11-29 | Tomy Company, Ltd. | Toy top playing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104285A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670090A (en) | Method for producing a field effect transistor | |
| US5804474A (en) | Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR0166864B1 (ko) | 티-게이트 제조방법 | |
| US5712175A (en) | Method of making semiconductor device having a schottky gate electrode | |
| US5001039A (en) | Method of manufacturing semiconductor device comprising step of patterning resist and light irradiation apparatus used by the manufacturing method | |
| JP3082469B2 (ja) | ゲート電極の形成方法 | |
| US5366849A (en) | Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film | |
| JPH06267843A (ja) | パターン形成方法 | |
| JP2001189283A (ja) | 半導体装置の製造方法 | |
| GB2211349A (en) | Method of producing a gate electrode | |
| KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
| FR2607323A1 (fr) | Procede de formation d'un motif consistant en une pellicule metallique a deux couches | |
| JP2664736B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3004821B2 (ja) | 電極の形成方法 | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JP3146685B2 (ja) | ゲート電極の形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JP2867169B2 (ja) | 半導体装置の製造方法 | |
| JPH0684954A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 13 |