JPH04266027A - 傾斜エッチング方法 - Google Patents

傾斜エッチング方法

Info

Publication number
JPH04266027A
JPH04266027A JP3320081A JP32008191A JPH04266027A JP H04266027 A JPH04266027 A JP H04266027A JP 3320081 A JP3320081 A JP 3320081A JP 32008191 A JP32008191 A JP 32008191A JP H04266027 A JPH04266027 A JP H04266027A
Authority
JP
Japan
Prior art keywords
photoresist
etching
film
baking
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3320081A
Other languages
English (en)
Inventor
Kang H Sung
成　　　康　鉉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900017368A external-priority patent/KR940006686B1/ko
Priority claimed from KR1019900019768A external-priority patent/KR940004612B1/ko
Priority claimed from KR1019910004456A external-priority patent/KR940005450B1/ko
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of JPH04266027A publication Critical patent/JPH04266027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、硬質（ｈａｒｄ　ｍｅ
ｔｅｒｉａｌ　）エッチング（ｅｔｃｈ）工程に関し、
特に、両方の断面部分を傾斜エッチングする傾斜エッチ
ング工程に関する。
【０００２】
【従来の技術】硬質の傾斜エッチング工程は、諸分野で
多様に利用されており、近年にはステップカバレージ（
ｓｔｅｐ　ｃｏｖｅｒａｇｅ　）を向上させるために半
導体装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｄｅｖｉｃｅ
）に多く適用されている。
【０００３】通常、半導体素子の製造工程の中、硬質層
の所望するパターンを形成するためには、フォト工程及
びエッチング工程を実行しなければならない。
【０００４】エッチング工程は大別して乾式エッチング
（Ｄｒｙ　ｅｔｃｈ）法と湿式エッチング（Ｗｅｔ　ｅ
ｔｃｈ）法との２種類で区分され状況によっては適宜選
択して使用する。
【０００５】しかしながら、最近は化学溶液を使用する
湿式エッチング法よりも工程に都合の良いＲＩＥ（Ｒｅ
ａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈ　）法のような乾式エ
ッチング法が広く使用されている。
【０００６】ＲＩＥ法を利用した硬質のパターン形成工
程を図１乃至図４を参照して説明すれば次の通りである
。
【０００７】まず、図１に示すように、基板１上にパタ
ーン形成用膜２を蒸着しパターン形成用膜２上にフォト
レジスト３をコーティングした後、所定のパターンが印
刷されたフォトマスク４を前記フォトレジスト３上に接
触整列（ｃｏｎｔａｃｔ　ａｌｉｇｎ　）した状態で紫
外線（ｕｌｔｒａ　ｖｉｏｌｅｔ）でフォトレジスト３
を露光させる。
【０００８】従って、図２に示すように、フォトレジス
ト３の不必要な部分は除去され、所望のパターンに相応
するフォトレジストパターン膜３ａのみが残る。
【０００９】次に、図３に示すように、異方性乾式エッ
チング法であるＲＩＥ法を使用してエッチングしようと
するパターン形成用膜２をエッチングした後、フォトレ
ジストパターン膜３ａを除去すれば図４に示すように、
偶角が９０゜のパターン膜２ａが形成される。
【００１０】
【発明が解決しようとする課題】しかし、ＲＩＥ法を利
用した従来のパターン膜形成は、説明図である図５に示
すように、プロセス集積化（Ｐｒｏｃｅｓｓ　Ｉｎｔｅ
ｇｒａｔｉｏｎ　）の時ＲＩＥ法としてエッチングされ
形成されたパターン膜２ａの約９０゜の両側のエッジ部
分で上部に形成される１次上部蒸着膜５のステップカバ
レージ（図５“Ｋ”部分）が劣化してしまう。
【００１１】これによってＲＩＥ法として形成されるパ
ターン膜２ａと１次上部蒸着膜５上に形成される２次上
部蒸着膜６とがショート故障（ｓｈｏｒｔ　ｆａｉｌｕ
ｒｅ　）を発生するので、素子の生産収率を減少させる
欠点があった。
【００１２】また、従来の湿式エッチング法を用いた硬
質のパターン形成工程を図６乃至図９を参照して説明す
れば次の通りである。
【００１３】まず、図６に示すように、基板７上にエッ
チングしようとするパターン形成用膜８を蒸着しその上
にフォトレジスト９を塗布させた後、所定のパターンが
印刷されたフォトマスク１０を用いて紫外線に露光させ
て前記フォトレジスト９を現像（ｄｅｖｅｌｏｐｐｉｎ
ｇ　）させる。
【００１４】従って、図７に示すようなフォトレジスト
９ａが形成される。次いで、図８に示すように湿式工程
を実行する。このとき、パターン形成用膜８は等方性エ
ッチングが行われる。なぜなら湿式エッチング法は、フ
ォトレジスト９とパターン形成用膜８との界面において
表面に平行な方向への蝕刻速度ＶＳ　と材料の表面に垂
直方向への蝕刻速度ＶＤ　がほぼ等しくためてある。
【００１５】従って、パターン膜８ａは両方面が約４５
゜の角を有するまま形成される。ついでフォトレジスト
パターン膜９ａを除去すれば図９のように、基板７上に
所望するパターン膜８ａが形成される。
【００１６】しかし、従来の湿式蝕刻方法を用いたパタ
ーン膜の形成は説明図である図１０に示すように、湿式
エッチング法でエッチングされ形成されるパターン膜８
ａの約４５゜の角の両方面からその上に形成される１次
上部蒸着膜１１の上のステップカバレージが不良となっ
てしまう。従って、前記パターン膜８ａと１次上部蒸着
膜１１上に形成される２次上部蒸着膜１２とが図１０の
“Ｌ”領域でショート故障（ｓｈｏｒｔ　ｆａｉｌｕｒ
ｅ　）を起こす。
【００１７】特に、パターン膜８ａと２次上部蒸着膜１
２とがメタル電極であり、かつ１次上部蒸着膜１１が絶
縁膜である場合、“Ｌ”領域で降伏現象（ｂｒｅａｋ　
ｄｏｗｎ）が発生し２次上部蒸着膜１２と１次上部蒸着
１１とがショートするので素子製造のとき、収率減少の
原因になった。
【００１８】図１１は従来の密着型イメージセンサの構
造を示す断面図で、符号１３はガラス基板、１４は下方
電極、１４ａはゲート電極、１５，１５ａ及び１５ｂは
絶縁膜としてのＳｉｘＮｙ膜、１６，１６ａは非晶質シ
リコン（ａｍｏｒｐｈｏｕｓ　ｓｉｌｉｃｏｎ　）、１
７は上方電極、１７ａ及び１７ｂはソース／ドレーン電
極、１８は絶縁膜としてのＩＴＯ層（Ｉｎｄｕｍ　Ｔｈ
ｉｎＯｘｉｄｅ　ｌａｙｅｒ）１９は影像に相応する光
を受光するための受光領域としてのフォトダイオード領
域、２０は信号電送領域としての薄膜トランジスタ（Ｔ
ｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））
領域を各々示したものである。
【００１９】ここで、フォトダイオード領域１９の非晶
質シリコン１６は、厚さ８０００オングストローム〜１
μｍであり、ＩＴＯ層１８は２０００オングストローム
、下方電極１４は約２０００オングストロームとしてフ
ォトダイオード領域１９の総厚さは１．２〜１．４μｍ
になり、この厚さは比較的厚い。
【００２０】従って乾式エッチング設備を用いてＲＩＥ
工程を実行する場合、図１１のうちフォトダイオード領
域１９の両方面、特に非晶質シリコン１５の両方面は約
９０゜の急激な垂直面として形成される。
【００２１】こうして非晶質シリコン１６の両方面が急
激な垂直面として形成されると、その領域ｍ，ｎの上側
に形成されるＩＴＯ層１８および上方電極１７が他の部
位より非常に薄く形成される。
【００２２】従って、ステップカバレージが不良になっ
て製造の時不良率が増加しノイズに弱くなり、小さい衝
撃でも簡単に破損する等密着型イメージセンサの全体性
能が低下する不都合があった。
【００２３】図１１において、符号２０は信号電送領域
としてのＴｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒを
示したものであり、ガラス基板１３上にゲート電極１４
ａが形成されゲート電極１４ａ上方に、チャネル層とし
て低濃度の非晶質シリコン１６ａと高濃度の非晶質シリ
コン１６ｂとが形成され、チャネル層上にソース／ドレ
イン電極１７ａ，１７ｂが形成されたものである。
【００２４】しかし、上述したフォトダイオード領域１
９の場合と同じにチャネル層としての低濃度の非晶質シ
リコン１６ａと高濃度の非晶質シリコン１６ｂとは乾式
エッチング法によって異方性（ａｎｉｓｏｔｒｏｐｉｃ
　）エッチングされ画定されるので、両方エッチ部分の
断面が約９０゜の角を有する階段形状として形成される
。
【００２５】従って、連続形成されるソース／ドレイン
電極１７ａ，１７ｂも、また階段形状で形成されソース
／ドレイン電極１７ａ，１７ｂ上に形成される絶縁膜１
５ａはソース／ドレイン電極１７ａ，１７ｂの両方面の
エッジ部分で、他の部位より薄く形成される。すなわち
、ステップカバレージ状態が不良となる。これによって
発生する問題点は前記フォトダイオード領域１９の場合
と同じである。
【００２６】また、図１１のように薄膜トランジスタ２
０の中、ゲート電極１４ａを乾式エッチング法によって
異方性エッチングして画定すると、両側のエッジ部分が
前記のソース／ドレイン電極１７ａ，１７ｂ及びフォト
ダイオード領域１９の場合と同じに近接して形成される
膜のステップカバレージが不良となりショート故障（ｓ
ｈｏｒｔ　ｆａｉｌｕｒｅ　）および降伏（ｙｉｅｌｄ
　）現象等の問題点が発生する。
【００２７】上記の問題点を解消するために硬質の膜を
傾斜エッチングするための多様な技術が提案されている
。
【００２８】以下、一例として半導体装置の製造工程中
、コンタクトエッチング工程を図１２乃至図１４を参照
して説明すれば次の通りである。
【００２９】まず、図１２のように、基板２１上に酸化
膜２２を形成し、フォトレジスト２３を用いて除去され
るべき前記酸化膜２２の不必要な部位を画定する。
【００３０】そして図１３のように前記フォトレジスト
２３をマスク（ｍａｓｋ）として酸化膜２２の画定した
不必要な部位を、化学溶液を用いて湿式エッチングした
後、図１４のように再び感光体２３をマスクとして前記
酸化膜２２の画定された部位を乾式エッチングする。
【００３１】従って形成されたコンタクトの両側部分に
相応する酸化膜２２は所定の角度の傾斜になる。
【００３２】この場合、湿式エッチングおよび乾式エッ
チングのときのフォトレジスト２３と酸化膜２２とのエ
ッチング選択比（ｅｔｃｈ　ｓｅｌｅｃｔｉｖｉｔｙ　
ｒａｔｅ　）を調節してコンタクトの両側部分の面の傾
斜角度を調節できるようになる。
【００３３】しかしながら、このように酸化膜２２にフ
ォトレジスト２３のエッチング選択比を調節してエッチ
ングしてもエッチング前のフォトレジスト２３の側方傾
斜が垂直であるので側方全体を所望の角で緩慢に傾斜形
成することができなかった。また、エッチング選択比を
調節して湿式エッチングのみで傾斜エッチングングを実
行できるが、この場合には工程が煩雑で高価な化学エッ
チングの溶液が要求され、化学溶液の使用によってエッ
チングされる物質の界面にガラス膜が生成される確率が
高いだけでなく危険度も高いという問題点がある。
【００３４】最近、乾式エッチング法が多く使用されて
いる。
【００３５】本発明は硬質膜の上方に形成される他の硬
質の膜のステップカバレージが改善され得るように硬質
の膜の両方面を傾斜エッチングすることがきる傾斜エッ
チング工程を提供するにその目的がある。
【００３６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は所定の硬質膜上にフォトレジストをコー
ティングするステップと、前記フォトレジスト上にフォ
トリソグラフィ工程を実行して前記硬質膜を画定するス
テップと、所定の条件下で前記フォトレジストを流動化
させるステップと、前記フォトレジストと硬質膜とを同
時に乾式エッチングするステップとを順次含む。
【００３７】
【実施例】本発明の第一実施例乃至第四実施例を図１５
乃至図３３を参照して説明する。
【００３８】第一実施例 図１５乃至図１９は図１１に示す薄膜トランジスタ２０
のゲート電極１４ａの形成工程を示したものである。
【００３９】まず、図１５のように、ガラス基板２５上
にクローム膜２５を蒸着しゲート電極のパターン形成の
ためにフォトレジスト２６をコーティングした後、フォ
トレジスト２６の溶剤（ｓｏｌｖｅｎｔ　）成分を揮発
させるために約９０℃下で約２０分間プレベーキング（
Ｐｒｅ−ｂａｋｉｎｇ）した後、フォトレジスト２６を
選択的に露光してクローム膜２５を画定する。
【００４０】図１６に示されるように変形するために、
フォトレジスト２６は３０〜５０分間約１３０℃〜１５
０℃の温度でポストベーキング（ｐｏｓｔ−ｂａｋｉｎ
ｇ　）する。 このポストベーキングによってフォトレジスト２６は所
望に変形されるべく流動化（ｆｌｏｗｓ）する。
【００４１】次いで、図１７のように、クローム膜２５
とフォトレジスト２６とを同時に乾式エッチングし、次
いで図１８のように、残余のフォトレジスト２６を除去
する。
【００４２】このとき、エッチングガスに酸素（Ｏ２　
）を添加してエッチング工程が実行されフォトレジスト
の厚さが薄い部分と元の厚さを有する部分においてのエ
ッチング程度が各々違うものになって発生する。
【００４３】すなわち、フォトレジスト２６がない部分
が最初にエッチングを開始しフォトレジスト２６の薄い
部分は時間経過によって徐々にエッチングされゲート電
極はフォトレジスト２６がない部分から傾斜でエッチン
グされ図１９のような薄膜トランジスタが作られる。
【００４４】ここで、前記プレベーキングとポストベー
キングとはベーキングの程度によって各々ソフトベーキ
ング（ｓｏｆｔ　ｂａｋｉｎｇ　）またはハードベーキ
ング（ｈａｒｄ　ｂａｋｉｎｇ　）ということができる
。
【００４５】この過程において印加される条件は、圧力
室（ｐｒｅｓｓｕｒｅｃｈａｍｂｅｒ）で圧力１００ｍ
Ｔｏｒｒ、エッチングガスＣＣｌ４の流れ比（ｆｌｏｗ
　ｒａｔｅ　）３０〜５０ＳＣＣＭ、Ｏ２　の流れ比５
〜１０ＳＣＣＭ、高周波信号のパワー密度（ｐｏｗｅｒ
　ｄｅｍｓｉｔｙ　）は０．３〜１０ｗａｔｔ／ｃｍ２
　である。
【００４６】前述したフォトレジスト２６のポストベー
キング工程に対して詳細に説明する。
【００４７】ポストベーキングはフォトリソグラフィ工
程の最後工程である現像（ｄｅｖｅｌｏｐｍｅｎｔ　）
工程を完了した後に、フォトレジスト２６を高い温度に
加熱するための工程であり、乾式エッチング前に実行さ
れる。
【００４８】この工程の主目的は、プレベーキング工程
と同一であり残余溶剤（ｒｅｓｌｄｕａｌ　ｓｏｌｖｅ
ｎｔ）の除去と、クローム膜２５へのフォトレジスト２
６の取付力を改善、フォトレジスト２６の乾式エッチン
グ時のフォトレジスト２６エッチング抵抗の増加を図る
にある。
【００４９】しかも、ポストベーキング工程は、フォト
レジスト２６をブローイングさせるため、乾式エッチン
グ前にフォトレジスト２６における薄い点（ｔｈｉｎ　
ｓｐｏｔ）またはピン孔（ｐｉｎ　ｈｏｌｅｓ）の発生
率を減少させる。
【００５０】このとき、フォトレジスト２６の流れはガ
ラス遷移温度（ｇｌａｓｓ　ｔｒａｓｉｔｉｏｎ　ｔｅ
ｍｐｅｒａｔｕｒｅ　）として知られたフォトレジスト
の柔化ポイント（ｓｏｆｔｅｎｉｎｇ　ｐｏｉｎｔ　）
に相応する温度までポストベーキング温度が近接する時
開始（ｏｎ　ｓｅｔ）される。プレベーキングまたはソ
フトベーキング後、フォトレジスト２６に残存した残余
溶剤は全体の約３〜４％以下程度であるが、ポストベー
キング（またはハードベーキング後）にはこの値がずっ
と減少される。
【００５１】このような付加的なフォトレジスト溶剤の
除去工程は、パターン化されたウェーハがフォトレジス
ト２６の膜に存在する溶剤がフォトレジスト２６に溶剤
‐バースト（ｓｏｌｖｅｎｔ−ｂｕｒｓｔ　）効果を発
生させる真空雰囲気（ｖａｃｃｕｍ　ｅｎｖｉｒｏｎｍ
ｅｎｔ）とイオン注入器（ｉｏｎ　ｉｍｐｌａｎｔｅｒ
　）および乾式エッチング器（Ｄｒｙ　ｅｔｃｈｅｒ）
で処理する時重要である。
【００５２】フォトレジスト２６とクローム膜２５との
取付力（ａｄｈｅｓｉｏｎ）は、ポスト‐ベーキング工
程により向上されるが、ポストベーキングのための温度
が高すぎる場合（ｅｘｃｅｓｓｉｖｅ　）には反対現象
が示すので注意しなければならない。
【００５３】例えば、第１実施例とは関係しないもので
あるが、もし、フォトレジスト２６がクローム膜２５が
なくて酸化膜である場合には、強い取付力を有するため
にはポストベーキング温度として約１７０〜１８０℃が
適切であるとすることを実験で証明した。
【００５４】しかし、１７０〜１８０℃以上になると、
フォトレジストと酸化膜との結合（ｂｏｎｄ）が破壊さ
れて取付力は急激に減少されることを実験で証明した。
【００５５】もし、フォトレジストの取付力がクリチカ
ル（ｃｒｉｔｉｃａｌ）な要求条件であると、使用され
る特定のフォトレジストに適合するように、ポストベー
キング温度を決めなければならない。
【００５６】また、フォトレジスト２６の取付力はフォ
ト工程中の露光（ｅｘｐｏｓｕｒｅ）以後現象及びポス
トベーキング以前に強くなることが実験証明された。
【００５７】また、イオンが高濃度として注入された酸
化膜とポリシリコン基板（ｓｕｂｓｔｒａｔｅ　）のよ
うな物質とフォトレジストとの取付力を向上させるため
には、約９０℃の温度で約５〜１０分間２次プリベーキ
ング（またはソフトベーキング）を実施することが有用
であるとすることが実験証明された。
【００５８】ポストベーキング工程は、フォトレジスト
フィルム２６のエッチング抵抗を向上させる。エッチン
グ抵抗を増加させるために次の技術が提示された。
【００５９】１．　　フォトレジストの表面に低いエネ
ルギビーム（ｌｏｗ　ｅｎｅｒｇｙ　ｂｅａｍ　）で高
いドーズ（ｈｉｇｈ　ｄｅｓｅ　）のイオン、例えば砒
素（Ａｓ）を注入する。
【００６０】２．　　プラズマ効果（ｐｌａｓｍａ　ｈ
ａｒｄｉｎｇ）を実施する。
【００６１】３．　　紫外線（ｕｌｔｒａ　ｖｉｏｌｅ
ｔ）効果を実施する。
【００６２】このようにフォトレジスト２６をポストベ
ーキングさせると、前述のようにフォトレジスト２６の
エッジプロファール（ｅｄｇｅ　ｐｒｏｆｉｌｅ）が変
形される。
【００６３】しかし、この時、設定値より高い温度でポ
ストベーキングするとクローム膜２５のウォールプロフ
ィール（ｗａｌｌ　ｐｒｏｆｉｌｅ）すなわち、形態お
よび大きさが変化されないこととなる。上述のポストベ
ーキング工程により両側断面がテーパされた（ｔａｐｅ
ｒｅｄ　）フォトレジスト２６のプロフィールが得られ
、異方性の乾式エッチング工程が実行されるパターン化
された形のクローム膜２５上に蒸着される他の膜は均一
の厚さとしてクローム膜２５を覆う。
【００６４】以上のように、ポストベーキング工程のサ
イクルを最適化させると、フォトレジスト２６の取付力
を最大化でき、クローム膜２５の所望するウォールプロ
フィールが得られ、乾式エッチング後のフォトレジスト
２６を容易に除去できる。
【００６５】ポストベーキング温度を設定値より高くす
ると、乾式エッチング後の残存のフォトレジスト２６の
除去が難しい。
【００６６】第二実施例 図２０乃至図２４は図１１に示した密着型イメージセン
サの中フォトダイオード領域１９の形成を示したもので
ある。
【００６７】まず、図２０のように、ガラス基板２７上
に非晶質シリコン２９及びＩＴＯ層３０を順次所定の厚
さで形成し前記ＩＴＯ層３０上方のフォトレジスト３１
の不必要な部分を除去する。
【００６８】図２０に示すように、ＩＴＯ層３０をパタ
ーン形成（ｐａｔｔｅｒｎｉｎｇ）した後前記フォトレ
ジスト３１を１２０〜２５０℃の温度で約２０〜４０分
間ベーキングして図２２に示すように、フォトレジスト
３１を前記ＩＴＯ層３０の両側に傾斜流下するようにし
た後、図２３に示すように、反応性イオンエッチング（
ＲＩＥ：Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）
を実施し非晶質シリコン２９の両側が傾斜するようにす
る。
【００６９】このちき、傾斜エッチング（ｓｌｏｐｅ　
ｅｔｃｈｉｎｇ　）がない場合には、ＣＣｌ２　Ｆ２　
，ＣＦ４　，ＣＦ４　Ｂｒ等の純粋非晶質シリコン用エ
ッチングガスを使用するのであるが、傾斜エッチングの
場合にはガス配合を適当に調整するようにしなければな
らない。
【００７０】すなわち、上述のような純粋非晶質シリコ
ンエッチングガスに酸素（Ｏ２　）を約０〜２０％くら
い添加してフォトレジスト３１と共に反応性イオンエッ
チングを実施して非晶質シリコン２９の傾斜角を調節で
きるものであり、ガス量もエッチングしようとする非晶
質シリコン２９の厚さによって変化する。通常、酸素（
Ｏ２　）が０〜２０％くらいの場合、上述した傾斜角は
約１０〜４０度を保持する。
【００７１】上述したＲＩＥエッチングのとき、ＤＣバ
イアス（ｂｉａｓ）は、純粋非晶質シリコン用エッチン
グガスの種類により相違するようになる。
【００７２】例えば、ＤＣバイアスはエッチングガスが
ＣＦ４　である場合、−１００Ｖ〜−２００Ｖが望まし
い。ＣＣｌ２　Ｆ２　及びＣＦ４　Ｂｒである場合には
−２５Ｖ〜−６０Ｖが望ましい。
【００７３】一方、図２４に示したように、フォトレジ
スト３１を除去しその上に絶縁膜３２及び上方電極３３
を順次形成したのち、パターン形成して密着型イメージ
センサのフォトダイオード領域１９を完成する。
【００７４】非晶質シリコン２９の両方断面を傾斜形成
して絶縁膜３２及び上方電極３３が損傷する現象を防止
してステップカバレージを向上させノイズ不良率を減少
して密着型イメージセンサの全体的な性能を向上する効
果が得られる。
【００７５】第三実施例 図２５を参照して図１１中、薄膜トランジスタ２０のソ
ース／ドレイン電極形成工程を詳述する。
【００７６】まず、図２５のように、ガラス基板３４上
にチャネル層を形成するための非晶質シリコン３５と高
濃度の非晶質シリコン３６とを順次形成しその上にフォ
トレジスト３７をコーティングした後、フォトリソグラ
フィ工程を実施してフォトレジスト３７の不必要な部分
を除去する。
【００７７】図２６のように、フォトレジスト３７を約
１１５℃〜１５０℃の温度で１０〜４０分間ベーキング
し流動化（ｆｌｏｗｓ　ｄｏｗｎ）させる。
【００７８】次いで、図２７のように、ＣＦ４　または
ＣＣｌ２　Ｆ２　ガスに酸素（Ｏ２　）４〜１０ＳＣＣ
Ｍくらい添加してフォトレジスト３７をアッシング（ａ
ｓｈｉｎｇ）しながら非晶質シリコン３５共に高濃度の
非晶質シリコン３６をエッチングする。
【００７９】すると、フォトレジスト３７のエッチング
部分が熱処理工程により湾曲形成された状態で、エッチ
ング部分のフォトレジスト３７は速い速度でアッシング
されるので、非晶質シリコン３５と高濃度の非晶シリコ
ン３６の両断面が１５〜２０度の角度で傾斜エッチング
される。
【００８０】次いで、図２８のように、フォトレジスト
３７を除去するとチャネル層によって非晶質シリコン３
５と高濃度の非晶質シリコン３６とが傾斜エッチングさ
れる。
【００８１】従って、図１１のように、その上にソース
／ドレイン電極１７ａ，１７ｂを形成すると両側面が傾
斜された非晶質シコリン３５とｎ＋　型非晶質シリコン
３６とによってソース／ドレイン電極１７ａ，１７ｂが
緩慢に傾斜状態として形成される。
【００８２】このように本実施例によれば、ソース／ド
レイン電極１７ａ，１７ｂの両面が緩慢な傾斜状態とし
て構成されるのでステップカバレージが向上するのでエ
ッジ部分において発生する剥離が防止され上方に形成さ
れるソース／ドレイン電極１７ａ，１７ｂとチャネル層
との接触を向上できる。
【００８３】第四実施例 図２９〜図３３を参照して半導体素子の製造工程中、コ
ンタクト領域の形成工程を説明すれば次の通りである。
【００８４】まず、図２９のように、基板３８上に酸化
膜３９を形成しフォトレジスト４０を用いてコンタクト
部位を画定する。その後、所望の傾斜角度θを得るべく
決定された温度によって前記フォトレジスト４０はハー
ドベーキング（ｈａｒｄ　ｂａｋｉｎｇ）　されるので
、フォトレジスト４０は所望の傾斜角度θを有して斜め
に流れ下る（図３０）。
【００８５】図３１，３２のように、前記フォトレジス
ト４０と酸化膜３９とのエッチング選択比を決めたのち
、同時に乾式エッチングを実施すれば、図３３のように
、酸化膜３９が所望の傾斜角度でエッチングされる。
【００８６】ここで、フォトレジスト４０の傾斜角度θ
は、ハードベーキング温度により決定され、酸化膜３９
の乾式エッチング時の傾斜角θはエッチング選択比によ
り決める。
【００８７】
【発明の効果】以上の本実施例は次の効果がある。
【００８８】１．　　コンタクトの傾斜角をベーキング
温度とエッチング選択比とによって制御できるので従来
の技術のように湿式エッチングにおける発生するオーバ
エッチング（Ｏｖｅｒ　Ｅｔｃｈ　）とパーティクル（
Ｐａｒｔｉｃｌｅ）汚染とを防止でき工程が単純化する
。
【００８９】２．　　ハードベイキング（ｈａｒｄ　ｂ
ａｋｉｎｇ）を実施するのでフォトレジストと酸化膜と
の固着力（Ａｄｈｅｓｉｏｎ）が向上できる。
【図面の簡単な説明】
【図１】従来の一般的な乾式エッチング工程を示す第１
断面図である。
【図２】従来の一般的な乾式エッチング工程を示す第２
断面図である。
【図３】従来の一般的な乾式エッチング工程を示す第３
断面図である。
【図４】従来の一般的な乾式エッチング工程を示す第４
断面図である。
【図５】従来の一般的乾式エッチング工程による欠点を
説明するための説明図である。
【図６】従来の一般的な湿式エッチング工程を示す第１
断面図である。
【図７】従来の一般的な湿式エッチング工程を示す第２
断面図である。
【図８】従来の一般的な湿式エッチング工程を示す第３
断面図である。
【図９】従来の一般的な湿式エッチング工程を示す第４
断面図である。
【図１０】従来の一般的な湿式エッチング工程による欠
点を説明するための説明図である。
【図１１】従来の密着型イメージセンサの構造を示す断
面図である。
【図１２】従来の湿式及び乾式エッチング工程を併用し
た傾斜エッチング工程を示す第１断面図である。
【図１３】従来の湿式及び乾式エッチング工程を併用し
た傾斜エッチング工程を示す第２断面図である。
【図１４】従来の湿式及び乾式エッチング工程を併用し
た傾斜エッチング工程を示す第３断面図である。
【図１５】本発明による密着型イメージセンサの薄膜ト
ランジスタの製造工程を示す第１断面図である。
【図１６】本発明による密着型イメージセンサの薄膜ト
ランジスタの製造工程を示す第２断面図である。
【図１７】本発明による密着型イメージセンサの薄膜ト
ランジスタの製造工程を示す第３断面図である。
【図１８】本発明による密着型イメージセンサの薄膜ト
ランジスタの製造工程を示す第４断面図である。
【図１９】本発明による密着型イメージセンサの薄膜ト
ランジスタの製造工程を示す第５断面図である。
【図２０】本発明による密着型イメージセンサのフォト
ダイオード領域の製造工程を示す第１断面図である。
【図２１】本発明による密着型イメージセンサのフォト
ダイオード領域の製造工程を示す第２断面図である。
【図２２】本発明による密着型イメージセンサのフォト
ダイオード領域の製造工程を示す第３断面図である。
【図２３】本発明による密着型イメージセンサのフォト
ダイオード領域の製造工程を示す第４断面図である。
【図２４】本発明による密着型イメージセンサのフォト
ダイオード領域の製造工程を示す第５断面図である。
【図２５】本発明による薄膜トランジスタのソース／ド
レイン電極形成工程を示す第１断面図である。
【図２６】本発明による薄膜トランジスタのソース／ド
レイン電極形成工程を示す第２断面図である。
【図２７】本発明による薄膜トランジスタのソース／ド
レイン電極形成工程を示す第３断面図である。
【図２８】本発明による薄膜トランジスタのソース／ド
レイン電極形成工程を示す第４断面図である。
【図２９】半導体素子のコンタクト領域の形成工程を示
す第１断面図である。
【図３０】半導体素子のコンタクト領域の形成工程を示
す第２断面図である。
【図３１】半導体素子のコンタクト領域の形成工程を示
す第３断面図である。
【図３２】半導体素子のコンタクト領域の形成工程を示
す第４断面図である。
【図３３】半導体素子のコンタクト領域の形成工程を示
す第５断面図である。
【符号の説明】
２５　　クローム膜 ２６，３１，３７，４０　　フォトレジスト２７，１３
４　　ガラス基板 ２８　　下方電極 ２９，１３５　　非晶質シリコン ３０　　ＩＴＯ層 ３２　　絶縁膜 ３３　　上方電極 ３６　　高濃度非晶質シリコン ３８　　基板 ３９　　酸化膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】所定の硬質層上にフォトレジストをコーテ
    ィングする第１ステップと、前記フォトレジストにフォ
    トリソグラフィ工程を実行して前記硬質層を画定する第
    ２ステップと、前記フォトレジストを所定の条件下でベ
    ーキングして流動化し前記フォトレジストの両端部が所
    望の傾斜角度の傾斜面を有するようにする第３ステップ
    と、前記流動化されたフォトレジストと前記硬質層とを
    所定の雰囲気下で同時に乾式エッチングする第４ステッ
    プと、を順次含むことを特徴とする傾斜エッチング方法
    。
  2. 【請求項２】前記第３ステップと前記第４ステップとの
    間に、硬質層の側面の所望する傾斜角度により前記硬質
    層と前記フォトレジストとのエッチング選択比を決める
    第５ステップが更に含まれることを特徴とする請求項１
    記載の傾斜エッチング方法。
  3. 【請求項３】前記第１ステップと前記第２ステップとの
    間に前記フォトレジストに残存した残余溶剤を除去する
    ために比較的低温で短時間の間第１ソフトベーキングを
    行う第６ステップが更に含まれることを特徴とする請求
    項１記載の傾斜エッチング方法。
  4. 【請求項４】前記第３ステップは、フォトレジストに残
    存した残余溶剤を除去するために比較的低温で短時間の
    間第２ソフトベーキングを行う第７ステップと、フォト
    レジストの両端部に所望の傾斜角度を与えるために、比
    較的高温で長時間の間ハードベーキングを行う第８ステ
    ップとを含むことを特徴とする請求項１記載の傾斜エッ
    チング方法。
JP3320081A 1990-10-29 1991-10-29 傾斜エッチング方法 Pending JPH04266027A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR17368/1990 1990-10-29
KR1019900017368A KR940006686B1 (ko) 1990-10-29 1990-10-29 포토 다이오드의 제조방법
KR1019900019768A KR940004612B1 (ko) 1990-12-03 1990-12-03 박막트랜지스터 제조방법
KR19768/1990 1990-12-03
KR4456/1991 1991-03-21
KR1019910004456A KR940005450B1 (ko) 1991-03-21 1991-03-21 경사식각방법

Publications (1)

Publication Number Publication Date
JPH04266027A true JPH04266027A (ja) 1992-09-22

Family

ID=27348689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320081A Pending JPH04266027A (ja) 1990-10-29 1991-10-29 傾斜エッチング方法

Country Status (2)

Country Link
US (1) US5174857A (ja)
JP (1) JPH04266027A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029297A (ja) * 2001-07-13 2003-01-29 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US8606156B2 (en) 2010-03-18 2013-12-10 Ricoh Company, Ltd. Fixing unit and image forming apparatus using fixing unit

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
KR100333155B1 (ko) * 1994-09-16 2002-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막반도체장치및그제조방법
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
EP0970024B1 (de) 1997-03-26 2004-08-04 Infineon Technologies AG Verfahren zum herstellen eines glaskörpers mit mindestens einer ausnehmung
FR2781917B1 (fr) * 1998-07-28 2000-09-08 Commissariat Energie Atomique Procede de realisation collective de tetes magnetiques integrees a surface portante de hauteur determinee
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2002062665A (ja) * 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
TW538271B (en) * 2001-02-09 2003-06-21 Hannstar Display Corp Method for preventing ITO opening
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG147285A1 (en) * 2004-04-07 2008-11-28 Sensfab Pte Ltd Dry reactive ion etching
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
KR100731069B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
JP5556514B2 (ja) 2010-09-06 2014-07-23 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
TWI475698B (zh) * 2012-09-05 2015-03-01 Giantplus Technology Co Ltd 改善透明導電層斷線之方法
CN103065941A (zh) * 2012-12-26 2013-04-24 无锡沃浦光电传感科技有限公司 半导体器件制备台面缓坡的方法
TWI513993B (zh) 2013-03-26 2015-12-21 Ind Tech Res Inst 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路
US9024328B2 (en) 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
US9748341B2 (en) 2013-07-02 2017-08-29 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery
CN107785308B (zh) * 2017-10-27 2021-03-30 合肥鑫晟光电科技有限公司 一种阵列基板的制备方法和阵列基板
CN108155089A (zh) * 2017-12-05 2018-06-12 深圳市华星光电技术有限公司 一种干刻蚀方法及多晶硅薄膜晶体管
CN111983893A (zh) * 2020-08-28 2020-11-24 中国科学院微电子研究所 一种应用于表面有台阶的晶圆的涂胶及光刻方法
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775431A (en) * 1980-10-28 1982-05-12 Fujitsu Ltd Formation of pattern

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409319A (en) * 1981-07-15 1983-10-11 International Business Machines Corporation Electron beam exposed positive resist mask process
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
US4671849A (en) * 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775431A (en) * 1980-10-28 1982-05-12 Fujitsu Ltd Formation of pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029297A (ja) * 2001-07-13 2003-01-29 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US8606156B2 (en) 2010-03-18 2013-12-10 Ricoh Company, Ltd. Fixing unit and image forming apparatus using fixing unit

Also Published As

Publication number Publication date
US5174857A (en) 1992-12-29

Similar Documents

Publication Publication Date Title
JPH04266027A (ja) 傾斜エッチング方法
US6514672B2 (en) Dry development process for a bi-layer resist system
JP2001237218A (ja) 半導体装置の製造方法
JP3248072B2 (ja) 酸化膜エッチング方法
JPH0787195B2 (ja) ショットキゲート電界効果トランジスタの製造方法
JP3127580B2 (ja) 薄膜トランジスタの製造方法
JPH10261628A (ja) 半導体素子のコンタクトホール製造方法
JP3376348B2 (ja) 半導体装置の製造方法、及び半導体装置
KR100521700B1 (ko) 반도체소자의 티형 게이트 형성방법
JP3146685B2 (ja) ゲート電極の形成方法
JP3217280B2 (ja) ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法
JPH02192768A (ja) 半導体装置の製造方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JPH05102184A (ja) レジストによるｌｄｄサイドウオール形成方法
JPH09246507A (ja) 半導体装置およびその製造方法
JPH0845962A (ja) 半導体装置の製造方法
JPH0513401A (ja) 半導体基板加工方法
JPH0745703A (ja) 半導体装置の配線形成方法
JPH05121446A (ja) 半導体装置の製造方法
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
JP2913987B2 (ja) 半導体装置の製造方法
JP3062291B2 (ja) ドライエッチング方法
JPH0684954A (ja) 半導体装置の製造方法
JPH05291293A (ja) 薄膜トランジスタの製造方法
JPH05129253A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950606