CN108155089A - 一种干刻蚀方法及多晶硅薄膜晶体管 - Google Patents

一种干刻蚀方法及多晶硅薄膜晶体管 Download PDF

Info

Publication number
CN108155089A
CN108155089A CN201711273022.5A CN201711273022A CN108155089A CN 108155089 A CN108155089 A CN 108155089A CN 201711273022 A CN201711273022 A CN 201711273022A CN 108155089 A CN108155089 A CN 108155089A
Authority
CN
China
Prior art keywords
photoresist
blocky
pattern layer
plasma
ashing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711273022.5A
Other languages
English (en)
Inventor
张海杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201711273022.5A priority Critical patent/CN108155089A/zh
Publication of CN108155089A publication Critical patent/CN108155089A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种干刻蚀方法及多晶硅薄膜晶体管，其中方法包括：对图案层上的块状光阻进行灰化处理，所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，使得所述块状光阻边缘坡度变缓；对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。通过上述方式，本发明能够得到边缘坡度变缓的所述块状光阻；由于此时的所述块状光阻边缘坡度较缓，之后再对所述图案层及其上的所述块状光阻进行蚀刻，能够使所述块状光阻图案形状定义的所述图案层的坡度减小，进而提高产品电信号的稳定性。

Description

一种干刻蚀方法及多晶硅薄膜晶体管
技术领域
本发明涉及干刻蚀领域，特别是涉及一种干刻蚀方法及多晶硅薄膜晶体管。
背景技术
薄膜晶体管是各类电子设备的主流显示元件，而多晶硅薄膜晶体管由于其载流子迁移率高，并可将周边电路集成到极板上，以减少外部IC数量，连接端子也较少，有利于降低成本和提高产品可靠性，因此，成为人们研究的热点。其中，所述多晶硅薄膜晶体管中图案层的制备方法包括干刻蚀法和湿刻蚀法，且干刻蚀法的原理主要是通过高能等离子体轰击待处理的多晶硅薄膜晶体管，使没有光阻覆盖区域的图案层材料分子逸出，达到刻蚀的效果，此方法刻蚀精确，制备的产品线宽精确，有助于高分辨率产品的制备。
但是，在现有技术中，请参考图1-图2，块状光阻100设置在图案层200之上，图案层200之下为衬底300，由于块状光阻100的坡度较陡，也即块状光阻边缘坡度10较大，这使得使进行干刻蚀后的图案层的坡度也较陡，也即图案层角度20较大，这样得到的产品在使用过程中电信号不稳定，使产品的质量较差。
可见，现有技术有待进一步改进。
发明内容
本发明主要解决的技术问题是提供一种干刻蚀方法，能够解决干刻蚀过程中图案层上的块状光阻边缘坡度较大使刻蚀后的图案层的坡度较大，进而导致多晶硅薄膜晶体管的电信号不稳定的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种干刻蚀方法。
其中，包括：
对图案层上的块状光阻进行灰化处理，所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，使得所述块状光阻边缘坡度变缓；
对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。
其中，采用含氧基团等离子体对所述块状光阻进行灰化处理。
其中，所述含氧基团等离子体为氧气等离子体或含有氧气和六氟化硫的等离子体。
其中，采用含氯基团等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理。
其中，所述含氯基团等离子体为氯气等离子体或含有氯气和六氟化硫的等离子体。
其中，所述灰化处理的上极板电压为6KV-15KV，下极板电压为0-5KV，处理时间为10s-60s。
其中，所述对所述刻蚀过程中，上极板电压为5KV-15KV，下极板电压为2-10KV，处理时间为30s-80s。
其中，所述图案层为多晶硅层。
其中，所述图案层的角度小于60°。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种多晶硅薄膜晶体管。
其中，所述多晶硅薄膜晶体管采用包括任一所述的方法制备
本发明的有益效果是：本发明通过预先对图案层上的块状光阻进行灰化处理，并使所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，得到边缘坡度变缓的所述块状光阻；由于此时的所述块状光阻边缘坡度较缓，之后再对所述图案层及其上的所述块状光阻进行蚀刻，能够使所述块状光阻图案形状定义的所述图案层的坡度减小，进而提高多晶硅薄膜晶体管在应用过程中电信号的稳定性。
附图说明
图1-图2是现有技术中干刻蚀方法对应的工艺流程示意图；
图3是本发明一种干刻蚀方法一实施方式的流程示意图；
图4是图3中所述步骤S100一实施例的工艺流程示意图；
图5是图3中所述步骤S100另一实施例的工艺流程示意图；
图6是图3中所述步骤S200一实施例的工艺流程示意图；
图7是图3中所述步骤S200另一实施例的工艺流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
由于黄光工艺处理后的块状光阻没有进行处理就进行了干刻蚀处理，由于所述块状光阻边缘坡度较大，在进行所述干刻蚀处理后，得到的图案层的坡度也较大，这样的产品在测试中I-V曲线存在振荡或波动，相应的产品在使用中电信号不稳定。因此，本发明提供一种干刻蚀方法以解决上述问题。
请参考图3，图3是本发明一种干刻蚀方法一实施方式的流程示意图，所述方法包括：
S100、对图案层上的块状光阻进行灰化处理，所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，使得所述块状光阻边缘坡度变缓。
在所述步骤S100中，对黄光工艺后得到块状光阻进行灰化处理，所述灰化处理即为采用具有氧化性的物质对所述块状光阻进行处理，由于所述块状光阻的材料为有机化合物或多种有机化合物的混合物，其能够与氧化性物质发生反应，生成气体，将发生反应的所述块状光阻移除。同时，通过控制所述具有氧化性的物质的种类、用量、处理条件等使得所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，这样，所述块状光阻靠近两个边缘处的厚度减小量大于所述块状光阻靠近中部厚度的减小量，灰化处理后的所述块状光阻的两个边缘的厚度小于中部的厚度，即所述块状光阻的坡度变缓。
在一个实施例中，采用含氧化性基团的等离子体对所述块状光阻进行灰化处理，如氧气等离子体、臭氧等离子体、含硫等离子体或含碳等离子体中的一种或多种。所述灰化处理即为采用等离子体轰击所述块状光阻，且通过轰击过程的等离子种类及轰击条件等，使得所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，以使所述块状光阻的坡度变缓。
在一个实施例中，所述含氧化性基团的等离子为氧气等离子体。具体的，请参考图4，在图1提供的块状光阻100的基础上，采用氧气等离子体对所述块状光阻进行灰化处理，得到灰化处理后的块状光阻101，由于氧气等离子体不能与设置在衬底301上的图案层201反应，图4中斜线填充部分即为所述灰化处理过程中所述块状光阻的移除部分。具体的，灰化处理条件为所述灰化处理的上极板电压为6KV-15KV，如6KV、10KV或15KV；下极板电压为0-5KV，如1KV、3KV或5KV；处理时间为10s-60s，如，10s、15s、25s、30s、45s或60s。在一个实施例中，所述灰化处理过程中，上极板电压为8KV、下极板电压为1KV，处理时间为15s。
进一步的，所述含氧基团等离子体为氧气等离子体或含有氧气和六氟化硫的等离子体。所述六氟化硫中硫元素处于较高的化合价，具有较强的氧化性，能够在灰化过程中发生氧化剂的作用使所述块状光阻的部分移除；此外，由于所述图案层可以为多晶硅、氮化硅或氧化硅，且所述六氟化硫中的氟元素产生的含氟等离子体能够与图案层发生反应，使得部分图案层被刻蚀。请参考图5，在图1提供的块状光阻100的基础上，采用含有氧气和六氟化硫的等离子体对所述块状光阻进行灰化处理，得到灰化处理后的块状光阻102和设置在彻底302之上，部分被刻蚀的图案层202，图5中斜线填充部分即为所述灰化处理过程中所述块状光阻的移除部分及图案层的移除部分。
当然，采用含有氧气和六氟化硫的等离子体会使所述块状光阻与所述图案层的接触面积减小，为得到预设尺寸的图案层，需要使黄光过后的块状光阻的尺寸增大。此外，在所述灰化过程中，所述块状光阻的移除部分的大小及所述图案层被刻蚀的深度都可以通过控制等离子的种类、上下极板电压、处理时间等操作参数进行调节，这样，能够根据实际产品的需要及生产线的特点进行灰化处理，以获得性能更加可靠的产品。进一步的，图1中的块状光阻边缘坡度10为85°左右，与其相比，在本发明的实施例中，所述块状光阻边缘坡度小于70°，如60°、50°，如所述块状光阻边缘坡度11小于70°，所述块状光阻边缘坡度12小于70°。相应的，由于所述块状光阻的厚度在1-2.5μm，本发明的实施例中所述光阻的厚度减小0.1-1.2μm。当然，灰化后得到的所述块状光阻边缘坡度的大小可以通过改变等离子的种类、上下极板电压，处理时间等操作条件进行调节，以满足不同的需要。
S200、对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。
在所述步骤S200中，采用含氯基团等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理，所述含氯基团等离子体可以为氯气等离子体或含有氯气和六氟化硫的等离子体。由于氟和氯都是卤族元素，其能够与含硅的化合物反应，因此，含氯基团等离子体通过与构成图案层的多晶硅、氮化硅或氧化硅发生反应而实现刻蚀。在一个实施例中，由于此时的所述块状光阻边缘坡度较缓，之后再对所述图案层及其上的所述块状光阻进行蚀刻，能够使所述块状光阻图案形状定义的所述图案层的坡度减小，以克服现有技术中直接进行刻蚀得到的多晶硅薄膜晶体管在使用中电信号不稳定的问题。
在一个实施例中，采用氯气等离子体对所述图案层进行刻蚀处理，以获得所述块状光阻图案形状定义的所述图案层。请参考图6，采用氯气等离子体对灰化后的所述块状光阻101及图案层201进行刻蚀处理，得到所述块状光阻图案形状定义的所述图案层201，由于氯气几乎不能够使所述块状光阻101进行灰化，则所述氯气等离子体主要是对基板301上的图案层201进行刻蚀。得到的所述图案层的角度21变小，也即所述图案层201的坡度变缓。当然，为得到薄膜晶体管所需要的多晶硅图案层，还需要后续工艺移除所述块状光阻101。
采用氯气等离子体对所述图案层进行刻蚀处理尤其适合在所述灰化过程中已经得到边缘坡度足够小的块状光阻的情况；以及在所述灰化处理过程中，所述图案层已经被部分刻蚀的情况，这是因为，当所述图案层已经被部分刻蚀时，在当前过程中需要刻蚀的图案层的厚度降低，相应的投入的等离子体的能量及用量都会减少，能够一定能够程度上避免投入的等离子体的能量及用量过高导致的图案层之外其他层结构被刻蚀的情况，有利于产品质量稳定性的提高。
在另一个实施例中，含有氯气和六氟化硫的等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。请参考图7，由于所述含有氯气和六氟化硫的等离子体含有强氧化性元素，在对衬底302上的图案层202进行刻蚀的同时，还能对所述块状光阻102进行进一步灰化，得到的所述图案层的角度22变小，也即所述图案层202的坡度变缓。当然，这种等离子气体适合在所述灰化过程中所述块状光阻的边缘角度变小的幅度不足，即所述块状光阻的坡度不够缓和，需要进一步将所述块状光阻的坡度变缓的情况。当然，为得到薄膜晶体管所需要的多晶硅图案层，还需要后续工艺移除所述块状光阻201。
进一步的，对所述刻蚀过程中，上极板电压为5KV-15KV，如，5KV、10KV或5KV；下极板电压为2-10KV，如，2KV、6KV或10KV；通过干蚀刻终点侦测器(EPD)检测到的处理时间为30s-80s，如，30s、40s、50s、60s、70s或80s。进一步的，所述可是处理后的所述图案层的角度小于60°，如55°、50°，如所述图案层角度21小于60°，所述图案层角度22小于60°。当然，刻蚀后得到的所述图案层的角度的大小可以通过改变等离子的种类、上下极板电压，处理时间等操作条件进行调节。
本发明还公开了一种多晶硅薄膜晶体管，所述多晶硅薄膜晶体管采用包括所述任一方法制备。具体的，所述多晶硅薄膜晶体管的制备方法包括：首先在基板上依次形成缓冲层、采用本发明所述的方法对多晶硅层进行蚀刻形成多个多晶硅图案层，以形成薄膜晶体管的有源层。进一步的，所述有源层进一步通过掺杂形成第一沟道、N+区域、N-区域、第二沟道、P+区域，并在此基础上形成栅极绝缘层和栅极，通过光刻、蚀刻得到栅极图形。之后，再形成介电层，并进行高温活化，然后再形成源极和漏极，进而得到所述多晶硅薄膜晶体管。
下面通过实施例对本发明进行进一步说明。
空白例
将图案层上的块状光阻及图案层直接采用含有氯气和六氟化硫的等离子体进行处理，上极板电压为10KV，下极板电压为6KV，处理时间为90s。
实施例1
采用氧气等离子对图案层上的块状光阻进行灰化处理，上极板电压为10KV，下极板电压为1KV，处理时间为45s。
采用氯气等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理，上极板电压为15KV，下极板电压为10KV，处理时间为35s。
实施例2
采用氧气和六氟化硫等离子对图案层上的块状光阻进行灰化处理，上极板电压为6KV，下极板电压为4KV，处理时间为30s。
采用氯气等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理，上极板电压为5KV，下极板电压为6KV，处理时间为50s。
实施例3
采用氧气等离子对图案层上的块状光阻进行灰化处理，上极板电压为8KV，下极板电压为0KV，处理时间为15s。
采用氯气和六氟化硫等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理，上极板电压为10KV，下极板电压为4KV，处理时间为60s。
表1本发明干刻蚀方法的产品性能对比
从表1可以看出，与空白例相比，采用本发明的技术方案，实施例1-3都能够在灰化处理后降低所述块状光阻的厚度，同时减小所述块状光阻边缘坡度，进而在干刻蚀后得到角度较为缓和的图案层角度。相应的，得到产品的电信号稳定性也较好，有效解决了现有技术中图案层的坡度较大导致的多晶硅薄膜晶体管电信号不稳定的问题，有利于所述多晶硅薄膜晶体管的进一步推广应用。
综上所述，本发明公开了一种干刻蚀方法及多晶硅薄膜晶体管，其中方法包括：对图案层上的块状光阻进行灰化处理，所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，使得所述块状光阻边缘坡度变缓；对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。通过上述方式，本发明能够得到边缘坡度变缓的所述块状光阻；由于此时的所述块状光阻边缘坡度较缓，之后再对所述图案层及其上的所述块状光阻进行蚀刻，能够使所述块状光阻图案形状定义的所述图案层的坡度减小，进而提高多晶硅薄膜晶体管在应用过程中电信号的稳定性。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种干刻蚀方法，其特征在于，所述方法包括：
对图案层上的块状光阻进行灰化处理，所述灰化处理过程中所述块状光阻边缘灰化速度大于所述块状光阻中部灰化速度，使得所述块状光阻边缘坡度变缓；
对所述图案层及其上的所述块状光阻进行蚀刻处理，以获得所述块状光阻图案形状定义的所述图案层。
2.如权利要求1所述的方法，其特征在于，采用含氧基团等离子体对所述块状光阻进行灰化处理。
3.如权利要求1所述的方法，其特征在于，所述含氧基团等离子体为氧气等离子体或含有氧气和六氟化硫的等离子体。
4.如权利要求1所述的方法，其特征在于，采用含氯基团等离子体对所述图案层及其上的所述块状光阻进行蚀刻处理。
5.如权利要求4所述的方法，其特征在于，所述含氯基团等离子体为氯气等离子体或含有氯气和六氟化硫的等离子体。
6.如权利要求1所述的方法，其特征在于，所述灰化处理的上极板电压为6KV-15KV，下极板电压为0-5KV，处理时间为10s-60s。
7.如权利要求1所述的方法，其特征在于，所述对所述刻蚀过程中，上极板电压为5KV-15KV，下极板电压为2-10KV，处理时间为30s-80s。
8.如权利要求1所述的方法，其特征在于，所述图案层为多晶硅层。
9.如权利要求1-8任一所述的方法，其特征在于，图案层边缘坡度小于60°。
10.一种多晶硅薄膜晶体管，其特征在于，所述多晶硅薄膜晶体管采用包括权利要求1-9任一所述的方法制备。
CN201711273022.5A 2017-12-05 2017-12-05 一种干刻蚀方法及多晶硅薄膜晶体管 Pending CN108155089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711273022.5A CN108155089A (zh) 2017-12-05 2017-12-05 一种干刻蚀方法及多晶硅薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711273022.5A CN108155089A (zh) 2017-12-05 2017-12-05 一种干刻蚀方法及多晶硅薄膜晶体管

Publications (1)

Publication Number Publication Date
CN108155089A true CN108155089A (zh) 2018-06-12

Family

ID=62466456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711273022.5A Pending CN108155089A (zh) 2017-12-05 2017-12-05 一种干刻蚀方法及多晶硅薄膜晶体管

Country Status (1)

Country Link
CN (1) CN108155089A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5174857A (en) * 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
CN1255860C (zh) * 2002-06-06 2006-05-10 日本电气株式会社 堆叠膜图案的形成方法
US20080048264A1 (en) * 2002-06-06 2008-02-28 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US20120164821A1 (en) * 2010-12-28 2012-06-28 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
CN103887165A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 一种膜层的干法刻蚀方法
US20170018438A1 (en) * 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Pattern forming method and bake condition determining method
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法
KR20170077924A (ko) * 2015-12-28 2017-07-07 (재)한국나노기술원 조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5174857A (en) * 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
CN1255860C (zh) * 2002-06-06 2006-05-10 日本电气株式会社 堆叠膜图案的形成方法
US20080048264A1 (en) * 2002-06-06 2008-02-28 Nec Corporation Method for forming pattern of stacked film and thin film transistor
US20120164821A1 (en) * 2010-12-28 2012-06-28 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
CN103887165A (zh) * 2014-03-07 2014-06-25 京东方科技集团股份有限公司 一种膜层的干法刻蚀方法
US20170018438A1 (en) * 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Pattern forming method and bake condition determining method
KR20170077924A (ko) * 2015-12-28 2017-07-07 (재)한국나노기술원 조기 항복전압을 막을 수 있는 p-n 접합 반도체 소자 및 그 제조방법
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768353A (zh) * 2020-12-28 2021-05-07 深圳清华大学研究院 一种改善金属电极形貌的方法

Similar Documents

Publication Publication Date Title
CN108389798B (zh) 刻蚀方法、低温多晶硅薄膜晶体管及amoled面板
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN110098201A (zh) 晶体管器件及其制造方法、显示基板、显示装置
CN102403313B (zh) 半导体元件及其制作方法
CN106449653A (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
CN108803168A (zh) 一种阵列基板及其制作方法、液晶显示装置
CN108155089A (zh) 一种干刻蚀方法及多晶硅薄膜晶体管
CN104701255A (zh) 液晶显示器下基板的制备方法
CN105632896B (zh) 制造薄膜晶体管的方法
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN110112071A (zh) 薄膜晶体管的制备方法、薄膜晶体管和显示装置
US10629746B2 (en) Array substrate and manufacturing method thereof
CN103762246B (zh) 一种薄膜电晶体场效应管及其制造方法
CN104576387B (zh) 低温多晶硅薄膜晶体管制造方法
CN102738243A (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
US10062791B2 (en) Self-aligned metal oxide thin film transistor and method of making same
CN104505368B (zh) 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
CN105514023B (zh) 一种接触孔界面处理方法
CN105097919B (zh) 半浮栅晶体管结构及其制作方法
CN103943486B (zh) 多晶硅膜层形貌的形成方法
US20160035893A1 (en) Pixel structure and manufacturing method thereof
CN108831894A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN106558536B (zh) 半导体装置的制造方法
CN108987274A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518006 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 518006 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180612