CN106504981A - 一种制备角度可控缓坡微结构的方法 - Google Patents

一种制备角度可控缓坡微结构的方法 Download PDF

Info

Publication number
CN106504981A
CN106504981A CN201610896726.7A CN201610896726A CN106504981A CN 106504981 A CN106504981 A CN 106504981A CN 201610896726 A CN201610896726 A CN 201610896726A CN 106504981 A CN106504981 A CN 106504981A
Authority
CN
China
Prior art keywords
gentle slope
photoresist
angle
micro structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610896726.7A
Other languages
English (en)
Inventor
钟慧
秦康宁
张睿
霍振选
杨泰
张根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610896726.7A priority Critical patent/CN106504981A/zh
Publication of CN106504981A publication Critical patent/CN106504981A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明属于半导体器件制造工艺技术领域,具体提供了一种制备角度可控缓坡微结构的方法,该方法首先在基片上生长半导体材料薄膜,再在半导体材料薄膜上旋涂一层光刻胶;然后在曝光阶段,利用光的衍射原理,保持掩膜版与光刻胶之间存在垂直间距,对光刻胶进行曝光,使图形边缘位置产生不同的曝光量,从而显影后得到具有缓坡形状的光刻胶,最后采用干法刻蚀,将缓坡形状转移至半导体材料薄膜,洗去光刻胶,则得到缓坡微结构。本发明工艺简单,可控性好;能够解决目前缓坡刻蚀中缓坡角度难以控制的问题,实现对台面缓坡的角度、刻蚀深度的良好控制,提高了器件和电路的成品率和胶的侧面可控性。

Description

一种制备角度可控缓坡微结构的方法
技术领域
本发明属于半导体器件制造工艺技术领域,涉及一种曝光阶段调节基片与掩膜板距离来控制光刻胶坡度从而利用正梯形剖面的光刻胶制备可控缓坡微结构的方法。
背景技术
半导体台面缓坡技术被广泛应用于半导体制造工艺中。这种技术能够避免因为台阶侧面比较陡峭,致使后面蒸发的金属在侧面较薄,从而严重影响整个电路电流处理能力的问题;此外,可以防止因为台阶侧面比较陡峭,上层材料可能在图形侧面处应力过大而产生断裂的问题。目前半导体台面缓坡技术,主要是利用湿法刻蚀,利用材料晶向的各向异性,能够在侧面产生一定角度的坡度。虽然简单方便,但也存在一些缺点:湿法刻蚀的均匀性较差;刻蚀终点较难控制,容易造成过刻现象,从而导致器件性能变差;存在对材料要求是晶体的限制,对于非晶材料,不能用这种方法;台面除了垂直方向腐蚀外,横向也会被腐蚀,当垂直和横向刻蚀比较小时,造成台面过小。
与湿法刻蚀相比,干法刻蚀具有刻蚀均匀性好,刻蚀终点容易控制,不会产生侧面刻蚀问题。因此,使用一种利用干法刻蚀得到台面缓坡的方法是很有必要的,对现在的半导体工艺有重要意义。
除了湿法刻蚀产生缓坡以外,公开号为CN101561629A的专利中公开一种用倒梯形剖面的光刻胶制作介质边缘缓坡的方法;此专利利用负胶或反转胶,光刻显影后形成倒梯形剖面的光刻胶,并在干刻步骤中利用能产生等离子体的RIE,ICP刻蚀机以及Sputter设备进行刻蚀,最终将缓坡结构留在下层介质上。公开号为CN103065941A的专利中公开半导体器件制备台面缓坡的方法,使用热板烘烤、烘箱烘烤或者等离子体轰击等方式,使光刻胶软化流动,在边缘形成缓坡,并利用等离子体刻蚀(ICP),反应离子刻蚀(RIE),离子束刻蚀(IBE)等常见干法刻蚀对其干法刻蚀,最终在晶圆或芯片上形成台面缓坡的形状和角度。另外,公开号为JP4266027的专利中,也是利用烘烤,使光刻胶变形,从而形成缓坡,再利用干刻方法转移到下层材料;公开号为US20040178171的专利中,采用多次刻蚀小台阶的方法,形成阶梯状的缓坡;公开号为EP0345875的专利也提到一种利用不同材料的刻蚀速率不同,从而形成缓坡的方法。上述几种方法虽然都能够产生一定的缓坡,但缓坡角度不易控制,形成的坡度也不够好;而在实际工艺中,不同的需求,不同的器件,需要不同角度的缓坡,目前的各种工艺均不能很好的实现;因此本发明提供一种制备角度可控缓坡微结构的方法,能较好的补充这一工艺上的空白。
发明内容
本发明的目的在于提供了一种制备角度可控缓坡微结构的方法,该方法通过在曝光阶段,利用光的衍射原理,保持掩膜版与光刻胶之间存在垂直间距,对光刻胶进行曝光,使图形边缘位置产生不同的曝光量,从而显影后得到具有缓坡形状(正梯形剖面)的光刻胶,再进行干法刻蚀将缓坡图形转移至半导体材料薄膜,得到缓坡微结构;本发明工艺简单,可控性好;能够解决目前缓坡刻蚀中缓坡角度难以控制的问题,实现对台面缓坡的角度、刻蚀深度的良好控制,提高了器件和电路的成品率和胶的侧面可控性。
为实现上述目的,本发明采用的技术方案为:
一种制备角度可控缓坡微结构的方法,包括以下步骤:
步骤1、在衬底基片上生长一层半导体材料薄膜;
步骤2、在半导体材料薄膜上旋涂一层光刻胶;
步骤3、曝光:将掩膜版与基片对准,且掩膜版与光刻胶之间保持有垂直间距,对光刻胶进行曝光;
步骤4、显影:得到边缘具有缓坡形状(剖面为正梯形)的光刻胶;
步骤5、采用干法刻蚀,将缓坡形状转移至半导体材料薄膜;
步骤6、洗去光刻胶,则得到缓坡微结构。
进一步的,所述步骤2中,采用匀胶机进行旋涂光刻胶,光刻胶厚度大于半导体材料薄膜厚度;用以保证在干法刻蚀过程中光刻胶不被刻蚀完全。
进一步的,所述步骤5中,采用能产生等离子体的RIE、ICP刻蚀机进行刻蚀,刻蚀气体为含氟基的等离子体气体;被刻蚀材料的缓坡形状和角度由光刻胶的缓坡形状和角度,以及等离子轰击能量和时间共同决定。
进一步的,所述步骤6中,依次采用丙酮、酒精、纯水洗去光刻胶。
进一步的,所述步骤1中,半导体材料薄膜均匀覆盖衬底基片,半导体材料为非晶硅或二氧化硅。
从工作原理上说明:本发明在曝光阶段,利用光的衍射原理,保持掩膜版与光刻胶之间存在垂直间距,对光刻胶进行曝光,使图形边缘位置产生不同的曝光量,从而显影后得到具有缓坡形状(正梯形剖面)的光刻胶,该光刻胶覆盖最终生长半导体材料薄膜图形的区域,再进行干法刻蚀将缓坡图形转移至半导体材料薄膜,得到缓坡微结构;并且该缓坡形状的坡度能够通过控制掩膜版与光刻胶之间的垂直间距进行调节;从而实现缓坡微结构的坡度可控,其坡度能够控制在10°至90°之间。
本发明的有益效果在于:
1、本发明提供的制备角度可控缓坡微结构的方法,在曝光步骤中,利用光的衍射原理,控制基片与掩膜板的距离,来控制图形边缘曝光量,进而能够形成缓坡角度可控的正梯形剖面的光刻胶,再利用正梯形剖面的光刻胶在生长薄膜上形成正梯形结构的缓坡;该制备工艺简单,且具有有较好的可控性。
2、本发明提供的制备角度可控缓坡微结构的方法,能够解决目前通用的湿法刻蚀带来的侧面刻蚀严重,不易控制的问题,实现了对缓坡的角度、刻蚀深度的良好控制,从而有效的提高半导体器件的成品率。
附图说明
图1为本发明提供的制备角度可控缓坡微结构的方法的工艺流程图。
图2至图6为本发明制备方法分布示意图。
具体实施方式
下面结合具体实施例和附图对本发明做进一步详细说明。
本实施例提供一种制备角度可控缓坡微结构的方法,采用非晶硅作为下层的刻蚀材料(半导体材料)、AZ6112正性光刻胶作为光刻胶、用含六氟化硫等离子体刻蚀气体对非晶硅和A Z6112光刻胶进行刻蚀;其工艺流程图如图1所示,包括以下步骤:
步骤1、用镀膜机在衬底基片上生长一层非晶硅薄膜,厚度为1微米左右,如图2所示;
步骤2、用匀胶机在非晶硅薄膜上旋涂一层AZ6112正性光刻胶,厚度为1.4微米,如图3所示;
步骤3、曝光:将基片放在100℃的热板上,前烘60秒,去除光刻胶的溶剂;在BG-401A型曝光机下,将掩膜版与基片对准,控制掩膜版与光刻胶之间保持有垂直间距,曝光2.5秒;
步骤4、显影:将基片放在显影液中浸泡30秒;在120℃的热板上后烘120秒,让光刻胶的图形得到固化,从而得到具有正梯形剖面的光刻胶,如图4所示;
步骤5、采用干法刻蚀:将基片放入RIE腔体内,利用六氟化硫,氧气,氩气及氦气的混合刻蚀气体进行刻蚀,刻蚀功率为75W,对AZ6112正性光刻胶的刻蚀速率约为1.5nm/s,对非晶硅的刻蚀速率约为8nm/s;刻蚀完毕后,光刻胶缓坡微结构转移到非晶硅层上,如图5所示;
步骤6、洗去光刻胶,则得到缓坡微结构,如图6所示。
本发明能够解决目前通用的使用湿法刻蚀方法带来的侧面刻蚀严重,不易控制的问题,并且可以很好控制图形坡度角度,实现了对台面缓坡的角度、刻蚀深度的良好控制,从而有效的提高了半导体器件的性能和成品率。
以上所述,仅为本发明的具体实施方式,本说明书中所公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换;所公开的所有特征、或所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以任何方式组合。

Claims (5)

1.一种制备角度可控缓坡微结构的方法,包括以下步骤:
步骤1、在衬底基片上生长一层半导体材料薄膜;
步骤2、在半导体材料薄膜上旋涂一层光刻胶;
步骤3、曝光:将掩膜版与基片对准,且掩膜版与光刻胶之间保持有垂直间距,对光刻胶进行曝光;
步骤4、显影:得到边缘具有缓坡形状的光刻胶;
步骤5、采用干法刻蚀,将缓坡形状转移至半导体材料薄膜;
步骤6、洗去光刻胶,则得到缓坡微结构。
2.按权利要求1所述制备角度可控缓坡微结构的方法,其特征在于,所述步骤2中,采用匀胶机进行旋涂光刻胶,光刻胶厚度大于半导体材料薄膜厚度。
3.按权利要求1所述制备角度可控缓坡微结构的方法,其特征在于,所述步骤5中,采用能产生等离子体的RIE、ICP刻蚀机进行刻蚀,刻蚀气体为含氟基的等离子体气体。
4.按权利要求1所述制备角度可控缓坡微结构的方法,其特征在于,所述步骤6中,依次采用丙酮、酒精、纯水洗去光刻胶。
5.按权利要求1所述制备角度可控缓坡微结构的方法,其特征在于,所述步骤1中,半导体材料薄膜均匀覆盖衬底基片,半导体材料为非晶硅或二氧化硅。
CN201610896726.7A 2016-10-14 2016-10-14 一种制备角度可控缓坡微结构的方法 Pending CN106504981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610896726.7A CN106504981A (zh) 2016-10-14 2016-10-14 一种制备角度可控缓坡微结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610896726.7A CN106504981A (zh) 2016-10-14 2016-10-14 一种制备角度可控缓坡微结构的方法

Publications (1)

Publication Number Publication Date
CN106504981A true CN106504981A (zh) 2017-03-15

Family

ID=58294109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610896726.7A Pending CN106504981A (zh) 2016-10-14 2016-10-14 一种制备角度可控缓坡微结构的方法

Country Status (1)

Country Link
CN (1) CN106504981A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063087A (zh) * 2017-11-29 2018-05-22 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法
CN108155089A (zh) * 2017-12-05 2018-06-12 深圳市华星光电技术有限公司 一种干刻蚀方法及多晶硅薄膜晶体管
CN109440067A (zh) * 2018-11-05 2019-03-08 中国工程物理研究院电子工程研究所 一种利用斜蒸发加工薄膜结构的方法
CN113097052A (zh) * 2021-03-25 2021-07-09 浙江焜腾红外科技有限公司 一种半导体器件上SiO2护层的制备方法
CN113299735A (zh) * 2021-05-12 2021-08-24 浙江大学 一种带有斜坡的半导体器件终端结构及其制造方法
CN113485075A (zh) * 2021-07-08 2021-10-08 中国科学技术大学 模斑转换器中楔形结构的制备方法及楔形结构
CN114280712A (zh) * 2021-12-27 2022-04-05 湖畔光电科技(江苏)有限公司 一种应用于硅基oled微显示屏的彩色滤光膜制作方法
CN116031144A (zh) * 2023-03-29 2023-04-28 北京航天微电科技有限公司 电极制作方法、电极和半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166130A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp ホトレジストパタ−ンの形成方法
JPH05206025A (ja) * 1992-01-27 1993-08-13 Rohm Co Ltd 微細加工方法
CN103413875A (zh) * 2013-09-09 2013-11-27 聚灿光电科技(苏州)有限公司 一种led芯片的pn台阶、led芯片以及制作方法
CN104345544A (zh) * 2013-07-31 2015-02-11 北京京东方光电科技有限公司 掩膜板
CN105045038A (zh) * 2015-08-28 2015-11-11 深圳华远微电科技有限公司 一种亚微米级干法刻蚀工艺方法
CN105575776A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166130A (ja) * 1985-01-18 1986-07-26 Matsushita Electronics Corp ホトレジストパタ−ンの形成方法
JPH05206025A (ja) * 1992-01-27 1993-08-13 Rohm Co Ltd 微細加工方法
CN104345544A (zh) * 2013-07-31 2015-02-11 北京京东方光电科技有限公司 掩膜板
CN103413875A (zh) * 2013-09-09 2013-11-27 聚灿光电科技(苏州)有限公司 一种led芯片的pn台阶、led芯片以及制作方法
CN105045038A (zh) * 2015-08-28 2015-11-11 深圳华远微电科技有限公司 一种亚微米级干法刻蚀工艺方法
CN105575776A (zh) * 2016-01-04 2016-05-11 京东方科技集团股份有限公司 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
维克多•索菲尔: "《衍射光学元件的计算机设计方法》", 30 April 2007 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063087A (zh) * 2017-11-29 2018-05-22 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法
CN108063087B (zh) * 2017-11-29 2019-10-29 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法
CN108155089A (zh) * 2017-12-05 2018-06-12 深圳市华星光电技术有限公司 一种干刻蚀方法及多晶硅薄膜晶体管
CN109440067A (zh) * 2018-11-05 2019-03-08 中国工程物理研究院电子工程研究所 一种利用斜蒸发加工薄膜结构的方法
CN113097052A (zh) * 2021-03-25 2021-07-09 浙江焜腾红外科技有限公司 一种半导体器件上SiO2护层的制备方法
CN113299735A (zh) * 2021-05-12 2021-08-24 浙江大学 一种带有斜坡的半导体器件终端结构及其制造方法
CN113485075A (zh) * 2021-07-08 2021-10-08 中国科学技术大学 模斑转换器中楔形结构的制备方法及楔形结构
CN113485075B (zh) * 2021-07-08 2022-09-30 中国科学技术大学 模斑转换器中楔形结构的制备方法及楔形结构
CN114280712A (zh) * 2021-12-27 2022-04-05 湖畔光电科技(江苏)有限公司 一种应用于硅基oled微显示屏的彩色滤光膜制作方法
CN116031144A (zh) * 2023-03-29 2023-04-28 北京航天微电科技有限公司 电极制作方法、电极和半导体器件

Similar Documents

Publication Publication Date Title
CN106504981A (zh) 一种制备角度可控缓坡微结构的方法
US10935889B2 (en) Extreme ultra-violet sensitivity reduction using shrink and growth method
TW201145354A (en) Method and system for modifying substrate relief features using ion implantation
KR101915370B1 (ko) 라인들을 정확하게 컷팅하기 위한 그래포-에피택셜 유도성 자기 조립의 사용
US20170261850A1 (en) Pre-patterned lithography templates, processes based on radiation patterning using the templates and processes to form the templates
US20180001582A1 (en) Method for creating patterns
US20100086877A1 (en) Pattern forming method and pattern form
JP5537400B2 (ja) パターン形成方法及び装置
KR102010702B1 (ko) 다중 유도된 자기 조립 패터닝 프로세스
CN103177936A (zh) 半导体器件制造方法
CN109900642A (zh) 一种亚微米级光学微型反应器及其制备方法
CN109243662A (zh) 无衬底支撑的悬空厚金波带片透镜的制备方法
CN108242398A (zh) 在晶片表面形成复杂曲面的方法
CN104009021A (zh) 一种用于光刻胶厚度摆动曲线测试的硅片及制作方法
CN104681417B (zh) 半导体器件和栅极的形成方法
US11567247B2 (en) Plasma etching method using faraday cage
CN108962726A (zh) 半导体器件的形成方法
CN106292186B (zh) 一种光刻方法
CN103745945B (zh) 一种深硅通孔刻蚀装置及其刻蚀方法
JPH0552662B2 (zh)
CN103887160B (zh) 控制栅极刻蚀方法
CN107643651A (zh) 一种光刻辅助图形的设计方法
CN105093863A (zh) 一种光刻工艺的曝光后烘烤方法
CN103094182A (zh) 一种半导体器件制作方法
CN106449397A (zh) 一种形成螺丝帽状硅通孔的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170315