CN105575776A - 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置 - Google Patents

掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置 Download PDF

Info

Publication number
CN105575776A
CN105575776A CN201610004474.2A CN201610004474A CN105575776A CN 105575776 A CN105575776 A CN 105575776A CN 201610004474 A CN201610004474 A CN 201610004474A CN 105575776 A CN105575776 A CN 105575776A
Authority
CN
China
Prior art keywords
negative photoresist
exposed
mask pattern
mask plate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610004474.2A
Other languages
English (en)
Other versions
CN105575776B (zh
Inventor
张斌
周婷婷
刘震
曹占锋
舒适
姚琪
关峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610004474.2A priority Critical patent/CN105575776B/zh
Publication of CN105575776A publication Critical patent/CN105575776A/zh
Priority to PCT/CN2016/097813 priority patent/WO2017118061A1/zh
Priority to US15/519,324 priority patent/US10236361B2/en
Application granted granted Critical
Publication of CN105575776B publication Critical patent/CN105575776B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/201—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by an oblique exposure; characterised by the use of plural sources; characterised by the rotation of the optical device; characterised by a relative movement of the optical device, the light source, the sensitive system or the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置，涉及显示技术领域，该掩膜图案的形成方法只需采用普通掩膜板即可形成厚度不均的掩膜图案，从而避免了采用半色调掩膜板。一种掩膜图案的形成方法，包括：在衬底上形成负性光刻胶；在无氧环境中，利用第一普通掩膜板对负性光刻胶进行第一次曝光，以使得负性光刻胶的完全固化部被曝光、半固化部和去除部不被曝光；在有氧环境中，利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光；去除掉未固化的负性光刻胶，形成掩膜图案。本发明适用于掩膜图案的制作。

Description

掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置。
背景技术
目前，显示装置中的膜层大多采用构图工艺形成。构图工艺是将薄膜形成包含至少一个图案的层的工艺。构图工艺一般包括：在薄膜上形成掩膜图案，然后刻蚀掉掩膜图案未覆盖的薄膜部分，最后将剩下的掩膜图案剥离，便可得到所需要的薄膜图案。
在实际应用中，往往需要形成具有台阶的薄膜图案，此时就需要形成图1所示的具有台阶的掩膜图案1。目前均采用半色调掩膜板形成上述掩膜图案，而半色调掩膜板的制作工艺较复杂。
发明内容
本发明的实施例提供一种掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置，该掩膜图案的形成方法只需采用普通掩膜板即可形成厚度不均的掩膜图案，避免了使用半色调掩膜板。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供了一种掩膜图案的形成方法，包括：
在衬底上形成负性光刻胶，且所述负性光刻胶具有以下特性：在无氧环境中经过曝光后，被曝光部分能够固化；在有氧环境中经过曝光后，被曝光部分的表面不能固化，除表面外的其他被曝光部分能够固化；
在无氧环境中，利用第一普通掩膜板对所述负性光刻胶进行第一次曝光，以使得所述负性光刻胶的完全固化部被曝光、半固化部和去除部不被曝光；
在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光；
去除掉未固化的所述负性光刻胶，形成掩膜图案。
可选的，所述负性光刻胶的所述半固化部位于所述完全固化部和所述去除部之间、并紧邻所述完全固化部。
可选的，所述第二普通掩膜板和所述第一普通掩膜板为同一掩膜板；
所述在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光具体包括：
在有氧环境中，保持所述第一普通掩膜板与所述负性光刻胶的位置对应关系并调整曝光参数，利用所述第一普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光。
可选的，所述调整曝光参数具体包括：
调整曝光机发出光线的角度以使得所述负性光刻胶接受光线照射的范围增大、增加曝光量、增加所述掩膜板与所述衬底之间的距离中的任意一种或其组合。
可选的，所述增加曝光量具体包括：
增加曝光时间和/或增加曝光机的照度。
可选的，所述无氧环境为真空环境或者惰性气体环境。
可选的，所述负性光刻胶的所述半固化部位于所述完全固化部和所述去除部之间、并紧邻所述完全固化部；
所述在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光具体包括：
在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光，其中，所述第二普通掩膜板和所述第一普通掩膜板为不同掩膜板。
可选的，所述在衬底上形成负性光刻胶具体包括：
在衬底上涂覆负性光刻胶，或者通过转印方法在衬底上形成负性光刻胶。
本发明的实施例提供了一种掩膜图案的形成方法，该方法利用负性光刻胶在无氧环境中经过曝光可以正常固化、而在有氧环境中经过曝光表面无法正常固化、除表面外的其他被曝光部分可以正常固化的特点，在无氧环境中利用第一普通掩膜板对负性光刻胶进行第一次曝光，以使得负性光刻胶的完全固化部被曝光、半固化部和去除部不被曝光；接着在有氧环境中利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光；最后，去除掉未固化的负性光刻胶，形成掩膜图案。该掩膜图案包括完全固化部对应形成的图案和半固化部对应形成的图案，半固化部对应形成的图案的厚度小于完全固化部对应形成的图案。该掩膜图案的形成方法只需采用普通掩膜板即可形成厚度不均的掩膜图案，从而避免了使用半色调掩膜板。
第二方面，提供了一种薄膜晶体管的形成方法，所述方法包括：
在衬底上依次形成金属氧化物层、刻蚀阻挡层；
在所述刻蚀阻挡层上采用上述掩膜图案的形成方法形成掩膜图案，其中，所述掩膜图案包括本体部和位于所述本体部周围的台阶部，且所述本体部的厚度大于所述台阶部的厚度；
刻蚀掉所述金属氧化物层和所述刻蚀阻挡层中所述掩膜图案未覆盖的部分；
对所述掩膜图案进行灰化，以去除所述台阶部、并减薄所述本体部；
刻蚀掉所述刻蚀阻挡层中灰化后的所述掩膜图案未覆盖的部分；
剥离剩下的所述掩膜图案，以形成金属氧化物层图案和刻蚀阻挡层图案。
可选的，所述金属氧化物层的材料为铟镓锌氧化物、铟锡锌氧化物、锌铟锡氧化物或者镁铟锌氧化物。
本发明的实施例提供了一种薄膜晶体管的形成方法，通过该方法可以形成金属氧化物薄膜晶体管，该薄膜晶体管具有非常高的迁移率和反应速度。
第三方面，提供了另一种薄膜晶体管的形成方法，所述方法包括：
在衬底上形成多晶硅层；
在所述多晶硅层上采用上述掩膜图案的形成方法形成掩膜图案，其中，所述掩膜图案包括本体部和位于所述本体部周围的台阶部，且所述本体部的厚度大于所述台阶部的厚度；
对所述多晶硅层中所述掩膜图案未覆盖的部分进行第一次掺杂；
对所述掩膜图案进行灰化，以去除所述台阶部、并减薄所述本体部；
对所述多晶硅层中灰化后的所述掩膜图案未覆盖的部分进行第二次掺杂，其中，掺杂后的所述多晶硅层中仅经过第二次掺杂的部分的杂质浓度小于经过两次掺杂的部分的杂质浓度；
剥离剩下的所述掩膜图案，以形成多晶硅层图案。
可选的，所述在衬底上形成多晶硅层之前，所述方法还包括：
在所述衬底上形成缓冲层，所述缓冲层位于所述衬底和所述多晶硅层之间。
本发明的实施例提供了另一种薄膜晶体管的形成方法，通过该方法可以形成多晶硅薄膜晶体管，该薄膜晶体管具有迁移率高、成本低的特点。
第四方面，本发明的实施例提供了一种薄膜晶体管，该薄膜晶体管采用上述任一项所述的薄膜晶体管的形成方法形成。该薄膜晶体管的迁移率高、反应速度快。
第五方面，本发明的实施例提供了一种显示装置，该显示装置包括上述的薄膜晶体管。该显示装置可以为液晶显示器、电子纸、OLED(OrganicLight-EmittingDiode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种具有台阶的掩膜图案；
图2为本发明实施例提供的一种掩膜图案的形成方法的流程示意图；
图3为图2中步骤S01后形成的结构示意图；
图4为图2中步骤S02第一次曝光的示意图；
图5为图3经过第一次曝光后的结构示意图；
图6为负性光刻胶与掩膜图案的对应关系的示意图；
图7为图5经过第二次曝光后的结构示意图；
图8为本发明实施例提供的负性光刻胶中完全固化部和半固化部的位置关系的结构示意图一；
图9为本发明实施例提供的负性光刻胶中完全固化部和半固化部的位置关系的结构示意图二；
图10为本发明实施例提供的负性光刻胶中完全固化部和半固化部的位置关系的结构示意图三；
图11为本发明实施例提供的负性光刻胶中完全固化部和半固化部的位置关系的结构示意图四；
图12为图2中步骤S03第二次曝光时，调整曝光机发出光线角度的示意图；
图13为图2中步骤S03第二次曝光时，采用第二掩膜板曝光的示意图；
图14为本发明实施例提供的一种薄膜晶体管的形成方法的流程示意图；
图15为对应图14步骤S141后形成的结构示意图；
图16为对应图14步骤S142后形成的结构示意图；
图17为对应图14步骤S143后形成的结构示意图；
图18为对应图14步骤S144后形成的结构示意图；
图19为对应图14步骤S145后形成的结构示意图；
图20为对应图14步骤S146后形成的结构示意图；
图21为本发明实施例提供的另一种薄膜晶体管的形成方法的流程示意图；
图22为对应图21步骤S211后形成的结构示意图；
图23为对应图21步骤S212后形成的结构示意图；
图24为对应图21步骤S213后形成的结构示意图；
图25为对应图21步骤S214后形成的结构示意图；
图26为对应图21步骤S215后形成的结构示意图；
图27为对应图21步骤S216后形成的结构示意图；
图28为在图22中的衬底和多晶硅层之间形成有缓冲层的结构示意图。
附图标记：
1-具有台阶的掩膜图案；101-台阶部；102-本体部；8-第一普通掩膜板；81-第一普通掩膜板的透光部；82-第一普通掩膜板的不透光部；9-第二普通掩膜板；91-第二普通掩膜板的透光部；92-第二普通掩膜板的不透光部；10-衬底；11-负性光刻胶；12-负性光刻胶的完全固化部；13-负性光刻胶的半固化部；14-负性光刻胶的去除部；15-金属氧化物层；16-刻蚀阻挡层；150-金属氧化物层图案；160-刻蚀阻挡层图案；17-多晶硅层；170-多晶硅层图案；18-缓冲层；200-光线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的实施例中，普通掩膜板是指仅包括透光部和不透光部的掩膜板，半色调掩膜板是指包括透光部、半透光部和不透光部的掩膜板。本发明实施例中采用的掩膜板均为普通掩膜板。
实施例一
本发明实施例提供了一种掩膜图案的形成方法，参考图2所示，该方法包括：
S01、参考图3所示，在衬底10上形成负性光刻胶11，且负性光刻胶11具有以下特性：在无氧环境中经过曝光后，被曝光部分能够固化；在有氧环境中经过曝光后，被曝光部分的表面不能固化，除表面外的其他被曝光部分能够固化。
上述负性光刻胶是一种特殊的光刻胶，其在无氧环境中经过曝光后，被曝光部分可以固化；在有氧环境中经过曝光后，被曝光部分的表面无法固化，除表面外的其他被曝光部分可以固化。示例的，该负性光刻胶可以是由HitachiChemical(日立化成)公司生产的型号为MS100D3G4的TCTF(纳米银透明导电薄膜)除去表面的纳米银后直接得到。
上述衬底可以是康宁、旭硝子玻璃、石英玻璃等材质，本发明实施例对此不作限定。
S02、参考图4所示，在无氧环境中，利用第一普通掩膜板8对图3所示的负性光刻胶11进行第一次曝光，以使得负性光刻胶11的完全固化部12被曝光、半固化部13和去除部14不被曝光。
经过第一次曝光后可以得到如图5所示的结构，需要说明的是，为了便于区分，图5中阴影部分表示完全固化部12被曝光后发生固化，并不代表其他含义；另外，由于工艺精度的限制，完全固化部12被曝光后发生固化，其侧面大多为斜面，而不是理想中的直面。
具体的，参考图4所示，第一普通掩膜板8的透光部81可以对应负性光刻胶11的完全固化部12、不透光部82可以对应负性光刻胶11的半固化部13和去除部14，这样当紫外光照射到该第一普通掩膜板8时，不透光部82可以阻挡紫外光照射到半固化部13和去除部14上，以使得负性光刻胶11的完全固化部12被曝光、半固化部13和去除部14不被曝光。
这里需要说明的是，为了区别负性光刻胶的不同部分，将负性光刻胶中需要完全固化的称为完全固化部、将负性光刻胶中需要部分固化的称为半固化部、将负性光刻胶中需要去除的称为去除部。本发明实施例对于完全固化部、半固化部和去除部的位置关系不作限定，具体可以根据需要形成的掩膜图案来确定，完全固化部可以对应掩膜图案中厚度较厚的部分、半固化部可以对应掩膜图案中厚度较薄的部分、去除部可以对应需要去除的部分。示例的，若要形成如图1所示的具有台阶的掩膜图案1，则参考图6所示，负性光刻胶11的半固化部13可以对应掩膜图案1的台阶部101、完全固化部12可以对应台阶部101紧邻的本体部102，即半固化部可以位于完全固化部和去除部之间、并紧邻完全固化部，这样可以形成具有台阶的掩膜图案。由于具有台阶的掩膜图案应用较多，因此本发明实施例以及附图均以形成具有台阶的掩膜图案为例进行说明。
S03、在有氧环境中，利用第二普通掩膜板对图5所示的负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光，从而得到如图7所示的结构。
这里需要说明的是，本发明实施例对于利用第二普通掩膜板对负性光刻胶进行第二次曝光的具体方法不作限定，只要使得负性光刻胶的半固化部被曝光、去除部不被曝光即可。同时需要说明的是，在第二次曝光中，可以对负性光刻胶的完全固化部进行再次曝光，也可以不对其进行曝光，这里不作限定，具体可以根据实际情况而定。
S04、去除掉图7所示的未固化的负性光刻胶11，形成图1所示的掩膜图案。
本发明的实施例对于去除未固化的负性光刻胶的方法不作限定，示例的，可以采用显影液去除掉未固化的负性光刻胶。
本发明的实施例提供了一种掩膜图案的形成方法，该方法利用负性光刻胶在无氧环境中经过曝光可以正常固化、而在有氧环境中经过曝光表面无法正常固化、除表面外的其他被曝光部分可以正常固化的特点，在无氧环境中利用第一普通掩膜板对负性光刻胶进行第一次曝光，以使得负性光刻胶的完全固化部被曝光、半固化部和去除部不被曝光；接着在有氧环境中利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光；最后，去除掉未固化的负性光刻胶，形成掩膜图案。该掩膜图案包括完全固化部对应形成的图案和半固化部对应形成的图案，半固化部对应形成的图案的厚度小于完全固化部对应形成的图案。该掩膜图案的形成方法只需采用普通掩膜板即可形成厚度不均的掩膜图案，从而避免了使用半色调掩膜板。
TFT(ThinFilmTransistor，薄膜晶体管)在TFT-LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜晶体管液晶显示器)中举足轻重。在薄膜晶体管的制作过程中，需要形成具有台阶的薄膜图案，因此具有台阶的掩膜图案应用较为广泛。可选的，负性光刻胶的半固化部位于完全固化部和去除部之间、并紧邻完全固化部。这样，可以形成具有台阶的薄膜图案。需要说明的是，本发明实施例对于完全固化部、半固化部的形状不作限定，具体可以根据实际情况而定。示例的，完全固化部可以为长方体、圆柱等，半固化部可以为矩形环、圆环、长方体等。在制作TFT时，掩膜图案中除台阶的部分的形状大多为长方体，本发明实施例以及附图均以完全固化部为长方体为例进行说明。进一步需要说明的是，若完全固化部为长方体，则半固化部紧邻完全固化部可以是如图8所示，半固化部13紧邻完全固化部12的一个侧边；还可以是如图9所示，半固化部13紧邻完全固化部12中两个相对的侧边；还可以是如图10所示，半固化部13紧邻完全固化部12的三个侧边；还可以是如图11所示，半固化部13包围完全固化部12。这里不作限定，具体根据实际需要确定。本发明实施例以及附图均以完全固化部、半固化部均为长方体、半固化部紧邻完全固化部中两个相对的侧边为例进行说明。
若负性光刻胶的半固化部位于完全固化部和去除部之间、并紧邻完全固化部，即若要形成图1所示的具有台阶的掩膜图案，S03、在有氧环境中，利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光的步骤具体可以采用两种方法实现，下面详细说明。
第一种，第二普通掩膜板和第一普通掩膜板为同一掩膜板，S03、在有氧环境中，利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光具体包括：
在有氧环境中，保持第一普通掩膜板与负性光刻胶的位置对应关系并调整曝光参数，利用第一普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光。
这里需要说明的是，利用第一普通掩膜板对负性光刻胶进行第一次曝光后，保持第一普通掩膜板与负性光刻胶的位置对应关系，其中，第一普通掩膜板与负性光刻胶的位置对应关系是指第一普通掩膜板中的透光部、不透光部与负性光刻胶的完全固化部、半固化部和去除部的位置对应关系，具体的，在第二次曝光和第一次曝光中，第一普通掩膜板的透光部均与负性光刻胶的完全固化部对应、不透光部均与负性光刻胶的半固化部和去除部对应，前后两次曝光中第一普通掩膜板与负性光刻胶的位置对应关系不变。该方法只需采用一个普通掩膜板即可形成具有台阶的掩膜图案，相较于现有技术中采用的半色调掩膜板形成具有台阶的掩膜图案，极大节约了生产时间、降低了生产成本。
本发明实施例对于调整曝光参数的具体方法不作限定。可选的，调整曝光参数具体可以包括：调整曝光机发出光线的角度以使得负性光刻胶接受光线照射的范围增大、增加曝光量、增加掩膜板与衬底之间的距离中的任意一种或其组合。
下面说明上述几种方法实现半固化部被曝光的原理：
调整曝光机发出光线的角度：参考图12所示，该方法可以改变光线的路径，从而使得部分光线200直接照射到半固化部，进而使得半固化部被曝光。
增加曝光量：光照射到掩膜板上时，部分光线会在掩膜板的透光部与不透光部的交界处会发生衍射，进而使得该部分光线照射到半固化部。但是实际中发生衍射的光线数量非常少，因此需要增加曝光量，以增大发生衍射的光线数量，从而使得足够多数量的光线通过衍射照射到半固化部，进而使得半固化部被曝光。
增加掩膜板与衬底之间的距离：若掩膜板与衬底之间的距离较小，则发生衍射的光线照射在半固化部的范围较小，不足以照射所有半固化部，因此，增加掩膜板与衬底之间的距离，可以增大发生衍射的光线照射在半固化部的范围，从而使得半固化部被曝光。
上述三种方法都可以实现负性光刻胶的半固化部被曝光、去除部不被曝光，可以仅采用其中的一种、或者将其任意组合，这里不作具体限定。
进一步可选的，上述增加曝光量具体包括：
增加曝光时间和/或增加曝光机的照度。即可以仅通过增加曝光时间或者仅通过增加曝光机的照度来增加曝光量，还可以是同时增加曝光时间和曝光机的照度来增加曝光量，这里不作限定，具体可以根据实际情况而定。
第二种，S03、在有氧环境中，利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光具体包括：
在有氧环境中，利用第二普通掩膜板对负性光刻胶进行第二次曝光，以使得负性光刻胶的半固化部被曝光、去除部不被曝光，其中，第二普通掩膜板和第一普通掩膜板为不同掩膜板。
这里需要说明的是，利用第一普通掩膜板对负性光刻胶进行第一次曝光后，参考图13所示，改用第二普通掩膜板9对图5所示的负性光刻胶11进行第二次曝光，其中，第二普通掩膜板9的透光部91可以对应负性光刻胶11的完全固化部12和半固化部13，不透光部92可以对应负性光刻胶11的去除部14，这样当紫外光照射到该第二普通掩膜板9时，可以实现半固化部13被曝光、去除部14不被曝光。
第一种方法相比第二种方法，只需采用一个普通掩膜板即可，可以节约生产时间、降低生产成本，本发明实施例优选前者。
可选的，上述S02中，无氧环境为真空环境或者惰性气体环境，其中，惰性气体可以是氦气、氩气、氖气等，这里不作具体限定。
可选的，上述S01、在衬底上形成负性光刻胶具体包括：
在衬底上涂覆负性光刻胶，或者通过转印方法在衬底上形成负性光刻胶。该方法操作简单，容易实现。
实施例二
本发明实施例提供了一种薄膜晶体管的形成方法，参考图14所示，该方法包括：
S141、参考图15所示，在衬底10上依次形成金属氧化物层15、刻蚀阻挡层16。
上述金属氧化物层的材料可以是铟镓锌氧化物、铟锡锌氧化物、锌铟锡氧化物或者镁铟锌氧化物等，这里不作具体限定。上述刻蚀阻挡层的材料可以是氮化硅、氧化硅或氮氧化硅等材料。本发明实施例对于金属氧化物层和刻蚀阻挡层的厚度均不作限定，具体根据实际情况而定。
本发明实施例对于金属氧化物层、刻蚀阻挡层的具体形成方法不作限定，示例的，金属氧化物层、刻蚀阻挡层可以通过溅射方法或者热蒸发的方法沉积在衬底上。
S142、参考图16所示，在刻蚀阻挡层16上采用实施例一提供的方法形成掩膜图案1，其中，掩膜图案1包括本体部102和位于本体部102周围的台阶部101，且本体部102的厚度大于台阶部101的厚度。
具体的，掩膜图案的本体部和台阶部可以分别对应实施例一中负性光刻胶的完全固化部和半固化部，具体形成过程参考实施例一，这里不再赘述。
S143、刻蚀掉图16所示的金属氧化物层15和刻蚀阻挡层16中掩膜图案1未覆盖的部分，形成图17所示的结构。
本发明实施例对于具体刻蚀方法不作限定，可以采用干法刻蚀、湿法刻蚀等。
S144、对图17所示的掩膜图案1进行灰化，以去除台阶部101、并减薄本体部102，形成图18所示的结构。
S145、刻蚀掉图18所示的刻蚀阻挡层16中灰化后的掩膜图案1未覆盖的部分，形成图19所示的结构。
S146、剥离图19中剩下的掩膜图案1，以形成图20所示的金属氧化物层图案150和刻蚀阻挡层图案160。
图20中金属氧化物层图案150和刻蚀阻挡层图案160在边缘处形成台阶，该种结构被称为SWC(SideWingContact，侧翼连接)结构，形成该结构后，可以在该图案上形成源漏极。
需要说明的是，本发明实施例中仅详细介绍薄膜晶体管中与发明点相关的结构的形成方法，本领域技术人员能够根据公知常识以及现有技术获知，薄膜晶体管还可以包含其他的部件，例如：还可以包含栅金属层、栅绝缘层和源漏金属层，则薄膜晶体管的形成方法还可以包括在衬底上形成栅极、栅绝缘层和源漏极等，这里不再赘述。
通过上述方法可以形成金属氧化物薄膜晶体管，该薄膜晶体管具有非常高的迁移率和反应速度，广泛应用在手机、平板电脑等显示器件中。
可选的，金属氧化物层的材料为铟镓锌氧化物、铟锡锌氧化物、锌铟锡氧化物或者镁铟锌氧化物。
实施例三
本发明实施例提供了一种薄膜晶体管的形成方法，参考图21所示，该方法包括：
S211、参考图22所示，在衬底10上形成多晶硅层17。
本发明实施例对于形成多晶硅层的方法不作限定，示例的，可以是在衬底上形成非晶硅层，然后采用准分子激光退火方法对非晶硅层进行处理，从而使得非晶硅层转换成多晶硅层。
S212、参考图23所示，在多晶硅层17上采用实施例一提供的任一项的方法形成掩膜图案1，其中，掩膜图案1包括本体部102和位于本体部102周围的台阶部101，且本体部102的厚度大于台阶部101的厚度。
具体的，掩膜图案的本体部和台阶部可以分别对应实施例一中负性光刻胶的完全固化部和半固化部，具体形成过程参考实施例一，这里不再赘述。
S213、对图23所示的多晶硅层17中掩膜图案1未覆盖的部分进行第一次掺杂，形成图24所示的结构。
S214、对图24所示的掩膜图案1进行灰化，以去除台阶部101、并减薄本体部102，形成图25所示的结构。
S215、对图25所示的多晶硅层17中灰化后的掩膜图案1未覆盖的部分进行第二次掺杂，形成图26所示的结构，其中，掺杂后的多晶硅层中仅经过第二次掺杂的部分的杂质浓度小于经过两次掺杂的部分的杂质浓度。
需要说明的是，本领域技术人员通常将第一次掺杂称为重掺杂，第二次掺杂称为轻掺杂，重掺杂后的杂质浓度要大于轻掺杂后的杂质浓度。
S216、剥离图26中剩下的掩膜图案1，以形成图27所示的多晶硅层图案170。
需要说明的是，本发明实施例中仅详细介绍薄膜晶体管中与发明点相关的结构的形成方法，本领域技术人员能够根据公知常识以及现有技术获知，薄膜晶体管还可以包含其他的部件，例如：还可以包含栅金属层、栅绝缘层和源漏金属层，则薄膜晶体管的形成方法还可以包括在衬底上形成栅极、栅绝缘层和源漏极等，这里不再赘述。
通过上述方法可以形成LTPS(LowTemperaturePoly-Silicon，低温多晶硅)薄膜晶体管，该薄膜晶体管具有迁移率高、反应速度快等特点，广泛应用在手机、平板电脑等显示器件中。
可选的，在S211、衬底10上形成多晶硅层17之前，方法还包括：
S217、参考图28所示，在衬底10上形成缓冲层18，缓冲层18位于衬底10和多晶硅层17之间，该缓冲层可以增加多晶硅层与衬底的附着力。
实施例四
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管可以采用实施例二提供的任一项薄膜晶体管的形成方法形成，还可以采用实施例三提供的任一项薄膜晶体管的形成方法形成。前者为金属氧化物薄膜晶体管，后者为多晶硅薄膜晶体管，这两种薄膜晶体管在显示技术领域均有广泛应用。
实施例五
本发明实施例提供了一种显示装置，包括：实施例四提供的任一项薄膜晶体管。该显示装置可以为液晶显示器、电子纸、OLED(OrganicLight-EmittingDiode，有机发光二极管)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种掩膜图案的形成方法，其特征在于，包括：
在衬底上形成负性光刻胶，且所述负性光刻胶具有以下特性：在无氧环境中经过曝光后，被曝光部分能够固化；在有氧环境中经过曝光后，被曝光部分的表面不能固化，除表面外的其他被曝光部分能够固化；
在无氧环境中，利用第一普通掩膜板对所述负性光刻胶进行第一次曝光，以使得所述负性光刻胶的完全固化部被曝光、半固化部和去除部不被曝光；
在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光；
去除掉未固化的所述负性光刻胶，形成掩膜图案。
2.根据权利要求1所述的形成方法，其特征在于，所述负性光刻胶的所述半固化部位于所述完全固化部和所述去除部之间、并紧邻所述完全固化部。
3.根据权利要求2所述的形成方法，其特征在于，所述第二普通掩膜板和所述第一普通掩膜板为同一掩膜板；
所述在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光具体包括：
在有氧环境中，保持所述第一普通掩膜板与所述负性光刻胶的位置对应关系并调整曝光参数，利用所述第一普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光。
4.根据权利要求3所述的形成方法，其特征在于，所述调整曝光参数具体包括：
调整曝光机发出光线的角度以使得所述负性光刻胶接受光线照射的范围增大、增加曝光量、增加所述掩膜板与所述衬底之间的距离中的任意一种或其组合。
5.根据权利要求4所述的形成方法，其特征在于，所述增加曝光量具体包括：
增加曝光时间和/或增加曝光机的照度。
6.根据权利要求1所述的形成方法，其特征在于，所述无氧环境为真空环境或者惰性气体环境。
7.根据权利要求1或2所述的形成方法，其特征在于，所述在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光具体包括：
在有氧环境中，利用第二普通掩膜板对所述负性光刻胶进行第二次曝光，以使得所述负性光刻胶的所述半固化部被曝光、所述去除部不被曝光。
8.根据权利要求1-7任一项所述的形成方法，其特征在于，所述在衬底上形成负性光刻胶具体包括：
在衬底上涂覆负性光刻胶，或者通过转印方法在衬底上形成负性光刻胶。
9.一种薄膜晶体管的形成方法，其特征在于，所述方法包括：
在衬底上依次形成金属氧化物层、刻蚀阻挡层；
在所述刻蚀阻挡层上采用权利要求1-8任一项所述的方法形成掩膜图案，其中，所述掩膜图案包括本体部和位于所述本体部周围的台阶部，且所述本体部的厚度大于所述台阶部的厚度；
刻蚀掉所述金属氧化物层和所述刻蚀阻挡层中所述掩膜图案未覆盖的部分；
对所述掩膜图案进行灰化，以去除所述台阶部、并减薄所述本体部；
刻蚀掉所述刻蚀阻挡层中灰化后的所述掩膜图案未覆盖的部分；
剥离剩下的所述掩膜图案，以形成金属氧化物层图案和刻蚀阻挡层图案。
10.根据权利要求9所述的形成方法，其特征在于，所述金属氧化物层的材料为铟镓锌氧化物、铟锡锌氧化物、锌铟锡氧化物或者镁铟锌氧化物。
11.一种薄膜晶体管的形成方法，其特征在于，所述方法包括：
在衬底上形成多晶硅层；
在所述多晶硅层上采用权利要求1-8任一项所述的方法形成掩膜图案，其中，所述掩膜图案包括本体部和位于所述本体部周围的台阶部，且所述本体部的厚度大于所述台阶部的厚度；
对所述多晶硅层中所述掩膜图案未覆盖的部分进行第一次掺杂；
对所述掩膜图案进行灰化，以去除所述台阶部、并减薄所述本体部；
对所述多晶硅层中灰化后的所述掩膜图案未覆盖的部分进行第二次掺杂，其中，掺杂后的所述多晶硅层中仅经过第二次掺杂的部分的杂质浓度小于经过两次掺杂后的部分的杂质浓度；
剥离剩下的所述掩膜图案，以形成多晶硅层图案。
12.根据权利要求11所述的形成方法，其特征在于，所述在衬底上形成多晶硅层之前，所述方法还包括：
在所述衬底上形成缓冲层，所述缓冲层位于所述衬底和所述多晶硅层之间。
13.一种薄膜晶体管，其特征在于，采用权利要求9-10或11-12任一项所述的方法形成所述薄膜晶体管。
14.一种显示装置，其特征在于，包括：权利要求13所述的薄膜晶体管。
CN201610004474.2A 2016-01-04 2016-01-04 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置 Expired - Fee Related CN105575776B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610004474.2A CN105575776B (zh) 2016-01-04 2016-01-04 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
PCT/CN2016/097813 WO2017118061A1 (zh) 2016-01-04 2016-09-01 形成掩膜图案的方法、薄膜晶体管及形成方法、显示装置
US15/519,324 US10236361B2 (en) 2016-01-04 2016-09-01 Method for forming mask pattern, thin film transistor and method for forming the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610004474.2A CN105575776B (zh) 2016-01-04 2016-01-04 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置

Publications (2)

Publication Number Publication Date
CN105575776A true CN105575776A (zh) 2016-05-11
CN105575776B CN105575776B (zh) 2019-03-15

Family

ID=55885787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610004474.2A Expired - Fee Related CN105575776B (zh) 2016-01-04 2016-01-04 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置

Country Status (3)

Country Link
US (1) US10236361B2 (zh)
CN (1) CN105575776B (zh)
WO (1) WO2017118061A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法
WO2017118061A1 (zh) * 2016-01-04 2017-07-13 京东方科技集团股份有限公司 形成掩膜图案的方法、薄膜晶体管及形成方法、显示装置
CN107331749A (zh) * 2017-05-27 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管芯片的制备方法
CN110828381A (zh) * 2019-10-22 2020-02-21 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN114472105A (zh) * 2020-10-28 2022-05-13 通用汽车环球科技运作有限责任公司 用于选择性涂层施加的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670104B2 (en) * 2000-07-03 2003-12-30 Nec Lcd Technologies, Ltd. Pattern forming method and method of manufacturing thin film transistor
CN104020882A (zh) * 2014-05-30 2014-09-03 南昌欧菲光科技有限公司 触摸屏
CN105070650A (zh) * 2015-08-14 2015-11-18 Tcl集团股份有限公司 梯形像素Bank结构和OLED器件的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026032A (ko) * 1994-02-25 1995-09-18 김광호 다결정실리콘 박막트랜지스터의 제조방법
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100922800B1 (ko) * 2005-05-27 2009-10-21 엘지디스플레이 주식회사 하프톤 마스크와 그 제조방법 및 이를 이용한 표시장치의 제조방법
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI435185B (zh) * 2010-01-29 2014-04-21 Chunghwa Picture Tubes Ltd 一種曝光圖案形成之方法
CN103309165A (zh) * 2012-03-09 2013-09-18 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN105575776B (zh) * 2016-01-04 2019-03-15 京东方科技集团股份有限公司 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670104B2 (en) * 2000-07-03 2003-12-30 Nec Lcd Technologies, Ltd. Pattern forming method and method of manufacturing thin film transistor
CN104020882A (zh) * 2014-05-30 2014-09-03 南昌欧菲光科技有限公司 触摸屏
CN105070650A (zh) * 2015-08-14 2015-11-18 Tcl集团股份有限公司 梯形像素Bank结构和OLED器件的制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017118061A1 (zh) * 2016-01-04 2017-07-13 京东方科技集团股份有限公司 形成掩膜图案的方法、薄膜晶体管及形成方法、显示装置
US10236361B2 (en) 2016-01-04 2019-03-19 Boe Technology Group Co., Ltd. Method for forming mask pattern, thin film transistor and method for forming the same, and display device
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法
CN107331749A (zh) * 2017-05-27 2017-11-07 华灿光电（浙江）有限公司 一种发光二极管芯片的制备方法
CN107331749B (zh) * 2017-05-27 2019-06-11 华灿光电（浙江）有限公司 一种发光二极管芯片的制备方法
CN110828381A (zh) * 2019-10-22 2020-02-21 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN110828381B (zh) * 2019-10-22 2022-04-26 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN114472105A (zh) * 2020-10-28 2022-05-13 通用汽车环球科技运作有限责任公司 用于选择性涂层施加的方法

Also Published As

Publication number Publication date
WO2017118061A1 (zh) 2017-07-13
CN105575776B (zh) 2019-03-15
US10236361B2 (en) 2019-03-19
US20170365684A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
CN105575776A (zh) 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
US7977151B2 (en) Double self-aligned metal oxide TFT
US8435832B2 (en) Double self-aligned metal oxide TFT
US9679995B2 (en) Method for manufacturing thin film transistor and pixel unit thereof
US8273600B2 (en) Self-aligned metal oxide TFT with reduced number of masks
US20180233379A1 (en) Method of forming via hole, array substrate and method of forming the same and display device
US10186527B2 (en) Array substrate, method for manufacturing the array substrate, and display device
KR20070118873A (ko) 박막트랜지스터 제조용 몰드의 제조방법 및 그 제조장비
TW201330053A (zh) 於薄膜元件中壓印圖案化材料的製程
US11347148B2 (en) Patterning method and method for manufacturing array substrate
WO2020073474A1 (zh) Tft阵列基板的制作方法
CN108269736B (zh) 通过光阻剥离实现电极层图案化的方法
US9401431B2 (en) Double self-aligned metal oxide TFT
JP2017208532A (ja) 完全自己整合デュアルゲート薄膜トランジスタを製造するための方法
CN105470282A (zh) 一种无像素bank的TFT-OLED及制备方法
CN1888978B (zh) 一种采用微转移图案化图形作为掩模板的光刻图案化方法
WO2015043261A1 (zh) 光刻胶的去除方法、曝光装置以及显示基板的制造方法
WO2016078248A1 (zh) 阵列基板及其制备方法、显示装置
US7678626B2 (en) Method and system for forming a thin film device
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
CN104300002A (zh) 一种薄膜晶体管及其制造方法、光刻工艺
US11049888B1 (en) Manufacturing method for TFT array substrate
KR20170028429A (ko) 공면형 산화물 반도체 tft 기판의 제작방법
US9450077B2 (en) Method of manufacturing thin film transistor
KR100660278B1 (ko) 게이트 전극 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190315

Termination date: 20220104

CF01 Termination of patent right due to non-payment of annual fee