CN113097052A - 一种半导体器件上SiO2护层的制备方法 - Google Patents

一种半导体器件上SiO2护层的制备方法 Download PDF

Info

Publication number
CN113097052A
CN113097052A CN202110319394.7A CN202110319394A CN113097052A CN 113097052 A CN113097052 A CN 113097052A CN 202110319394 A CN202110319394 A CN 202110319394A CN 113097052 A CN113097052 A CN 113097052A
Authority
CN
China
Prior art keywords
sio
protective layer
etching
photoresist
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110319394.7A
Other languages
English (en)
Inventor
詹健龙
范斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Kunteng Infrared Technology Co ltd
Original Assignee
Zhejiang Kunteng Infrared Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Kunteng Infrared Technology Co ltd filed Critical Zhejiang Kunteng Infrared Technology Co ltd
Priority to CN202110319394.7A priority Critical patent/CN113097052A/zh
Publication of CN113097052A publication Critical patent/CN113097052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件上SiO2护层的制备方法，包括有如下步骤:(1)对晶圆或芯片进行光刻，将待刻蚀的SiO2护层图形转移至光刻胶上；(2)用RIE干法刻蚀的方法，对光刻胶未保护的地方进行刻蚀，将SiO2护层图形转移到晶圆或芯片上；(3)去除光刻胶，在晶圆或芯片上形成需要的SiO2护层结构。本发明的方法可以解决目前通用的使用湿法刻蚀方法带来的侧蚀严重，不易控制的问题，实现对SiO2护层的角度、刻蚀深度的良好控制，从而有效提高半导体器件的性能和成品率。具有均匀性好、工艺重复性强的优点，不易产生侧蚀问题。

Description

一种半导体器件上SiO2护层的制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种半导体器件上SiO2护层的制备方法。
背景技术
半导体制造工艺中的SiO2护层技术已被广泛应用，SiO2护层的主要作用是实现双端器件阵列在同一高度上的电学接触，影响了后续的倒装互联、集成混成的进行。SiO2护层技术已经被广泛应用于空间光调制器阵列、红外焦平面阵列等。尤其是在红外焦平面阵列领域，目前的SiO2护层技术主要方案是使用光刻胶对SiO2护层进行掩膜保护，再使用化学溶液湿法腐蚀出SiO2图形。这种方法简单易行，但是存在均匀性较差，工艺控制难，重复性差，影响成品率的问题。同时，SIO2护层除了被在垂直方向腐蚀以外，横向也会被腐蚀，容易造成腐蚀过后SiO2护层开孔过大，后续绝缘隔离效果无法保证的问题。与湿法刻蚀相比，干法刻蚀具有均匀性好，工艺重复性强的优点，还可以结合在位光学监控实现精确的终点探測，不会产生侧蚀问题。因此，寻找一种使用干法刻蚀实现SiO2护层的方法，对现有的半导体器件的制备工艺具有重要意义。
发明内容
为解决上述技术问题，本发明将干法刻蚀应用到了半导体器件上SiO2护层的制备，克服传统化学溶液湿法腐蚀出SiO2图形均匀性较差，工艺控制难，重复性差，影响成品率等问题。为了实现上述目标，本发明采用的技术方案是：一种半导体器件上SiO2护层的制备方法，包括有如下步骤:
(1)对晶圆或芯片进行光刻，将待刻蚀的SiO2护层图形转移至光刻胶上；
(2)用RIE干法刻蚀的方法，对光刻胶未保护的地方进行刻蚀，将SiO2护层图形转移到晶圆或芯片上；
(3)去除光刻胶，在晶圆或芯片上形成需要的SiO2护层结构。
光刻过程中对光刻胶进行高温烘烤，使得光刻胶回流，形成极小的倾斜角度。
作为上述技术方案的优选，所述光刻胶采用旋涂方式涂敷在晶圆或芯片上。光刻胶的厚度为12-15μm。
作为上述技术方案的优选，所述步骤(1)的光刻过程中光刻开孔的形状和角度由光刻胶的类型、厚度、以及烘烤的温度、烘烤的时间或者等离子轰击的能量和时间共同决定。
作为上述技术方案的优选，所述步骤(2)中的RIE干法刻蚀为耦合等离子体刻蚀、反应离子刻蚀或离子束刻蚀，优选为等离子体刻蚀。
作为上述技术方案的优选，所述步骤(2)中光刻胶的形状以及光刻胶与芯片之间的刻蚀比共同决定了芯片上形成的SiO2护层的形状和角度。
作为上述技术方案的优选，所述SiO2护层的横截面形状为圆形。
本发明的有益效果是：本发明的方法可以解决目前通用的使用湿法刻蚀方法带来的侧蚀严重，不易控制的问题，实现对SiO2护层的角度、刻蚀深度的良好控制，从而有效提高半导体器件的性能和成品率。具有均匀性好、工艺重复性强的优点，不易产生侧蚀问题。
附图说明
图1是本发明的流程示意图。
其中2-5为对晶圆或芯片进行光刻后的示意图；6-7为对晶圆或芯片进行RIE干法刻蚀后的示意图；步骤8-9为对晶圆或芯片进行去胶后的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图1所示，第一步，如图1步骤2-5所示，将SiO2膜层沉积在晶圆或者芯片上，对晶圆或者芯片进行常规光刻，包括匀胶、前烘、曝光、显影、后烘等工艺，将待刻蚀的SiO2图形转移至光刻胶上。
第二步，如图1步骤6-7所示，进行干法刻蚀，使用反应离子(RIE)干法刻蚀手段对晶圆或者芯片的SiO2膜层进行刻蚀。光刻过程中光刻开孔的形状和角度由光刻胶的类型、厚度、以及烘烤的温度、烘烤的时间或者等离子轰击的能量和时间共同决定。高温烘烤后光刻胶回流形成一定的倾斜角度。
反应刻蚀通过调节真空度，CF4流量，RF功率，刻蚀时间等参数对膜层进行120％左右的过刻动作，确保SiO2膜层刻蚀干净，否则会影响金属层与外延层的欧姆接触。
RIE干法刻蚀可以选择耦合等离子体刻蚀、反应离子刻蚀或离子束刻蚀中的任意一种。
第三步，如图1所示8-9所示，去除光刻胶，去胶后即在晶圆或芯片上形成需要的SiO2护层结构。SiO2护层结构俯视形状为圆形孔洞结构。
值得一提的是，本发明专利申请涉及的RIE干法刻蚀、显影、沉积、匀胶、曝光、去胶等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本发明专利的发明点所在，本发明专利不做进一步具体展开详述。
以上详细描述了本发明的较佳具体实施例，应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化，因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (6)

1.一种半导体器件上SiO2护层的制备方法，其特征在于，包括有如下步骤:
(1)对晶圆或芯片进行光刻，将待刻蚀的SiO2护层图形转移至光刻胶上；
(2)用RIE干法刻蚀的方法，对光刻胶未保护的地方进行刻蚀，将SiO2护层图形转移到晶圆或芯片上；
(3)去除光刻胶，在晶圆或芯片上形成需要的SiO2护层结构。
2.如权利要求1所述的半导体器件上SiO2护层的制备方法，其特征在于，所述光刻胶采用旋涂方式涂敷在晶圆或芯片上。
3.如权利要求1所述的半导体器件上SiO2护层的制备方法，其特征在于，所述步骤(1)的光刻过程中光刻开孔的形状和角度由光刻胶的类型、厚度、以及烘烤的温度、烘烤的时间或者等离子轰击的能量和时间共同决定。
4.如权利要求1所述的半导体器件上SiO2护层的制备方法，其特征在于，所述步骤(2)中的RIE干法刻蚀为耦合等离子体刻蚀、反应离子刻蚀或离子束刻蚀。
5.如权利要求1所述的半导体器件上SiO2护层的制备方法，其特征在于，所述步骤(2)中光刻胶的形状以及光刻胶与芯片之间的刻蚀比共同决定了芯片上形成的SiO2护层的形状和角度。
6.如权利要求1所述的半导体器件上SiO2护层的制备方法，其特征在于，所述SiO2护层的横截面形状为圆形。
CN202110319394.7A 2021-03-25 2021-03-25 一种半导体器件上SiO2护层的制备方法 Pending CN113097052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110319394.7A CN113097052A (zh) 2021-03-25 2021-03-25 一种半导体器件上SiO2护层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110319394.7A CN113097052A (zh) 2021-03-25 2021-03-25 一种半导体器件上SiO2护层的制备方法

Publications (1)

Publication Number Publication Date
CN113097052A true CN113097052A (zh) 2021-07-09

Family

ID=76669874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110319394.7A Pending CN113097052A (zh) 2021-03-25 2021-03-25 一种半导体器件上SiO2护层的制备方法

Country Status (1)

Country Link
CN (1) CN113097052A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059957A (ko) * 2001-01-09 2002-07-16 이상헌 다공성 산화 실리콘층의 선택적 형성 방법
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法
CN206282822U (zh) * 2016-11-25 2017-06-27 中国科学院上海技术物理研究所 一种可自动控制成形终点的碲镉汞刻蚀掩膜
CN108511574A (zh) * 2017-02-28 2018-09-07 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN108682626A (zh) * 2018-03-28 2018-10-19 湖北光安伦科技有限公司 一种含铝材料的icp刻蚀方法
CN110491777A (zh) * 2019-08-20 2019-11-22 福州中科光芯科技有限公司 一种双沟结构的脊上开孔方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059957A (ko) * 2001-01-09 2002-07-16 이상헌 다공성 산화 실리콘층의 선택적 형성 방법
CN106504981A (zh) * 2016-10-14 2017-03-15 电子科技大学 一种制备角度可控缓坡微结构的方法
CN206282822U (zh) * 2016-11-25 2017-06-27 中国科学院上海技术物理研究所 一种可自动控制成形终点的碲镉汞刻蚀掩膜
CN108511574A (zh) * 2017-02-28 2018-09-07 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片的制备方法
CN108682626A (zh) * 2018-03-28 2018-10-19 湖北光安伦科技有限公司 一种含铝材料的icp刻蚀方法
CN110491777A (zh) * 2019-08-20 2019-11-22 福州中科光芯科技有限公司 一种双沟结构的脊上开孔方法

Similar Documents

Publication Publication Date Title
US6890447B2 (en) Method of forming noble metal thin film pattern
US7402908B2 (en) Intermediate semiconductor device structures
CN103646997B (zh) 倏逝波耦合型高速高功率光电探测器的制作方法
CN111399350B (zh) 一种图案化光敏bcb半导体结构的制备方法
CN109243971B (zh) 一种半导体器件介质膜低角度蚀刻方法
CN106356428B (zh) 一种台面型探测器表面钝化层的生长方法
JPH0461326A (ja) 半導体装置の製造方法
US5930672A (en) Manufacture of semiconductor device having reliable and fine connection hole
CN113097052A (zh) 一种半导体器件上SiO2护层的制备方法
KR100668509B1 (ko) 비대칭 스텝구조의 게이트를 갖는 반도체소자의 제조 방법
CN115083922A (zh) 一种正磨角氧化镓肖特基二极管器件及其制备方法
JPS6022340A (ja) 半導体装置の製造方法
CN109052311B (zh) 一种制备全部覆盖侧面电极的方法
JP4093606B2 (ja) 半導体素子の製造方法
CN110661170B (zh) 一种用于制造半导体器件隔离结构的方法及其半导体器件
US11189495B2 (en) Semiconductor structure and fabrication method thereof
JP2000173996A (ja) 半導体装置およびその製造方法
KR0162144B1 (ko) 반도체 소자의 콘택홀 형성 방법
CN114400273B (zh) 一种InGaAs/InP体系的单行载流子的光电探测器制备方法
KR102574258B1 (ko) 폴리머 층들에 비아들을 형성하기 위한 방법들
US11581161B2 (en) Systems and methods for etching a substrate
CN109755338B (zh) 光电二极管的制备方法及光电二极管
US20220285150A1 (en) Method for forming contact surface on top of mesa structure formed on semiconductor substrate
CN109768104B (zh) 自保式集成二极管电池的结构及其制备方法
JP2007226167A (ja) 曲面の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination