JPH09181115A - 半導体素子の形成方法 - Google Patents

半導体素子の形成方法

Info

Publication number
JPH09181115A
JPH09181115A JP8344700A JP34470096A JPH09181115A JP H09181115 A JPH09181115 A JP H09181115A JP 8344700 A JP8344700 A JP 8344700A JP 34470096 A JP34470096 A JP 34470096A JP H09181115 A JPH09181115 A JP H09181115A
Authority
JP
Japan
Prior art keywords
layer
forming
passivation layer
bond pad
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8344700A
Other languages
English (en)
Other versions
JP3954141B2 (ja
Inventor
Mark D Hall
マーク・ディー・ホール
Gregory Steven Ferguson
グレゴリー・スティーブン・ファーグソン
Joel Patrick Mitchell
ジョエル・パトリック・ミッシェル
Johanes P D Suryanata
ヨハネ・ピー・ディー・サーヤナタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH09181115A publication Critical patent/JPH09181115A/ja
Application granted granted Critical
Publication of JP3954141B2 publication Critical patent/JP3954141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 ボンド・パッドに汚染を生じることなく、一
貫して半導体素子を形成する方法を提供する。 【解決手段】 半導体素子のパシベーション層（４２）
にドライ・エッチングを行うプロセスにおいて、下に位
置するボンド・パッド（２２）を最初に露出する前で
は、低い無線周波数（ＲＦ）電力による工程を用い、初
期露出の後、高いＲＦ電力による工程を用いる。このプ
ロセスは、特に、半導体素子（５０）上にポリイミド・
ダイ・コート層（７２）を後に形成するときに、ボンド
・パッド（２２）に汚染を生じる可能性を、事実上根絶
するか、あるいは減少させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の形成
方法に関し、特に、半導体素子のパシベーション層内に
開口を形成する方法に関するものである。
【０００２】
【従来の技術】半導体素子は、ボンド・パッドの汚染(s
tain) を生じないように形成する必要がある。汚染した
ボンド・パッドで問題となるのは、汚染が歩留りを低下
させることである。この歩留りの損失は、電気的または
物理的検査に不合格となったり、汚染したボンド・パッ
ドが顧客には受け入れ可能とは見られないために外観検
査(visualinspection)で不合格になることが原因で起こ
るものと考えることができる。汚染したボンド・パッド
は、歩留りに悪影響を与えるだけなので、通常は回避さ
れるべきものである。
【０００３】ボンド・パッドが汚染する可能性を減少さ
せる方法が試されてきた。当業者が最も注目してきた領
域の１つは、ボンド・パッドに開口を形成するときに、
パシベーション層の上面に使用するフォトレジスト層を
除去することであった。その作業の多くは、レジスト除
去プロセスのパラメータを変更することに関し、それに
は、異なる機器、有機化学的溶剤、またはその他のレジ
スト除去プロセスのパラメータが含まれる。しかしなが
ら、これら全てを変更したとしても、尚汚染したボンド
・パッドが形成される可能性がある。
【０００４】
【発明が解決しようとする課題】したがって、ボンド・
パッドに汚染を生じることなく、一貫して半導体素子を
形成可能とすることが必要とされている。また、素子上
にポリイミド・ダイ・コートを用いる場合に、ボンド・
パッドに汚染を生じることなく、素子を形成することも
必要とされている。
【０００５】
【課題を解決するための手段】半導体素子のパシベーシ
ョン層をドライ・エッチングするプロセスを実施するに
は、ボンド・パッドを最初に露出させた後に、高ＲＦ電
力工程を用いる。このプロセスは、特に、半導体素子上
にポリイミド・ダイ・コートを実質的に形成する場合
に、ボンド・パッドが汚染する可能性を、事実用根絶す
るか、あるいは減少させるものである。本発明は、以下
に説明する実施例によって、よりよく理解することがで
きよう。
【０００６】
【発明の実施の形態】添付図面に本発明の一例を示す
が、本発明はこれに限定される訳ではない。また、これ
らの図面では、同様の参照符号は同様の素子を示してい
る。
【０００７】図面内の素子は簡潔かつ明瞭に示すため
に、必ずしも同じ倍率で描かれている訳ではないこと
を、当業者は認めよう。例えば、図面内の素子の中に
は、他の素子に対して、その寸法を誇張することによっ
て、本発明の実施例を理解し易くしているものもある。
【０００８】図１は、絶縁層１０を含む半導体素子の一
部を示す断面図である。この実施例では、半導体基板
は、直径２００ミリメートルの単結晶シリコン・ウエハ
である。絶縁層１０を形成するには、典型的に、酸化物
を堆積する。この酸化物は、ドープされたものでも、ド
ープされないものでもよい。絶縁層１０の下には回路が
存在するが、図１には示されていない。絶縁層１０上
に、相互接続層１２を形成する。相互接続層１２は、接
着膜１２２、バリア膜１２４、アルミニウム含有膜１２
６、および反射防止膜１２８を含む。接着膜１２２は典
型的にチタン等を含み、バリア膜１２４は典型的に窒化
チタン等を含む。アルミニウム含有膜１２６は典型的に
アルミニウムと、シリコン、銅等を含むその他の不純物
とを含み、反射防止膜１２８は典型的に窒化チタン、窒
化タングステン、窒化アルミニウム等のような窒化物を
含む。次に、図２および図３に示すように、相互接続層
１２にパターニングを行い、ボンド・パッド２２および
相互接続部２４を形成する。パターニングを行うには、
従来の方法を用いる。
【０００９】次に、図４に示すように、絶縁層１０およ
び相互接続層１２上に、パシベーション層４２を形成す
る。この実施例では、パシベーション層１２は、ドープ
酸化物膜４２２と、プラズマ・エンハンス窒化物膜４２
４とを含む。ドープ酸化物膜４２２は、典型的に、燐、
硼素等を含む。別の実施例では、パシベーション層４２
は、組成が均一のあるいは（離散的または連続的に）漸
変する酸窒化物を含むこともできる。漸変する組成(gra
ded composition)を用いる場合、パシベーション層は、
絶縁層１０からの距離が遠くなるに連れて、その屈折率
が２．０に近づく。次に、パシベーション層４２上でレ
ジスト層を形成し、これにパターニングを行って、レジ
スト開口４８を含むパターン・レジスト層(pattern res
ist layer)４６を与える。
【００１０】次に、パシベーション層４２にエッチング
を行い、図５および図６に見られるように、ボンド・パ
ッド開口５８を通じて、ボンド・パッド２２の一部を露
出させる。パシベーション層４２の下に位置する、この
ボンド・パッド２２の部分と相互接続部２４は、図５の
半導体素子５０において、斜線で示されている。典型的
に、パシベーション層４２にドライ・エッチングを行う
には、プラズマ・エッチングまたは反応性イオン・エッ
チングを用いる。パターン・レジスト層４６とパシベー
ション層４２との間のエッチング選択性が乏しいので、
通常、イオン・ミリング(ionmilling)やスパッタ・エッ
チングの使用は避ける。一実施例では、パシベーション
層４２全体に異方性エッチングを行い、図６に示すボン
ド・パッド開口５８を形成する。あるいは、プラズマ・
エンハンス窒化物膜４２４に、部分的または全体的に、
等方性エッチングを行う。酸化物膜４２２には、典型的
に、異方性エッチングを行う。ドライ・エッチングは、
通常、反射防止膜１２８を貫通しアルミニウム含有膜１
２６が露出するまで続ける。
【００１１】ドライ・エッチング・シーケンスは、３つ
の工程で行われる。第１工程の間に、アルゴン、四フッ
化炭素（ＣＦ4)、トリフルオロメタン（ＣＨＦ 3）、お
よび酸素を含むエッチング化学薬品を用いて、窒化物膜
４２４をエッチングする。ＲＦ電力は、約１０００ない
し１５００ワットの範囲内とする。この工程は、時限エ
ッチング(timedetching)として行ったり、酸化物膜４２
２に到達したことを示す終点信号を用いて行うことがで
きる。第２工程では、アルゴン、四フッ化炭素（Ｃ
Ｆ4)、トリフルオロメタン（ＣＨＦ 3）、および酸素を
含むエッチング化学薬品を用いて、酸化物膜４２２にエ
ッチングを行う。無線周波数（ＲＦ）電力は、約７００
ないし９００ワットの範囲内とする。酸化物膜４２２の
エッチングの間、ＲＦ電力は、典型的に、１０００ワッ
ト未満に維持する。この工程を実施するには、典型的
に、時限オーバーエッチング(timed overetch)により、
アルミニウム含有膜１２６に到達したことを示す終端信
号を用いる。第３工程は、アルゴンおよび四フッ化炭素
（ＣＦ4 ）を含む化学薬品を用いて行う。無線周波数
（ＲＦ）電力は、約１２００ないし２０００ワットの範
囲内であり、約１６００ないし１９００ワットの範囲内
とする場合が多い。いずれの場合でも、ＲＦ電力は通常
１０００ワット以上に維持する。ＲＦ電力の上限は未知
であるが、ＲＦ電力を余りにも高くし過ぎると、アルミ
ニウム含有膜への損傷、レジスト層４６の過度な浸食、
またはゲート誘電体への損傷が起こり得る。第３工程は
典型的に時限的に行われ、約１５ないし１２０秒の範囲
の時間で行われるが、約４５ないし７５秒の範囲内で行
われる場合が多い。
【００１２】上述のエッチング・シーケンスは、エッチ
ングを行う１つの方法に過ぎないことは明確である。先
の３工程は、いずれも、ＣＦ4、ＣＨＦ 3、少なくともフ
ッ素原子を３つ有するフッ素含有エタン、三フッ化窒素
（ＮＦ3 ）、六フッ化硫黄（ＳＦ6 ）、またはこれらの
いずれかの組み合わせを含む、フッ素含有ガスを用いて
行うことができる。アルミニウム含有膜１２６が露出さ
れているときは、いかなる場合であっても、分子塩素
（Ｃｌ2 ）、塩酸（ＨＣｌ）、三塩化硼素（ＢＣｌ3 ）
等を含む塩素含有ガスを使用するべきではない。通常、
ドライ・エッチング・シーケンスのどの部分において
も、塩素含有ガスは用いない。直径が３００ミリメート
ルのウエハを使用する場合、先に引用したＲＦ電力の数
値を２．２５倍に増大し、ＲＦ電力密度をほぼ同一に保
持しなければならない。プラズマを形成する前のガス混
合を改良するために、ガス入力口に２つまたは３つのバ
ッフル板(baffle plate)を直列に設けることができる。
各バッフル板は、典型的に、複数の開口を有する。
【００１３】次に、半導体素子５０上にダイ・コートを
形成し、半導体素子５０を引っ掻き傷から保護し、ある
いは半導体素子のアルファ不感受性(alpha immunity)を
高めてソフト・エラーの可能性を低下させる。次に、図
７に示すように、ポリアミド酸(polyamicacid)を含む層
７２をパシベーション層４２上、およびボンド・パッド
開口５８内に形成する。層７２は、典型的に、感光物質
を含む。典型的に２４８ナノメートル未満の波長の放射
光線源を用いて、層７２を選択的に露出させ、図８に示
すように現像する(develop) 。図８は、液体である現像
用溶液８２を含む。現像用溶液８２は典型的に塩基であ
り、水酸化テトラメチル・アンモニウム（ＴＭＡＨ）等
のような、水酸化物を含む。溶液８２は、アルミニウム
含有膜１２６の露出面８４と直接接触することがわか
る。現像の後、次に層７２を熱サイクルにかけ、図９に
示すように、ポリアミド酸をポリイミドに変換する。こ
の熱サイクルのことを、硬化(curing)とも呼んでいる。
ここではポリイミドを含む層７２の、アルミニウム含有
膜１２６と接触する部分は全くない。
【００１４】本発明の実施例は、ボンド・パッドの汚染
の発生を減少させるものである。汚染は、接地またはＶ
SSに接続するボンド・パッドには、特に厄介である。汚
染を発生させるメカニズムは完全には解明されていない
が、現像用溶液８２中のＴＭＡＨがアルミニウム含有膜
１２６と反応するものと考えられる。また、第３工程に
おいてＲＦ電力を高めることにより、６００ないし８０
０ワットの範囲のような低いＲＦ電力と比較して、ボン
ド・パッドの汚染を事実上根絶するか、少なくとも減少
させることになる。更に、より低いＲＦ電力で行われる
第２工程を含む、上記プロセスの他の部分も、汚染に影
響を与える可能性もある。
【００１５】本発明の別の利点は、既存のプロセス・フ
ローへの統合が比較的容易であり、実際に使用されてい
る機器に基づいて、機器の部分毎に僅かな変更を加える
だけで済むことである。また、機器には、プラズマ閉じ
込めリングを接地する等、より高いＲＦ電力のための変
更を必要とする場合もあるが、かかる変更が問題を生じ
ることはないと考えられる。
【００１６】上述の明細書では、具体的な実施例を参照
しながら本発明について説明した。しかしながら、特許
請求の範囲に記載した本発明の範囲から逸脱することな
く、種々の変更や変化が可能であることを当業者は認め
よう。したがって、本明細書の記載および図面は、制限
の意味ではなく、例示の意味で解釈すべきであり、かか
る変更は全て本発明の範囲内に含まれることを意図する
ものである。特許請求の範囲において、手段＋機能(mea
ns-plus-function) という表現は、いずれの場合も、こ
こに記載した構造で、列挙した機能を実現するものを含
むこととする。更に、手段＋機能の節は、列挙した機能
を行う構造の均等物および等価な構造も含むこととす
る。
【図面の簡単な説明】
【図１】相互接続層を含む半導体素子の一部を示す図。
【図２】相互接続層にパターニングを行った後の、図１
の基板の平面図。
【図３】相互接続層にパターニングを行った後の、図１
の基板の断面図。
【図４】パシベーション層およびパターン・レジスト層
を形成した後の、図２および図３の基板の断面図。
【図５】パシベーション層を貫通するボンド・パッド開
口を形成した後の、図４の基板の平面図。
【図６】パシベーション層を貫通するボンド・パッド開
口を形成した後の、図４の基板の断面図。
【図７】素子上に、ポリアミド酸を含む層を被覆した後
の、図５および図６の基板の断面図。
【図８】ポリアミド酸を含む層を現像する間の、図７の
基板の断面図。
【図９】ポリアミド酸を硬化させポリイミド・ダイ・コ
ート層を形成した後の、図８の基板の断面図。
【符号の説明】
１０ 絶縁層 １２ 相互接続層 ４２ パシベーション層 ４６ パターン・レジスト層 ４８ レジスト開口 ５０ 半導体素子 ５８ ボンド・パッド開口 ７２ ポリイミドを含む層 ８２ 現像用溶液 １２２ 接着膜 １２４ バリア膜 １２６ アルミニウム含有膜 １２８ 反射防止膜 ４２２ ドープ酸化物膜 ４２４ プラズマ・エンハンス窒化物膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョエル・パトリック・ミッシェル アメリカ合衆国テキサス州オースチン、ナ ンバー1021、サウス・ラマー3816 (72)発明者 ヨハネ・ピー・ディー・サーヤナタ アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・ダブリン・ストリート6092

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体素子の形成方法であって：基板上に
    ボンド・パッド（２２）を形成する段階；前記ボンド・
    パッド（２２）上にパシベーション層（４２）を形成す
    る段階；および前記パシベーション層（４２）にドライ
    ・エッチングを行って開口（５８）を形成し、前記ボン
    ド・パッド（２２）の一部を露出させる段階であって、
    前記ボンド・パッド（２２）を露出させる間、１０００
    ワットより高い電力で前記ドライ・エッチングを行う前
    記段階；から成ることを特徴とする方法。
  2. 【請求項２】半導体素子の形成方法であって：基板（１
    ０）上にボンド・パッド（２２）を形成する段階；前記
    ボンド・パッド（２２）上にパシベーション層（４２）
    を形成する段階；前記パシベーション層（４２）にドラ
    イ・エッチングを行って開口（５８）を形成し、前記ボ
    ンド・パッド（２２）を露出させる段階であって、前記
    ボンド・パッド（２２）を露出させる間、１０００ワッ
    トより高い電力で前記ドライ・エッチングを行う前記段
    階；および前記パシベーション層（４２）上にダイ・コ
    ート層（７２）を形成する段階；から成ることを特徴と
    する方法。
  3. 【請求項３】半導体素子の形成方法であって：基板（１
    ０）上にボンド・パッド（２２）を形成する段階；前記
    ボンド・パッド（２２）上にパシベーション層（４２）
    を形成する段階；前記パシベーション層（４２）にドラ
    イ・エッチングを行って開口（５８）を形成し、前記ボ
    ンド・パッド（２２）を露出させる段階であって、前記
    ボンド・パッド（２２）を露出させる間、少なくとも約
    １２００ワットの電力で前記ドライ・エッチングを行う
    前記段階；前記パシベーション層（４２）上、および前
    記開口（５８）内にポリアミド酸を含む層（７２）を形
    成する段階；前記ポリアミド酸を含む層（７２）を、放
    射光線源に選択的に露出させる段階；および液体（８
    ２）を用いて、前記ポリアミド酸を含む層（７２）の部
    分を選択的に除去する段階；から成ることを特徴とする
    方法。
JP34470096A 1995-12-15 1996-12-09 半導体素子の形成方法 Expired - Fee Related JP3954141B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/573,171 US5960306A (en) 1995-12-15 1995-12-15 Process for forming a semiconductor device
US573171 1995-12-15

Publications (2)

Publication Number Publication Date
JPH09181115A true JPH09181115A (ja) 1997-07-11
JP3954141B2 JP3954141B2 (ja) 2007-08-08

Family

ID=24290930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34470096A Expired - Fee Related JP3954141B2 (ja) 1995-12-15 1996-12-09 半導体素子の形成方法

Country Status (7)

Country Link
US (1) US5960306A (ja)
EP (1) EP0779654B1 (ja)
JP (1) JP3954141B2 (ja)
KR (1) KR100430696B1 (ja)
DE (1) DE69631946T2 (ja)
SG (2) SG45511A1 (ja)
TW (1) TW325577B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014012341A (ja) * 2012-07-03 2014-01-23 Canon Inc ドライエッチング方法
JP2015015395A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
US6383945B1 (en) * 1999-10-29 2002-05-07 Advanced Micro Devices, Inc. High selectivity pad etch for thick topside stacks
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US6866943B2 (en) * 2002-04-30 2005-03-15 Infineon Technologies Ag Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level
US7112288B2 (en) * 2002-08-13 2006-09-26 Texas Instruments Incorporated Methods for inspection sample preparation
US7030004B2 (en) * 2003-11-10 2006-04-18 1St Silicon (Malaysia) Sdn Bhd Method for forming bond pad openings
CN102054685B (zh) * 2009-10-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 钝化层干法刻蚀方法
MY181531A (en) * 2013-01-18 2020-12-25 Mimos Berhad Method of fabricating a bond pad in a semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4005455A (en) * 1974-08-21 1977-01-25 Intel Corporation Corrosive resistant semiconductor interconnect pad
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
US4446194A (en) * 1982-06-21 1984-05-01 Motorola, Inc. Dual layer passivation
US4426246A (en) * 1982-07-26 1984-01-17 Bell Telephone Laboratories, Incorporated Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch
US4620986A (en) * 1984-11-09 1986-11-04 Intel Corporation MOS rear end processing
US4988423A (en) * 1987-06-19 1991-01-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating interconnection structure
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
US4911786A (en) * 1989-04-26 1990-03-27 International Business Machines Corporation Method of etching polyimides and resulting passivation structure
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
US5421891A (en) * 1989-06-13 1995-06-06 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US5443998A (en) * 1989-08-01 1995-08-22 Cypress Semiconductor Corp. Method of forming a chlorinated silicon nitride barrier layer
US5120671A (en) * 1990-11-29 1992-06-09 Intel Corporation Process for self aligning a source region with a field oxide region and a polysilicon gate
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
US5244817A (en) * 1992-08-03 1993-09-14 Eastman Kodak Company Method of making backside illuminated image sensors
US5825078A (en) * 1992-09-23 1998-10-20 Dow Corning Corporation Hermetic protection for integrated circuits
US5380401A (en) * 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
JPH0758107A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 半導体装置の製造方法
US5433823A (en) * 1993-09-30 1995-07-18 Cain; John L. Selective dry-etching of bi-layer passivation films
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014012341A (ja) * 2012-07-03 2014-01-23 Canon Inc ドライエッチング方法
JP2015015395A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0779654A2 (en) 1997-06-18
DE69631946T2 (de) 2005-01-20
SG86339A1 (en) 2002-02-19
US5960306A (en) 1999-09-28
SG45511A1 (en) 1998-01-16
EP0779654A3 (en) 1998-04-08
DE69631946D1 (de) 2004-04-29
JP3954141B2 (ja) 2007-08-08
EP0779654B1 (en) 2004-03-24
KR100430696B1 (ko) 2004-08-31
TW325577B (en) 1998-01-21

Similar Documents

Publication Publication Date Title
US6319821B1 (en) Dual damascene approach for small geometry dimension
US5804088A (en) Intermediate layer lithography
US8039195B2 (en) Si device making method by using a novel material for packing and unpacking process
JPH09181115A (ja) 半導体素子の形成方法
US8119531B1 (en) Mask and etch process for pattern assembly
US20080248645A1 (en) Method to create a metal pattern using a damascene-like process
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
KR100277150B1 (ko) 반도체 장치 제조 방법
US5856239A (en) Tungsten silicide/ tungsten polycide anisotropic dry etch process
US20080020327A1 (en) Method of formation of a damascene structure
US6521542B1 (en) Method for forming dual damascene structure
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US6900139B1 (en) Method for photoresist trim endpoint detection
CN109148272B (zh) 半导体器件及其形成方法
US20070004193A1 (en) Method for reworking low-k dual damascene photo resist
US20060057852A1 (en) Process for low k dielectric plasma etching with high selectivity to deep uv photoresist
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
EP1264340B1 (en) Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR19980026094A (ko) 패턴 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
JPH09232233A (ja) 上部層を縮小する中間層リソグラフィ法
US7071101B1 (en) Sacrificial TiN arc layer for increased pad etch throughput
US6548231B1 (en) Enhanced passivation scheme for post metal etch clean process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees