JPH0745703A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH0745703A JPH0745703A JP18464493A JP18464493A JPH0745703A JP H0745703 A JPH0745703 A JP H0745703A JP 18464493 A JP18464493 A JP 18464493A JP 18464493 A JP18464493 A JP 18464493A JP H0745703 A JPH0745703 A JP H0745703A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact hole
- resist
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の配線形成方法を提供する。
【構成】 層間絶縁膜17にあけたコンタクトホール17ａ
を介して電気的接続を行う配線を形成するに当たり、前
記層間絶縁膜17上に形成されるレジスト膜18に対してコ
ンタクトホール部の開口幅が配線部の開口幅に比して相
対的に狭くなるように形成されたマスクを介して露光を
行う工程と、コンタクトホールと配線を形成すべき部分
のレジスト膜18を除去する工程と、前記レジスト膜18を
マスクとしてレジスト開口幅の小さいコンタクトホール
部分の層間絶縁膜17を完全に除去するとともに、レジス
ト開口幅の大きい配線部分のエッチングを層間絶縁膜17
を残した状態で終了させる工程と、コンタクトホール部
分と配線部分に配線材料19を埋め込んで配線19ａを形成
する工程とを備えることにより、工程の簡略化を可能と
する。
を介して電気的接続を行う配線を形成するに当たり、前
記層間絶縁膜17上に形成されるレジスト膜18に対してコ
ンタクトホール部の開口幅が配線部の開口幅に比して相
対的に狭くなるように形成されたマスクを介して露光を
行う工程と、コンタクトホールと配線を形成すべき部分
のレジスト膜18を除去する工程と、前記レジスト膜18を
マスクとしてレジスト開口幅の小さいコンタクトホール
部分の層間絶縁膜17を完全に除去するとともに、レジス
ト開口幅の大きい配線部分のエッチングを層間絶縁膜17
を残した状態で終了させる工程と、コンタクトホール部
分と配線部分に配線材料19を埋め込んで配線19ａを形成
する工程とを備えることにより、工程の簡略化を可能と
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線形成方
法に係り、特に層間絶縁膜にコンタクトホールを形成
し、このコンタクトホールを介して電気的接続を行うよ
うにした配線の形成方法に関するものである。
法に係り、特に層間絶縁膜にコンタクトホールを形成
し、このコンタクトホールを介して電気的接続を行うよ
うにした配線の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置において各種素子領域
や導体部に対する電気的接続を行うに当たって、層間絶
縁膜にコンタクトホールを形成し、このコンタクトホー
ルを介して層間絶縁膜の上下に位置する導電部分を電気
的に接続することが行われている。このようなコンタク
トホールを介して配線を形成する従来の方法の一例を図
３を参照して説明する。この例では、ＭＯＳＦＥＴに対
する配線を形成するものである。
や導体部に対する電気的接続を行うに当たって、層間絶
縁膜にコンタクトホールを形成し、このコンタクトホー
ルを介して層間絶縁膜の上下に位置する導電部分を電気
的に接続することが行われている。このようなコンタク
トホールを介して配線を形成する従来の方法の一例を図
３を参照して説明する。この例では、ＭＯＳＦＥＴに対
する配線を形成するものである。
【０００３】まず、図３(a) に示すように、Ｐ型半導体
基板（以下、単に基板という）11の表面に形成されたＬ
ＯＣＯＳ12によって囲まれた領域内にＮ型のソース13お
よびドレイン14が形成され、ゲート酸化膜15を介してゲ
ート電極16が形成され、さらに表面全体にＢＰＳＧ（Bo
ro Phospho Silicate Glass)のような層間絶縁膜17が形
成され、この層間絶縁膜17の上に第１のレジスト膜18を
形成する。
基板（以下、単に基板という）11の表面に形成されたＬ
ＯＣＯＳ12によって囲まれた領域内にＮ型のソース13お
よびドレイン14が形成され、ゲート酸化膜15を介してゲ
ート電極16が形成され、さらに表面全体にＢＰＳＧ（Bo
ro Phospho Silicate Glass)のような層間絶縁膜17が形
成され、この層間絶縁膜17の上に第１のレジスト膜18を
形成する。
【０００４】ついで、この第１のレジスト膜18のソース
13、ドレイン14およびゲート電極16に対するコンタクト
ホールを形成する部分を選択的に露光して現像すること
により、図３(b) に示すように、第１のレジスト膜18に
開口18ａを形成する。さらに、この開口18ａを介してた
とえば反応性イオンエッチングを施して、図３(c) に示
すように、層間絶縁膜17にコンタクトホール17ａを形成
する。その後、第１のレジスト膜18を除去した後、図３
(d) に示すように表面全体に金属膜としてたとえばアル
ミ膜19を堆積形成し、さらに図３(e) に示すようにこの
アルミ膜19の上に第２のレジスト膜20を形成し、選択露
光および現像を行って図３(f)に示すようにアルミ膜の
配線として残すべき部分に対応する第２のレジスト膜20
の部分20ａを残して他を除去する。
13、ドレイン14およびゲート電極16に対するコンタクト
ホールを形成する部分を選択的に露光して現像すること
により、図３(b) に示すように、第１のレジスト膜18に
開口18ａを形成する。さらに、この開口18ａを介してた
とえば反応性イオンエッチングを施して、図３(c) に示
すように、層間絶縁膜17にコンタクトホール17ａを形成
する。その後、第１のレジスト膜18を除去した後、図３
(d) に示すように表面全体に金属膜としてたとえばアル
ミ膜19を堆積形成し、さらに図３(e) に示すようにこの
アルミ膜19の上に第２のレジスト膜20を形成し、選択露
光および現像を行って図３(f)に示すようにアルミ膜の
配線として残すべき部分に対応する第２のレジスト膜20
の部分20ａを残して他を除去する。
【０００５】最後に、このようにして形成した第２のレ
ジスト膜20をマスクとしてアルミ膜19を選択的にエッチ
ング除去した後、残存する第２のレジスト膜20ａを除去
して、図３(g) に示すような配線19ａを形成する。
ジスト膜20をマスクとしてアルミ膜19を選択的にエッチ
ング除去した後、残存する第２のレジスト膜20ａを除去
して、図３(g) に示すような配線19ａを形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の配線形成方法においては、コンタクトホー
ル17ａを形成するためのフォトリソグラフィと配線材
料、すなわちアルミ膜19をパターニングするためのフォ
トリソグラフィと２回のフォトリソグラフィが必要であ
り、製造工程が多く時間がかかるとか製造コストが高く
つくなどの欠点があり、またこれらのパターニング位置
合わせ誤差が導入されて素子特性が損なわれるという欠
点があった。
ような従来の配線形成方法においては、コンタクトホー
ル17ａを形成するためのフォトリソグラフィと配線材
料、すなわちアルミ膜19をパターニングするためのフォ
トリソグラフィと２回のフォトリソグラフィが必要であ
り、製造工程が多く時間がかかるとか製造コストが高く
つくなどの欠点があり、またこれらのパターニング位置
合わせ誤差が導入されて素子特性が損なわれるという欠
点があった。
【０００７】ところで、これらの問題に対処する手段の
一つとして、月刊誌“Semiconductor World （1993年６
月号，p.36) ”には、セルフアライン方式でコンタクト
ホールと配線を形成する方法が紹介されている。この方
法は、まず図４(a) に示すように、素子が形成された基
板11上に層間絶縁膜17を形成した後、エッチストップ膜
21としてたとえばシリコンリッチなシリコン酸化膜を層
間絶縁膜17上に形成する。ついで、図４(b) に示すよう
に、通常のフォトリソグラフィ工程、エッチング工程を
経て配線溝17ｃを形成する。そして、フォトリソグラフ
ィ工程でコンタクトパターン18ａを形成した後、このレ
ジスト膜18をマスクにしてコンタクトホール17ａのエッ
チングを行う。この際、図４(c) に示すように、配線溝
17ｃと重なる部分以外はエッチストップ層21でエッチン
グが阻害され進まない。引き続いて、レジスト膜18を除
去した後、図４(d)に示すようにコンタクトホール17ａ
および配線溝17ｃの部分に配線材料22を埋め込むことに
よって配線が形成される。
一つとして、月刊誌“Semiconductor World （1993年６
月号，p.36) ”には、セルフアライン方式でコンタクト
ホールと配線を形成する方法が紹介されている。この方
法は、まず図４(a) に示すように、素子が形成された基
板11上に層間絶縁膜17を形成した後、エッチストップ膜
21としてたとえばシリコンリッチなシリコン酸化膜を層
間絶縁膜17上に形成する。ついで、図４(b) に示すよう
に、通常のフォトリソグラフィ工程、エッチング工程を
経て配線溝17ｃを形成する。そして、フォトリソグラフ
ィ工程でコンタクトパターン18ａを形成した後、このレ
ジスト膜18をマスクにしてコンタクトホール17ａのエッ
チングを行う。この際、図４(c) に示すように、配線溝
17ｃと重なる部分以外はエッチストップ層21でエッチン
グが阻害され進まない。引き続いて、レジスト膜18を除
去した後、図４(d)に示すようにコンタクトホール17ａ
および配線溝17ｃの部分に配線材料22を埋め込むことに
よって配線が形成される。
【０００８】しかし、この方法においては、層間絶縁膜
17上に配線を残す部分の溝17ｃを先に形成しておく必要
があるため、結局２回のフォトリソグラフィは必要とな
り、製造工程の多さや製造コストの問題は完全には解決
されていないのである。また、特開平３−278432号公報
には多重コントラストマスクとリフトオフ法を使用し
て、１回のフォトリソグラフィによってコンタクトホー
ルと配線金属膜のパターニングを行う方法が開示されて
いるが、多重コントラストマスクの作製が難しく結局製
造コストがかかるばかりでなく、最近の微細パターニン
グに使用されるコントラストの高いレジストではレジス
トの現像を途中で止めるのが非常に難しく実現が困難で
あった。
17上に配線を残す部分の溝17ｃを先に形成しておく必要
があるため、結局２回のフォトリソグラフィは必要とな
り、製造工程の多さや製造コストの問題は完全には解決
されていないのである。また、特開平３−278432号公報
には多重コントラストマスクとリフトオフ法を使用し
て、１回のフォトリソグラフィによってコンタクトホー
ルと配線金属膜のパターニングを行う方法が開示されて
いるが、多重コントラストマスクの作製が難しく結局製
造コストがかかるばかりでなく、最近の微細パターニン
グに使用されるコントラストの高いレジストではレジス
トの現像を途中で止めるのが非常に難しく実現が困難で
あった。
【０００９】本発明は、上記のような従来技術の有する
課題を解決すべくなされたものであって、１回のフォト
リソグラフィによってコンタクトホールと配線金属膜の
パターニングを行うことを可能とした半導体装置の配線
形成方法を提供することを目的とする。
課題を解決すべくなされたものであって、１回のフォト
リソグラフィによってコンタクトホールと配線金属膜の
パターニングを行うことを可能とした半導体装置の配線
形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、層間絶縁膜に
あけたコンタクトホールを介して電気的接続を行う配線
を形成するに当たり、前記層間絶縁膜上に形成されるレ
ジスト膜に対してコンタクトホール部の開口幅が配線部
の開口幅に比して相対的に狭くなるように形成されたマ
スクを介して露光を行う工程と、コンタクトホールと配
線を形成すべき部分のレジストを除去する工程と、前記
レジスト膜をマスクとしてレジスト開口幅の小さいコン
タクトホール部分の層間絶縁膜を完全に除去するととも
に、レジスト開口幅の大きい配線部分のエッチングを層
間絶縁膜を残した状態で終了させる工程と、コンタクト
ホール部分と配線部分に配線材料を埋め込んで配線を形
成する工程と、からなることを特徴とする半導体装置の
配線形成方法である。
あけたコンタクトホールを介して電気的接続を行う配線
を形成するに当たり、前記層間絶縁膜上に形成されるレ
ジスト膜に対してコンタクトホール部の開口幅が配線部
の開口幅に比して相対的に狭くなるように形成されたマ
スクを介して露光を行う工程と、コンタクトホールと配
線を形成すべき部分のレジストを除去する工程と、前記
レジスト膜をマスクとしてレジスト開口幅の小さいコン
タクトホール部分の層間絶縁膜を完全に除去するととも
に、レジスト開口幅の大きい配線部分のエッチングを層
間絶縁膜を残した状態で終了させる工程と、コンタクト
ホール部分と配線部分に配線材料を埋め込んで配線を形
成する工程と、からなることを特徴とする半導体装置の
配線形成方法である。
【００１１】
【作 用】本発明は、レジストマスクの開口幅によっ
て、エッチング速度が異なる結果としてエッチング深さ
が異なるという知見に基づいてなされたものである。す
なわち、絶縁膜加工において、ある特殊なエッチング条
件を選択すると、エッチングレートはレジストの開口幅
に依存する。
て、エッチング速度が異なる結果としてエッチング深さ
が異なるという知見に基づいてなされたものである。す
なわち、絶縁膜加工において、ある特殊なエッチング条
件を選択すると、エッチングレートはレジストの開口幅
に依存する。
【００１２】たとえば、マグネトロンＲＩＥ装置を使用
してエッチングガスにＣ2 Ｆ6 とＣＯとを使用して、そ
の割合がＣ2 Ｆ6 ／ＣＯ＝10／200 sccmとして、圧力30
mTorr 、ＲＦパワー800 Ｗ、基板温度−30℃でエッチン
グしたときのレジスト開口幅と１分間エッチングした時
のエッチング深さの関係を図２に示した。この図からわ
かるように、レジスト開口幅が0.5 μm の時と1.5 μm
の時を比較すると、開口幅1.5 μm の時のエッチング深
さは0.5 μm の時の約1/3 に低下していることがわか
る。このことは、エッチングがイオンの入射によって進
行し、エッチング面へのイオンの入射はパターン側壁に
よる反射と、パターンがチャージアップしたことで生じ
るレンズ効果によって決まるため、レジストパターンの
開口幅が狭いほど、エッチング面の単位面積当たりのイ
オン入射数が多くなるためと考えられる。
してエッチングガスにＣ2 Ｆ6 とＣＯとを使用して、そ
の割合がＣ2 Ｆ6 ／ＣＯ＝10／200 sccmとして、圧力30
mTorr 、ＲＦパワー800 Ｗ、基板温度−30℃でエッチン
グしたときのレジスト開口幅と１分間エッチングした時
のエッチング深さの関係を図２に示した。この図からわ
かるように、レジスト開口幅が0.5 μm の時と1.5 μm
の時を比較すると、開口幅1.5 μm の時のエッチング深
さは0.5 μm の時の約1/3 に低下していることがわか
る。このことは、エッチングがイオンの入射によって進
行し、エッチング面へのイオンの入射はパターン側壁に
よる反射と、パターンがチャージアップしたことで生じ
るレンズ効果によって決まるため、レジストパターンの
開口幅が狭いほど、エッチング面の単位面積当たりのイ
オン入射数が多くなるためと考えられる。
【００１３】したがって、本発明によれば、１回のフォ
トリソグラフィ工程によって配線を形成することができ
るので、工程の簡略化を図ることができる。
トリソグラフィ工程によって配線を形成することができ
るので、工程の簡略化を図ることができる。
【００１４】
【実施例】以下に、本発明の実施例について図１を参照
して詳しく説明する。図１(a) は前出図３(a) と同様の
構造であって、まず、この層間絶縁膜17の上にレジスト
膜18を形成し、このレジスト膜18をソース13、ドレイン
14およびゲート電極16に対するコンタクトホールを形成
する部分と配線の溝を形成する部分のパターンが、コン
タクトホール部分のレジストの幅より狭くなるように形
成されたマスクを用いて選択的に露光して現像すること
により、図１(b) に示すように、レジスト膜18にコンタ
クトホール用の開口18ａと配線の溝18ｂを形成する。こ
のとき、コンタクトホール用の開口18ａの幅は0.5 μm
、配線の溝18ｂの幅は1.5 μm 程度に設定する。
して詳しく説明する。図１(a) は前出図３(a) と同様の
構造であって、まず、この層間絶縁膜17の上にレジスト
膜18を形成し、このレジスト膜18をソース13、ドレイン
14およびゲート電極16に対するコンタクトホールを形成
する部分と配線の溝を形成する部分のパターンが、コン
タクトホール部分のレジストの幅より狭くなるように形
成されたマスクを用いて選択的に露光して現像すること
により、図１(b) に示すように、レジスト膜18にコンタ
クトホール用の開口18ａと配線の溝18ｂを形成する。こ
のとき、コンタクトホール用の開口18ａの幅は0.5 μm
、配線の溝18ｂの幅は1.5 μm 程度に設定する。
【００１５】つぎに、レジスト膜18をマスクとして、レ
ジストの開口幅に応じてエッチング量が変わるようなエ
ッチングを施す。たとえば、マグネトロンＲＩＥ装置を
使用してエッチングガスはＣ2 Ｆ6 ／ＣＯ；10／200 sc
cm、圧力30mTorr 、ＲＦパワー800 Ｗ、基板温度−30℃
の条件で２分間エッチングすると、図１(c) に示すよう
に層間絶縁膜17に深さ1.2 μm のコンタクトホール17ａ
と深さ0.4 μm の配線用溝17ｂが形成される。その後、
レジスト膜18を除去した後、図１(d) に示すように、コ
ンタクトホール部と配線の形成されるべき溝に金属膜と
してたとえばアルミ膜19を堆積形成し、全面エッチバッ
ク除去することにより、図１(e) に示すような配線19ａ
を形成する。
ジストの開口幅に応じてエッチング量が変わるようなエ
ッチングを施す。たとえば、マグネトロンＲＩＥ装置を
使用してエッチングガスはＣ2 Ｆ6 ／ＣＯ；10／200 sc
cm、圧力30mTorr 、ＲＦパワー800 Ｗ、基板温度−30℃
の条件で２分間エッチングすると、図１(c) に示すよう
に層間絶縁膜17に深さ1.2 μm のコンタクトホール17ａ
と深さ0.4 μm の配線用溝17ｂが形成される。その後、
レジスト膜18を除去した後、図１(d) に示すように、コ
ンタクトホール部と配線の形成されるべき溝に金属膜と
してたとえばアルミ膜19を堆積形成し、全面エッチバッ
ク除去することにより、図１(e) に示すような配線19ａ
を形成する。
【００１６】なお、上記した実施例では、配線と基板と
の導通をとる例について示したが、本発明はこれに限る
ものではなく、配線と配線との間の導通をとるためのス
ルーホール形成と配線形成にも適用することができるこ
とはいうまでもない。
の導通をとる例について示したが、本発明はこれに限る
ものではなく、配線と配線との間の導通をとるためのス
ルーホール形成と配線形成にも適用することができるこ
とはいうまでもない。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
１回のフォトリソグラフィ工程によって配線を形成する
ことができるので、工程の簡略化を図ることができ、し
たがって製造コストの低減が可能である。また、コンタ
クトと配線がセルフアラインで形成することができるの
で、合わせずれ等による素子の動作不良を回避すること
ができるという効果もある。
１回のフォトリソグラフィ工程によって配線を形成する
ことができるので、工程の簡略化を図ることができ、し
たがって製造コストの低減が可能である。また、コンタ
クトと配線がセルフアラインで形成することができるの
で、合わせずれ等による素子の動作不良を回避すること
ができるという効果もある。
【図１】本発明の実施例を示す工程断面図である。
【図２】レジスト開口幅とエッチング深さの関係を示す
特性図である。
特性図である。
【図３】従来の配線形成の工程を示す断面図である。
【図４】従来の別の配線形成の工程を示す断面図であ
る。
る。
11 基板（半導体基板） 12 ＬＯＣＯＳ 13 ソース 14 ドレイン 15 ゲート酸化膜 16 ゲート電極 17 層間絶縁膜 17ａ コンタクトホール 18 レジスト膜 18ａ 開口 19 アルミ膜（金属膜） 19ａ 配線
Claims (1)
- 【請求項１】 層間絶縁膜にあけたコンタクトホール
を介して電気的接続を行う配線を形成するに当たり、前
記層間絶縁膜上に形成されるレジスト膜に対してコンタ
クトホール部の開口幅が配線部の開口幅に比して相対的
に狭くなるように形成されたマスクを介して露光を行う
工程と、コンタクトホールと配線を形成すべき部分のレ
ジストを除去する工程と、前記レジスト膜をマスクとし
てレジスト開口幅の小さいコンタクトホール部分の層間
絶縁膜を完全に除去するとともに、レジスト開口幅の大
きい配線部分のエッチングを層間絶縁膜を残した状態で
終了させる工程と、コンタクトホール部分と配線部分に
配線材料を埋め込んで配線を形成する工程と、からなる
ことを特徴とする半導体装置の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18464493A JPH0745703A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18464493A JPH0745703A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745703A true JPH0745703A (ja) | 1995-02-14 |
Family
ID=16156844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18464493A Pending JPH0745703A (ja) | 1993-07-27 | 1993-07-27 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227106A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Instruments Inc | 容量型力学量センサ |
-
1993
- 1993-07-27 JP JP18464493A patent/JPH0745703A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227106A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Instruments Inc | 容量型力学量センサ |
| JP4520752B2 (ja) * | 2004-02-12 | 2010-08-11 | セイコーインスツル株式会社 | 容量型力学量センサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596215A (en) | Method to improve buried contact resistance | |
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| JPH04266027A (ja) | 傾斜エッチング方法 | |
| US5861673A (en) | Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations | |
| US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPH09148269A (ja) | Ｔ型ゲート電極の重畳方法およびｔ型低抵抗金属の重畳方法 | |
| JPH0745703A (ja) | 半導体装置の配線形成方法 | |
| JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
| KR0162144B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US5905306A (en) | Metal contact to a novel polysilicon contact extension | |
| KR100524813B1 (ko) | 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법 | |
| KR100248155B1 (ko) | 필드영역의 정렬 키 형성방법 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100186504B1 (ko) | 반도체 소자의 폴리 플러그 제조방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| KR0154289B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH0481323B2 (ja) |