JP2680448B2 - 耐放射線半導体装置の製造方法 - Google Patents

耐放射線半導体装置の製造方法

Info

Publication number
JP2680448B2
JP2680448B2 JP1293495A JP29349589A JP2680448B2 JP 2680448 B2 JP2680448 B2 JP 2680448B2 JP 1293495 A JP1293495 A JP 1293495A JP 29349589 A JP29349589 A JP 29349589A JP 2680448 B2 JP2680448 B2 JP 2680448B2
Authority
JP
Japan
Prior art keywords
oxide film
film
boron
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1293495A
Other languages
English (en)
Other versions
JPH03154378A (ja
Inventor
薫 波磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1293495A priority Critical patent/JP2680448B2/ja
Priority to DE69030554T priority patent/DE69030554T2/de
Priority to KR1019900018103A priority patent/KR910010633A/ko
Priority to EP90121469A priority patent/EP0427285B1/en
Publication of JPH03154378A publication Critical patent/JPH03154378A/ja
Priority to US07/974,662 priority patent/US5284793A/en
Application granted granted Critical
Publication of JP2680448B2 publication Critical patent/JP2680448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、特に人工衛星等による宇宙環境下、ある
いは原子力発電設備内等のように放射線が放射される環
境下で使用される耐放射線半導体装置の製造方法に関す
る。
（従来の技術） 半導体装置に放射線、特にＸ線やγ線が照射される
と、酸化膜中に多量の固定電荷が形成されることが知ら
れている。そして、この固定電荷の影響により、酸化膜
下部のＰ型基板がＮ型に反転することも知られている。
つまり、フィールド酸化膜に正電荷が蓄積されると素子
間のリーク電流が増加し、また、ゲート酸化膜に正電荷
が蓄積されるとトランジスタの閾値電圧が変動するとい
う問題が発生する。また、微細なLDDトランジスタで
は、ゲート電極の側壁上に形成されている酸化膜に多量
の正電荷が蓄積されると、低濃度のN-型領域に多量の電
子が集合するいわゆるアキュムレーション状態となり、
LDDトランジスタとして作用しなくなるという問題が発
生する。
これらの問題点を解決するための従来技術として、フ
ィールド酸化膜に対してはガードバンド構造の採用、フ
ィールド酸化膜形成温度の低温化、フィールド酸化膜の
２層化等がある。また、ゲート酸化膜に対しては薄膜
化、低温化等が効果的であることが知られている。
一方、LDDトランジスタにおけるゲート電極側壁上の
酸化膜については、耐放射線性を強化する技術は特に開
発されていない。
（発明が解決しようとする課題） しかし、ガードバンド構造を持つ半導体装置は、マス
ク設計時に耐放射線を考慮した素子配置を決定しなけれ
ばならず、設計が困難になるという欠点がある。また、
フィールド酸化膜を低温で形成する場合には、膜の成長
に長時間を要し、製造上実用的ではない。さらに、酸化
膜の２層化は、膜の形成後の熱工程により層間の界面が
消失し、効果がなくなるという欠点がある。
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、耐放射線特性が良好な半導体装置
を容易に製造することができる耐放射線半導体装置の製
造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） この発明の耐放射線半導体装置の製造方法は、半導体
基板の素子領域に対応する位置上に窒化膜を形成する工
程と、上記窒化膜を酸化用のマスクとして用いて上記基
板を熱酸化することにより、上記基板の素子分離領域に
対応する位置に素子分離用酸化膜を形成する工程と、全
面に金属ボロンの膜あるいはボロンを含む膜を堆積する
工程と、上記窒化膜を拡散用のマスクとして上記基板を
熱処理することにより、上記金属ボロンの膜あるいはボ
ロンを含む膜から上記素子分離用酸化膜にボロンを拡散
する工程と、上記素子分離用酸化膜にボロンを拡散する
工程の後に、上記基板の素子領域にMOSトランジスタを
形成する工程とを具備したことを特徴とする。
（作用） 半導体基板上に酸化膜を形成した後、全面に金属ボロ
ンの膜あるいはボロンを含む膜を堆積し、次に、熱処理
によって上記金属ボロンの膜あるいはボロンを含む膜か
ら上記酸化膜に対しボロンを導入することにより、耐放
射線性能の向上を図ることができる。
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。
第１図（ａ）ないし（ｆ）は、この発明の途中で考え
られたMOSトランジスタの製造方法を各工程順に示す断
面図である。
まず、第１図（ａ）に示すように、Ｐ型のシリコン半
導体基板11上に選択酸化法等によってフィールド酸化膜
12及びゲート酸化膜13を形成し、さらにその上にCVD法
（化学的気相成長法）等により多結晶シリコン膜14を堆
積する。
次に第１図（ｂ）に示すように、上記多結晶シリコン
膜14上に真空蒸着法等により金属ボロン膜15を0.1μｍ
程度の厚さに堆積する。
その後、第１図（ｃ）に示すように、酸素を含まない
雰囲気中で900℃以上の熱処理を行い、上記多結晶シリ
コン膜14を緩衝材として用いて、上記金属ボロン膜15か
らフィールド酸化膜12及びゲート酸化膜13に対してボロ
ン（Ｂ）を拡散させ、上記フィールド酸化膜12及びゲー
ト酸化膜13の表面にボロン導入領域16を形成する。その
後、上記金属ボロン膜15を剥離し、さらにその下部の多
結晶シリコン膜14も剥離し、フィールド酸化膜12及びゲ
ート酸化膜13の表面を露出させる。
続いて第１図（ｄ）に示すように、上記フィールド酸
化膜12及びゲート酸化膜13の表面にCVD法等により新た
な多結晶シリコン膜17を堆積し、さらにこの多結晶シリ
コン膜17の表面にリン（Ｐ）を導入する。このときのリ
ン濃度は、この後、この多結晶シリコン膜17をパターニ
ングしてゲート電極を形成する際に、このゲート電極の
抵抗が十分に低くなるような濃度であればよい。
次に第１図（ｅ）に示すように、熱工程により、上記
多結晶シリコン膜17に導入されたリンの拡散を行う。こ
のとき、同時に上記フィールド酸化膜12及びゲート酸化
膜13のボロン導入領域16からボロンの拡散が行われ、こ
のボロン拡散がゲート酸化膜13と基板11との界面近くま
で進行した時点でこの拡散工程を中止する。
続いて第１図（ｆ）に示すように、所定のマスクを用
いた選択エッチング法により上記多結晶シリコン膜17を
パターニングしてゲート電極18を形成し、その後、ゲー
ト電極18及び前記フィールド酸化膜12をマスクに用いて
Ｎ型の不純物、例えばヒ素（As）イオンを基板11の表面
に注入し、その後、活性化させることによってソース，
ドレイン領域となる一対のN+型領域19,20を形成する。
ところで、上記のようにして製造されたMOSトランジ
スタにＸ線やγ線等の放射線が照射されると、多量の電
子、正孔対が発生する。周知のように、酸化膜中の電子
の移動速度は正孔に比べて速い。このため、従来の半導
体装置と同様にボロンが導入されていなければ、フィー
ルド酸化膜12及びゲート酸化膜13に発生した電子、正孔
対のうちの電子は速く消滅し、多量の正孔が残り、これ
がフィールド酸化膜12内及びゲート酸化膜13内に蓄積さ
れることになる。しかし、上記方法によって製造された
MOSトランジスタでは、フィールド酸化膜12内及びゲー
ト酸化膜13内にボロンが導入されており、放射線の照射
により発生した電子がこのボロン原子の作るトラップに
一度捕獲された後、再び放出されるため、これらの電子
が正孔と再結合する確率が高くなる。この結果、フィー
ルド酸化膜12内及びゲート酸化膜13内に蓄積される正孔
の量が従来に比べて大幅に減少する。
また、上記の方法によれば、ガードバンド構造を採用
する必要がないために設計が容易に行え、またフィール
ド酸化膜を比較的高温で形成することができるので、従
来からの製造プロセスがそのまま使用でき、もって容易
に製造することができる。
しかも、上記の方法では、フィールド酸化膜12及びゲ
ート酸化膜13にボロンを導入する際に、金属ボロン膜15
からの拡散という方法によって行うようにしているた
め、他の方法、例えばイオン注入法等と比べ、酸化膜の
損傷を大幅に低減することができ、装置の信頼性の向上
を図ることが可能である。
第２図（ａ）ないし（ｃ）は、この発明をMOSトラン
ジスタの製造に実施した場合の実施例方法を各工程順に
示す断面図である。
まず、第２図（ａ）に示すように、Ｐ型のシリコン半
導体基板21上に、所定のパターンを有する選択酸化用の
マスク部材、例えばシリコン窒化膜22を形成し、続いて
このシリコン窒化膜22をマスクに用いた熱酸化法によ
り、上記基板21上にフィールド酸化膜23を形成する。
次に第２図（ｂ）に示すように、上記シリコン窒化膜
22を残した状態で、真空蒸着法等により全面に金属ボロ
ン膜24を0.1μｍ程度の厚さに堆積する。
続いて第２図（ｃ）に示すように、酸素を含まない雰
囲気中で900℃以上の熱処理を行い、上記金属ボロン膜2
4からフィールド酸化膜23に対してボロンを拡散させ、
ボロン導入領域25を形成する。このとき、フィールド酸
化膜23が形成されていない基板21の表面上にはシリコン
窒化膜22が残っているので、基板21にはボロンが拡散さ
れない。
この後は、上記金属ボロン膜24及びシリコン窒化膜22
を剥離し、フィールド酸化膜23及び基板21の表面を露出
させた状態でゲート酸化膜を形成し、さらにゲート電
極、ソース，ドレイン領域となる一対のN+型領域（いず
れも図示せず）を形成する。
この実施例の方法によれば、ゲート酸化膜を形成する
前にフィールド酸化膜23に対してボロンを導入し、かつ
拡散するようにしたので、ゲート酸化膜の膜厚（一般に
フィールド酸化膜に対して十分に薄い）を考慮せずに十
分深い位置までボロンを拡散させることができ、これに
よってフィールド酸化膜に蓄積される正孔を極めて少な
くすることができる。
なお、この実施例の場合にも、ゲート酸化膜の形成後
にこのゲート酸化膜に対してボロンを導入させることも
できる。
第３図（ａ）ないし（ｄ）は、この発明の途中で考え
られた微細化されたLDDトランジスタの製造方法を各工
程順に示す断面図である。
まず、第３図（ａ）に示すように、Ｐ型のシリコン半
導体基板31上には熱酸化法により、フィールド酸化膜32
及びゲート酸化膜33を形成し、続いてゲート酸化膜33上
に多結晶シリコン膜からなるゲート電極34を形成した
後、フィールド酸化膜32及びゲート電極34をマスクに用
いて、基板31の表面にイオン注入法により一対のN-型領
域35,36を形成する。そして、全面にCVD法によりシリコ
ン酸化膜37を堆積する。
次に第３図（ｂ）に示すように、真空蒸着法等により
上記シリコン酸化膜37上に金属ボロン膜38を0.1μｍ程
度の厚さに堆積する。
続いて第３図（ｃ）に示すように、酸素を含まない雰
囲気中で900℃以上の熱処理を行い、上記金属ボロン膜3
8から上記シリコン酸化膜37に対してボロンを拡散さ
せ、ボロン導入領域39を形成する。
その後、第３図（ｄ）に示すように、上記金属ボロン
膜15を剥離した後、異方性エッチング法、例えばRIE
（反応性イオンエッチング法）により上記シリコン酸化
膜37をエッチングすることにより、このシリコン酸化膜
37を上記ゲート電極34の側壁上にのみ残す。この後、フ
ィールド酸化膜32、ゲート電極34及びこの側壁上に残っ
ているシリコン酸化膜37をマスクに用いて、基板31の表
面にイオン注入法により、一対のN+型領域40,41を形成
する。
このように、この方法によれば、ゲート電極34の側壁
上に形成されたシリコン酸化膜37に対してボロンを導入
することができる。このため、従来のようなアキュムレ
ーションの発生を防止することができる。
なお、この発明は上記実施例に限定されるものではな
く種々の変形が可能であることはいうまでもない。例え
ば、上記実施例では、ボロンを導入すべき酸化膜上に金
属ボロン膜を堆積する場合について説明したが、これは
ボロンを含む膜、例えば硅ほう酸ガラス（BSG）膜等を
使用することもできる。また、上記実施例では、金属ボ
ロン膜から酸化膜内にボロンを導入した後は、金属ボロ
ン膜を剥離する場合について説明したが、これはボロン
を含む膜の場合でその膜厚が極めて薄い場合にはそのま
ま残すようにしてもよい。
［発明の効果］ 以上、説明したように、この発明によれば、耐放射線
特性が良好な半導体装置を容易に製造することができる
耐放射線半導体装置の製造方法を提供することができ
る。
【図面の簡単な説明】
第１図はこの発明の途中で考えられたMOSトランジスタ
の製造方法を説明するための断面図、第２図はこの発明
の実施例方法を説明するための断面図、第３図はこの発
明の途中で考えられたLDDトランジスタの製造方法を説
明するための断面図である。 11,21,31……Ｐ型のシリコン半導体基板、12,23,32……
フィールド酸化膜、13,33……ゲート酸化膜、14,17……
多結晶シリコン膜、15,24,38……金属ボロン膜、16,25,
39……ボロン導入領域、18,34……ゲート電極、19,20,4
0,41……N+型領域、22……シリコン窒化膜、35,36……N
-型領域、37……シリコン酸化膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−148143（ＪＰ，Ａ) 特開 昭62−208674（ＪＰ，Ａ) 特開 昭63−36569（ＪＰ，Ａ) 特開 昭62−76559（ＪＰ，Ａ) 特開 平２−3934（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の素子領域に対応する位置上に
    窒化膜を形成する工程と、 上記窒化膜を酸化用のマスクとして用いて上記基板を熱
    酸化することにより、上記基板の素子分離領域に対応す
    る位置に素子分離用酸化膜を形成する工程と、 全面に金属ボロンの膜あるいはボロンを含む膜を堆積す
    る工程と、 上記窒化膜を拡散用のマスクとして上記基板を熱処理す
    ることにより、上記金属ボロンの膜あるいはボロンを含
    む膜から上記素子分離用酸化膜にボロンを拡散する工程
    と、 上記素子分離用酸化膜にボロンを拡散する工程の後に、
    上記基板の素子領域にMOSトランジスタを形成する工程
    と を具備したことを特徴とする耐放射線半導体装置の製造
    方法。
JP1293495A 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法 Expired - Fee Related JP2680448B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1293495A JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法
DE69030554T DE69030554T2 (de) 1989-11-10 1990-11-09 Verfahren zur Herstellung mit hoher Strahlungsbeständigkeit
KR1019900018103A KR910010633A (ko) 1989-11-10 1990-11-09 반도체장치의 제조방법
EP90121469A EP0427285B1 (en) 1989-11-10 1990-11-09 Method of manufacturing radiation resistant semiconductor device
US07/974,662 US5284793A (en) 1989-11-10 1992-11-12 Method of manufacturing radiation resistant semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1293495A JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03154378A JPH03154378A (ja) 1991-07-02
JP2680448B2 true JP2680448B2 (ja) 1997-11-19

Family

ID=17795478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1293495A Expired - Fee Related JP2680448B2 (ja) 1989-11-10 1989-11-10 耐放射線半導体装置の製造方法

Country Status (4)

Country Link
EP (1) EP0427285B1 (ja)
JP (1) JP2680448B2 (ja)
KR (1) KR910010633A (ja)
DE (1) DE69030554T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887153B1 (ko) * 2002-10-16 2009-03-04 주식회사 포스코 회전식 소성로의 배가스 온도변화에 따른 소성율 예측 방법
US11676996B2 (en) * 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133556A (en) * 1979-04-03 1980-10-17 Matsushita Electronics Corp Planar semiconductor device and method of fabricating the same
JPS60148143A (ja) * 1984-01-13 1985-08-05 Nec Corp 耐放射線性の強化された半導体装置
JPH0722138B2 (ja) * 1985-09-30 1995-03-08 株式会社東芝 半導体装置の製造方法
JPH063809B2 (ja) * 1986-07-30 1994-01-12 日本電気株式会社 半導体装置
JPS6386514A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 半導体装置の製造方法
JPS6376559A (ja) * 1986-09-19 1988-04-06 Sony Corp テレビ電話装置

Also Published As

Publication number Publication date
JPH03154378A (ja) 1991-07-02
EP0427285A2 (en) 1991-05-15
EP0427285A3 (en) 1992-08-19
DE69030554D1 (de) 1997-05-28
DE69030554T2 (de) 1997-09-18
EP0427285B1 (en) 1997-04-23
KR910010633A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
JP2667390B2 (ja) 半導体装置の製法
US4925807A (en) Method of manufacturing a semiconductor device
JPH0628311B2 (ja) 埋込みチャンネル型電荷結合装置の製造法
JPH0697665B2 (ja) 集積回路構成体の製造方法
US4992392A (en) Method of making a virtual phase CCD
US4716451A (en) Semiconductor device with internal gettering region
JPH0479142B2 (ja)
JPS6214459A (ja) 半導体装置の製造方法
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
JP3018993B2 (ja) 半導体装置の製造方法
US5284793A (en) Method of manufacturing radiation resistant semiconductor device
JPH02270335A (ja) 半導体装置及びその製造方法
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
EP0305977A2 (en) Method for doping a semiconductor integrated circuit
JP2595982B2 (ja) 半導体装置
JPS6193641A (ja) 半導体装置
JPH0579186B2 (ja)
JPS5834939B2 (ja) ハンドウタイソウチ
JPH01117066A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6376376A (ja) Ｍｏｓ半導体装置の製造方法
JPH0226034A (ja) 半導体装置の製造方法
JPS59134868A (ja) 半導体装置の製造方法
JPS6315748B2 (ja)
JPS61232631A (ja) 半導体装置
JPH0316232A (ja) 電荷結合素子の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees