JPH0628311B2 - 埋込みチャンネル型電荷結合装置の製造法 - Google Patents

埋込みチャンネル型電荷結合装置の製造法

Info

Publication number
JPH0628311B2
JPH0628311B2 JP57148475A JP14847582A JPH0628311B2 JP H0628311 B2 JPH0628311 B2 JP H0628311B2 JP 57148475 A JP57148475 A JP 57148475A JP 14847582 A JP14847582 A JP 14847582A JP H0628311 B2 JPH0628311 B2 JP H0628311B2
Authority
JP
Japan
Prior art keywords
substrate
channel
drain
type
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57148475A
Other languages
English (en)
Other versions
JPS5846670A (ja
Inventor
ロイド・フランクリン・ウオ−レス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5846670A publication Critical patent/JPS5846670A/ja
Publication of JPH0628311B2 publication Critical patent/JPH0628311B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 この発明は、あるチャンネル中の電位ウエル内に生じた
過剰電荷を、そのチャンネル中の隣接する電位ウエル内
へ溢れ出させることなく上記の電位ウエルから除去する
ことのできる型の電荷結合装置（以下ＣＣＤと呼ぶ）特
に埋込みチヤンネル型ＣＣＤの製造法に関する。
ＣＣＤはチヤンネルに沿って電荷を蓄積、転送する電子
装置で、一般に表面に絶縁層を有し、その絶縁層上にチ
ャンネルとほゞ直交する方向に延びる平行電極群を形成
した半導体基板を含む。チヤンネル間には電荷が隣接チ
ヤンネルに流出しないようにチヤンネル内に閉じ込める
ための電位障壁を形成するチヤンネルトツプ拡散層が設
けられている。電極群はそれに隣接する基板中の各電位
ウエルの制御に用いられる。クロツク信号を順次印加す
ることによつて、電荷はこれらの電位ウエルに蓄積さ
れ、あるウエルから次のウエルへ各別のチヤンネルに沿
つて転送される。
ＣＣＤに附帯する問題の１つに電荷の過負荷がある。例
えば、ＣＣＤを、輻射エネルギを蓄積し転送するための
撮像素子配列に使用する場合、強力な輻射エネルギ源が
ある電位ウエルに結像すると、その位置で発生する電荷
量が蓄積可能の電荷量を越えることがある。この過剰電
荷は、チヤンネルストツプで作られる表面電位がチヤン
ネルに沿う隣接電位ウエル間の表面電位よりも低いため
そのチヤンネルから離れることができず、その電位ウエ
ルから同じチヤンネルの１つ以上の隣接ウエルにあふれ
出てしまう。この現象は撮像素子配列から読出される強
い画像がすべで広がる「ブルーミング」として公知の効
果を生ずる。
この電荷の過負荷状態すなわちブルーミングの問題の１
解決法が米国特許第3863065号明細書に記載されてい
る。この方法は各チヤンネルストツプの中央に拡散によ
つてドレンを形成すると共に、電位障壁がそのチヤンネ
ルに沿う各電位ウエル間の障壁より低くなるようにドー
プ量を減じたチヤンネルストツプを配置するものであ
る。過剰電荷は低ドープ量のチヤンネルストツプによつ
て形成される低い電位障壁を乗り越えてドレンに流入す
るが、このドレンが電圧源に接続されていて過剰電荷が
排出される。
上記米国特許によつて埋込みチヤンネル型ＣＣＤを製作
する場合、まず半導体ウエハにマスクをした後第１の拡
散を行つてドレンを形成する。然る後ウエハからマスク
材料を除去し、第２のマスク形成と拡散とを行なつてチ
ヤンネルストツプを形成する。さらに第２のマスク材料
をウエハから除去し、第３のマスクの形成と拡散とを行
つてチヤンネル領域を形成する。多くのマスク形成工程
と拡散工程とのため製造コストが著しく増加する上、ド
レンとチヤンネルストツプ間のマスク合せの問題が厳し
くなり、極めて僅かなマスク不整合も画像の歪を生ず
る。これがまた歩留の大幅な低下となつて製造コストの
増加をもたらす。
この発明は過剰電荷を制御する手段を持つ埋込みチヤン
ネル型ＣＣＤを比較的安価に製造する方法を提供すると
同時にマスク合せの問題を解消するものである。一方の
導電型の半導体材料の基板を準備し、その一方の表面に
酸化物層とマスク層を順次被着する。次にマスク層と酸
化物層のドレンを形成すべきところに開口を設け、この
開口から基板の露出面に逆導電型の不純物原子を注入し
てドレンを形成する。次にこの開口を拡大して各ドレン
の周囲の基板表面領域を露出し、この拡大開口から基板
の露出面に上記一方の導電型の原子を注入する。これに
よつて前に形成したドレンの周囲並びに下方に拡がるチ
ヤンネルストツプが形成される。この後基板表面に露出
し、逆導電型の原子をこの露出面に注入してチヤンネル
ストツプの両側に埋込みチヤンネル領域を形成し、表面
に接するこれらのチヤンネルストツプの薄い層を埋込み
チヤンネル領域とドレン間に拡がる逆導電型の低ドープ
補償領域に変換する。
第１図はその上にＮチヤンネル領域（第５図24）、チヤ
ンネルストツプ（第５図22）、過剰電荷ドレン（第５図
20）を含む埋込みチヤンネル型ＣＣＤが形成される例え
ばシリコンのような半導体材料の基板10を示す。この装
置については詳細に後述する。このＣＣＤは以後記載す
る導電型を全部逆転して、Ｐチヤンネル型にすることも
できる。基板10はＰ導電型の原子を均一にドープした通
常のシリコンウエハから成る。ここで説明する実施例で
は基板10には約1014〜1015原子／cm3の濃度の硼素原子
がドープされ、その一方の主表面12に厚さ約4800〜5400
Åの酸化物層14が被着されている。酸化物層は主表面12
を均一に被覆するもので、温度900℃の水蒸気と塩化水
素（HCl）の雰囲気中で約５時間30分熱成長した２酸化
シリコン（SiO2）で作ることができる。酸化物層14を成
長させた後その露出面に適当なマスク層16を被覆する。
この発明の推奨実施例では、この層16は陽画型の感光性
樹脂（ホトレジスト）で、通常の方法で被着され、通常
の写真食刻法により処理されて表面12に被覆領域と露出
領域を画定する。露出領域は装置のドレン20を形成すべ
き位置に作られる。写真食刻工程後マスク層16の露出領
域に当る酸化物層14の領域に開口18がエツチング形成さ
れてドレン20を形成すべき領域を露出する。このエツチ
ングには緩衝弗酸溶液のような通常のエツチング液が使
用される。
開口18の形成後この開口を通して表面12の露出領域にイ
オン注入によりＮ型の原子を多量に添加する。拡散速度
が比較的遅いため推奨ドープ剤として砒素（Ａｓ）が用
いられるが、燐その他の適当なＮ型ドープ剤を使用する
こともできる。砒素の注入エネルギは200KeVで、注入量
は３．６×1014原子／cm2である。代表的な例では、砒
素原子は表面12の下部約1000Åの深さに注入され、約７
×1019原子／cm3の濃度を持つている。砒素原子のイオ
ン注入後第１図のようにＮ＋型のドレン20が形成され
る。
ドレン20形成後酸化物層14の開口18を第２図１８ａのよ
うに拡大する。一般にこの拡大は各開口18の片側に付き
約３μで、各開口18の周囲の酸化物層14の追加エツチン
グにより行なわれる。緩衝弗酸のような適当なエツチン
グ液で約20分間エツチングするが、この時間は開口18a
の寸法に依存することは明らかである。弗酸は酸化物層
14のみをエツチングし、感光性樹脂層16はエツチングし
ないが、これはドレン注入用に砒素または燐を用いると
これが感光性樹脂と重合反応してエッチング液に耐える
ようにするためと考えられる。開口18aの形成後マスク
層16を酸化物層14から剥離し、基板10に第３図に示すよ
うにチヤンネルストツプ22を形成する。感光性樹脂16の
剥離は約10分間プラズマエツチングで行なわれるが、こ
のプラズマエツチングはＮ型ドープ剤注入後の感光性樹
脂の除去を用意にするために必要である。プラズマエツ
チング後通常の洗浄法を用いて酸化物層14から残渣を除
去する。
次にこの拡大開口部18aから基板表面12にＰ型原子をイ
オン注入することによつてチヤンネルストツプ22を形成
するが、その注入前に開口18aから露出した表面領域に
極めて薄い酸化物の保護層（図示せず）を形成する。こ
れは900℃の水蒸気と塩化水素の雰囲気に基板10を約10
分間露らすことにより行なわれる。このようにして形成
された酸化物層は厚さ約300〜350Åでチヤンネルストツ
プ22のイオン注入中これによつて損傷しないように表面
領域を保護する。チヤンネルから電荷を消滅させてしま
う再結合中心を形成するような損傷を受けないようにチ
ヤンネルストツプ22に接する表面領域を保護することは
特に重要である。推奨されるＰ型ドープ剤は砒素で、こ
れは約100KeVのエネルギで約3000Åの深さまで約８×10
11原子／cm２の注入量で注入する。この結果、第３図に
示すように、Ｐ＋型のチャンネルストップ22が形成され
る。このチヤンネルストップ22は、前に形成したドレン
20を囲みかつその下側まで拡がる。第３図から明らから
なように、開口18ａを介して基板10に深く注入された硼
素原子は、前に注入されたドレン20の砒素原子を取囲ん
で、その一部の効果を打消してドレン20をＮ＋型からＮ
型に変換するが、それを完全にＰ型に変換する程には働
かない。このようにして形成されたチャンネルストップ
22は約５×1016原子／cm３の硼素原子濃度を有し、Ｐ＋
型である。ドレン20の形成に使用した砒素は拡散速度が
遅いため、次の加熱工程でこれがチヤンネルストツプ22
の下方まで拡散することはない。
砒素原子の注入、追加エツチングおよび硼素原子の注入
を連続して行うことによつて、ドレン20とチヤンネルス
トツプ22とが自動的に整合し、従来法における多くの工
程が省略されてしまう。このため装置の製造コストが大
幅に低減すると共に、マスク合せ不良による画像歪の問
題も解消される。
硼素原子の注入後砒素と硼素原子を活性化する。このた
め基板10を窒素のような不活性雰囲気中で約1000℃で約
15分間加熱する。この活性化処理は基板10の表面12をア
ニールしてイオン注入による表面損傷を修復し、シリコ
ン基板の結晶格子の適正な位置にドープ剤原子を送り込
むものである。
活性化処理終了後、酸化物層14を表面12から除去し、別
の薄い保護用酸化物層（図示せず）を前記同様の方法で
成長させる。次にＮ型の埋込みチヤンネル領域24を基板
10に形成するが、これもまたイオン注入により、推奨実
施例では燐原子を表面12に注入して行なう。注入エネル
ギは約175KeV、注入量は約 1.3×1012原子／cm２がよ
い。燐原子は、約2000Åの深さまで進入して、隣接する
チャンネルストップ22相互間のＰ型基板10部分のＰ型原
子すなわち硼素原子の効果を打消し、更にその部分をＮ
型に変えてＮ型の埋込みチャンネル24とする。この部分
の燐原子濃度は約1017原子／cm３である。また、表面12
から注入された燐原子は、Ｎ型のドレン20をＮ＋型に再
変換し、更にチャンネルストップ22の基板表面12に接す
る部分26に対しては既存のＰ型原子の作用を相殺するに
足るよりも幾分高い濃度を持っているためその部分のＰ
＋型特性を打消し、更に低Ｎ型原子濃度の、従って僅か
にＮ型すなわちＮ−型の補償領域26に変換する。この補
償領域26は、すなわち、チャンネルストップ22を形成す
るＰ型材料の表面12に接する薄い層で低ドープ濃度のＮ
−型材料に変換された部分は、ドレン20を包囲すると共
に表面12からチヤンネルストツプ22を引離す。この補償
領域26は深さ約500〜1000Åで、上縁すなわちチヤンネ
ルストツプ22と補償領域26との接合の表面12に対する位
置と形状を制御することによつて埋込みチヤンネル領域
24とドレン20の間の電位障壁を一部制御する働きをす
る。理想的にはこの上縁すなわち接合は比較的幅広くて
表面12に平行で、比較的広くて均一な電位障壁を作る必
要がある。これによつて電位障壁領域と表面12の間の材
料中のあらゆる再結合中心の影響が最小になる。この発
明によつて開示されたイオン注入法を使用するとこの理
想上縁が得られる。
なお、上記の燐原子の注入によって、Ｐ＋型のチャンネ
ルストップ22のうち上記補償領域26よりも深い部分は、
注入燐原子によつて完全にＮ型に変換されることは無
く、既存のＰ型原子のうちの一部分が打消されるに過ぎ
ず、従って基板10と同程度のＰ型に留まる。第４図は、
チャンネルストップ22と基板10部分との間に境界線を描
かないことで上記の状態を示している。
第４図のようにウエハ処理が終了すると、保護酸化物層
を除去し、第５図に示すように表面12にチヤンネル酸化
物層28を形成する。このチヤンネル酸化物層28は約900
℃の水蒸気と塩化水素の雰囲気中で約２．５時間熱成長
した２酸化シリコンから成る。この酸化物層の成長はま
た注入した燐原子を活性化してチヤンネル24と補償領域
26を形成する働らきもするため、別に活性化を必要とし
ない。次に多結晶シリコン層30を通常の方法、例えばシ
ラン（SiH4）と不活性ガスを用いた化学的気相堆積法に
よつてチヤンネル酸化物層28上に被着し、さらに多結晶
シリコン層30の種々の部分を例えばイオン注入によりＮ
型材料でドープし、各チヤンネル24を横切つて平行に延
びる電極32、34、36を形成する。電極32、34、36は３相
動作用の電圧源に接続されるが、適当な改変により２相
または４相動作にも使用し得ることは明らかである。ド
レン20は正の極性電圧源に接続され、装置の動作中チヤ
ンネル領域24からドレン20に流出する過剰電荷を排出す
る。
この装置の動作は例えば撮像素子配列に使用した場合も
一般に通常のもので、すなわち電圧を電極32、34、36に
順次印加し、その電極下のチヤンネル領域24に電位ウエ
ルを形成する。装置に入射する輻射エネルギにより発生
した電荷がこのウエルに蓄積され、電極３２、３４、３
６が各電位ウエルの大きさを変えるに従つて次から次へ
このウエルを転送される。チヤンネル領域24とドレン20
の間の電位障壁はチヤンネルストツプ22と補償領域26に
よつて制御され、電荷蓄積中チヤンネル内の蓄積位置間
の電位障壁より僅かに低くなつている。このため過剰電
荷が蓄積されるとチヤンネル領域24からドレン20に流出
し、そこでドレンに接続された電圧源に放電される。補
償領域26の不純物分布と寸法の厳密な製造管理により、
この領域の幅すなわちドレン20とチヤンネル領域24の距
離を充分大きくして、その領域の表面欠陥または不純物
の影響を大面積に亘り平均化することができ、これによ
つてチヤンネルストツプ22に隣接するあらゆる再結合中
心の影響が最小になり、電位ウエルから流出する電荷が
極めて少なくなる。
以上この発明の推奨実施例について説明したが、当業者
は特許請求の範囲記載のこの発明の技術的範囲内におい
て種々の改変が可能なことは明らかである。
【図面の簡単な説明】
第１図ないし第４図はこの発明によるＣＣＤの製造法を
示す断面図、第５図はこの発明による製造法で作つたＣ
ＣＤの斜視断面図である。 10……基板（Ｐ型）、12……一方の表面、20……ドレン
（Ｎ+型）、22……チヤンネルストツプ、24……埋込み
チヤンネル領域（Ｎ型）、26……低ドープ補償領域（Ｎ
-型）、28……チヤンネル酸化物層、32、34、36……電
極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−49583（ＪＰ，Ａ) 特開 昭56−49577（ＪＰ，Ａ) 特開 昭56−2783（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】一つの導電型を有する半導体材料の基体の
    一表面上に酸化物層を形成し、その酸化物層の表面上に
    マスクを被着し、そのマスクと酸化物層とを貫通する開
    口部を形成してドレンを形成すべき基体表面領域を露出
    させ、この基体の露出表面領域に上記開口部から逆導電
    型のイオンを注入して上記表面から基体中に所定距離拡
    がるドレンを形成する工程を含む埋込みチャンネル型電
    荷結合装置の製造法であって、 特徴として、上記酸化物層の開口部の寸法を拡大して上
    記ドレン周辺の上記基体表面を余分に露出し、この拡大
    した開口部から上記一つの導電型のイオンを上記基体の
    露出表面に注入して上記ドレンの周囲および下方まで上
    記基体中に拡がるチャンネルストップを形成し、次いで
    上記基体の表面を露出させて上記逆導電型のイオンをそ
    の表面に注入することにより上記チャンネルストップの
    両側に埋込みチャンネル領域を形成すると共に上記チャ
    ンネルストップの上記基体表面に隣接する薄層部分を軽
    くドープされた上記逆導電型の補償領域に変換する工程
    を含んで成る埋込みチャンネル型電荷結合装置の製造
    法。
JP57148475A 1981-08-27 1982-08-25 埋込みチャンネル型電荷結合装置の製造法 Expired - Lifetime JPH0628311B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/297,055 US4362575A (en) 1981-08-27 1981-08-27 Method of making buried channel charge coupled device with means for controlling excess charge
US297055 1981-08-27

Publications (2)

Publication Number Publication Date
JPS5846670A JPS5846670A (ja) 1983-03-18
JPH0628311B2 true JPH0628311B2 (ja) 1994-04-13

Family

ID=23144662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57148475A Expired - Lifetime JPH0628311B2 (ja) 1981-08-27 1982-08-25 埋込みチャンネル型電荷結合装置の製造法

Country Status (2)

Country Link
US (1) US4362575A (ja)
JP (1) JPH0628311B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780764A (en) * 1980-11-10 1982-05-20 Sony Corp Solid state image pickup element
US4593303A (en) * 1981-07-10 1986-06-03 Fairchild Camera & Instrument Corporation Self-aligned antiblooming structure for charge-coupled devices
GB2132818B (en) * 1983-01-03 1987-08-19 Rca Corp Imaging array
US4603342A (en) * 1983-01-03 1986-07-29 Rca Corporation Imaging array having higher sensitivity and a method of making the same
US4658497A (en) * 1983-01-03 1987-04-21 Rca Corporation Method of making an imaging array having a higher sensitivity
US4667213A (en) * 1984-09-24 1987-05-19 Rca Corporation Charge-coupled device channel structure
NL8403113A (nl) * 1984-10-12 1986-05-01 Philips Nv Ladingsgekoppelde inrichting.
US4665420A (en) * 1984-11-08 1987-05-12 Rca Corporation Edge passivated charge-coupled device image sensor
JPH0644578B2 (ja) * 1984-12-21 1994-06-08 三菱電機株式会社 電荷転送素子
US4579626A (en) * 1985-02-28 1986-04-01 Rca Corporation Method of making a charge-coupled device imager
FR2578683B1 (fr) * 1985-03-08 1987-08-28 Thomson Csf Procede de fabrication d'une diode anti-eblouissement associee a un canal en surface, et systeme anti-eblouissement obtenu par ce procede
US4607429A (en) * 1985-03-29 1986-08-26 Rca Corporation Method of making a charge-coupled device image sensor
US4658278A (en) * 1985-04-15 1987-04-14 Rca Corporation High density charge-coupled device imager and method of making the same
US4654681A (en) * 1985-10-01 1987-03-31 Rca Corporation Arrangement of semiconductor devices on a wafer
JPS6294982A (ja) * 1985-10-17 1987-05-01 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 電荷結合素子
US4659226A (en) * 1985-12-04 1987-04-21 Rca Corporation Method of making a semiconductor device
JPS62298163A (ja) * 1986-06-18 1987-12-25 Nec Corp 固体撮像素子の製造方法
JPS6436073A (en) * 1987-07-31 1989-02-07 Toshiba Corp Manufacture of semiconductor device
US5134087A (en) * 1987-12-17 1992-07-28 Texas Instruments Incorporated Fabricating a two-phase CCD imager cell for TV interlace operation
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
US4894701A (en) * 1988-05-09 1990-01-16 General Electric Company Semiconductor device detector and method of forming same
JPH07120779B2 (ja) * 1989-04-07 1995-12-20 三菱電機株式会社 固体撮像装置のオーバフロードレイン構造およびその製造方法
US4959701A (en) * 1989-05-01 1990-09-25 Westinghouse Electric Corp. Variable sensitivity floating gate photosensor
KR930000720B1 (ko) * 1990-01-29 1993-01-30 금성일렉트론 주식회사 자기정열을 이용한 ccd 채널의 제조방법
JPH0689998A (ja) * 1992-09-07 1994-03-29 Sony Corp 固体撮像装置
US5585298A (en) * 1995-03-31 1996-12-17 Eastman Kodak Company Self aligned antiblooming structure for solid state image sensors
US5702971A (en) * 1995-03-31 1997-12-30 Eastman Kodak Company Self-aligned LOD antiblooming structure for solid-state imagers
JP2003060192A (ja) * 2001-08-20 2003-02-28 Sony Corp 固体撮像装置の製造方法
FI20055057A (fi) * 2004-05-11 2005-11-12 Artto Aurola Puolijohdelaite
US8772891B2 (en) * 2008-12-10 2014-07-08 Truesense Imaging, Inc. Lateral overflow drain and channel stop regions in image sensors
EP2359402B1 (en) * 2008-12-10 2012-10-24 Truesense Imaging, Inc. Method of fabricating image sensors with lateral overflow drains
JP5701220B2 (ja) * 2008-12-10 2015-04-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 側部にオーバーフロードレインを備えるイメージセンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863065A (en) * 1972-10-02 1975-01-28 Rca Corp Dynamic control of blooming in charge coupled, image-sensing arrays
NL7311600A (nl) * 1973-08-23 1975-02-25 Philips Nv Ladingsgekoppelde inrichting.
US3896474A (en) * 1973-09-10 1975-07-22 Fairchild Camera Instr Co Charge coupled area imaging device with column anti-blooming control
US3927468A (en) * 1973-12-28 1975-12-23 Fairchild Camera Instr Co Self aligned CCD element fabrication method therefor
US3930893A (en) * 1975-03-03 1976-01-06 Honeywell Information Systems, Inc. Conductivity connected charge-coupled device fabrication process
US4076557A (en) * 1976-08-19 1978-02-28 Honeywell Inc. Method for providing semiconductor devices
US4108686A (en) * 1977-07-22 1978-08-22 Rca Corp. Method of making an insulated gate field effect transistor by implanted double counterdoping
US4173064A (en) * 1977-08-22 1979-11-06 Texas Instruments Incorporated Split gate electrode, self-aligned antiblooming structure and method of making same
US4152715A (en) * 1977-11-28 1979-05-01 The United States Of America As Represented By The Secretary Of The Army Silicon base CCD-bipolar transistor compatible methods and products
US4212683A (en) * 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET
US4197630A (en) * 1978-08-25 1980-04-15 Rca Corporation Method of fabricating MNOS transistors having implanted channels
JPS562783A (en) * 1979-06-20 1981-01-13 Sony Corp Production of solid state image pickup device
JPS5649577A (en) * 1979-09-28 1981-05-06 Sony Corp Preparation of solid image pickup element
JPS5649583A (en) * 1979-09-28 1981-05-06 Sony Corp Preparation of solid pickup element
US4280855A (en) * 1980-01-23 1981-07-28 Ibm Corporation Method of making a dual DMOS device by ion implantation and diffusion

Also Published As

Publication number Publication date
JPS5846670A (ja) 1983-03-18
US4362575A (en) 1982-12-07

Similar Documents

Publication Publication Date Title
JPH0628311B2 (ja) 埋込みチャンネル型電荷結合装置の製造法
JP2667390B2 (ja) 半導体装置の製法
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
EP0409561B1 (en) Methods of manufacturing MIS semiconductor devices
EP0134166B1 (en) Wafer fabrication by implanting through protective layer
EP0227085B1 (en) A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization
US4396438A (en) Method of making CCD imagers
EP0263341B1 (en) An improved process for preparing a charge coupled device with charge transfer direction biasing implants
US4992392A (en) Method of making a virtual phase CCD
EP0465045A2 (en) Method of field effect transistor fabrication for integrated circuits
US4716451A (en) Semiconductor device with internal gettering region
JPH05206434A (ja) 固体撮像装置及びその製造方法
US4216574A (en) Charge coupled device
JP3093212B2 (ja) 固体撮像素子の製造方法
US4454648A (en) Method of making integrated MNOS and CMOS devices in a bulk silicon wafer
JP2931243B2 (ja) 半導体素子の製造方法
JP2664416B2 (ja) 半導体装置の製造方法
KR0136532B1 (ko) 박막트랜지스터 제조방법
JP2569809B2 (ja) 半導体装置の製造方法
JP2680448B2 (ja) 耐放射線半導体装置の製造方法
KR940009647B1 (ko) 고체 촬상소자의 제조방법
JPH06326183A (ja) 半導体装置の製造方法
JP2697554B2 (ja) 固体撮像素子の製造方法
JP2606444B2 (ja) 半導体装置の製造方法
JP2926817B2 (ja) 半導体装置の製造方法