CN107004723B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN107004723B
CN107004723B CN201680003833.0A CN201680003833A CN107004723B CN 107004723 B CN107004723 B CN 107004723B CN 201680003833 A CN201680003833 A CN 201680003833A CN 107004723 B CN107004723 B CN 107004723B
Authority
CN
China
Prior art keywords
region
semiconductor substrate
semiconductor device
high concentration
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680003833.0A
Other languages
English (en)
Other versions
CN107004723A (zh
Inventor
田村隆博
小野泽勇一
吉村尚
泷下博
山野彰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107004723A publication Critical patent/CN107004723A/zh
Application granted granted Critical
Publication of CN107004723B publication Critical patent/CN107004723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L29/0834—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/0664—
    • H01L27/0727—
    • H01L29/1095—
    • H01L29/12—
    • H01L29/32—
    • H01L29/36—
    • H01L29/407—
    • H01L29/66136—
    • H01L29/739—
    • H01L29/7397—
    • H01L29/8613—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，具备：半导体基板，其掺杂有杂质；正面侧电极，其设置于半导体基板的正面侧；以及背面侧电极，其设置于半导体基板的背面侧，半导体基板具有：峰区域，其配置于半导体基板的背面侧，且杂质浓度具有1个以上的峰；高浓度区，其配置位置与峰区域相比更靠近正面侧，且杂质浓度比1个以上的峰平缓；以及低浓度区，其配置位置与高浓度区相比更靠近正面侧，且杂质浓度比高浓度区的杂质浓度低。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，已知在沿着半导体基板的厚度方向流通电流的垂直型的半导体装置中，在半导体基板的背面侧设置场终止层的构成(例如，参照专利文献1和2)。
专利文献1：日本特开2009-99705号公报
专利文献2：国际公开第2013/100155号小册子
发明内容
技术问题
在场终止层浅的情况下，难以充分抑制IGBT等的关断振动和反向恢复振动。
技术方案
在本发明的第1方式中，提供一种半导体装置。半导体装置可以具备掺杂有杂质的半导体基板。半导体装置可以具备设置于半导体基板的正面侧的正面侧电极。半导体装置可以具备设置于半导体基板的背面侧的背面侧电极。半导体基板可以具有配置于半导体基板的背面侧，且杂质浓度具有1个以上的峰的峰区域。半导体基板可以具有高浓度区，所述高浓度区的配置位置与峰区域相比更靠近正面侧，且杂质浓度的分布比1个以上的峰的杂质浓度的分布平缓。半导体基板可以具有低浓度区，所述低浓度区的配置位置与高浓度区相比更靠近正面侧，且杂质浓度比高浓度区的杂质浓度低。
半导体基板可以具有漂移区，低浓度区可以包含在漂移区。高浓度区的在深度方向上的长度可以比峰区域的在深度方向上的长度长。
高浓度区中的载流子寿命可以比低浓度区中的载流子寿命长。高浓度区的在深度方向上的长度可以为5μm以上。高浓度区中的杂质浓度的最大值可以为低浓度区中的杂质浓度的1.2倍以上。1个以上的峰中的最靠近正面侧的峰的杂质浓度可以大于5×1014/cm3。
高浓度区可以具有增加部，所述增加部的杂质浓度从背面侧向正面侧增加。高浓度区可以具有减少部，所述减少部的配置位置与增加部相比更靠近正面侧，且杂质浓度从背面侧向正面侧减少。减少部中的杂质浓度的减少率的绝对值可以大于增加部中的杂质浓度的增加率的绝对值。
半导体基板可以为MCZ基板。半导体基板中的平均氧浓度可以为1.0×1016/cm3以上且1.0×1018/cm3以下。
半导体基板还可以具备缺陷区，所述缺陷区以从半导体基板的正面沿着深度方向延伸的方式形成。缺陷区的一部分与高浓度区的一部分在深度方向上可以形成于相同的位置。
缺陷区的前端可以延伸到与在峰区域中最靠近半导体基板的正面侧设置的峰相比更靠近半导体基板的背面侧的位置。缺陷区的前端与峰区域中的任一峰在深度方向上可以形成于相同的位置。
半导体基板还可以具备缺陷区，所述缺陷区以从半导体基板的背面沿着深度方向延伸的方式形成。缺陷区可以延伸到与高浓度区相比更靠近半导体基板的正面侧的位置。
半导体基板可以具有形成晶体管的晶体管区和形成二极管的二极管区。在二极管区可以形成有高浓度区。在晶体管区也可以形成有高浓度区。在晶体管区可以不形成高浓度区。
在本发明的第2方式中，提供一种半导体装置的制造方法。制造方法可以包括从半导体基板的背面侧掺杂质子的阶段。制造方法可以包括形成沿着半导体基板的深度方向延伸的缺陷区的阶段。制造方法可以包括在掺杂质子的阶段之后且在形成缺陷区的阶段之后对半导体基板进行退火的阶段。
在形成缺陷区的阶段中，可以对半导体基板照射20kGy以上且1500kGy以下的电子束。在形成缺陷区的阶段中，可以照射1200kGy以下的电子束。
在形成缺陷区的阶段中，通过从半导体基板的正面或背面，在半导体基板的预定的深度注入缺陷产生物质，从而可以形成从半导体基板的正面或背面延伸到缺陷产生物质的注入位置的缺陷区。
半导体基板可以具有形成晶体管的晶体管区和形成二极管的二极管区。在形成缺陷区的阶段中，可以掩盖晶体管区的至少一部分并注入缺陷产生物质。质子的掺杂量可以为1.0×1014/cm2以上。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示本发明的第一实施方式的半导体装置100的概要的截面图。
图2A是表示FS区20和漂移区14的一部分中的杂质浓度和载流子寿命的分布例的图。
图2B是说明半导体装置100中的载流子寿命的测定方法的图。
图3是表示杂质浓度的另一分布例的图。
图4是表示杂质浓度的另一分布例的图。
图5是表示进行电子束照射的情况下与不进行电子束照射的情况下的杂质浓度分布的比较例的图。
图6是表示使电子束照射的条件变化时的杂质浓度的分布例的图。
图7是表示半导体装置100的制造方法的一个例子的图。
图8是表示对半导体基板以比最深的质子更深的方式注入氦离子的例子的图。
图9是表示从半导体基板10的正面侧进行氦的注入而形成缺陷区46的例子的图。
图10A是表示本发明的第二实施方式的半导体装置200的概要的截面图。
图10B是表示半导体装置200的另一例的图。
图10C是表示半导体装置200的另一例的图。
图10D是表示半导体装置200的另一例的图。
图10E是表示半导体装置200的另一例的图。
图10F是表示半导体装置200的另一例的图。
图11是表示对MCZ基板照射了电子束的情况与对FZ基板照射了电子束的情况下的杂质浓度分布的一个例子的图。
符号说明
10：半导体基板
12：正面侧区
14：漂移区
20：FS区
21、23、110、112：分布
30：峰区域
32：高浓度区
34：低浓度区
40：峰
42：增加部
44：减少部
46：缺陷区
50：晶体管区
52：集电区
54：栅极沟槽
56：发射极沟槽
58：发射区
62：蓄积区
64：阴极区
68：绝缘膜
70：二极管区
72：注入位置
74：掩模
100：半导体装置
102：正面侧电极
104：背面侧电极
200：半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式不限定权利要求的发明。另外，实施方式中说明的特征的所有组合并不限定为发明的解决方案所必须的。
图1是表示本发明的第一实施方式的半导体装置100的概要的截面图。半导体装置100是在半导体基板10的正面和背面形成有电极、在半导体基板10的厚度方向流通电流的垂直型的半导体装置。在图1中，作为半导体装置100的一个例子，示出了续流二极管(FWD)，但半导体装置100也可以是IGBT等具有FS区20的其他半导体装置。
半导体装置100具备半导体基板10、正面侧电极102和背面侧电极104。半导体基板10由硅或化合物半导体等半导体材料形成。在半导体基板10掺杂有预定浓度的杂质。本例的半导体基板10具有N-型的导电型。
半导体基板10具有正面侧区12、漂移区14和场终止区(FS区20)。漂移区14具有与半导体基板10相同的导电型。在本例中，漂移区14为N-型。正面侧区12形成于半导体基板10的正面侧，掺杂有导电型与漂移区14不同的杂质。在本例中，正面侧区12为P型。在半导体装置100为FWD的情况下，正面侧区12作为阳极区发挥功能。
FS区20形成于半导体基板10的背面侧。FS区20具有与漂移区14相同的导电型，且以比漂移区14高的浓度掺杂有杂质。在本例中，FS区20为N+型。在FS区20与背面侧电极104之间可以形成有背面侧区。在半导体装置100为FWD的情况下，背面侧区作为阴极区发挥功能。通过设置高浓度的FS区20，从而能够防止从正面侧区12与漂移区14的界面延伸的耗尽层到达半导体基板10的背面侧区。
正面侧电极102设置于半导体基板10的正面侧。本例的正面侧电极102具有平面形状，但另一例中的正面侧电极102可以具有沟槽形状。
在半导体装置100为FWD的情况下，正面侧电极102为阳极电极。背面侧电极104设置于半导体基板10的背面侧。在半导体装置为FWD的情况下，背面侧电极104为阴极电极。
图2A是表示FS区20和漂移区14的一部分中的杂质浓度和载流子寿命的分布例的图。在图2A中，横轴表示距离半导体基板10的背面的深度，纵轴表示杂质浓度。另外，载流子寿命表示不依赖于纵轴的比例尺的相对的值。应予说明，深度0μm附近的杂质浓度的峰对应于阴极区等背面侧区。背面侧区通过从半导体基板10的背面侧掺杂例如磷等杂质而形成。
FS区20从背面侧起依次具有峰区域30和高浓度区32。另外，漂移区14具有杂质浓度比高浓度区32的杂质浓度低的低浓度区34。也可以整个漂移区14为低浓度区34。峰区域30配置于例如比半导体基板10的中央更靠近背面侧的位置。峰区域30可以形成在与半导体基板10的背面侧的距离为30μm以下的预定的范围，也可以形成在与半导体基板10的背面侧的距离为20μm以下的预定的范围，还可以形成在与半导体基板10的背面侧的距离为10μm以下的预定的范围。
峰区域30中的杂质浓度的分布具有1个以上的峰40。峰40通过从半导体基板10的背面侧掺杂质子等质量小的杂质而形成。通过使用质子等轻的杂质，从而能够高精度地控制峰40的位置。优选该杂质为质量比磷和硒的质量轻的物质。
高浓度区32配置于比峰区域30更靠近正面侧的位置。高浓度区32的杂质浓度比半导体基板10的杂质浓度(在本例中为漂移区14的杂质浓度)高，且在半导体基板10的深度方向上，比峰区域30(在本例中为峰40)更平缓地变化。高浓度区32中的杂质浓度的最大值可以为低浓度区34中的杂质浓度的1.2倍以上，也可以为1.5倍以上，还可以为2倍以上。另外，高浓度区32中的杂质浓度的平均值可以为低浓度区34中的杂质浓度的1.1倍以上，也可以为1.2倍以上。上述低浓度区34中的杂质浓度可以为低浓度区34中的平均杂质浓度。
另外，高浓度区32的杂质浓度分布相对于深度的斜率的最大值可以比峰40中的杂质浓度分布的斜率的平均值小。另外，高浓度区32的杂质浓度的最大值比峰区域30中所含的各个峰40的最大值小。另外，高浓度区32的杂质浓度的最大值可以比峰区域30中的杂质浓度的最小值小。
另外，高浓度区32在深度方向上可以比1个峰40长。另外，高浓度区32在深度方向上可以比整个峰区域30长。应予说明，高浓度区32与峰区域30的边界可以是杂质浓度在峰40之后最先表示极小值的点。另外，高浓度区32与峰区域30的边界还可以是杂质浓度相对于深度方向的变化量在峰40之后成为预定值以下的点。例如在与峰40相比更靠近正面侧的位置，可以将杂质浓度相对于深度方向上的距离1μm的变化成为20％以下的点作为高浓度区32的背面侧的边界。另外，高浓度区32与低浓度区34的边界可以是杂质浓度成为漂移区14的平均杂质浓度的点。
在峰区域30具有多个峰40的情况下，高浓度区32比任一峰40的宽度长。峰40的宽度是指杂质浓度的2个极小值之间的宽度。另外，在峰区域30具有多个峰40的情况下，高浓度区32也可以比整个峰区域30长。
低浓度区34配置在与高浓度区32相比更靠近正面侧的位置。低浓度区34的杂质浓度比高浓度区32的杂质浓度低。低浓度区34中的杂质浓度可以与半导体基板10的杂质浓度相同。
高浓度区32通过如下方式形成：在为了生成峰40而以预定的条件掺杂质子等杂质之后或者之前，在半导体基板10形成沿着深度方向延伸的缺陷区，在质子掺杂和缺陷区的形成之后进行热处理。缺陷区与半导体基板10的其他区域相比，晶体缺陷的密度高。缺陷区形成在应该形成高浓度区32的区域的至少一部分。缺陷区可以形成在与应该形成高浓度区32的区域相同的区域，也可以形成在比应该形成高浓度区32的区域宽的区域。在缺陷区中，由于较多地存在晶体缺陷，所以质子等杂质容易扩散到深的位置。
作为一个例子，缺陷区可以通过以预定的条件向半导体基板10照射电子束的方式形成。通过以预定的条件向半导体基板10照射电子束，从而在与峰区域30相比更靠近正面侧的区域形成晶体缺陷。其后，通过热处理，从而掺杂到峰区域30的质子等杂质向正面侧扩散。
通过这样的处理，能够形成比峰区域30平缓的高浓度区32。因此，能够抑制反向恢复时的dv/dt和浪涌电压。由此，能够使开关时的电压和电流波形变得平滑。
高浓度区32在深度方向上的长度可以为5μm以上。高浓度区32的长度是指从高浓度区32与峰区域30的边界到高浓度区32与低浓度区34的边界的长度。另外，高浓度区32的长度可以为10μm以上，也可以为20μm以上，还可以为30μm以上。高浓度区32的长度可以通过质子等杂质的掺杂量、形成缺陷区的范围、缺陷区中的晶体缺陷的密度等来进行控制。在照射电子束而形成缺陷区的情况下，高浓度区32的长度可以通过电子束的照射量、电子束照射后的热处理的温度或时间等来进行控制。
另外，由于通过电子束等形成的缺陷区中的晶体缺陷因质子等杂质的扩散而恢复，所以能够缩短半导体基板的正面侧的载流子寿命，延长背面侧的载流子寿命。具体而言，通过质子的注入将氢引入到半导体基板10的射程区域。被引入的氢进一步通过热处理从射程区域扩散到半导体基板10的深处(此时为表面侧)。这样引入的氢能够终止因通过电子束照射等形成的点缺陷产生的悬空键。由此，点缺陷浓度减少，载流子的寿命增加。因此，能够同时降低反向恢复时的峰值电流Irp和dv/dt。
在本例中，高浓度区32中的载流子寿命比低浓度区34中的载流子寿命长。对于载流子寿命的分布而言，在高浓度区32与低浓度区34的边界处具有从长寿命向短寿命过渡的边缘。应予说明，高浓度区32中的载流子寿命几乎恒定，低浓度区34中的载流子寿命可以朝向正面侧逐渐减小。
认为峰区域30和高浓度区32是形成有由空穴-氧-氢缺陷(VOH缺陷)形成的施主的区域，所述空穴-氧-氢缺陷(VOH缺陷)由通过质子的注入或电子束照射等引入的空穴(V)、在制作半导体基板10时混入或在元件形成工艺中引入的氧(O)以及被注入的氢(H)而产生。由VOH缺陷形成的施主，具有相对于所引入的氢的注入量或氢的浓度，以0.1％～10％的范围的比例施主化的施主化率。对于峰区域30而言，表示为了使将氢浓度分布乘以施主化率而得到的浓度分布比半导体基板10的磷浓度足够高而反映了所注入的氢的浓度分布的VOH缺陷的施主浓度分布(净掺杂浓度分布)。
另一方面，由于高浓度区32是比被注入的质子的射程Rp深的区域，所以是氢从射程Rp扩散到半导体基板10的深处侧(此时为表面侧)而成的区域。此时，将扩散的氢浓度分布乘以施主化率而得到的值比半导体基板10的磷浓度小。另一方面，通过电子束照射等，在比质子的射程Rp深的预定的区域中，点缺陷浓度大致相同地分布。因此，扩散的氢与空穴和氧结合，形成VOH缺陷。作为该VOH缺陷的施主浓度如果超过半导体基板10的磷浓度，则可以形成高浓度区32。此时，由于氧与扩散的少量的氢在大致相同的空穴浓度的分布中结合，所以VOH缺陷的浓度分布也大致相同。即，高浓度区32的施主浓度分布以空穴的浓度分布为主导。
应予说明，如图2A所示，高浓度区32中的杂质浓度分布，在与低浓度区34的边界附近，具有：杂质浓度从背面侧向正面侧增加的增加部42；以及配置位置与增加部42相比更靠近正面侧，且杂质浓度从背面侧向正面侧减小的减小部44。
在高浓度区32中，由于掺杂到峰区域30的质子等杂质扩散，所以成为与峰区域30中的杂质浓度分布相对应的杂质浓度分布。在本例中，掺杂到峰40的位置的质子等杂质扩散，结果在高浓度区32的端部出现增加部42和减少部44。另外，由于在质子等杂质扩散的过程中杂质浓度的分布发生平均化，所以高浓度区32的杂质浓度的分布比峰区域30中的杂质浓度的分布更平缓。
在本例中，由于增加部42和减少部44的形状取决于峰40的形状，所以减少部44中的杂质浓度的减少率的绝对值比增加部42中的杂质浓度的增加率的绝对值大。即，减少部44与增加部42相比，杂质浓度急剧变化。峰40与增加部42和减少部44的边界的距离可以为10μm以上，也可以为20μm以上，还可以为30μm以上。在本例中，峰40的位置是距离半导体基板10的背面7μm左右的位置，增加部42与减少部44的边界的位置是距离半导体基板10的背面40μm左右的位置。
图2B是说明半导体装置100中的载流子寿命的测定方法的图。在本例中，通过电子束照射形成缺陷区。图2B表示半导体装置100中的反向偏置电压与漏电流之间的关系。在低浓度区34，通过电子束照射形成有晶体缺陷，另外，即便通过质子等杂质，缺陷也不会消失。因此，如果使反向偏压从0V上升，则漏电流逐渐增加。
另一方面，在高浓度区32中，通过质子等杂质的扩散，缺陷的悬空键被氢终止，晶体缺陷比低浓度区34低。因此，即便相比于与低浓度区34和高浓度区32的边界位置相对应的预定的电压Vo，使反向偏压增加，也不会增加漏电流。然而，如果施加非常大的反向偏压，则会因为雪崩击穿而导致漏电流急剧增大。
如上所述，通过测量漏电流不发生变化的反向偏置电压Vo，能够推断高浓度区32与低浓度区34的边界位置。应予说明，电压Vo与边界位置x0之间的关系可以由下式给出。
【数学式1】
Figure GDA0001305429330000091
图3是表示杂质浓度的另一分布例的图。在本例中，使用质子作为掺杂到峰区域30的杂质，在缺陷区的形成中使用电子束照射。另外，在本例中，示出质子的4种掺杂量的每一种的杂质浓度的分布23-1、23-2、23-3和23-4。
在各个分布例中，将对质子进行加速的加速电压设为550keV，将质子掺杂后的退火温度设为370℃，将退火时间设为5小时，将电子束照射量设为800kGy，将电子束照射后的退火温度设为360℃，将退火时间设为1小时。另外，关于质子的掺杂量而言，分布23-1为1.0×1015/cm2，分布23-2为3.0×1014/cm2，分布23-3为1.0×1014/cm2，分布23-4为1.0×1013/cm2。
如图3所示，可知越增加质子的掺杂量，与峰区域30相比更靠近正面侧的高浓度区32越长。应予说明，在质子的掺杂量为1.0×1013/cm2即比较小的分布23-4中，没有出现高浓度区32。因此，优选的是，质子的掺杂量为1.0×1014/cm2以上。另外，如果质子的掺杂量为1.0×1014/cm2以上，则高浓度区32的杂质浓度的大小几乎没有变化。据此，优选的是，质子的掺杂量为1.0×1014/cm2以上。
另外，如从分布23-1和分布23-2可知，在使质子的掺杂量从3.0×1014/cm2变化到1.0×1015/cm2的情况下，高浓度区32更有效地扩展。因此，质子的掺杂量比3.0×1014/cm2大为好，也可以为1.0×1015/cm2以上。
图4是表示杂质浓度的另一分布例的图。在本例中，在峰区域30设有多个峰40。作为一个例子，从峰区域30的背面侧起依次设有峰40-1、40-2、40-3、40-4。
在多个峰40中，最靠近正面侧的峰40的杂质浓度可以比该峰40的一个背面侧的峰40的杂质浓度高。在本例中，峰40-4的杂质浓度比峰40-3的杂质浓度高。应予说明，峰40-1的杂质浓度比其他任一峰40的杂质浓度高。另外，峰40-2的杂质浓度比峰40-3的杂质浓度高。通过这样的构成，能够提高杂质浓度直到高浓度区32的深的位置。
最靠近正面侧的峰40的杂质浓度可以大于5×1014/cm3。另外，最靠近正面侧的峰40的杂质浓度也可以大于1.2×1015/cm3，还可以大于1.4×1015/cm3。
在本例中，高浓度区32的杂质浓度分布也具有增加部42和减少部44。然而，由于峰区域30具有多个峰40，所以高浓度区32在深度方向上的质子的扩散也均匀化。因此，增加部42与减少部44的边界配置于高浓度区32的中央附近。在本例中，高浓度区32的长度为43μm左右，增加部42与减少部44的边界配置在距离高浓度区32的两端分别为21μm～22μm程度的深度。
应予说明，在本例中，将与峰40-1对应的质子的掺杂量设为3.0×1014/cm2、将加速电压设为400keV，将与峰40-2对应的质子的掺杂量设为1.0×1013/cm2、将加速电压设为820keV，将与峰40-3对应的质子的掺杂量设为7.0×1012/cm2、将加速电压设为1110keV，将与峰40-4对应的质子的掺杂量设为1.0×1013/cm2、将加速电压设为1450keV。另外，将质子掺杂后的退火温度设为370℃，将退火时间设为5小时，将电子束照射量设为160kGy，将电子束照射后的退火温度设为360℃，将退火时间设为1小时。
图5是表示进行电子束照射的情况下与不进行电子束照射的情况下的杂质浓度分布的比较例的图。分布21是与图4中示出的分布相同条件下的分布。分布110是在掺杂质子并进行退火之后不进行电子束照射情况下的分布。关于分布110而言，除了不进行电子束照射以外，其余与分布21条件相同。分布112是通过从半导体基板10的背面掺杂氦来代替进行电子束照射的情况下的分布。关于分布112而言，除了掺杂氦来代替电子束照射以外，其余条件与分布21相同。应予说明，将氦从半导体基板10的背面注入到与从半导体基板10的背面看最浅的峰40相比更浅的位置。作为一个例子，以700keV、2.4×1012/cm2的条件掺杂氦。
如图5所示，在不进行电子束照射的分布110和进行了氦掺杂来代替电子束照射的分布112中，没有形成高浓度区32。与此相对，在电子束照射之后进行了退火的分布21中，形成有高浓度区32。据此，可知通过以预定的条件进行电子束照射和退火，能够形成高浓度区32。应予说明，分布21中的高浓度区32的杂质浓度的最大值为1.4×1014/cm3。另外，低浓度区34的杂质浓度的平均值为1.0×1014/cm3。
图6是表示使电子束照射的条件变化的情况下的杂质浓度的分布例的图。分布23-2与图3中示出的分布23-2相同。分布23-5是使电子束照射量变化到800kGy的例子，分布23-6是使电子束照射量变化到1200kGy的例子。分布23-5和分布23-6的除了电子束照射量以外的条件与分布23-2相同。
如图6所示，如果电子束照射量变大，则高浓度区32变短。为了形成5μm以上的长度的高浓度区32，优选的是，电子束照射量为1500kGy以下。电子束照射量可以为1200kGy以下，也可以为800kGy以下。应予说明，为了控制载流子寿命，优选的是，电子束照射量为20kGy以上。电子束照射量可以根据质子的加速电压进行调整。
图7是表示半导体装置100的制造方法的一个例子的图。首先，准备基底基板，在基底基板的正面侧形成正面侧区12和正面侧电极102等正面结构(S300)。接下来，以成为与耐压相对应的基板厚度的方式对基底基板的背面侧进行磨削而形成半导体基板10(S302)。
接着，从半导体基板10的背面侧较浅地掺杂磷等杂质，形成阴极区(S304)。在掺杂了杂质之后，利用激光等对阴极区进行退火(S306)。
接下来，从半导体基板10的背面侧将质子掺杂到比阴极区更深的位置(S308)。在S308中，可以在1个以上的深度位置掺杂质子。在掺杂了质子之后，以预定的条件对半导体基板10进行退火(S310)。由此，形成具有1个以上的峰40的峰区域30。应予说明，S312和S314也可以在S306与S308之间进行。即，电子束照射可以在质子注入之后进行，也可以在质子注入之前进行。
接着，在半导体基板10形成沿着深度方向延伸的缺陷区(S312)。在S312中，如上所述，可以通过照射电子束来形成缺陷区。此时，缺陷区延伸形成在半导体基板10的在深度方向上的整体。电子束可以从半导体基板10的背面侧照射，也可以从正面侧照射。在形成了缺陷区之后，以预定的条件对半导体基板10进行退火(S314)。由此，形成高浓度区32。
然后，在半导体基板10的背面侧形成背面侧电极104。由此能够制造半导体装置100。应予说明，在S304与S306之间还可以包括形成浮置区域的步骤。在该步骤中，可以在半导体基板10的背面侧形成预定的掩模图案，在不被掩模图案覆盖的区域掺杂硼等杂质。
另外，在S310与S312之间还可以包括从半导体基板10的背面侧掺杂氦的步骤。在该步骤中，在峰区域30内的预定的深度位置掺杂氦，来调节载流子寿命。
通过这样的方法，能够形成高浓度区32直到半导体基板10的深的位置。另外，能够形成浓度比较均匀的高浓度区32。虽然也考虑到通过以高电压使质子等质量小的杂质加速而在半导体基板10的深的位置形成高浓度的杂质区域，但这种情况下需要昂贵的装置。与此相对，根据本例的制造方法，由于质子只要掺杂到较浅的位置即可，所以能够以简易的装置实现。
在以上的例子中，通过向半导体基板10照射电子束来形成缺陷区。但是，缺陷区的形成也可以利用电子束照射以外的方法进行。例如，通过对半导体基板10进行缺陷产生物质的注入，从而能够形成缺陷区。缺陷产生物质是指在该物质通过半导体基板10的区域能够产生晶体缺陷的物质。作为一个例子，缺陷产生物质是氦。
另外，在以上的例子中，从半导体基板10的背面侧掺杂的氦以比从半导体基板10的背面注入到最浅的峰位置的质子的射程更浅的射程从半导体基板10的背面注入。另一方面，也可以以比注入到距离半导体基板10的背面最深的峰位置的质子的射程更深的方式进行氦离子的注入。在从半导体基板10的背面注入的氦离子所通过的区域形成晶体缺陷。因此，能够形成从半导体基板10的背面延伸的缺陷区。
图8是表示以比最深的质子更深的方式从半导体基板10的背面侧进行氦离子的注入的例子的图。图8(a)是表示相对于距离注入面(在本例中为半导体基板10的背面)的深度的、质子(氢)的浓度分布和晶体缺陷的密度分布的分布图。质子可以注入到多个峰位置。对各个峰位置的每一个进行多次质子的注入。
在图8(a)中，质子的峰注入次数为3次，分别记载各次注入中的氢浓度分布。另外，在一个注入位置进行氦的注入。另外，虽然未图示，但可以以多次，在不同的位置进行氦的注入。
如图8(a)所示，由于氦通过，从而形成从半导体基板10的背面延伸的缺陷区46。应予说明，缺陷区46中的缺陷密度分布，在氦的注入位置附近具有峰。由于缺陷区46的质子容易扩散，所以通过在质子和氦的注入之后对半导体基板10进行退火，从而能够使质子扩散到半导体基板10的正面侧。
图8(b)是表示与图8(a)对应的空穴相关缺陷的密度分布(左轴)和载流子寿命的分布(右轴)的分布图。图8(b)表示退火后的各分布。空穴相关缺陷密度是指空穴(V)、复空穴(VV)等的总计的密度分布。通过氦离子的注入，在氦的射程附近，空穴相关缺陷呈最高密度分布。
另一方面，如果在比氦浅的位置注入最深的质子(氢离子)，并进行热处理，则氢扩散到比最深的质子的射程更深的位置。通过该扩散的氢，使由氦的注入引起的空穴相关缺陷所产生的悬空键终止。因此，从比最深的质子的射程更深的位置到质子注入面的区域的空穴相关缺陷密度减少。另外，与空穴相关缺陷密度的减少相对应地，载流子的寿命几乎恢复到没有进行氦的注入的区域的值。
图8(c)是与图8(a)、图8(b)相对应的施主浓度分布。在比最深的质子的射程更深的区域，通过能够与氢终端对应地形成VOH缺陷，从而能够形成浓度比半导体基板10的磷浓度高的高浓度区32。此外，在氢浓度足够高的质子射程区域中，形成与质子的浓度分布对应的峰。
这样，如果在比最深的质子射程更深的位置形成由氦形成的空穴相关缺陷，则能够与通过电子束照射进行的点缺陷的形成同样地形成高浓度区32。
氦的注入位置可以与应该形成高浓度区32的区域的端部位置一致。另外，氦的注入位置可以是比应该形成高浓度区32的区域的端部更靠近半导体基板10的正面侧的位置。这种情况下，在退火后的半导体基板中，缺陷区46延伸到与高浓度区32相比更靠近半导体基板10的正面侧的位置。由此，如图8(b)所示，在比高浓度区32更靠近半导体基板10的正面侧的区域中，晶体缺陷大量残留。由此，能够调节该区域中的载流子寿命。
缺陷区46可以延伸到比半导体基板10的深度方向上的中心更靠近半导体基板10的正面侧的位置。另外，缺陷区46可以比从半导体基板10的背面看最深的位置的杂质浓度的峰40向半导体基板10的正面侧延伸40μm以上。
图9是表示从半导体基板10的正面侧进行氦的注入而形成缺陷区46的例子的图。此时，在半导体基板10形成有从半导体基板10的正面沿着深度方向延伸而形成的缺陷区46。在图9中示出氦的注入位置不同的3种缺陷区46。
缺陷区46-1的在半导体基板10的背面侧的前端形成在高浓度区32内。即，缺陷区46-1的一部分和高浓度区32的一部分在深度方向上形成在相同的位置。对于形成有缺陷区46-1的区域而言，质子的扩散得到促进。因此，通过在应该形成高浓度区32的区域的至少一部分形成缺陷区46-1，能够在更广的范围形成高浓度区32。
应予说明，在图9中，用虚线示出使质子扩散之前的晶体缺陷的密度。在使质子扩散之前，在氦的注入位置附近存在晶体缺陷密度的峰。但是，通过利用热处理使质子扩散，从而晶体缺陷被终止。由此，能够使晶体缺陷密度的峰变平缓，能够抑制漏电流。
另外，也可以如缺陷区46-3那样，缺陷区46的前端延伸到与在峰区域30中最靠近半导体基板10的正面侧设置的峰40相比更靠近半导体基板10的背面侧的位置。由此，由于能够遍及应该形成高浓度区32的整个区域来形成缺陷区46，所以能够容易地形成高浓度区32。
另外，也可以如缺陷区46-2那样，缺陷区46的前端与峰区域30中的任一峰40在深度方向上形成于相同的位置。此时，能够使氦的注入位置附近的晶体缺陷密度的峰更平缓。因此，能够进一步抑制漏电流。
图10A是表示本发明的第二实施方式的半导体装置200的概要的截面图。半导体装置200中的半导体基板10具有形成IGBT等晶体管的晶体管区50和形成FWD等二极管的二极管区70。在本例中，晶体管区50和二极管区70邻接。
在晶体管区50中，从半导体基板10的正面侧起设有N+型的发射区58、作为基区发挥功能的P型的正面侧区12、N-型的漂移区14、FS区20和P+型的集电区52。另外，在正面侧区12与漂移区14之间可以设置用于提高IE效果的N+型的蓄积区62。
在晶体管区50设有从半导体基板10的正面到达漂移区14的多个栅极沟槽54和多个发射极沟槽56。在栅极沟槽54的内部形成有被施加栅极电压的栅电极G。在发射极沟槽56的内部形成有作为发射极发挥功能的发射极E，所述发射极E与正面侧电极102电连接。
在栅电极G和发射极E与正面侧电极102之间形成有绝缘膜68。其中，在绝缘膜68的一部分的区域形成有将发射极E与正面侧电极102连接的通孔。
在二极管区70中，从半导体基板10的正面侧起，设有作为基区发挥功能的P型的正面侧区12、N-型的漂移区14、FS区20和N+型的阴极区64。在二极管区70也可以形成有蓄积区62。在晶体管区50和二极管区70的FS区20形成具有多个峰40的峰区域。在二极管区70设有从半导体基板10的正面到达漂移区14的多个发射极沟槽56。另外，在半导体基板10的背面形成有与集电区52和阴极区64接触的背面侧电极104。
为了形成缺陷区，本例的半导体装置200向整个半导体基板10照射电子束。由此，在晶体管区50和二极管区70形成高浓度区32。
图10B是表示半导体装置200的另一例的图。在图10B中，仅示出半导体基板10。为了形成缺陷区，本例的半导体装置200从半导体基板10的背面侧进行氦离子的注入。其他结构与图10A中示出的半导体装置200相同。应予说明，在本例中，向整个晶体管区50和二极管区70进行氦离子的注入。氦离子的注入位置72比应该形成高浓度区32的区域更靠近半导体基板10的正面侧。
通过从半导体基板10的背面侧进行氦离子的注入，从而在从半导体基板10的背面到注入位置72之间形成缺陷区46。在形成缺陷区46且对峰区域30进行了质子的注入之后，对半导体基板10进行退火。由此，在晶体管区50和二极管区70形成高浓度区32。
图10C是表示半导体装置200的另一例的图。在图10C中，仅示出半导体基板10。为了形成缺陷区，本例的半导体装置200从半导体基板10的背面侧进行氦离子的注入。其他结构与图10A中示出的半导体装置200相同。应予说明，在本例中，对二极管区70进行氦离子的注入，对晶体管区50不进行氦离子的注入。作为一个例子，在进行氦离子的注入的阶段中，使用掩盖晶体管区50的金属掩模74。氦离子的注入位置72与应该形成高浓度区32的区域相比更靠近半导体基板10的正面侧。
通过从半导体基板10的背面侧进行氦离子的注入，在从半导体基板10的背面到注入位置72之间形成缺陷区46。在形成缺陷区46且对峰区域30进行了质子的注入之后，对半导体基板10进行退火。由此，在二极管区70形成高浓度区32，在晶体管区50不形成高浓度区32。
图10D是表示半导体装置200的另一例的图。在图10D中，仅示出半导体基板10。为了形成缺陷区，本例的半导体装置200从半导体基板10的正面侧进行氦离子的注入。其他结构与图10A中示出的半导体装置200相同。应予说明，在本例中，对整个晶体管区50和二极管区70进行氦离子的注入。氦离子的注入位置72例如是峰区域30中的任一位置。
通过从半导体基板10的正面侧进行氦离子的注入，从而在从半导体基板10的正面到注入位置72之间形成缺陷区46。在形成缺陷区46且对峰区域30进行了质子的注入之后，对半导体基板10进行退火。由此，在晶体管区50和二极管区70形成高浓度区32。
图10E是表示半导体装置200的另一例的图。在图10E中，仅示出半导体基板10。为了形成缺陷区，本例的半导体装置200从半导体基板10的正面侧进行氦离子的注入。其他结构与图10A中示出的半导体装置200相同。应予说明，在本例中，对二极管区70进行氦离子的注入，对晶体管区50不进行氦离子的注入。作为一个例子，在进行氦离子的注入的阶段中，使用掩盖晶体管区50的金属掩模74。氦离子的注入位置72例如是峰区域30中的任一位置。
通过从半导体基板10的正面侧进行氦离子的注入，从而在从半导体基板10的正面到注入位置72之间形成缺陷区46。在形成缺陷区46且对峰区域30进行了质子的注入之后，对半导体基板10进行退火。由此，在二极管区70形成高浓度区32，在晶体管区50不形成高浓度区32。
图10F是表示半导体装置200的另一例的图。在图10F中，仅示出半导体基板10。为了形成缺陷区，本例的半导体装置200从半导体基板10的背面侧进行氦离子的注入。其他结构与图10A中示出的半导体装置200相同。应予说明，在本例中，对二极管区70和与二极管区70邻接的晶体管区50的一部分区域进行氦离子的注入，在与二极管区70分开的晶体管区50的一部分区域不进行氦离子的注入。作为一个例子，在进行氦离子的注入的阶段中，使用掩盖晶体管区50的金属掩模74。氦离子的注入位置72与应该形成高浓度区32的区域相比更靠近半导体基板10的正面侧。
通过从半导体基板10的背面侧进行氦离子的注入，从而在从半导体基板10的背面到注入位置72之间形成缺陷区46。在形成缺陷区46且对峰区域30进行了质子的注入之后，对半导体基板10进行退火。由此，在二极管区70和晶体管区50的一部分区域形成高浓度区32，在晶体管区50的剩余的区域不形成高浓度区32。应予说明，在图10E中示出的半导体装置200中，也可以在晶体管区50的一部分区域形成高浓度区32。
另外，图1～图10F中说明的半导体基板10可以为MCZ(Magnetic FieldApplied：磁场施加)基板。MCZ基板的氧浓度比FZ基板的氧浓度高。如果氧浓度高，则在照射了电子束的半导体基板10中，VO缺陷相对变多，VV缺陷相对变少。由于VO缺陷容易被氢终止，所以能够使质子容易扩散，能够形成高浓度区32直到深的位置。
另外，如果使质子扩散，则VO缺陷被质子终止，成为VOH缺陷。因此，在使质子扩散了的MCZ基板中，VOH缺陷比VV缺陷多。VOH缺陷与VV缺陷相比能级低，难以有助于降低漏电流。因此，如果在MCZ基板中使质子扩散，则能够降低漏电流。
图11是表示对MCZ基板照射了电子束的情况下与对FZ基板照射了电子束的情况下的杂质浓度分布的一个例子的图。在本例中，与图4中示出的例子同样地进行4个级别深度的质子注入。在使用了MCZ基板的例子和使用了FZ基板的例子中，基板的电阻率相同。另外，质子的注入条件、电子束的照射条件等基板材料以外的条件相同。
如图11所示，通过使用MCZ基板，比质子的峰40更靠近正面侧的杂质浓度变高。因此，能够容易形成高浓度区。另外，使用了MCZ基板的半导体装置100与使用了FZ基板的装置相比，漏电流得以降低。另外，即使与对MCZ基板进行电子束照射而不进行质子注入的例子相比，使用了MCZ基板的半导体装置100的漏电流也得以降低。
应予说明，半导体基板10可以是平均氧浓度为1.0×1016/cm3以上且1.0×1018/cm3以下的基板。这样，也起到与MCZ基板相同的效果。半导体基板10的平均氧浓度也可以为3.0×1016/cm3以上且5.0×1017/cm3以下。
另外，半导体基板10可以是平均碳浓度为1.0×1014/cm3以上且3.0×1015/cm3以下的基板。另外，也可以是平均氧浓度和平均碳浓度这两方在上述范围内的基板。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式中记载的范围。本领域技术人员会明白可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知，对上述实施方式进行了各种变更或改良的方式显然也包括在本发明的技术方案内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序并未特别明确为“在……之前”、“事先”等，另外，只要不是后续处理中需要使用之前处理的结果，就可以按任意顺序实现。即使方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”，“接下来”等进行说明，也不表示一定要按照该顺序实施。

Claims (26)

1.一种半导体装置，其特征在于，具备：
半导体基板，其掺杂有杂质；
正面侧电极，其设置于所述半导体基板的正面侧；以及
背面侧电极，其设置于所述半导体基板的背面侧；
所述半导体基板具有：
峰区域，其配置于所述半导体基板的背面侧，且杂质浓度具有1个以上的峰；
高浓度区，其配置位置与所述峰区域相比更靠近正面侧，且杂质浓度的分布比所述1个以上的峰的杂质浓度的分布平缓；以及
低浓度区，其配置位置与所述高浓度区相比更靠近正面侧，且杂质浓度比所述高浓度区的杂质浓度低，
所述峰区域中的1个以上的峰中的最靠近高浓度区侧的峰与所述高浓度区的边界处的杂质浓度比所述低浓度区中的杂质浓度高，
所述高浓度区的杂质浓度的最大值比所述峰区域中的杂质浓度的最小值小，
所述高浓度区具有：
增加部，在该增加部中，所述杂质浓度从背面侧向正面侧增加；以及
减少部，其配置位置与所述增加部相比更靠近正面侧，并且在所述减少部中，所述杂质浓度从背面侧向正面侧减少。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体基板具有漂移区，
所述低浓度区包含在所述漂移区。
3.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区的在深度方向上的长度比所述峰区域的在深度方向上的长度长。
4.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区中的载流子寿命比所述低浓度区中的载流子寿命长。
5.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区的在深度方向上的长度为5μm以上。
6.根据权利要求1所述的半导体装置，其特征在于，所述高浓度区中的所述杂质浓度的最大值为所述低浓度区中的所述杂质浓度的1.2倍以上。
7.根据权利要求1所述的半导体装置，其特征在于，所述1个以上的峰中的最靠近正面侧的峰的杂质浓度大于5×1014/cm3。
8.根据权利要求1所述的半导体装置，其特征在于，所述减少部中的所述杂质浓度的减少率的绝对值大于所述增加部中的所述杂质浓度的增加率的绝对值。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体基板为MCZ基板。
10.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体基板中的平均氧浓度为1.0×1016/cm3以上且1.0×1018/cm3以下。
11.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体基板还具备缺陷区，所述缺陷区以从所述半导体基板的正面沿着深度方向延伸的方式形成。
12.根据权利要求11所述的半导体装置，其特征在于，所述缺陷区的一部分与所述高浓度区的一部分在深度方向上形成于相同的位置。
13.根据权利要求12所述的半导体装置，其特征在于，所述缺陷区的前端延伸到与在所述峰区域中最靠近所述半导体基板的正面侧设置的所述峰相比更靠近所述半导体基板的背面侧的位置。
14.根据权利要求12所述的半导体装置，其特征在于，所述缺陷区的前端与所述峰区域中的任一所述峰在深度方向上形成于相同的位置。
15.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体基板还具备缺陷区，所述缺陷区以从所述半导体基板的背面沿着深度方向延伸的方式形成。
16.根据权利要求15所述的半导体装置，其特征在于，所述缺陷区延伸到与所述高浓度区相比更靠近所述半导体基板的正面侧的位置。
17.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体基板具有形成晶体管的晶体管区和形成二极管的二极管区，
在所述二极管区形成有所述高浓度区。
18.根据权利要求17所述的半导体装置，其特征在于，在所述晶体管区也形成有所述高浓度区。
19.根据权利要求17所述的半导体装置，其特征在于，在所述晶体管区不形成所述高浓度区。
20.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述高浓度区的在深度方向上的长度为20μm以上。
21.一种半导体装置的制造方法，其特征在于，包括：
从半导体基板的背面侧掺杂质子的阶段；
在掺杂了质子之后，对所述半导体基板进行退火而形成具有1个以上的峰的峰区域的阶段；
在形成所述峰区域之后，形成沿着所述半导体基板的深度方向延伸的缺陷区的阶段；以及
在所述形成缺陷区的阶段之后对所述半导体基板进行退火的阶段，
在所述退火的阶段中，通过使氢扩散到比所述掺杂质子的阶段中的所述质子的射程区域更深的位置而形成高浓度区，所述高浓度区的杂质浓度的最大值比所述峰区域中的杂质浓度的最小值小，
所述高浓度区具有：
增加部，在该增加部中，所述杂质浓度从背面侧向正面侧增加；以及
减少部，其配置位置与所述增加部相比更靠近正面侧，并且在所述减少部中，所述杂质浓度从背面侧向正面侧减少，
所述半导体基板具有低浓度区，所述低浓度区的配置位置比所述高浓度区更靠近正面侧，且其杂质浓度比所述高浓度区的杂质浓度低。
22.根据权利要求21所述的半导体装置的制造方法，其特征在于，在所述形成缺陷区的阶段中，对所述半导体基板照射20kGy以上且1500kGy以下的电子束。
23.根据权利要求22所述的半导体装置的制造方法，其特征在于，在所述形成缺陷区的阶段中，照射1200kGy以下的电子束。
24.根据权利要求21所述的半导体装置的制造方法，其特征在于，在所述形成缺陷区的阶段中，通过将缺陷产生物质从所述半导体基板的正面或背面注入到所述半导体基板的预定的深度，从而形成从所述半导体基板的正面或背面延伸到所述缺陷产生物质的注入位置的所述缺陷区。
25.根据权利要求24所述的半导体装置的制造方法，其特征在于，所述半导体基板具有形成晶体管的晶体管区和形成二极管的二极管区，
在所述形成缺陷区的阶段中，掩盖所述晶体管区的至少一部分并注入所述缺陷产生物质。
26.根据权利要求21～25中任一项所述的半导体装置的制造方法，其特征在于，所述质子的掺杂量为1.0×1014/cm2以上。
CN201680003833.0A 2015-06-17 2016-06-16 半导体装置及半导体装置的制造方法 Active CN107004723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-121751 2015-06-17
JP2015121751 2015-06-17
PCT/JP2016/067935 WO2016204227A1 (ja) 2015-06-17 2016-06-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107004723A CN107004723A (zh) 2017-08-01
CN107004723B true CN107004723B (zh) 2021-03-09

Family

ID=57545331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680003833.0A Active CN107004723B (zh) 2015-06-17 2016-06-16 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (3) US10304928B2 (zh)
JP (2) JP6311840B2 (zh)
CN (1) CN107004723B (zh)
DE (1) DE112016000170T5 (zh)
WO (1) WO2016204227A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6311840B2 (ja) 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112017000063T5 (de) 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2017155122A1 (ja) 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
JP6673501B2 (ja) * 2016-12-08 2020-03-25 富士電機株式会社 半導体装置
US11532737B2 (en) * 2017-03-15 2022-12-20 Fuji Electric Co., Ltd. Semiconductor device
US11676996B2 (en) 2017-07-19 2023-06-13 Mitsubishi Electric Corporation Method of manufacturing semiconductor device, and semiconductor device
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN111095569B (zh) 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7067636B2 (ja) 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法
JP7099541B2 (ja) 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
DE112019002290T5 (de) * 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020217683A1 (ja) 2019-04-26 2020-10-29 富士電機株式会社 半導体装置および製造方法
JP7404702B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 半導体装置
EP3920209B1 (en) * 2019-09-11 2024-07-31 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
JP7279806B2 (ja) 2019-10-11 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021125140A1 (ja) 2019-12-17 2021-06-24 富士電機株式会社 半導体装置
CN113892184A (zh) * 2019-12-18 2022-01-04 富士电机株式会社 半导体装置和半导体装置的制造方法
CN114051653A (zh) * 2020-01-17 2022-02-15 富士电机株式会社 半导体装置和半导体装置的制造方法
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
JP2021132073A (ja) * 2020-02-18 2021-09-09 株式会社デンソー 半導体装置
DE112021000055T5 (de) * 2020-02-18 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP6976493B1 (ja) * 2020-03-13 2021-12-08 三菱電機株式会社 半導体装置およびその製造方法
WO2021201235A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7264100B2 (ja) 2020-04-02 2023-04-25 信越半導体株式会社 シリコン単結晶基板中のドナー濃度の制御方法
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
WO2022196768A1 (ja) * 2021-03-17 2022-09-22 富士電機株式会社 半導体装置
JP2022161357A (ja) * 2021-04-08 2022-10-21 富士電機株式会社 半導体装置および製造方法
JPWO2023233802A1 (zh) * 2022-05-30 2023-12-07
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置
WO2024128072A1 (ja) * 2022-12-13 2024-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128869A (en) * 1979-03-26 1980-10-06 Mitsubishi Electric Corp Semiconductor device and method of fabricating the same
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JP2984478B2 (ja) * 1992-08-15 1999-11-29 株式会社東芝 伝導度変調型半導体装置及びその製造方法
KR100213201B1 (ko) * 1996-05-15 1999-08-02 윤종용 씨모스 트랜지스터 및 그 제조방법
TW389995B (en) * 1998-06-03 2000-05-11 United Microelectronics Corp Method of manufacturing high-voltage metal-oxide-semiconductor device
JP2000091443A (ja) * 1998-09-14 2000-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3416537B2 (ja) * 1998-11-13 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
KR100401130B1 (ko) * 2001-03-28 2003-10-10 한국전자통신연구원 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법
KR100954332B1 (ko) * 2003-06-30 2010-04-21 엘지디스플레이 주식회사 액정표시소자와 그 제조방법
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
JP2005322712A (ja) 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板，半導体装置，およびそれらの製造方法
KR100599595B1 (ko) * 2004-05-24 2006-07-13 삼성에스디아이 주식회사 발광표시 장치용 반도체 소자 및 그 제조 방법
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP5151975B2 (ja) * 2006-02-24 2013-02-27 三菱電機株式会社 半導体装置の製造方法
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
DE102008049664B3 (de) * 2008-09-30 2010-02-11 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
US20110265859A1 (en) * 2008-11-20 2011-11-03 Yakov Safir High voltage semiconductor based wafer and a solar module having integrated electronic devices
JP5083468B2 (ja) 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2012069861A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
WO2013031212A1 (ja) * 2011-08-29 2013-03-07 次世代パワーデバイス技術研究組合 双方向素子、双方向素子回路および電力変換装置
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2793266B1 (en) * 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
US9947761B2 (en) 2012-03-19 2018-04-17 Fuji Electric Co., Ltd. Production method for semiconductor device
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
CN104620391B (zh) * 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
WO2014086014A1 (zh) * 2012-12-06 2014-06-12 中国科学院微电子研究所 Itc-igbt及其制作方法
JP6144510B2 (ja) * 2013-03-11 2017-06-07 三菱電機株式会社 半導体装置の製造方法
CN103178006B (zh) * 2013-03-29 2015-09-23 上海和辉光电有限公司 调整低温多晶硅晶体管阀值电压的方法
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9012980B1 (en) * 2013-12-04 2015-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure
US9484221B2 (en) * 2014-01-13 2016-11-01 Infineon Technologies Ag Bipolar semiconductor device and method of manufacturing thereof
US10211325B2 (en) * 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
KR101955055B1 (ko) * 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109075191B (zh) * 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
JP6756376B2 (ja) * 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN111095569B (zh) * 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7173312B2 (ja) * 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112020000333T5 (de) * 2019-08-09 2021-09-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
US11996452B2 (en) * 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JPWO2016204227A1 (ja) 2017-09-28
JP2018137454A (ja) 2018-08-30
US11335772B2 (en) 2022-05-17
JP6642609B2 (ja) 2020-02-05
WO2016204227A1 (ja) 2016-12-22
US20200381515A1 (en) 2020-12-03
US20190214462A1 (en) 2019-07-11
JP6311840B2 (ja) 2018-04-18
US20170271447A1 (en) 2017-09-21
US10304928B2 (en) 2019-05-28
US10756182B2 (en) 2020-08-25
DE112016000170T5 (de) 2017-08-03
CN107004723A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107004723B (zh) 半导体装置及半导体装置的制造方法
CN107408581B (zh) 半导体装置及半导体装置的制造方法
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
US10566440B2 (en) Production method for semiconductor device
CN106887385B (zh) 半导体装置的制造方法
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
US9887190B2 (en) Semiconductor device and method for manufacturing the same
CN109417093B (zh) 半导体装置
EP2654084A1 (en) Semiconductor device and process for production thereof
TWI553714B (zh) 半導體裝置之製造方法
CN117316996A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant