JP2021132073A - 半導体装置 - Google Patents

Abstract

【課題】第３半導体層から第１半導体層へのキャリア拡散によるドリフト層の抵抗値の低下が滞ることの抑制された半導体装置を提供する。【解決手段】第１導電型のドリフト層１０に第２導電型のアノード層２０と第１導電型のカソード層３０が設けられている。ドリフト層の内部に、ドリフト層よりも不純物濃度が高く、なおかつ、アノード層およびカソード層それぞれよりも不純物濃度の低い、第１導電型の複数のＦＳ層４１，４２が設けられている。ドリフト層の内部において、複数のＦＳ層がカソード層からアノード層に向かって、離間して並んでいる。複数のＦＳ層のうちの最もカソード層側に位置する第１ＦＳ層４１とカソード層との間の離間距離が、複数のＦＳ層の間の離間距離よりも長くなっている。【選択図】図１

Description

本明細書に記載の開示は、半導体装置に関するものである。

特許文献１に示されるように、ｐアノード層、ｎカソード層、および、ｐアノード層とｎカソード層との間に挟まれたドリフト層を備える半導体装置が知られている。この半導体装置では複数のブロードバッファ領域がドリフト層に形成されている。

複数のブロードバッファ領域はｎカソード層からｐアノード層に向かって離間して並んでいる。ブロードバッファ領域はドリフト層よりも不純物濃度が高くなっている。またブロードバッファ領域はｎカソード層とｐアノード層それぞれよりも不純物濃度が低くなっている。

ｐアノード層とｎカソード層との間に順バイアスが印加されると、不純物濃度の高い領域から低い領域へと向かってキャリアが拡散する。ｐアノード層からのキャリアの拡散を除いて、キャリアの拡散場所を特定して言えば、ドリフト層におけるｎカソード層とブロードバッファ領域との間に、ｎカソード層からキャリアが拡散される。ドリフト層における２つのブロードバッファ領域の間に、ブロードバッファ領域からキャリアが拡散される。

特許第５５６９５３２号公報

ところで特許文献１に記載の半導体装置では、ブロードバッファ領域とｎカソード層との間の離間距離が、複数のブロードバッファ領域の間の離間距離よりも短くなっている。

この場合、ｎカソード層側のブロードバッファ領域から拡散されたキャリアがｐアノード層側のブロードバッファ領域へと到達する前に、ｎカソード層から拡散されたキャリアがｎカソード層側のブロードバッファ領域に到達する。このブロードバッファ領域には多数キャリアが既に多く存在している。そのためにブロードバッファ領域の総キャリア量に占める、ｎカソード層から拡散されるキャリアの量の割合が少なくなる。またｎカソード層からブロードバッファ領域にキャリアが到達した後は、ｎカソード層（第３半導体層）からドリフト層（第１半導体層）へと拡散した総キャリア量の増加率が小さくなる。この結果、順バイアスによるキャリア拡散によってドリフト層の抵抗値の低下が滞ることになる。

そこで本明細書に記載の開示は、第３半導体層から第１半導体層へのキャリア拡散によるドリフト層の抵抗値の低下が滞ることの抑制された半導体装置を提供することを目的とする。

開示の１つは、第１導電型の第１半導体層（１０）と、
第１半導体層に設けられた、第１半導体層よりも不純物濃度の高い、第１導電型とは異なる第２導電型の第２半導体層（２０）と、
第１半導体層を介して第２半導体層と並ぶ態様で第１半導体層に設けられた、第１半導体層よりも不純物濃度の高い、第１導電型の第３半導体層（３０）と、
第１半導体層における第２半導体層と第３半導体層との間の内部に設けられた、第１半導体層よりも不純物濃度が高く、なおかつ、第２半導体層および第３半導体層それぞれよりも不純物濃度の低い、第１導電型の複数の第４半導体層（４１，４２）と、を有し、
第１半導体層の内部において、複数の第４半導体層が第３半導体層から第２半導体層に向かって、離間して並んでおり、
複数の第４半導体層のうちの最も第３半導体層側に位置する第４半導体層（４１）と第３半導体層との間の離間距離が、複数の第４半導体層の間の離間距離よりも長くなっている。

このように本開示では、複数の第４半導体層（４１，４２）の間の離間距離よりも、第３半導体層（３０）側に位置する第４半導体層（４１）と第３半導体層（３０）との間の離間距離のほうが長くなっている。

そのため、第３半導体層（３０）側に位置する第４半導体層（４１）に第３半導体層（３０）から拡散されたキャリアが速く到達することが抑制される。第４半導体層（４１）に含まれる多数キャリアのために第３半導体層（３０）から第１半導体層（１０）へと拡散される総キャリアの増加率が小さくなることが抑制され、ひいては第１半導体層（１０）の抵抗値の低下が滞ることが抑制される。

なお、上記の括弧内の参照番号は、後述の実施形態に記載の構成との対応関係を示すものに過ぎず、技術的範囲を何ら制限するものではない。

第１実施形態に係る半導体装置とキャリア濃度分布の時間変化を示す図である。 第１比較構成とキャリア濃度分布の時間変化を示す図である。 第２比較構成とキャリア濃度分布の時間変化を示す図である。 半導体装置の適用された回路図である。 半導体装置の順方向電圧を説明するためのグラフである。 第１ＦＳ層の形成位置を説明するためのグラフである。 第１ＦＳ層の形成位置を説明するためのグラフ図である。 半導体装置の変形例を示す断面図である。 半導体装置の変形例を示す断面図である。

以下、実施形態を図に基づいて説明する。

（第１実施形態）
図１〜図５に基づいて本実施形態に係る半導体装置１００を説明する。半導体装置１００はｎ導電型の不純物のドープされた半導体基板に形成される。この半導体基板の一面側にホウ素などのｐ導電型の不純物を含むアノード層２０が形成されている。半導体基板の裏面側にリンなどのｎ導電型の不純物を含むカソード層３０が形成されている。このカソード層３０はＡＬやＴｉなどで形成される電極とのコンタクト抵抗を下げるために高濃度に形成される。半導体基板におけるアノード層２０とカソード層３０との間の部位がドリフト層１０になっている。このように半導体装置１００はｐｎ接合を有するダイオードである。

ｎ導電型が第１導電型に相当する。ｐ導電型が第２導電型に相当する。ドリフト層１０が第１半導体層に相当する。アノード層２０が第２半導体層に相当する。カソード層３０が第３半導体層に相当する。

アノード層２０とカソード層３０それぞれはドリフト層１０よりも不純物濃度が高くなっている。アノード層２０には図示しないアノード電極が形成されている。カソード層３０には図示しないカソード電極が形成されている。これらアノード電極とカソード電極が例えば図４などに示す電気回路に接続される。この電気回路については後述する。

図１に示すようにドリフト層１０には、同一加速電圧における飛程がリンなどよりも長いＨ＋（プロトン）の照射によってｎ導電型のＦＳ層４０が形成されている。ＦＳはフィールドストップの略である。ＦＳ層４０はドリフト層１０におけるカソード層３０側に位置している。ＦＳ層４０はドリフト層１０よりも不純物濃度が高くなっている。ＦＳ層４０はアノード層２０とカソード層３０それぞれよりも不純物濃度が低くなっている。

本実施形態ではＦＳ層４０として第１ＦＳ層４１と第２ＦＳ層４２がある。第１ＦＳ層４１と第２ＦＳ層４２は、カソード層３０側からアノード層２０側へと向かって順に離間して並んでいる。第１ＦＳ層４１と第２ＦＳ層４２は不純物濃度が同等になっている。第１ＦＳ層４１と第２ＦＳ層４２が複数の第４半導体層に相当する。

図１に、半導体装置１００に順バイアスが印加された際のキャリア濃度分布の時間変化を示す。これは、半導体装置１００の順回復時間でのキャリア濃度分布の時間変化を示している。矢印で示すように順バイアスの印加から時間が経過するにしたがって半導体装置１００のキャリア濃度が徐々に増大している。図１では、順バイアス印加から１５ｎｓ，５５ｎｓ，７５ｎｓ，１２５ｎｓ，１６５ｎｓ，６μｓ時間経過した際のキャリア濃度分布を示している。なお図１に示す横軸は半導体基板の一面側若しくは裏面側からの距離を示している。

順バイアスの印加から最も経過時間の短い半導体装置１００のキャリア濃度分布は、半導体装置１００のネットドーピング濃度分布と同等になっている。このキャリア濃度分布に示されるように、第１ＦＳ層４１と第２ＦＳ層４２それぞれの不純物濃度は極大値（ピーク濃度）を有する。第１ＦＳ層４１と第２ＦＳ層４２それぞれの不純物濃度は極大値からアノード層２０側およびカソード層３０側へと向かって減少している。また、カソード層３０の不純物濃度も極大値を有している。そしてカソード層３０の極大値と第１ＦＳ層４１の極大値との間の離間距離Ｌ１は、第１ＦＳ層４１の極大値と第２ＦＳ層４２の極大値との間の離間距離Ｌ２よりも長くなっている。

半導体装置１００に順バイアスが印加されると、アノード層２０、カソード層３０、第１ＦＳ層４１、および、第２ＦＳ層４２それぞれからドリフト層１０にキャリアが拡散される。これら各層からドリフト層１０へのキャリア拡散によって半導体装置１００全体にキャリアが蓄積される。このように半導体装置１００ではアノード層２０とカソード層３０だけではなく、第１ＦＳ層４１と第２ＦＳ層４２それぞれからもドリフト層１０にキャリアが拡散される。

比較構成として、図２にドリフト層１０、アノード層２０、および、カソード層３０を備える第１ダイオードのキャリア濃度分布の時間変化を示す。この第１ダイオードにはＦＳ層４０が形成されていない。そのために半導体装置１００と比べるとキャリア濃度の増大が遅くなっている。図２では、順バイアス印加から１５ｎｓ，５５ｎｓ，７５ｎｓ，１２５ｎｓ，１６５ｎｓ，６μｓ時間経過した際のキャリア濃度分布を示している。

図３にドリフト層１０、アノード層２０、カソード層３０、および、第１ＦＳ層４１を備える第２ダイオードのキャリア濃度分布の時間変化を示す。この第２ダイオードには第２ＦＳ層４２が形成されていない。そのために半導体装置１００と比べるとキャリア濃度の増大が遅くなっている。図３では、順バイアス印加から１５ｎｓ，５５ｎｓ，７５ｎｓ，９５ｎｓ，１１５ｎｓ，１３５ｎｓ，１６５ｎｓ，６μｓ時間経過した際のキャリア濃度分布を示している。

＜キャリアの拡散＞
半導体装置１００におけるキャリアの拡散を具体的に説明すると、ドリフト層１０におけるカソード層３０と第１ＦＳ層４１との間の領域に、カソード層３０からキャリアが拡散される。ドリフト層１０における第１ＦＳ層４１と第２ＦＳ層４２との間の領域に、第１ＦＳ層４１からキャリアが拡散される。ドリフト層１０における第２ＦＳ層４２とアノード層２０との間の領域に、第２ＦＳ層４２とアノード層２０それぞれからキャリアが拡散される。

以下においては表記を簡明とするために、ドリフト層１０におけるカソード層３０と第１ＦＳ層４１との間の領域を第１ドリフト層と示す。ドリフト層１０における第１ＦＳ層４１と第２ＦＳ層４２との間の領域を第２ドリフト層と示す。

上記した各層からドリフト層１０へのキャリアの拡散は、各層とドリフト層１０との不純物濃度の差が大きいほどに深くなる。上記したようにカソード層３０は第１ＦＳ層４１および第２ＦＳ層４２それぞれよりも不純物濃度が高くなっている。そのためにカソード層３０は第１ＦＳ層４１および第２ＦＳ層４２それぞれよりも、アノード層２０側のドリフト層１０の深部へとキャリアが拡散されやすくなっている。

このキャリア拡散のしやすさの差のため、例えば上記の離間距離Ｌ１が離間距離Ｌ２よりも短い場合、第１ＦＳ層４１から第２ドリフト層側へ拡散したキャリアが第２ＦＳ層４２に到達する前に、カソード層３０から第１ドリフト層側へ拡散したキャリアが第１ＦＳ層４１に速く到達する。第１ＦＳ層４１には多数キャリアが既に多く存在している。そのために第１ＦＳ層４１の総キャリア量に占める、カソード層３０から拡散されるキャリアの量が少なくなる。またカソード層３０から第１ＦＳ層４１にキャリアが到達した後は、カソード層３０からドリフト層１０へと拡散される総キャリア量の増加が少なくなる。

これに対して、上記したように半導体装置１００では、離間距離Ｌ１が離間距離Ｌ２よりも長くなっている。この場合、第１ＦＳ層４１から第２ドリフト層側へ拡散したキャリアが第２ＦＳ層４２に到達する時間と、カソード層３０から第１ドリフト層側へ拡散したキャリアが第１ＦＳ層４１に到達する時間との差が、離間距離Ｌ１が離間距離Ｌ２よりも短い構成と比べて短くなる。カソード層３０から第１ドリフト層側へ拡散したキャリアが第１ＦＳ層４１に到達する時間が遅くなる。この時間差の分、カソード層３０から第１ドリフト層へのキャリア拡散が、第１ＦＳ層４１の多数キャリアに依存されがたくなる。そのためにカソード層３０からドリフト層１０へと拡散される総キャリア量の増加が少なくなることが抑制される。

この結果、順バイアスによるキャリアの拡散によってドリフト層１０の抵抗値の低下が滞ることが抑制される。

＜順回復電圧＞
ところで、順バイアスによってドリフト層１０の抵抗値が低下している過渡期（順回復時間）において、半導体装置１００の順方向電圧は、定常状態の順方向電圧よりも瞬間的に高まってピーク値を取る振る舞いを示す。以下、この順回復時間における定常状態の順方向電圧よりも高い順方向電圧を順回復電圧と示す。この順回復電圧は上記のキャリア拡散が滞ると増大する傾向にある。順回復電圧が増大すると、例えば図４に示す電気回路において不具合が生じる。

図４に示す電気回路では電源１１０、負荷インダクタンス１２０、および、ＩＧＢＴ１３０が順に反時計回りで環状に接続されている。それとともに、負荷インダクタンス１２０、半導体装置１００、および、寄生インダクタンス１４０が順に時計回りで環状に接続されている。半導体装置１００のアノード電極は負荷インダクタンス１２０とＩＧＢＴ１３０それぞれに接続されている。半導体装置１００のカソード電極は寄生インダクタンス１４０に接続されている。

係る電気的な接続構成において、ＩＧＢＴ１３０が開状態から閉状態に切り換わると、電源１１０から負荷インダクタンス１２０を介してＩＧＢＴ１３０へと電流が流れる。これにより負荷インダクタンス１２０に電気エネルギーが蓄積される。またこの際、半導体装置１００には逆バイアスが印加される。そのために半導体装置１００と寄生インダクタンス１４０には電流は流れていない。

ＩＧＢＴ１３０が閉状態から開状態に切り換わると、負荷インダクタンス１２０に蓄積された電気エネルギーによって半導体装置１００に順バイアスが印加される。これにより半導体装置１００を介して負荷インダクタンス１２０から寄生インダクタンス１４０へと電流が流れようとする。

図５に順バイアスが印加され始めた際の半導体装置１００の順方向電圧Ｖａｋを示す。半導体装置１００に順バイアスが印加されるとドリフト層１０に電流が流れ始める。それに伴って順方向電圧Ｖａｋが上昇する。半導体装置１００に電流Ｉｆが流れ始めてからしばらくするとドリフト層１０にキャリアが蓄積される。順方向電圧Ｖａｋはピーク値（順回復電圧）を取る振る舞いを示す。

半導体装置１００に電流Ｉｆが流れ始めると、寄生インダクタンス１４０にも電流が流れ始める。これにより寄生インダクタンス１４０に流れる電流の時間変化と寄生インダクタンス１４０のインダクタンス成分とに起因する電圧が発生する。これら順回復電圧とインダクタンス成分に起因する電圧と電源１１０の電圧それぞれの和がＩＧＢＴ１３０に印加される。この印加電圧がＩＧＢＴ１３０の定格を超えると、ＩＧＢＴ１３０に損傷が生じる虞がある。

しかしながら、上記したように半導体装置１００では順バイアスの印加時に抵抗値低下が滞ることが抑制されている。そのために順回復電圧の増大が抑制されている。これによりＩＧＢＴ１３０に損傷が生じることが抑制される。当然ながらにして、この電気回路に図示しない能動素子や受動素子が設けられている場合、半導体装置１００の順回復電圧によってこれら能動素子や受動素子に損傷が生じることが抑制される。

以上、本開示の好ましい実施形態について説明したが、本開示は上記した実施形態になんら制限されることなく、本開示の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

（第１の変形例）
本実施形態では特に離間距離Ｌ１の決定方法を述べていなかった。例えば図６および図７に示すように、離間距離Ｌ１に関しては、比較構成として示した第１ダイオードのキャリア濃度分布の時間変化に基づいて決定してもよい。この第１ダイオードにおけるカソード層３０側のドリフト層１０のキャリア濃度の増加は、カソード層３０からのキャリア拡散によって生じる。

例えば図６において菱形で示すように、ドリフト層１０における破線で示す基準キャリア濃度に達する位置は時間経過に伴って変位する。バイアス印加から５５ｎｓ経過すると、基準キャリア濃度に達する位置は半導体基板の裏面からおよそ１１μｍ離れた位置に変位する。７５ｎｓ経過すると、基準キャリア濃度に達する位置は裏面からおよそ１９μｍ離れた位置に変位する。９５ｎｓ経過すると、基準キャリア濃度に達する位置は裏面からおよそ２３μｍ離れた位置に変位する。１１５ｎｓ経過すると、基準キャリア濃度に達する位置は裏面からおよそ２６μｍ離れた位置に変位する。

図７に基準キャリア濃度に達する位置の時間変化を実線で示す。そして距離３μｍで一定の線を破線で示す。これら２つの線によって区画されるハッチングで示した領域が、半導体装置１００の短絡耐量を加味すると、第１ＦＳ層４１の形成位置として好ましい。距離３μｍで示す一定線は、カソード層３０の形成領域と半導体装置１００の短絡耐量を加味した際に第１ＦＳ層４１を最もカソード層３０の近くに設けることの可能な境界を示している。

なお、例えば離間距離Ｌ１はカソード層３０の不純物濃度が高くなるほどに長くなるように決定してもよい。離間距離Ｌ２は第１ＦＳ層４１の不純物濃度が高くなるほどに長くなるように決定してもよい。

（第２の変形例）
本実施形態では第１ＦＳ層４１と第２ＦＳ層４２それぞれの不純物濃度が等しい例を示した。しかしながら第１ＦＳ層４１と第２ＦＳ層４２は不純物濃度が互いに異なっていてもよい。

（第３の変形例）
本実施形態ではｎ導電型の不純物のドープされた半導体基板に半導体装置１００（ダイオード）のみが形成される例を示した。しかしながら例えば図８および図９に示すように、半導体基板に半導体装置１００とともにＩＧＢＴ２００の形成された構成（ＲＣ−ＩＧＢＴ）を採用することもできる。

図８と図９では半導体装置１００とＩＧＢＴ２００との境界に破線を付与している。アノード層２０にトレンチゲート２１０が形成されている。ＩＧＢＴ２００のアノード層２０にはｎ導電型のエミッタ層２２０が形成されている。また半導体基板の裏面側におけるＩＧＢＴ２００の形成領域にはｐ導電型のコレクタ層２３０が形成されている。

図８に示すＩＧＢＴ２００のドリフト層１０には、第１ＦＳ層４１と第２ＦＳ層４２が形成されている。図９に示すＩＧＢＴ２００のドリフト層１０には、第１ＦＳ層４１と第２ＦＳ層４２とは異なる第３ＦＳ層５０が形成されている。第３ＦＳ層５０は第１ＦＳ層４１よりもアノード層２０から離間している。第３ＦＳ層５０とコレクタ層２３０との離間距離は、第１ＦＳ層４１とカソード層３０との離間距離よりも短くなっている。

（第４の変形例）
本実施形態では第１ＦＳ層４１と第２ＦＳ層４２がドリフト層１０に形成される例を示した。しかしながらドリフト層１０に形成されるＦＳ層の数としては２つに限定されない。ドリフト層１０に３つ以上のＦＳ層の形成される構成を採用することもできる。

ただし、半導体装置１００の短絡耐量を加味すると、複数のＦＳ層のネットドーピング濃度の総量は、ＦＳ層の数は変化しようとも、等しいのが好ましい。

１０…ドリフト層、２０…アノード層、３０…カソード層、４０…ＦＳ層、４１…第１ＦＳ層、４２…第２ＦＳ層、１００…半導体装置

Claims (4)

1. 第１導電型の第１半導体層（１０）と、
   前記第１半導体層に設けられた、前記第１半導体層よりも不純物濃度の高い、前記第１導電型とは異なる第２導電型の第２半導体層（２０）と、
   前記第１半導体層を介して前記第２半導体層と並ぶ態様で前記第１半導体層に設けられた、前記第１半導体層よりも不純物濃度の高い、前記第１導電型の第３半導体層（３０）と、
   前記第１半導体層における前記第２半導体層と前記第３半導体層との間の内部に設けられた、前記第１半導体層よりも不純物濃度が高く、なおかつ、前記第２半導体層および前記第３半導体層それぞれよりも不純物濃度の低い、前記第１導電型の複数の第４半導体層（４１，４２）と、を有し、
   前記第１半導体層の内部において、複数の前記第４半導体層が前記第３半導体層から前記第２半導体層に向かって、離間して並んでおり、
   複数の前記第４半導体層のうちの最も前記第３半導体層側に位置する前記第４半導体層（４１）と前記第３半導体層との間の離間距離が、複数の前記第４半導体層の間の離間距離よりも長くなっている半導体装置。
2. 前記第４半導体層に含まれる不純物は前記第３半導体層に含まれる不純物とは異なる請求項１に記載の半導体装置。
3. 複数の前記第４半導体層のうちの最も前記第３半導体層側に位置する前記第４半導体層と前記第３半導体層との間の離間距離は、順バイアス印加時の前記第３半導体層から前記第１半導体層へのキャリア拡散の距離の時間変化に基づいて決定されている請求項１または請求項２に記載の半導体装置。
4. 隣り合って並ぶ２つの前記第４半導体層の間の離間距離は、前記第４半導体層の不純物濃度が高くなるほどに長くなっている請求項１〜３いずれか１項に記載の半導体装置。

Images