CN105723513A - 绝缘栅双极型晶体管及其制造方法 - Google Patents

绝缘栅双极型晶体管及其制造方法 Download PDF

Info

Publication number
CN105723513A
CN105723513A CN201480061962.6A CN201480061962A CN105723513A CN 105723513 A CN105723513 A CN 105723513A CN 201480061962 A CN201480061962 A CN 201480061962A CN 105723513 A CN105723513 A CN 105723513A
Authority
CN
China
Prior art keywords
layer
key
course
semiconductor substrate
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480061962.6A
Other languages
English (en)
Other versions
CN105723513B (zh
Inventor
合田健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN105723513A publication Critical patent/CN105723513A/zh
Application granted granted Critical
Publication of CN105723513B publication Critical patent/CN105723513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

绝缘栅双极型晶体管具备由N导电型的半导体基板(1S)构成的漂移层(1)、在半导体基板的背面侧的表层部形成的P导电型的集电极层(4)及在漂移层与集电极层之间形成的N导电型且杂质浓度比漂移层高的场中止层(6)。在半导体基板的厚度方向上，寿命控制层(5)通过氦的离子注入以规定的半值宽度形成，并且场中止层通过氢的离子注入以规定的半值宽度形成。寿命控制层的半值宽度区域和场中止层的半值宽度区域构成为重叠。

Description

绝缘栅双极型晶体管及其制造方法
关联申请的相互参考
本申请基于2013年11月12日申请的日本申请号2013－234260号，这里引用其记载内容。
技术领域
本申请涉及绝缘栅双极型晶体管(IGBT，InsulatedGateBipolarTransistor)及其制造方法。
背景技术
作为纵向的功率器件的IGBT例如在专利文献1中被公开。IGBT能够视为MOS型场效应晶体管(MOS－FET)与双极型晶体管(BJT)复合化后的构造，作为大电流·大电压功率器件之一，从工业用到家电用被广泛应用。
如上述专利文献1中也记载那样，IGBT大体能够分为所谓的穿通(PT)型IGBT、非穿通(NPT)型IGBT及两者的中间性存在的场中止(FS)型IGBT。PT型IGBT为如下构造，即，将P导电型(P+)的较厚的基板作为集电极层，并在集电极层与通过外延形成的N导电型(N－)的漂移层之间插入了N导电型(N+)的缓冲层的构造。PT型IGBT是在截止(反向偏压)时耗尽层(电场)与集电极侧接触的器件，使用外延晶片，因此是高成本的。另一方面，NPT型IGBT为如下构造，即，使N导电型(N－)的基板(硅晶片)较薄并作为漂移层，并在背面形成有P导电型(P+)的集电极层的构造。NPT型IGBT是在截止时从表面侧的P导电型层和N导电型漂移层的PN结伸展的耗尽层与集电极层不接触的器件，使用浮区晶片(floatingzonewafer)，因此是低成本的，结晶缺陷少，可靠性高。此外，FS型IGBT是在NPT型IGBT的漂移层与集电极层之间插入称为场中止层(以下，简记为FS层)的N导电型的缓冲层，并使N导电型(N－)基板的厚度进一步变薄的构造。FS型IGBT，在截止时从表面侧的PN结伸展的耗尽层与FS层接触，FS层作为耗尽层(电场)的阻断(stopper)发挥功能。作为纵向功率器件的IGBT，以降低损失为目的而谋求器件厚度的薄型化，在近年，能够最薄型化的FS型IGBT正在成为主流的构造。
FS型IGBT例如能够如下那样制造。首先，从较薄的N－基板的背面侧注入磷(P)或者锑(Sb)的N型掺杂剂，形成FS层。接着，在通过高温退火(600℃以上)而活性化后，在N－基板的底面形成较浅的P+集电极层。可是该方法有如下问题。为了减少晶片的破损而先形成表面侧，在形成了表面的金属化、钝化层后在背面侧形成FS层是必要的。可是，若在表面形成有金属层，则背面侧的掺杂剂注入后的退火被限制为比最上面的钝化层的沉积温度(350℃－425℃)低的温度。其结果是，仅仅磷或者锑的注入掺杂剂的一部分被退火，退火程度在较小的温度范围大幅变化。为了解决该问题，先前的专利文献1中，通过氢(H)的离子注入而形成FS层，然后通过硼(B)的注入而形成较浅的P+集电极层。并且最后，将晶片在300－400℃退火30－60分钟。通过该300－400℃的退火，离子注入的损害消除，被注入到FS层的氢作为N+掺杂剂而动作。这样，在通过氢的离子注入而形成FS层的情况下，能够通过300－400℃的退火使注入氢活性化，不会对表面侧的构造(金属及钝化)带来损伤，能够使之作为FS层发挥功能。
在先技术文献
专利文献
专利文献1：日本专利第4128777号
发明内容
在一般的IGBT中，在使栅极截止后，集电极电流变慢并降低。该集电极电流的降低是，在急剧地降低到导通时的2成左右后，连续地缓慢降低。该集电极电流连续缓慢降低的现象(拖尾电流；tailcurrent)是IGBT特有的，是由在导通时被注入的漂移层中的残留空穴引起的。为了谋求使该IGBT特有的拖尾电流降低从而降低伴随该拖尾电流的损失及使开关高速化，以往以来研究了各种方法。
例如，关于PT型IGBT、NPT型IGBT，研究如下方法，即，对漂移层照射电子、离子而使成为拖尾电流的原因的漂移层中的残留空穴的寿命(以下，简称为LT)缩短，使残留空穴较早地消失的方法。另一方面，作为近年的主流的FS型IGBT，以不进行残留空穴的LT控制为前提进行开发。这是因为，在薄型化为最大的优点的FS型IGBT中，难以实现复杂的LT控制构造。此外，在为了LT控制而对漂移层照射了电子、离子的情况下，也存在伴随着缺陷发生而漏电流增大的问题。
本申请以能够薄型化的FS型IGBT及其制造方法为对象。并且，目的在于，提供一种能够以简单的构造精密地控制残留空穴的LT，并且能够抑制漏电流，损失小且能够进行高速开关的FS型IGBT及其制造方法。
本申请的某一形态所涉及的IGBT具备：漂移层，由N导电型的半导体基板构成；P导电型的集电极层，形成于该半导体基板的背面侧的表层部；以及FS层，是N导电型，形成在漂移层与集电极层之间，且杂质浓度高于漂移层。
并且，为如下构造，即，在半导体基板的厚度方向上，LT控制层通过氦(He)的离子注入而以规定的半值宽度形成的构造。此外，FS层构成为，通过氢(H)的离子注入，以规定的半值宽度形成，LT控制层的半值宽度区域与FS层的半值宽度区域重叠。
上述IGBT，是使N导电型的半导体基板变薄并作为漂移层使用的FS型IGBT，与使用外延晶片的PT型IGBT相比是低成本的，结晶缺陷少，可靠性高。此外，即使与不具有FS层的NPT型IGBT相比较，也能够进一步薄型化。并且，在上述IGBT的FS层的形成中使用氢的离子注入。由此，如前所述，通过对表面侧的构造不带来影响的300－400℃的低温退火，使注入的氢活性化，并能够使之作为N+掺杂剂发挥功能。
并且，在上述IGBT中，通过氦的离子注入，形成LT控制层。通过氦的离子注入而形成的LT控制层能够实现基板的厚度方向上的局部的形成，而不会如基于电子线照射的LT控制层那样遍布宽范围。此外，即使与通过氢的离子注入而形成的LT控制层相比较，也能够在基板的厚度方向上使之进一步局部化。因此，在使用较薄的半导体基板作为漂移层的FS型IGBT中，为了精密地形成LT控制层，氦的离子注入是优选的。在上述IGBT中，由于通过该氦的离子注入而精密形成的LT控制层的存在，使在关断后在漂移层中存在的残留空穴早期消失，能够降低拖尾电流和损失，能够使开关高速化。
此外，在上述IGBT中，作为基于氦的离子注入的LT控制层和基于氢的离子注入的FS层的关系，构成为LT控制层的半值宽度区域与FS层的半值宽度区域重叠。该LT控制层与FS层的关系，基于通过基于模拟的漏电流的评价而得到的下面的结果。通过模拟，在基于氢的离子注入的FS层的半值宽度区域形成为与基于氦的离子注入的LT控制层的半值宽度区域不重叠时，产生恒定的较大的漏电流。并且，若FS层的半值宽度区域与LT控制层的半值宽度区域重叠而规定FS层的半值宽度区域的FS层表面侧边界进入到LT控制层的半值宽度区域内，则漏电流开始急剧地降低。并且若重叠变大，FS层表面侧边界与规定LT控制层的半值宽度区域的LT控制层表面侧边界一致，而LT控制层的半值宽度区域恰好包含于FS层的半值宽度区域，则漏电流降低到没有重叠的情况下的25％左右。并且，若FS层表面侧边界相对于LT控制层表面侧边界而位于LT控制层的半值宽度的1/2以上表面侧，则漏电流为零。
此外，在制造上述IGBT时，优选采用由以下的工序构成的制造方法。
首先，在对N导电型的半导体基板形成表面侧的构造后，从背面侧进行磨削·研磨而使半导体基板为规定的厚度。然后，作为背面侧的构造形成的最初的工序，在半导体基板的背面侧的表层部形成集电极层(集电极层形成工序)。在该集电极层形成工序中，在离子注入例如硼(B)等的P型杂质后，通过激光对背面侧的表层部进行退火。接着，在上述集电极层形成工序之后，从半导体基板的背面侧离子注入氦，形成LT控制层(第1离子注入工序)。接着，在上述第1离子注入工序之后，对半导体基板进行一次退火(第1退火工序)。接着，在上述第1退火工序之后，从半导体基板的背面侧离子注入氢，形成FS层(第2离子注入工序)。接着，在上述第2离子注入工序之后，再次对半导体基板进行退火(第2退火工序)。然后，最后，将半导体基板的背面侧金属化，形成集电极电极。
以上，上述IGBT的制造完成。
上述的第1退火工序及第2退火工序中的退火温度，可以是对表面侧的构造不带来影响的300℃以上425℃以下，尤其优选的是360℃以上400℃以下。这样，第1退火工序和第2退火工序适用相同的温度范围。因此，也考虑在连续进行离子注入氦的第1离子注入工序和离子注入氢的第2离子注入工序后，在一次退火工序中，同时对这些离子注入层进行退火。可是，已判明的是，若将第1离子注入工序后的氦注入层即LT控制层和第2离子注入工序后的氢注入层即FS层一并退火，则LT控制层的LT降低效果消失。因此，在上述制造方法中，将离子注入氦的第1离子注入工序之后的第1退火工序和离子注入氢的第2离子注入工序之后的第2退火工序作为分别不同的工序来进行。
如以上所述，上述的IGBT及其制造方法，以能够薄型化的FS型IGBT为对象，能够以简单的构造精密地控制残留空穴的LT，并且能够抑制漏电流。并且，成为损失小且能够进行高速开关的FS型IGBT及其制造方法。
附图说明
有关本申请的上述目的及其他的目的、特征及优点，通过边参考附图边进行的下述的详细的记述而变得更明确。该附图如下。
图1是表示本申请的实施方式所涉及的IGBT的一例的图，是示意地表示IGBT10的剖面构造的图。
图2是相对于表示LT控制层5的半值宽度区域与FS层6的半值宽度区域的重叠度的变量K，模拟截止时的漏电流的结果。
图3是表示变量K为负的IGBT90的例子的图。
图4是表示变量K为1.5×〔LT控制层5的半值宽度〕的IGBT11的例子的图。
图5是应用于车载用马达的驱动电路的例子，是具备进行三相交流马达30的驱动的三相的变换器电路20的电力变换装置的电路图。
图6是表示制造IGBT10、11时的优选的制造工序的流程图。
具体实施方式
以下，基于附图说明用于实施本申请的方式。
图1是表示本申请的实施方式所涉及的IGBT的一例的图，是示意地表示IGBT10的剖面构造的图。在图1中，使上述剖视图和横轴尺度相同，以对数的纵轴尺度示意地表示IGBT10的各层中的杂质浓度分布及残留空穴的LT分布。另外，在杂质浓度分布的曲线中，用1E15(1×1015/cm3)等的标记表示各层中的代表性的最大杂质浓度。此外，在LT分布的曲线中，用0.05(μs)等的数值表示各层中的代表性的最小LT的值。
图1所示的IGBT10是FS型IGBT。即，具有由N导电型(N－)的半导体基板1S构成的漂移层1、在该半导体基板1S的背面侧的表层部形成的P导电型(P+)的集电极层4、及在漂移层1与集电极层4之间形成的FS层6。FS层6是N导电型(N+)，被设定为比漂移层1高的杂质浓度。并且，在半导体基板1S的背面侧的表面，集电极电极C形成为与集电极层4连接。
另外，在图1的IGBT10中，在半导体基板1S的表面侧的表层部形成的P导电型(P)层2是沟道形成层，在P导电型层2的表层部选择性地形成的N导电型(N+)区域3是发射极区域。此外，图1的IGBT10是能够增加单元密度及降低导通电压的沟槽栅极型的，具有绝缘沟槽栅极G，该绝缘沟槽栅极G形成为与N导电型区域3接触并贯通P导电型层2。并且，在半导体基板1S的表面侧的表面，发射极电极E形成为与N导电型区域3和P导电型层2共通连接。
并且，图1的IGBT10为，在半导体基板1S的厚度方向上，通过氦(He)的离子注入而以规定的半值宽度形成有LT控制层5。另外，在图1中以单点划线表示的LT控制层5中的截面位置LC是所注入的He的浓度为峰值的位置，与LT为最小值的位置一致。以下，将该He的浓度为峰值的截面位置LC称为He浓度峰值位置LC。此外，以虚线表示的LT控制层5的两端的截面位置LUB、LLB分别是表面侧和背面侧上所注入的He的高斯分布的浓度为峰值值的1/2的位置，并与表面侧和背面侧上LT为最小值的2倍的位置一致。这样，以下，将规定LT控制层5的半值宽度区域的截面位置LUB、LLB称为LT控制层表面侧边界LUB及LT控制层背面侧边界LLB。另外，LT控制层5的半值宽度区域的厚度能够根据各物质的相对于He的离子注入能量的射程值计算，但也能够通过进行离子注入后的扩展电阻测定来确认。
此外，在图1的IGBT10中，通过氢(H)的离子注入而以规定的半值宽度形成FS层6。另外，在图1中以双点划线表示的FS层6中的截面位置FC是所注入的H的浓度为峰值的位置。以下，将该H的浓度为峰值的截面位置FC称为H浓度峰值位置FC。此外，以虚线表示的FS层6的表面侧一端的截面位置FUB，是表面侧所注入的H的浓度为高斯分布的峰值值的1/2的位置。这样，以下，将规定FS层6的半值宽度区域的表面侧的截面位置FUB称为FS层表面侧边界FUB。
并且，图1的IGBT10设为上述的LT控制层5的半值宽度区域与FS层6的半值宽度区域重叠的构成。作为对该LT控制层5的半值宽度区域与FS层6的半值宽度区域的重叠度进行表示的尺度，导入在图中以箭头表示的变量K。变量K是对以LT控制层5的LT控制层背面侧边界LLB为基准的、FS层6的FS层表面侧边界FUB的位置进行表示的值。在FS层表面侧边界FUB相比于LT控制层背面侧边界LLB位于表面侧时，变量K为正，且为LT控制层5的半值宽度区域与FS层6的半值宽度区域重叠的状态。在FS层表面侧边界FUB相比于LT控制层背面侧边界LLB位于背面侧时，变量K为负，且为LT控制层5的半值宽度区域与FS层6的半值宽度区域不重叠的状态。
图1所示的IGBT，是使N导电型的半导体基板1S变薄并作为漂移层1使用的FS型IGBT，与使用外延晶片的PT型IGBT相比较是低成本的，结晶缺陷少，可靠性高。此外，即使与不具有FS层6的NPT型IGBT相比较，也能够进一步薄型化。在IGBT10的FS层6的形成时使用氢的离子注入。由此，通过对表面侧的构造不带来影响的300－400℃的低温退火，使注入的氢活性化，并能够使之作为N+掺杂剂发挥功能。
并且，在图1的IGBT10中，通过氦的离子注入，形成LT控制层5。通过氦的离子注入形成的LT控制层5，能够如图所示在基板的厚度方向上局部形成，不会如基于电子线照射的LT控制层那样遍布宽范围。此外，即使与通过氢的离子注入而形成的LT控制层相比较，也能够在基板的厚度方向上使之进一步局部化。例如，在以相同的17MeV的能量对硅(Si)中进行离子注入的情况下，若是氢，则为具有75μm左右的半值宽度的高斯分布，与之相对，若是氦，则为具有3.5μm左右的半值宽度的高斯分布。此外，若是氢，则为95个/ion左右的缺陷生成率，与之相对，若是氦，则为275个/ion左右的缺陷生成率。因此，在使用较薄的半导体基板作为漂移层的FS型IGBT中，为了精密地形成LT控制层，如图1的IGBT10所述，氦的离子注入是优选的。在IGBT10中，因通过该氦的离子注入而精密形成的LT控制层5的存在，使在关断后漂移层1中存在的残留空穴早期消失，能够降低拖尾电流和损失，能够使开关高速化。
此外，在图1的IGBT10中，作为基于氦的离子注入的LT控制层5和基于氢的离子注入的FS层6的关系，构成为LT控制层5的半值宽度区域与FS层6的半值宽度区域重叠。即，是图中的变量K为正的关系。该LT控制层5与FS层6的关系，基于通过基于模拟的漏电流的评价而得到的下面的结果。
图2是表示上述模拟结果的图，是相对于表示LT控制层5的半值宽度区域与FS层6的半值宽度区域的重叠度的变量K，模拟截止时的漏电流的结果。另外，在图1和图2中，表面侧和背面侧左右反转。
图1的IGBT10被设计为1200V耐压，使用135μm的厚度的半导体基板1S。在图2的模拟中，将He浓度峰值位置LC设为距表面侧120μm的位置，将LT控制层5的半值宽度区域设为5μm。此外，通过改变H浓度峰值位置FC(距背面侧的深度)，使变量K的值发生了变化。另外，伴随着H浓度峰值位置FC的变更，使FS层6的杂质浓度的高斯分布发生了变化，以使得1200V耐压所必要的条件即FS层6的合计的杂质量不变。
如图2所示，通过模拟，在形成为基于氢的离子注入的FS层6的半值宽度区域与基于氦的离子注入的LT控制层5的半值宽度区域不重叠(K＜0)时，产生恒定的较大的漏电流。
图3是表示变量K为负的IGBT90的例子的图。在图2中，也用箭头表示图3的IGBT90的变量K。
在图3的IGBT90中，形成为FS层6的半值宽度区域与LT控制层5的半值宽度区域不重叠，LT控制层5的半值宽度区域存在于漂移层1中。在处于该状态的IGBT90中，产生图2所示的8×10－13A左右的恒定的较大的漏电流。
并且，若如图1所示的IGBT10那样，FS层6的半值宽度区域与LT控制层5的半值宽度区域重叠(K＞0)，FS层表面侧边界FUB进入到LT控制层5的半值宽度区域内时，则如图2所示漏电流开始急剧地降低。若进而重叠变大，FS层表面侧边界FUB与LT控制层表面侧边界LUB一致，而LT控制层5的半值宽度区域恰好包含于FS层6的半值宽度区域，则漏电流降低到没有重叠的情况下的25％左右。
并且，若FS层表面侧边界FUB相对于LT控制层表面侧边界LUB而位于LT控制层5的半值宽度的1/2以上表面侧(K≥1.5×〔LT控制层5的半值宽度〕)，则如图2所示漏电流为零。
图4是表示变量K为1.5×〔LT控制层5的半值宽度〕的IGBT11的例子的图。在图2中，也以箭头表示图4的IGBT11的变量K。
在图4的IGBT11中，LT控制层5的半值宽度区域被设定为5μm。因此，若变量K为7.5μm，则为了形成LT控制层5而离子注入的氦及由此形成的晶格缺陷几乎都包含于FS层6的半值宽度区域。在处于该状态的IGBT11中，如图2所示，漏电流为零。
关于图2的模拟结果所表示的LT控制层和FS层的重叠状态与漏电流的关系，有如下考虑。在FS型IGBT中，在截止(反向偏压)时，从表面侧的P导电型层与N导电型漂移层的PN结伸展出的耗尽层(电场)与FS层接触，FS层作为耗尽层的阻断发挥功能。此外，通过氦的离子注入形成的LT控制层中存在的晶格缺陷，成为电子空穴对的生成中心及再结合中心。因此，如图3的IGBT90那样，在FS层以与LT控制层不重叠的方式形成在漂移层中的情况下，在LT控制层的生成中心产生的电子空穴对通过耗尽层中的电场而分别被拉到相反极的电极，成为漏电流。并且，若如图1的IGBT10那样FS层的半值宽度区域与LT控制层的半值宽度区域重叠，则在该重叠区域中，不形成耗尽层(电场)。因此，在该重叠区域的LT控制层中产生的电子空穴对，不会通过电场被拉到相反极的电极，立即再结合而消失。因此，重叠变得越大则漏电流越降低。并且，若如图4的IGBT11那样，FS层表面侧边界相对于LT控制层表面侧边界位于LT控制层的半值宽度的1/2以上表面侧，则LT控制层的晶格缺陷几乎都被包含于FS层的半值宽度区域，漏电流为零。
如以上所述，图1和图4所例示的IGBT10、11是能够薄型化的FS型IGBT，并能够设为能够以简单的构造精密地控制残留空穴的LT，并且能够抑制漏电流，损失小且能够进行高速开关。
此外，FS型IGBT、NPT型IGBT将N导电型的半导体基板作为漂移层使用，因此与将N导电型的较薄的外延层作为漂移层使用的PT型IGBT相比较，适于高耐压用途。因此，图1和图4所例示的IGBT10、11，适于要求低成本且高耐压的车载用马达的驱动电路。
图5是应用于车载用马达的驱动电路的例子，是具备进行三相交流马达30的驱动的三相的变换器电路20的电力变换装置的电路图。
在图5中，以单点划线包围表示的变换器电路20，对来自直流电源21的电压及电流进行变换，对作为负载的三相交流马达30供给电力。变换器电路20上并联连接有直流电源21和平滑电容器22，降低开关时的脉动并抑制噪声的影响，供给恒定的电源电压。变换器电路20被设为，上臂和下臂串联连接的2个SW元件并联连接U相、V相、W相这三相量的构成，对于该SW元件，使用图1、图4所例示的IGBT10、11。此外，该SW元件上分别反并联有回流用的续流二极管(以下，简记为FWD)23。并且，按规定的顺序对各相的上臂和下臂的SW元件进行导通/截止控制而生成三相的交流电流，并驱动三相交流马达30。
在如图5所示那样的对车载用的马达进行驱动的高电压的变换器电路中使用上述FS型IGBT的情况下，需要600～1800V的耐压。能够实现该耐压的半导体基板(N导电型漂移层)的厚度为50μm以上180μm以下的范围。在图2中，示出了确保1200V以上的耐压的基础上所需要的变量K的上限值，若是使用135μm的半导体基板1S的IGBT10、11，则变量K的上限值为32μm。
接着，对本申请的实施方式所涉及的IGBT的制造方法进行说明。
图6是表示制造图1、图4所例示的IGBT10、11时的优选的制造工序的流程图。以下，关于图6的制造工序，一边参考图1所示的构造一边对IGBT10、11的制造方法进行说明。
如图6的步骤S1所示，首先，对于N导电型(N－)的半导体基板，形成P导电型层2、N导电型区域3、绝缘沟槽栅极G及发射极电极E等的表面侧的构造。接着，如步骤S2所示，在形成了表面侧的构造后，从背面侧磨削·研磨半导体基板，使成为规定厚度的半导体基板1S。另外，关于半导体基板1S的厚度，若是900V耐压则为75～90μm左右，若是1200V耐压则为125～135μm左右。
接着，如步骤S3的集电极层形成工序所示，作为背面侧的构造形成的最初的工序，在半导体基板1S的背面侧的表层部，形成集电极层4。在该集电极层形成工序中，例如，离子注入了硼(B)等的P型杂质后，用激光对背面侧的表层部进行退火。另外，在相同的半导体基板1S上要形成图5所示的FWD23的情况下，选择性地进行了成为阴极的N型杂质的离子注入和上述IGBT的P型杂质的离子注入后，用激光对背面侧的表层部进行退火。
接着，如图6的步骤S4的第1离子注入工序所示，在上述集电极层形成工序之后，从半导体基板1S的背面侧离子注入氦(He)，形成LT控制层5。He线照射量为(1～3)×1011/cm－2左右。接着，如步骤S5的第1退火工序所示，在上述第1离子注入工序之后，将半导体基板1S以退火温度：360～400℃、退火时间：1～2时间进行一次退火。
接着，如步骤S6的第2离子注入工序所示，在上述第1退火工序之后，从半导体基板1S的背面侧离子注入氢(H)，形成FS层6。H线照射量是1×(1013～1014)/cm－2左右。接着，如步骤S7的第2退火工序所示，在上述第2离子注入工序之后，将半导体基板1S以退火温度：360～400℃、退火时间：1～2时间进行再次退火。
然后最后，如图6的步骤S8所示，使半导体基板1S的背面侧金属化，形成集电极电极C。
以上，IGBT10、11的制造完成。
在图6所示的IGBT10、11的制造方法中，第1退火工序S5及第2退火工序S7中的退火温度可以是对表面侧的构造不带来影响的300℃以上425℃以下，尤其优选的是360℃以上400℃以下。这样，第1退火工序S5和第2退火工序S7适用相同的温度范围。因此，也考虑在连续进行了离子注入氦(He)的第1离子注入工序和离子注入氢(H)的第2离子注入工序后，通过一次退火工序，对这些离子注入层同时退火。可是，已判明的是，若对第1离子注入工序后的氦注入层即LT控制层和第2离子注入工序后的氢注入层即FS层一并进行退火，则LT控制层的LT降低效果消失。因此，在图6的制造方法中，将离子注入氦的第1离子注入工序S4之后的第1退火工序S5和离子注入氢的第2离子注入工序S6之后的第2退火工序S7分别作为不同的工序进行。
另外，作为在将氦注入层即LT控制层和氢注入层即FS层一并退火的情况下会如上所述那样LT控制层的LT降低效果消失的理由，考虑如下要因。
第1离子注入工序后的第1退火工序，并不是使通过氦的注入而形成的晶格缺陷恢复，而是仅去除不稳定的缺陷，使残留空穴的作为所谓LT抑制器发挥功能的晶格缺陷稳定化而固定。另一方面，第2离子注入工序后的第2退火工序，使通过氢的注入而形成的晶格缺陷恢复，并使注入的氢作为施主发挥功能。
这里，在如IGBT10、11那样将LT控制层5和FS层6重叠形成的情况下，在连续进行注入氦的第1离子注入工序和注入氢的第2离子注入工序的情况下，会如下面那样。即，在通过第1离子注入工序形成的LT控制层中，在包含由氦的离子注入引起的不稳定的缺陷在内的未被固定的晶格缺陷的周围，存在通过第2离子注入工序所注入的氢。可以推断：若将这样的状态的LT控制层和FS层一并退火，则不仅通过氢的注入而形成的FS层的晶格缺陷会恢复，在LT控制层中先前存在的由氦的注入引起的晶格缺陷也会恢复，LT控制层的LT降低效果消失。
如以上所述，上述的IGBT及其制造方法，以能够薄型化的FS型IGBT为对象，能够以简单的构造精密地控制残留空穴的LT，并且能够抑制漏电流。并且，成为损失小且能够进行高速开关的FS型IGBT及其制造方法。

Claims (10)

1.一种绝缘栅双极型晶体管，具备：
漂移层(1)，由N导电型的半导体基板(1S)构成；
P导电型的集电极层(4)，形成在所述半导体基板的背面侧的表层部；
场中止层即FS层(6)，是N导电型，形成在所述漂移层与所述集电极层之间，杂质浓度比所述漂移层高，
在所述半导体基板的厚度方向上，
寿命控制层即LT控制层(5)，是通过氦(He)的离子注入而以规定的半值宽度形成的，
所述FS层，是通过氢(H)的离子注入而以规定的半值宽度形成的，
所述LT控制层的半值宽度区域和所述FS层的半值宽度区域构成为重叠。
2.如权利要求1所述的绝缘栅双极型晶体管，
所述LT控制层的半值宽度区域构成为，包含于所述FS层的半值宽度区域。
3.如权利要求2所述的绝缘栅双极型晶体管，
规定所述FS层的半值宽度区域的FS层表面侧边界(FUB)构成为，相对于规定所述LT控制层的半值宽度区域的LT控制层表面侧边界(LTU)，位于LT控制层的半值宽度的1/2以上表面侧。
4.如权利要求3所述的绝缘栅双极型晶体管，
所述LT控制层的半值宽度为5μm。
5.如权利要求1至4任一项所述的绝缘栅双极型晶体管，
所述半导体基板的厚度为50μm以上180μm以下。
6.如权利要求1至5任一项所述的绝缘栅双极型晶体管，
所述绝缘栅双极型晶体管是沟槽栅极型，且具有绝缘沟槽栅极(G)，该绝缘沟槽栅极(G)贯通P导电型层，该P导电型层形成于所述半导体基板的表面侧的表层部。
7.如权利要求1至6任一项所述的绝缘栅双极型晶体管，
所述绝缘栅双极型晶体管被使用于驱动车载用马达的变换器电路。
8.一种绝缘栅双极型晶体管的制造方法，是权利要求1至7任一项所述的绝缘栅双极型晶体管的制造方法，该绝缘栅双极型晶体管的制造方法具有：
集电极层形成工序(S3)，在所述半导体基板的背面侧的表层部形成所述集电极层；
第1离子注入工序(S4)，在所述集电极层形成工序之后，从所述半导体基板的背面侧离子注入氦，形成所述LT控制层；
第1退火工序(S5)，在所述第1离子注入工序之后，对所述半导体基板进行退火；
第2离子注入工序(S6)，在所述第1退火工序之后，从所述半导体基板的背面侧离子注入氢，形成所述FS层；以及
第2退火工序(S7)，在所述第2离子注入工序之后，对所述半导体基板进行退火。
9.如权利要求8所述的绝缘栅双极型晶体管的制造方法，
所述第1退火工序及所述第2退火工序中的退火温度是300℃以上425℃以下。
10.如权利要求9所述的绝缘栅双极型晶体管的制造方法，
所述退火温度是360℃以上400℃以下。
CN201480061962.6A 2013-11-12 2014-10-06 绝缘栅双极型晶体管及其制造方法 Active CN105723513B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013234260A JP6225649B2 (ja) 2013-11-12 2013-11-12 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2013-234260 2013-11-12
PCT/JP2014/005076 WO2015072064A1 (ja) 2013-11-12 2014-10-06 絶縁ゲートバイポーラトランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
CN105723513A true CN105723513A (zh) 2016-06-29
CN105723513B CN105723513B (zh) 2018-10-23

Family

ID=53057020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480061962.6A Active CN105723513B (zh) 2013-11-12 2014-10-06 绝缘栅双极型晶体管及其制造方法

Country Status (4)

Country Link
US (1) US9704980B2 (zh)
JP (1) JP6225649B2 (zh)
CN (1) CN105723513B (zh)
WO (1) WO2015072064A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US20200273970A1 (en) * 2017-05-10 2020-08-27 Mitsubishi Electric Corporation Semiconductor device
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020100995A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
DE112020001029T5 (de) 2019-10-11 2021-11-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
US20120313139A1 (en) * 2011-06-07 2012-12-13 Renesas Electronics Corporation Igbt and diode
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
US20130260515A1 (en) * 2012-03-19 2013-10-03 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768143B2 (ja) 1992-06-11 1998-06-25 三菱電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
JPH1074959A (ja) 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
US6774407B2 (en) 1996-11-13 2004-08-10 Toyota Jidosha Kabushiki Kaisha Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response
JP3622405B2 (ja) 1997-02-28 2005-02-23 株式会社日立製作所 半導体スイッチング素子及びｉｇｂｔモジュール
JP3952452B2 (ja) 2002-03-25 2007-08-01 新電元工業株式会社 半導体装置の製造方法
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2009283818A (ja) 2008-05-26 2009-12-03 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2011086883A (ja) * 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1439172A (zh) * 2000-05-05 2003-08-27 国际整流器公司 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
US20120313139A1 (en) * 2011-06-07 2012-12-13 Renesas Electronics Corporation Igbt and diode
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
US20130260515A1 (en) * 2012-03-19 2013-10-03 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US9704980B2 (en) 2017-07-11
JP2015095559A (ja) 2015-05-18
WO2015072064A1 (ja) 2015-05-21
CN105723513B (zh) 2018-10-23
US20160276470A1 (en) 2016-09-22
JP6225649B2 (ja) 2017-11-08

Similar Documents

Publication Publication Date Title
CN105723513A (zh) 绝缘栅双极型晶体管及其制造方法
CN109075213B (zh) 半导体装置
JP6319454B2 (ja) 半導体装置および半導体装置の製造方法
JP6676988B2 (ja) 半導体装置
CN106062960A (zh) 半导体装置及半导体装置的制造方法
CN104620391A (zh) 半导体装置及其制造方法
CN103946985A (zh) 半导体装置及半导体装置的制造方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN106463503A (zh) 半导体装置
CN106128946A (zh) 半导体装置及半导体装置的制造方法
CN106128953B (zh) 制造半导体器件的方法与含氧相关热施主的半导体器件
CN107431087A (zh) 半导体装置及其制造方法
JP2020141130A (ja) 炭化珪素半導体装置およびその製造方法
CN109103247A (zh) 半导体装置及其制造方法
CN105280720A (zh) 半导体装置
CN104428878B (zh) 碳化硅半导体器件及其制造方法
CN104321875B (zh) 高耐压半导体装置
CN105830220B (zh) 半导体装置的制造方法
CN110473913A (zh) 一种反向导通场截止型igbt及其制作方法
US20150340440A1 (en) Bipolar transistor
US20200119173A1 (en) Advanced field stop thyristor structure and manufacture methods
JP7361634B2 (ja) 半導体装置及び半導体装置の製造方法
CN107275395A (zh) 半导体装置及其制造方法
JP6130695B2 (ja) Ｉｇｂｔ及びｉｇｂｔの製造方法
CN104576367B (zh) Igbt负阻问题的改善方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant