CN104428878B - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN104428878B
CN104428878B CN201380036253.8A CN201380036253A CN104428878B CN 104428878 B CN104428878 B CN 104428878B CN 201380036253 A CN201380036253 A CN 201380036253A CN 104428878 B CN104428878 B CN 104428878B
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
semiconductor device
heating stepses
sic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380036253.8A
Other languages
English (en)
Other versions
CN104428878A (zh
Inventor
日吉透
内田光亮
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201610804072.0A priority Critical patent/CN106449380A/zh
Publication of CN104428878A publication Critical patent/CN104428878A/zh
Application granted granted Critical
Publication of CN104428878B publication Critical patent/CN104428878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

该制造碳化硅半导体器件(100)的方法包括以下步骤。制备碳化硅衬底(10)；执行在氧气气氛中加热所述碳化硅衬底(10)的第一加热步骤；在所述第一加热步骤之后，执行在包含氮原子或者磷原子的气体气氛中将碳化硅衬底(10)加热到1300‑1500℃的温度的第二加热步骤；在所述第二加热步骤之后，执行在第一惰性气体气氛中加热碳化硅衬底(10)的第三加热步骤。这允许提供具有低阈值电压变化的碳化硅半导体器件(100)及其制造方法。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及碳化硅半导体器件及其制造方法，尤其涉及能抑制阈值电压变化的碳化硅半导体器件及其制造方法。
背景技术
近年来，为了允许半导体器件的更高击穿电压、更低损耗和用于高温度环境等，越来越多地使用碳化硅作为半导体器件的材料。碳化硅是一种宽带隙半导体，其带隙比通常且广泛用作半导体器件材料的硅的带隙宽。因此，通过使用碳化硅作为半导体器件的材料，能够实现有更高击穿电压、更低导通电阻等的半导体器件。与由硅制成的半导体器件相比，由碳化硅制成的半导体器件在用于高温环境中时还具有表现较少性能劣化的优势。
在由碳化硅制成的半导体器件，例如在MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)中，通过基于规定的阈值电压控制在沟道区中形成反型层是否存在，能够在两个电极之间接通和中断电流。
例如，Mitsuo Okamoto等人，“Reduction of instability in Vth of 4H-SiC C-face MOSFETs”，Proceedings of the 59th Spring Meeting of The Japan Society ofApplied Physics and Related Societies(2012,Waseda University)，15-309(非专利文献1)指出阈值电压随着碳化硅MOSFET中的栅极偏压应力而变化。为了降低阈值电压的变化，非专利文献1公开了使其上形成有栅极氧化物膜的碳化硅衬底在氢气氛中退火的方法。
引用列表
非专利文献
NPD1：Mitsuo Okamoto等人，“Reduction of instability in Vth of 4H-SiC C-face MOSFETs”，Proceedings of the 59th Spring Meeting of The Japan Society ofApplied Physics and Related Societies(2012,Waseda University)，15-309
发明内容
技术问题
然而，如果在氢气氛中执行退火，即使能够暂时降低阈值电压变化，认为当在例如形成欧姆电极的随后步骤中使该衬底暴露在高温时，也会失去降低阈值电压变化的效果。换句话说，虽然在衬底上形成栅电极的阶段降低了阈值电压变化，但是认为在生产最终器件的阶段不能降低阈值电压变化。
为了解决这种问题而制作了本发明，并且本发明的目的在于提供一种其中阈值电压变化小的碳化硅半导体器件及其制造方法。
问题的解决方案
本发明人对抑制通过栅极偏压应力的阈值电压变化的方法进行了详细的研究，并基于下面的结果获得本发明。首先，描述阈值电压变化的机理。参考图2，当在碳化硅衬底的p型体区4上形成由二氧化硅制成的栅极氧化物膜91时，会在碳化硅衬底的p型体区4和栅极氧化物膜91之间的界面处形成陷阱8。陷阱8是指在碳化硅衬底的p型体区4和栅极氧化物膜91之间形成的界面态。
参考图3，当晶体管操作时，在陷阱8中会俘获流过形成在p型体区中4的沟道的电子9。俘获的电子9不利于电传导。另外，俘获的电子9表现为固定电荷。电子9具有负电荷且因此会抵消正栅极电压。这样会将阈值电压转移到正极。认为阈值电压通过这种方式会改变。
如上所述，认为陷阱8的存在是阈值电压变化的主要因素。因此，为了降低阈值电压变化，需要降低陷阱密度(界面态密度)。为了降低陷阱密度，在氧化碳化硅衬底时提高退火温度是有效的。作为详细研究的结果，本发明人发现陷阱密度在约1300℃的氧化温度下达到饱合，并且在更高的温度陷阱密度不会大大降低。
认为陷阱8来源于碳化硅和二氧化硅之间界面处的悬挂键。为了减少陷阱8，需要减少悬挂键。当使其上形成有二氧化硅层的碳化硅衬底在包含氮(N)原子或者磷(P)原子的气氛中退火时，氮原子或者磷原子会结合成悬挂键。结果，结合到氮原子或者磷原子的悬挂键不能困住电子，从而基本降低了陷阱密度。另外，当退火温度为1300℃或者更高时，氮原子或者磷原子能够有效地结合到悬挂键，从而有效地降低了陷阱密度。由于碳化硅的软化点在约1500℃，所以优选在1500℃或者更低的温度下执行退火。
因此，根据本发明的制造碳化硅半导体器件的方法包括以下步骤。制备碳化硅衬底。执行在氧气气氛中加热碳化硅衬底的第一加热步骤。在第一加热步骤之后，执行在包含氮原子或者磷原子的气体气氛中将碳化硅衬底加热到1300℃或者更高且1500℃或者更低的温度的第二加热步骤。在第二加热步骤之后，执行在第一惰性气体气氛中加热碳化硅衬底的第三加热步骤。
根据本发明的制造碳化硅半导体器件的方法，在第一加热步骤之后，执行在包含氮原子或者磷原子的气体气氛中将碳化硅衬底加热到1300℃或者更高且1500℃或者更低的温度的第二加热步骤。通过在包含氮原子或者磷原子的气体气氛中将碳化硅衬底加热到1300℃或者更高，能够有效地降低在碳化硅衬底和二氧化硅层之间的界面处形成的陷阱密度。因此，能够得到其中阈值电压变化小的碳化硅半导体器件。而且，由于加热温度为1500℃或者更低，所以能够抑制该碳化硅衬底软化。
优选地，在上述制造碳化硅半导体器件的方法中，在第三加热步骤中，将碳化硅衬底加热到1300℃或者更高且1500℃或者更低。通过将碳化硅衬底加热到1300℃或者更高，已经引入在二氧化硅层中的包含氮原子或者磷原子的多余气体能够有效地从二氧化硅层扩散到外部。结果，能够使阈值电压转移到正侧，从而使碳化硅半导体器件为常闭型。而且，由于加热温度为1500℃或者更低，所以能够抑制该碳化硅衬底的软化。
优选地，在上述制造碳化硅半导体器件的方法中，在第一加热步骤中，将碳化硅衬底加热到1300℃或者更高且1500℃或者更低。当碳化硅衬底的温度为1300℃或者更高时，能够使陷阱密度最小化。而且，由于加热温度为1500℃或者更低，所以能够抑制碳化硅衬底的软化。
优选地，在上述制造碳化硅半导体器件的方法中，在第一加热步骤之后且在第二加热步骤之前，用第二惰性气体替换氧。从而，能够有效地去除氧，因此能够抑制该碳化硅衬底被剩余的氧氧化。
优选地，在上述制造碳化硅半导体器件的方法中，第一惰性气体是氩气、氦气和氮气中的一种。因此，已经在第二步骤中引入在二氧化硅层中的包含氮原子或者磷原子的气体能够有效地扩散到二氧化硅层的外部。
优选地，在上述制造碳化硅半导体器件的方法中，包含氮原子的气体是一氧化氮、一氧化二氮、二氧化氮和氨气中的一种。因此，能够有效地降低形成在碳化硅衬底和二氧化硅层之间的陷阱密度。
优选地，在上述制造碳化硅半导体器件的方法中，包含磷原子的气体是氯化磷酰(POCl3)。因此，能够有效地降低形成在碳化硅衬底和二氧化硅层之间的陷阱密度。
根据本发明的碳化硅半导体器件包括碳化硅衬底、氧化物膜、栅电极、第一电极和第二电极。氧化物膜被布置为与碳化硅衬底接触。栅电极被布置为与氧化物膜接触，使得氧化物膜介于栅电极和碳化硅衬底之间。第一电极和第二电极被布置为与碳化硅衬底接触。第一电极和第二电极被配置为使得能够通过施加到栅电极的栅极电压控制在第一电极和第二电极之间流动的电流。在首次测量的碳化硅半导体器件的第一阈值电压和在已经向碳化硅半导体器件连续施加了1000小时的应力之后测量的碳化硅半导体器件的第二阈值电压之间的差在±0.2V以内。施加应力是指在第一电极的电压是0V并且第二电极的电压是0V的情况下，向栅电极施加45kHz的、从-5V到+15V变化的栅极电压。因此，能够得到其中阈值电压变化小的碳化硅半导体器件。
现在参考图4和5，描述阈值电压的定义。参考图4，首先，通过改变栅极电压(Vg)来测量漏极电流(Id)。当栅极电压为负时几乎没有漏极电流流动，而随着栅极电压增加，漏极电流突然开始流动。阈值电压(Vth)指的是漏极电流开始流动时的栅极电压。更具体地，阈值电压(Vth)指的是当漏极电压为0.1V、源极电压为0V并且漏极电流为1nA时的栅极电压。注意，源极和漏极之间的电压(Vds)为0.1V。
参考图5，现在描述阈值电压变化。首先，通过改变施加到碳化硅半导体器件的栅极电压来测量漏极电压。将漏极电流为1nA时的栅极电压称为第一阈值电压(Vth1)。之后，向碳化硅半导体器件施加应力。随后，通过改变栅极电压来改变漏极电压。将漏极电流为1nA时的栅极电压称为第二阈值电压(Vth2)。以这种方式，通过施加应力来改变阈值电压。
通常，在制造碳化硅半导体器件的过程完成之后，在碳化硅半导体器件出货之前，执行用于出货检验的操作检查。在本发明中，首次测量的碳化硅半导体器件的第一阈值电压包括通过在碳化硅半导体器件已经出货之后首次向栅电极施加电压测量的第一阈值电压。
优选地，在上述碳化硅半导体器件中，第一阈值电压和在开始向碳化硅半导体器件施加应力之后经过最多为1000小时的任何时间段之后测量的第三阈值电压之间的差在±0.2V以内。因此，能够得到其中在经过最多为1000小时的任何时间段之后阈值电压变化小的碳化硅半导体器件。
优选地，在上述碳化硅半导体器件中，在150℃的温度下施加应力。因此，能够得到其中在约150℃的高温时阈值电压变化小的碳化硅半导体器件。
优选地，在上述碳化硅半导体器件中，当在室温下或者在150℃的温度下施加应力时，第一阈值电压和第二阈值电压之间的差在±0.2V以内。因此，能够得到其中在约150℃的高温下和在室温下阈值电压变化都小的碳化硅半导体器件。
发明的有益效果
如从以上描述清楚的是，根据本发明，能够提供一种其中阈值电压变化小的碳化硅半导体器件及其制造方法。
附图说明
图1是示出根据本发明的一个实施例的碳化硅半导体器件的结构的示意横截面图。
图2是示例在碳化硅半导体器件和二氧化硅层之间的界面处形成的陷阱的示意图。
图3是示例在陷阱中捕获电子的状态的示意图。
图4示出了栅极电压和漏极电流之间的关系。
图5示出了栅极电压和漏极电流之间的关系。
图6是示意性示出根据本发明的一个实施例的碳化硅半导体器件的制造方法的流程图。
图7是示意性示出根据本发明的一个实施例的碳化硅半导体器件的制造方法的第一步骤的示意性横截面图。
图8是示意性示出根据本发明的一个实施例的碳化硅半导体器件的制造方法的第二步骤的示意性横截面图。
图9是示意性示出根据本发明的一个实施例的碳化硅半导体器件的制造方法的第三步骤的示意性横截面图。
图10是示出退火步骤中的温度和时间之间关系的示意图。
图11是示出退火步骤中的温度和时间之间关系的示意图。
图12是示出退火步骤中的温度和时间之间关系的示意图。
图13是示意性示出用于检查界面态密度的MOS二极管结构的示意横截面图。
图14示出了界面态密度和Ec-E之间的关系。
图15示出了阈值电压变化量和应力施加时段之间的关系。
具体实施方式
将参考附图在下文中描述本发明的实施例，其中相同或者对应的部件用相同的附图标记表示，并且将不再重复其描述。关于本说明书中的晶体学描述，单个取向用[]表示，群取向用<>表示，单个面用()表示，和群面用{}表示。另外，虽然负指数晶体学地通过在数字上方放置“-”(横条)来表示，但在本说明书中通过在数字前面放置负号来表示。此外，使用具有360度的全方向角的系统描述角度。
参考图1，该实施例中的碳化硅半导体器件MOSFET 100主要包括碳化硅衬底10、栅极氧化物膜91、栅电极93、源极接触电极92(第一电极)和漏电极96(第二电极)。
碳化硅衬底10由例如多型4H的六边形碳化硅制成。碳化硅衬底10包括例如为(0001)面的主表面3A。例如，主表面3A相对于(0001)面可以具有约8°的偏离角，并且其可以是(0-33-8)面。优选地，主表面3A相对于{000-1}面宏观地具有62°±10°的偏离角。
碳化硅衬底10包括由n导电型(第一导电类型)碳化硅制成的衬底1、由n导电型碳化硅制成的缓冲层2、由n导电型碳化硅制成的漂移层3、一对p导电类型(第二导电类型)的p型体区4、n导电类型的n+区5和p导电类型的p+区6。
缓冲层2形成在衬底1的一个主表面1A上，并且通过包含n型杂质而属于n导电类型。漂移层3形成在缓冲层2上，并且通过包含n型杂质而属于n导电类型。漂移层3中包含的n型杂质例如为氮(N)，并且包含的n型杂质的浓度(密度)比缓冲2中包含的n型杂质的浓度小。漂移层3中的氮浓度例如约为5×1015cm-3。缓冲层2和漂移层3构成了形成在衬底1的一个主表面1A上的外延生长层。
该对p型体区4相互分离地形成在外延生长层中，并且通过包含p型杂质(p导电类型的杂质)而属于p导电类型。p型体区4中包含的p型杂质例如为铝(Al)或者硼(B)。p型体区4中的铝或者硼浓度例如约为1×1017cm-3。
n+区5中的每一个都形成在该对p型体区4中的每一个内，以包括主表面3A并被p型体区4包围。n+区5包含n型杂质，例如磷(P)，其浓度(密度)高于漂移层3中包含的n型杂质的浓度。n+区5中的磷浓度例如约为1×1020cm-3。
p+区6中的每一个都形成在该对p型体区4中的每一个内，以包括主表面3A，被p型体区4包围并与每个n+区5相邻。p+区6包含p型杂质，例如Al，其浓度(密度)高于p型体区4中包含的p型杂质的浓度。p+区6中的Al浓度例如约为1×1020cm-3。
栅极氧化物膜91被布置在碳化硅衬底10上并与之相接触。栅极氧化物膜91形成在外延生长层的主表面3A上以从n+区5中的一个的上表面延伸到另一个n+区5的上表面，并且由例如二氧化硅制成。
栅电极93被布置为与栅极氧化物膜91相接触，以从n+区5中的一个的上表面延伸到另一个n+区5的上表面。栅电极93被布置为与栅极氧化物膜91相接触，以使栅极氧化物膜91介于栅电极93和碳化硅衬底10之间。栅电极93由诸如多晶硅或者掺杂杂质的Al的导体制成。
源极接触电极92被布置为与n+区5、p+区6和栅极氧化物膜91相接触。源极接触电极92由诸如NiSi(镍硅化物)的材料制成，其能够与n+区5欧姆接触。
形成漏电极96以与衬底1的与形成有漂移层3的一侧相反的主表面相接触。漏电极96由诸如能够与n型衬底1欧姆接触的NiSi的材料制成，并且与衬底1电连接。
配置源极接触电极92(第一电极)和漏电极96(第二电极)，使得可以通过向栅电极93施加栅极电压来控制源极接触电极92和漏电极96之间流动的电流。
形成层间绝缘膜94以使其与栅极氧化物膜91相接触并包围栅电极93。层间绝缘膜94由例如为绝缘体的二氧化硅制成。
源极线95包围着层间绝缘膜94并延伸至漂移层3的主表面3A上的源极接触电极92的上表面。源极线95由诸如Al的导体制成，并且经由源极接触电极92与n+区5电连接。
现在描述MOSFET 100的操作。参考图1，当栅电极93具有低于阈值电压的电压时，即在截止状态时，即使向漏电极96施加电压，直接位于栅极氧化物膜91下面的p型体区4和漂移层3之间的pn结也会被反向偏置，导致非传导状态。另一方面，当向栅电极93施加等于或者高于阈值电压的电压时，会在p型体区4与栅极氧化物膜91接触位置附近的沟道区中形成反型层。结果，使n+区5和漂移层3相互电连接，导致电流在源极线95和漏电极96之间流动。
根据该实施例首次测量MOSFET 100的MOSFET 100的第一阈值电压和在向MOSFET100连续施加了1000小时的应力之后测量的MOSFET 100的第二阈值电压之间的差在±0.2V以内。在这里，施加应力是指向栅电极93施加45kHz的从-5V到+15V变化的栅极电压，其中源极接触电极92(第一电极)的源极电压为0V且漏电极96(第二电极)的漏极电压为0V。设定占空比例如为1：1。
优选地，第一阈值电压和在开始向MOSFET 100施加应力之后经过最多为1000小时的任何时间段之后测量的第三阈值电压之间的差在±0.2V以内。
可以在例如室温或者例如在150℃的温度下向MOSFET 100施加应力。优选地，当在室温或者在150℃的温度下施加应力时，第一阈值电压和第二阈值电压之间的差在±0.2V以内。
现在参考图7至12，描述制造第一实施例中的MOSFET 100的方法的实例。
在制造该实施例的MOSFET 100的方法中，执行碳化硅衬底的制备步骤。碳化硅衬底的制备步骤包括基础衬底制备步骤(S110：图6)、外延生长步骤(S120：图6)和离子注入步骤(S130：图6)。
首先参考图7，在步骤(S110：图6)中，制备由单晶碳化硅制成的基础衬底1。接着，在步骤(S120：图6)中，执行外延生长步骤。在该步骤(S120)中，通过在基础衬底1的一个主表面1A上外延生长依次形成都由碳化硅制成的缓冲层2和漂移层3。
接着，在步骤(S130：图6)中，执行离子注入步骤。在该步骤(S130)中，参考图8，首先执行用于形成p型体区4的离子注入。具体地，例如将Al(铝)离子注入到漂移层3中以形成p型体区4。之后，执行用于形成n+区5的离子注入。具体地，例如将P(磷)离子注入到p型体区4中，以在p型体区4中形成n+区5。之后，执行用于形成p+区6的离子注入。具体地，例如将Al离子注入到p型体区4中，以在p型体区4中形成p+区6。通过形成由二氧化硅制成的且在执行离子注入的期望区域中，例如在漂移层3的主表面中具有开口的掩膜层，可以执行这些离子注入。
因此，制备包括由n导电型(第一导电类型)碳化硅制成的基础衬底1、由n导电型碳化硅制成的缓冲层2、由n导电型碳化硅制成的漂移层3、p导电类型(第二导电类型)的p型体区4、n导电类型的n+区5和p导电类型的p+区6的碳化硅衬底10。碳化硅衬底10的主表面3A是具有例如8°偏离角的(0001)面。
接着，在步骤(S140：图6)中，执行活化退火步骤。在该步骤(S140)中，通过在诸如氩的惰性气体气氛中将碳化硅衬底10加热到例如约1700℃并保持约30分钟，来执行加热处理。从而，激活在步骤(S130)中注入的杂质。
接着，在步骤(S150：图6)中，执行第一加热步骤。在该步骤(S150)中，通过在例如100％浓度的氧气气氛中将碳化硅衬底10加热到例如约1200℃或者更高且约1300℃或者更低并保持60分钟，来执行加热处理。优选地，将碳化硅衬底10加热到约1300℃或者更高且1500℃或者更低。从而，在碳化硅衬底10上并与之接触地形成由二氧化硅制成的栅极氧化物膜91。
接着，在步骤(S160：图6)中，执行第二加热步骤。在该步骤(S160)中，使用包含氮原子或者磷原子的气体作为气氛气体。包含氮原子的气体实例包括一氧化氮、一氧化二氮、二氧化氮和氨气。包含磷原子的气体实例包括氯化磷酰(POCl3)。在该步骤(S160)中，使碳化硅衬底10在上述气氛气体中在例如1300℃或者更高且1500℃或者更低的温度保持一小时。通过这种热处理，将氮原子或磷原子俘获在存在于栅极氧化物膜91和漂移层3之间界面区中的陷阱8中(见图2和图3)。从而，抑制在栅极氧化物膜91和漂移层3之间的界面区中形成界面态。
接着，在步骤(S170：图6)中，执行第三加热处理。在该步骤(S170)中，使用诸如氩或者氮(第一惰性气体)的惰性气体作为气氛气体，并通过在该气氛气体中加热碳化硅衬底10来执行热处理。在该步骤(S170)中，使碳化硅衬底10保持在1100℃或者更高且1500℃或者更低的温度约一小时。优选地，使碳化硅衬底10保持在1300℃或者更高且1500℃或者更低的温度。
更具体地，例如，可以使用如图10至12所示的温度曲线图执行步骤(S150)至步骤(S170)。在图10至12中，水平轴表示热处理时间，而纵轴表示碳化硅衬底10的热处理温度。在图10至12中，时间T1和时间T2之间的步骤对应于第一加热步骤，时间T3和时间T4之间的步骤对应于第二加热步骤，以及时间T5和时间T6之间的步骤对应于第三加热步骤。
参考图10，在时间T0和T1之间，使碳化硅衬底10的温度在氮气气氛中升高。之后使碳化硅衬底10在氧气气氛中保持在例如低于1300℃的温度。随后，在时间T2和T3之间，使碳化硅衬底10的温度在氩气气氛中升高至例如1300℃。优选地，在第一加热步骤之后，在碳化硅衬底10的温度保持在低于1300℃的温度时，用氩气(第二惰性气体)替换氧气，并且之后使碳化硅衬底10加热到1300℃或者更高且1500℃或者更低的温度。
接着，将一氧化氮气体引入熔炉中，并使碳化硅衬底10在一氧化氮气体气氛中加热到1300℃或者更高且1500℃或者更低的温度(例如约为1350℃)，并保持预定的时间。之后，用氩气气体替换熔炉中的一氧化氮气体。使碳化硅衬底10在该氩气气体气氛中保持在例如1300℃或者更低的温度。
参考图11，在第二加热步骤(时间T3和时间T4之间)和第三加热步骤(时间T5和时间T6之间)中，优选使碳化硅衬底10的温度保持在约1300℃或者更高且约1500℃或者更低的温度。更优选地，在第二加热步骤(时间T3和时间T4之间)和第三加热步骤(时间T5和时间T6之间)中，使碳化硅衬底10的温度保持在约1300℃或者更高且1500℃或者更低的恒定温度(例如，约1350℃)达预定时间。根据该方法，在第二加热步骤和第三加热步骤之间不需要改变熔炉中的温度，从而减少了总的退火时间。
参考图12，在第一加热步骤(时间T1和时间T2之间)、第二加热步骤(时间T3和时间T4之间)和第三加热步骤(时间T5和时间T6之间)中，优选使碳化硅衬底10的温度保持在约1300℃或者更高且约1500℃或者更低的温度。更优选地，在第一加热步骤(时间T1和时间T2之间)、第二加热步骤(时间T3和时间T4之间)和第三加热步骤(时间T5和时间T6之间)中，使碳化硅衬底10的温度保持在约1300℃或者更高且约1500℃或者更低的恒定温度(例如，约1350℃)达一预定时间。根据该方法，在第一加热步骤和第二加热步骤之间且在第二加热步骤和第三加热步骤之间，不需要改变熔炉中的温度，从而进一步减少了总的退火时间。
接着，在步骤(S180)中，执行电极形成步骤。参考图1，在该步骤(S180)中，首先，通过例如CVD、光刻和蚀刻形成由多晶硅制成的栅电极93，其为具有高浓度杂质掺杂的导体。之后，例如通过CVD形成由作为绝缘体的二氧化硅制成的层间绝缘膜94，以包围栅电极93。之后，通过光刻和蚀刻去除将要形成源极接触电极92的区域中的层间绝缘膜94和栅极氧化物膜91。之后，加热通过例如蒸发形成的镍(Ni)膜并使其硅化以形成源极接触电极92和漏电极96。之后，通过例如蒸发在主表面3A上形成作为导体的由Al制成的源极线95，以包围层间绝缘膜94并延伸到n+区5和源极接触电极92的上表面。在上述工序之后，完成了根据该实施例的MOSFET 100。
虽然在该实施例中描述第一导电类型为n型且第二导电类型为p型，但是本发明不限制于这种形式。例如，第一导电类型可以是p型且第二导电类型可以是n型。
另外，虽然在该实施例中将垂直MOSFET描述为碳化硅半导体器件的实例，但是本发明不限制于这种形式。例如，碳化硅半导体器件可以是横向MOSFET。替代地，该MOSFET可以是平面型或者是沟槽型。还替代地，碳化硅半导体器件可以是IGBT。
现在描述该实施例中的功能和效果。
根据制造该实施例中的MOSFET 100的方法，在第一加热步骤之后，执行在包含氮原子或者磷原子的气体气氛中将碳化硅衬底10加热到1300℃或者更高且1500℃或者更低的温度的第二加热步骤。通过在包含氮原子或者磷原子的气体气氛中将碳化硅衬底10加热到1300℃或者更高的温度，能够有效地降低形成在碳化硅衬底10和栅极氧化物膜91之间的界面的陷阱的密度。因此，能够得到其中阈值电压变化小的MOSFET 100。而且，由于加热温度在1500℃或者更低，所以能够抑制碳化硅衬底10软化。
而且，根据制造该实施例中的MOSFET 100的方法，在第三加热步骤中，将碳化硅衬底10加热到1300℃或者更高且1500℃或者更低的温度。通过将碳化硅衬底10加热到1300℃或者更高的温度，在栅极氧化物膜93中引入的包含氮原子或者磷原子的过多气体能够有效地扩散到栅极氧化物膜93的外部。结果，能使阈值电压移动到正极侧，从而成为通常关闭型的MOSFET 100。而且，由于加热温度在1500℃或者更低，所以能够抑制碳化硅衬底10软化。
此外，根据制造该实施例中的MOSFET 100的方法，在第一加热步骤中，将碳化硅衬底10加热到1300℃或者更高且1500℃或者更低的温度。当碳化硅衬底10的温度在1300℃或者更高时，能使陷阱密度下降到最低。另外，降低了碳化硅衬底10氧化速率的面取向的各向异向，从而降低了二氧化硅层的粗糙度。而且，由于加热温度在1500℃或者更低，所以能够抑制碳化硅衬底10软化。
此外，根据制造该实施例中的MOSFET 100的方法，在第一加热步骤之后且在第二加热步骤之前用氩替换氧。因此，能够有效地去除氧，从而能够抑制剩余的氧对碳化硅衬底10的氧化。
此外，根据制造该实施例中的MOSFET 100的方法，第一惰性气体是氩气体、氦气体和氮气体中的一种。因此，在第二步骤中在栅极氧化物膜91中引入的包含氮原子或者磷原子的气体能够有效地扩散到栅极氧化物膜91的外部。
此外，根据制造该实施例中的MOSFET 100的方法，包含氮原子的气体是一氧化氮、一氧化二氮、二氧化氮和氨气中的一种。从而，能够有效地降低形成在碳化硅衬底10和栅极氧化物膜91之间的陷阱密度。
此外，根据制造该实施例中的MOSFET 100的方法，包含磷原子的气体是氯化磷酰(POCl3)。从而，能够有效地降低形成在碳化硅衬底10和栅极氧化物膜91之间的陷阱密度。
根据该实施例中的MOSFET 100，首次测量的MOSFET 100的第一阈值电压和在向MOSFET 100连续施加了1000小时的应力之后测量的MOSFET 100的第二阈值电压之间的差在±0.2V以内。从而，能够得到其中阈值电压变化小的MOSFET 100。
此外，根据该实施例中的MOSFET 100，第一阈值电压和在开始向MOSFET 100施加应力之后经过最多为1000小时的任何时间段之后测量的第三阈值电压之间的差在±0.2V以内。从而，能够得到其中在经过最多为1000小时的任何时间段之后阈值电压变化小的MOSFET 100。
此外，根据该实施例中的MOSFET 100，在150℃的温度下施加应力。从而，能够得到其中在约150℃的高温时阈值电压变化小的MOSFET 100。
此外，根据该实施例中的MOSFET 100，当在室温或者在150℃的温度施加应力时，第一阈值电压和第二阈值电压的差在±0.2V以内。从而，能够得到其中在约150℃的高温和室温两种温度时阈值电压变化小的MOSFET 100。
[实例1]
在该实例中，检查了碳化硅衬底10的界面态密度(陷阱密度)和氧化温度之间的关系。首先，制备四种类型的MOS二极管以用于检查界面态密度。如图13所示，每个MOS二极管都包括具有(0-33-8)面作为主表面的碳化硅衬底13、形成在碳化硅衬底13上的二氧化硅层12和形成在二氧化硅层12上的栅电极11。
对这四种类型的MOS二极管进行根据该实施例所述的方法的第一加热步骤、第二加热步骤和第三加热步骤。对于比较实例1和比较实例2的MOS二极管，第一加热步骤(氧化步骤)中的温度分别设定为1100℃和1200℃。对于本发明实例1和本发明实例2的MOS二极管，第一加热步骤(氧化步骤)中的温度分别设定为1300℃和1350℃。该界面态密度用日本专利特开No.2009-158933中所述的高低方法测量。
参考图14，描述了界面态密度和氧化温度之间关系的结果。在图14中，纵轴表示界面态密度，而横轴表示相对于导带的能量值(Ec-E)。
如图14所示，证实了在所有氧化条件下界面态密度都随着Ec-E的增加而趋于降低。还证实了，界面态密度都随着氧化温度(第一加热步骤中碳化硅衬底10的温度)的增加而趋于降低。另外，证实了在氧化温度约为1300℃时该界面态密度达到饱合，并且如果氧化温度进一步升高，则该界面态密度也不会大大降低。
[实例2]
在该实例中，检查退火条件和阈值电压变化量之间的关系。首先，制备根据比较实例3的MOSFET和根据本发明实例3的MOSFET。除下面几点外，根据比较实例3和根据本发明实例3的MOSFET都是根据该实施例中所述的方法制造的。也就是，使用(0001)Si面作为碳化硅衬底10的主表面3A。该外延膜的浓度为7.5×1015cm-3。栅极氧化物膜91的厚度为45nm。栅电极93由多晶硅制成。p型体区4的杂质浓度为5×1017cm-3。
在下面条件下执行制造比较实例3的MOSFET过程中的栅极氧化步骤、氮化步骤和氩退火步骤。也就是，在栅极氧化步骤(第一加热步骤)中，碳化硅衬底10在100％氧气气氛中在1200℃或者更高且1300℃或者更低的温度保持60分钟。在氮化步骤(第二加热步骤)中，碳化硅衬底10在100％一氧化氮气氛中在1100℃或者更高且1200℃或者更低的温度保持60分钟。在氩退火步骤(第三加热步骤)中，使碳化硅衬底10在100％氩气气氛中在1100℃或者更高且1200℃或者更低的温度保持60分钟。
在下面的条件下执行制造本发明实例3的MOSFET工艺中的栅极氧化步骤、氮化步骤和氩退火步骤。也就是，在栅极氧化步骤(第一加热步骤)中，使碳化硅衬底10在100％氧气气氛中在1300℃或者更高且1400℃或者更低的温度保持60分钟。在氮化步骤(第二加热步骤)中，使碳化硅衬底10在100％一氧化氮气氛中在1300℃或者更高且1400℃或者更低的温度保持60分钟。在氩退火步骤(第三加热步骤)中，使碳化硅衬底10在100％氩气气氛中在1300℃或者更高且1400℃或者更低的温度保持60分钟。
使应力施加到比较实例3和本发明实例3的MOSFET，以测量应力施加时间和阈值电压的变化量。阈值电压的变化量是通过从施加应力之后的阈值电压减去施加应力之前的阈值电压而得到的值。作为施加应力，以约45kHz的频率向栅电极施加-5V到+5V的栅极电压，其中源极电压和漏极电压设定为0V。设定占空比为1：1。施加应力时间设定为最多为1000小时。
参考图15，描述了阈值电压的变化量(纵轴)和施加应力时间(横轴)之间的关系。圆形符号表示比较实例3中的数据，而三角形符号表示本发明实例3中的数据。空心符号表示在室温施加应力时的数据，而填充符号表示在150℃施加应力时的数据。
如图15所示，根据本发明实例3的MOSFET的阈值电压的变化量比根据比较实例3的MOSFET的阈值电压的变化量小。而且，在本发明实例3和比较实例3的两个实例中，在150℃施加应力时的阈值电压的变化量比在室温施加应力时的阈值电压的变化量小。此外，证实了在施加应力时间为1000小时或者更少小时中的任何时间段时，根据本发明实例3的MOSFET的阈值电压的变化量为0.2V或者更小。
应该理解，在此公开的实施例和实例在任何方面都是示例性的而非限制性的。本发明的范围通过权利要求项而不是以上描述来限定，并且意指包括权利要求项范围内的且意思等效于权利要求项的任何变更。
附图标记列表
1衬底；1A主表面；2缓冲层；3漂移层；3A主表面；4p体区；5n+区；6p+区；10、13碳化硅衬底；12二氧化硅层；91栅极氧化物膜；92源极接触电极；11、93栅电极；94层间绝缘膜；95源极线；96漏电极；100MOSFET。

Claims (6)

1.一种制造碳化硅半导体器件的方法，包括以下步骤：
制备碳化硅衬底；
在氧气气氛中加热所述碳化硅衬底的第一加热步骤；
在所述第一加热步骤之后，在包含氮原子或者磷原子的气体气氛中将所述碳化硅衬底加热到1300℃或者更高且1500℃或者更低的温度的第二加热步骤；以及
在所述第二加热步骤之后，在第一惰性气体气氛中加热所述碳化硅衬底的第三加热步骤，
其中，
在所述第三加热步骤中，将所述碳化硅衬底加热到1300℃或者更高且1500℃或者更低。
2.根据权利要求1所述的制造碳化硅半导体器件的方法，其中
在所述第一加热步骤中，将所述碳化硅衬底加热到1300℃或者更高且1500℃或者更低。
3.根据权利要求1或2所述的制造碳化硅半导体器件的方法，在所述第一加热步骤之后并且在所述第二加热步骤之前，进一步包括用第二惰性气体替换所述氧气的步骤。
4.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中
所述第一惰性气体是氩气、氦气和氮气中的一种。
5.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中
包含氮原子的所述气体是一氧化氮、一氧化二氮、二氧化氮和氨气中的一种。
6.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中
包含磷原子的所述气体是氯化磷酰(POCl3)。
CN201380036253.8A 2012-08-07 2013-06-18 碳化硅半导体器件及其制造方法 Active CN104428878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610804072.0A CN106449380A (zh) 2012-08-07 2013-06-18 碳化硅半导体器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-174724 2012-08-07
JP2012174724A JP6068042B2 (ja) 2012-08-07 2012-08-07 炭化珪素半導体装置およびその製造方法
PCT/JP2013/066704 WO2014024568A1 (ja) 2012-08-07 2013-06-18 炭化珪素半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610804072.0A Division CN106449380A (zh) 2012-08-07 2013-06-18 碳化硅半导体器件

Publications (2)

Publication Number Publication Date
CN104428878A CN104428878A (zh) 2015-03-18
CN104428878B true CN104428878B (zh) 2017-03-08

Family

ID=50065538

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380036253.8A Active CN104428878B (zh) 2012-08-07 2013-06-18 碳化硅半导体器件及其制造方法
CN201610804072.0A Pending CN106449380A (zh) 2012-08-07 2013-06-18 碳化硅半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610804072.0A Pending CN106449380A (zh) 2012-08-07 2013-06-18 碳化硅半导体器件

Country Status (5)

Country Link
US (3) US9147731B2 (zh)
EP (1) EP2884524A4 (zh)
JP (1) JP6068042B2 (zh)
CN (2) CN104428878B (zh)
WO (1) WO2014024568A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6192190B2 (ja) 2014-03-11 2017-09-06 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
FR3030781B1 (fr) 2014-12-19 2016-12-16 Commissariat Energie Atomique Procede de realisation d'un detecteur de neutrons et detecteur de neutrons
CN106611705B (zh) * 2015-10-21 2019-07-12 国网智能电网研究院 一种碳化硅表面低界面态氧化层的制备方法
CN108257861B (zh) * 2016-12-28 2021-09-21 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件
CN109755113B (zh) * 2017-11-01 2021-08-10 天津环鑫科技发展有限公司 一种调节扩散气氛的一次扩散工艺
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463121B1 (en) * 2001-11-30 2011-04-20 Panasonic Corporation Semiconductor device and production method therefor
JP4016928B2 (ja) * 2003-10-09 2007-12-05 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
CN101336473A (zh) * 2006-01-30 2008-12-31 住友电气工业株式会社 制造碳化硅半导体器件的方法
JP5157843B2 (ja) 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
WO2011074237A1 (ja) * 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
EP2546867A4 (en) * 2010-03-12 2014-07-09 Sumitomo Electric Industries SILICON CARBIDE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
JP5694119B2 (ja) * 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
US9478616B2 (en) * 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel

Also Published As

Publication number Publication date
CN104428878A (zh) 2015-03-18
US20150325657A1 (en) 2015-11-12
US20160322465A1 (en) 2016-11-03
US20140042453A1 (en) 2014-02-13
CN106449380A (zh) 2017-02-22
US9147731B2 (en) 2015-09-29
JP6068042B2 (ja) 2017-01-25
JP2014036032A (ja) 2014-02-24
US9627488B2 (en) 2017-04-18
WO2014024568A1 (ja) 2014-02-13
EP2884524A1 (en) 2015-06-17
EP2884524A4 (en) 2016-04-20
US9425263B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN104428878B (zh) 碳化硅半导体器件及其制造方法
US7883949B2 (en) Methods of forming silicon carbide switching devices including P-type channels
WO2012014617A1 (ja) 半導体装置
CN102859697A (zh) 碳化硅半导体器件
CN102859698A (zh) Igbt
CN104871316A (zh) 碳化硅半导体器件
WO2014112233A1 (ja) 炭化珪素半導体装置およびその製造方法
CN102171828A (zh) 绝缘栅双极型晶体管
CN109616523B (zh) 一种4H-SiC MOSFET功率器件及其制造方法
US8841682B2 (en) Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
CN103890951B (zh) 用于制造半导体器件的方法和半导体器件
CN104854704B (zh) 碳化硅半导体器件
CN103907195B (zh) 半导体器件及其制造方法
CN107078158A (zh) 碳化硅半导体装置及其制造方法
US20160141412A1 (en) Silicon carbide semiconductor device and method of manufacture thereof
CN103930996A (zh) 半导体器件
CN105810731B (zh) 碳化硅半导体元件以及其制造方法
Mikamura et al. 4H-SiC V-groove trench MOSFETs with low specific on-state resistance and high reliability
CN105556675A (zh) 碳化硅半导体器件及其制造方法
Noborio et al. 4H-SiC double RESURF MOSFETs with a record performance by increasing RESURF dose
Niwa et al. Experimental study on various junction termination structures applied to 15 kV 4H-SiC PiN diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant