WO2014024568A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2014024568A1
WO2014024568A1 PCT/JP2013/066704 JP2013066704W WO2014024568A1 WO 2014024568 A1 WO2014024568 A1 WO 2014024568A1 JP 2013066704 W JP2013066704 W JP 2013066704W WO 2014024568 A1 WO2014024568 A1 WO 2014024568A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
semiconductor device
carbide semiconductor
carbide substrate
heating step
Prior art date
Application number
PCT/JP2013/066704
Other languages
English (en)
French (fr)
Inventor
透 日吉
光亮 内田
増田　健良
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP13827817.1A priority Critical patent/EP2884524A4/en
Priority to CN201380036253.8A priority patent/CN104428878B/zh
Publication of WO2014024568A1 publication Critical patent/WO2014024568A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　炭化珪素半導体装置（１００）の製造方法は以下の工程を有している。炭化珪素基板（１０）が準備される。炭化珪素基板（１０）を酸素雰囲気下において加熱する第１の加熱工程が実施される。第１の加熱工程後に、炭化珪素基板（１０）を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程が実施される。第２の加熱工程後に、炭化珪素基板（１０）を第１の不活性ガス雰囲気下において加熱する第３の加熱工程が実施される。これにより、閾値電圧の変動が小さい炭化珪素半導体装置（１００）およびその製造方法を提供することができる。

Description

炭化珪素半導体装置およびその製造方法
　本発明は炭化珪素半導体装置およびその製造方法に関し、より特定的には、閾値電圧の変動を抑制可能な炭化珪素半導体装置およびその製造方法に関するものである。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような炭化珪素を材料として用いた半導体装置のうち、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などは、所定の閾値電圧を境にチャネル領域における反転層の形成の有無をコントロールすることにより、２つの電極間を流れる電流の導通および遮断することが可能である。
　たとえば、岡本　光央、外７名、「４Ｈ－ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ（ｔおよびｈは下付き）不安定性の低減」、第５９回応用物理学関係連合講演会　講演予稿集（２０１２年春　早稲田大学）、１５－３０９（非特許文献１）において、炭化珪素ＭＯＳＦＥＴは、ゲートバイアスストレスにより閾値電圧が変動することが指摘されている。当該閾値電圧の変動を低減するために、非特許文献１は、ゲート酸化膜が形成された炭化珪素基板を水素雰囲気下でアニールする方法が開示されている。
岡本　光央、外７名、「４Ｈ－ＳｉＣカーボン面ＭＯＳＦＥＴにおけるＶｔｈ（ｔおよびｈは下付き）不安定性の低減」、第５９回応用物理学関係連合講演会　講演予稿集（２０１２年春　早稲田大学）、１５－３０９
　しかしながら、水素雰囲気下でアニールする場合、一旦は閾値電圧の変動が低減できたとしても、たとえばその後のオーミック電極形成工程などにおいて基板が高温にさらされると、閾値電圧の変動の低減効果は失われてしまうと考えられる。言い換えれば、基板上にゲート電極を形成した段階では閾値電圧の変動は低減されるが、最終的なデバイスになった段階では閾値電圧の変動が低減されないと考えられる。
　本発明はこのような課題を解決するためになされたものであって、その目的は、閾値電圧の変動の小さい炭化珪素半導体装置およびその製造方法を提供することである。
　本発明者らは、ゲートバイアスストレスにより閾値電圧の変動を抑制する方策について鋭意検討を行なった結果、以下のような知見を得て本発明に想到した。まず、閾値電圧が変動するメカニズムについて説明する。図２を参照して、炭化珪素基板のｐ型ボディ領域４上に二酸化珪素からなるゲート酸化膜９１が形成されると、炭化珪素基板のｐ型ボディ領域４とゲート酸化膜９１との界面にトラップ８が形成される。トラップ８とは炭化珪素基板のｐ型領域４とゲート酸化膜９１との間に形成される界面準位のことである。
　図３を参照して、トランジスタを動作させると、ｐ型ボディ領域４に形成されたチャネルを流れる電子９がトラップ８に捕獲される。捕獲された電子９は電気伝導に寄与することができない。また捕獲された電子９は固定電荷として振る舞う。電子９はマイナスの電荷を有するため、プラスのゲート電圧を相殺する。これにより、閾値電圧がプラス側へシフトする。このようにして、閾値電圧が変動すると考えられる。
　上述のように、トラップ８の存在が閾値電圧変動の主要因であると考えられる。そのため、閾値電圧の変動を低減するためにはトラップ密度（界面準位密度）を低減させることが必要である。トラップ密度を低減するために、炭化珪素基板を酸化するときのアニール温度を高くすることが有効である。発明者らは鋭意検討の結果、酸化温度が１３００℃程度でトラップ密度が飽和し、それ以上の温度においてトラップ密度はそれほど低減されないことを見出した。
　また、トラップ８の起源は、炭化珪素と二酸化珪素との界面における未結合手（ダングリングボンド）であると考えられる。トラップ８を低減するためには、この未結合手を低減することが必要である。二酸化珪素層が形成された炭化珪素基板を、窒素（Ｎ）原子やリン（Ｐ）原子を含む雰囲気下においてアニールすると、窒素原子やリン原子が未結合手と結合する。結果として、窒素原子やリン原子が結合した未結合手は電子を捕獲できなくなるため、実質的にトラップ密度が低減する。また、アニール温度が１３００℃以上であれば窒素原子やリン原子が未結合手と効果的に結合することができるので、効果的にトラップ密度を低減することができる。なお、炭化珪素の軟化点は１５００℃程度であるため、１５００℃以下でアニールすることが好ましい。
　そこで、本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有している。炭化珪素基板が準備される。炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程が実施される。第１の加熱工程後に、炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程が実施される。第２の加熱工程後に、炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程が実施される。
　本発明に係る炭化珪素半導体装置の製造方法によれば、第１の加熱工程後に、炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程が実施される。炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上で加熱することにより、炭化珪素と二酸化珪素層との界面に形成されたトラップ密度を効果的に低減することができる。それゆえ、閾値電圧の変動が小さい炭化珪素半導体装置を得ることができる。また、加熱温度は１５００℃以下であるために、炭化珪素基板が軟化することを抑制することができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、第３の加熱工程では、炭化珪素基板が１３００℃以上１５００℃以下に加熱される。炭化珪素基板を１３００℃以上で加熱することにより、二酸化珪素層に導入された余分な窒素原子またはリン原子を含む気体を、効率的に二酸化珪素層から外部に拡散することができる。結果として、閾値電圧をプラス方向に移動させることができるので、ノーマリオフ型の炭化珪素半導体装置とすることができる。また、加熱温度は１５００℃以下であるために、炭化珪素基板が軟化することを抑制することができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、第１の加熱工程では、炭化珪素基板が１３００℃以上１５００℃以下に加熱される。炭化珪素温度が１３００℃以上であれば、トラップ密度を最も低減することができる。また、加熱温度は１５００℃以下であるために、炭化珪素基板が軟化することを抑制することができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、第１の加熱工程後であって、第２の加熱工程前に、酸素が第２の不活性ガスによって置換される。これにより、酸素を効果的に除去できるので、残留酸素により炭化珪素基板が酸化されることを抑制することができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、第１の不活性ガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのいずれかである。これにより、第２の工程で二酸化珪素層に導入された窒素原子またはリン原子を含む気体を、効果的に二酸化珪素層の外部へ拡散させることができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、窒素原子を含む気体は、一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアのいずれかである。これにより、炭化珪素基板と二酸化珪素層との間に形成されたトラップ密度を効果的に低減することができる。
　上記に係る炭化珪素半導体装置の製造方法において好ましくは、リン原子を含む気体は、塩化ホスホリル（ＰＯＣｌ3）である。これにより、炭化珪素基板と二酸化珪素層との間に形成されたトラップ密度を効果的に低減することができる。
　本発明に係る炭化珪素半導体装置は、炭化珪素基板と、酸化膜と、ゲート電極と、第１の電極と、第２の電極とを有している。酸化膜は、炭化珪素基板に接して配置されている。ゲート電極は、炭化珪素基板との間に酸化膜を挟むように酸化膜と接して配置されている。第１の電極および第２の電極は、炭化珪素基板に接して配置されている。第１の電極および第２の電極は、ゲート電極に印加されるゲート電圧によって第１の電極および第２の電極の間に流れる電流が制御可能に構成されている。初めて測定される炭化珪素半導体装置の第１の閾値電圧と、１０００時間継続的に炭化珪素半導体装置に対してストレス印加した後に測定される炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内である。ストレス印加とは、第１の電極の電圧が０Ｖでありかつ第２の電極の電圧が０Ｖの状態で、ゲート電極に対して－５Ｖから＋１５Ｖまで変化する４５ｋＨｚのゲート電圧を印加することである。これにより、閾値電圧の変動の小さい炭化珪素半導体装置を得ることができる。
　ここで、閾値電圧の定義について図４および図５を参照して説明する。図４を参照して、まずゲート電圧（Ｖg）を変化させてドレイン電流（Ｉd）を測定する。ゲート電圧がマイナスの場合はドレイン電流はほとんど流れないが、ゲート電圧を大きくしていくとドレイン電流が急に流れ始める。閾値電圧（Ｖth）は、ドレイン電流が流れ始めるゲート電圧のことである。より詳細には、閾値電圧（Ｖth）は、ドレイン電圧が０．１Ｖであり、ソース電圧が０Ｖであって、ドレイン電流が１ｎＡであるときのゲート電圧のことである。なお、ソースドレイン間の電圧（Ｖds）は０．１Ｖである。
　次に、閾値電圧の変動について図５を参照して説明する。まず、炭化珪素半導体装置に印加されるゲート電圧を変化させてドレイン電圧を測定する。ドレイン電流が１ｎＡになるゲート電圧を第１の閾値電圧（Ｖth1）とする。次に、炭化珪素半導体装置に対してストレスを印加する。その後、ゲート電圧を変化させてドレイン電圧を変化させる。ドレイン電流が１ｎＡになるゲート電圧を第２の閾値電圧（Ｖth2）とする。このように、閾値電圧はストレス印加により変動する。
　通常、炭化珪素半導体装置の製造プロセスが完了した後、出荷検査などのため動作確認を行い、その後炭化珪素半導体装置が出荷される。本発明において、初めて測定される炭化珪素半導体装置の第１の閾値電圧とは、炭化珪素半導体装置が出荷された後にはじめてゲート電極に電圧を印加して第１の閾値電圧を測定する場合を含む。
　上記に係る炭化珪素半導体装置において好ましくは、第１の閾値電圧と、炭化珪素半導体装置に対してストレス印加を開始した後、１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である。これにより、１０００時間までの任意の時間経過後においても閾値電圧の変動の小さい炭化珪素半導体装置を得ることができる。
　上記に係る炭化珪素半導体装置において好ましくは、ストレス印加が１５０℃の温度下で行われる。これにより、１５０℃程度の高温において閾値電圧の変動の小さい炭化珪素半導体装置を得ることができる。
　上記に係る炭化珪素半導体装置において好ましくは、ストレス印加が室温および１５０℃のいずれの温度で行われても第１の閾値電圧と第２の閾値電圧との差が±０．２Ｖ以内である。これにより、１５０℃程度の高温および室温において閾値電圧の変動の小さい炭化珪素半導体装置を得ることができる。
　以上の説明から明らかなように、本発明によれば、閾値電圧の変動が小さい炭化珪素半導体装置およびその製造方法を提供することができる。
本発明の一実施の形態に係る炭化珪素半導体装置の構造を示す概略断面図である。 炭化珪素半導体基板と二酸化珪素層との界面に形成されたトラップを説明するための概念図である。 電子がトラップに捕獲される様子を説明するための概念図である。 ゲート電圧とドレイン電流との関係を示す図である。 ゲート電圧とドレイン電流との関係を示す図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 アニール工程における温度と時間の関係を示す概略図である。 アニール工程における温度と時間の関係を示す概略図である。 アニール工程における温度と時間の関係を示す概略図である。 界面準備密度を調査するためのＭＯＳダイオードの構成を概略的に示す断面模式図である。 界面準備密度とＥc－Ｅとの関係を示す図である。 閾値電圧の変動量とストレス印加時間との関係を示す図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
　図１を参照して、本実施の形態における炭化珪素半導体装置であるＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート酸化膜９１と、ゲート電極９３と、ソースコンタクト電極９２（第１の電極）と、ドレイン電極９６（第２の電極）とを主に有している。
　炭化珪素基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。炭化珪素基板１０の主面３Ａは、たとえば（０００１）面である。主面３Ａは、たとえば（０００１）面から８°程度オフした面であってもよく、（０－３３－８）面であってもよい。好ましくは、主面３Ａは、｛０００－１｝面に対して、巨視的に６２°±１０°のオフ角を有する面である。
　炭化珪素基板１０は、導電型がｎ型（第１導電型）である炭化珪素からなる基板１と、炭化珪素からなり導電型がｎ型であるバッファ層２と、炭化珪素からなり導電型がｎ型のドリフト層３と、導電型がｐ型（第２導電型）の一対のｐ型ボディ領域４と、導電型がｎ型のｎ+領域５と、導電型がｐ型のｐ+領域６とを含んでいる。
　バッファ層２は、基板１の一方の主面１Ａ上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３は、バッファ層２上に形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ドリフト層３に含まれるｎ型不純物は、たとえば窒素（Ｎ）であり、バッファ層２に含まれるｎ型不純物よりも低い濃度（密度）で含まれている。ドリフト層３に含まれている窒素濃度はたとえば５×１０15ｃｍ-3程度である。バッファ層２およびドリフト層３は、基板１の一方の主面１Ａ上に形成されたエピタキシャル成長層である。
　一対のｐ型ボディ領域４は、エピタキシャル成長層において互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型となっている。ｐ型ボディ領域４に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などである。ｐ型ボディ領域４におけるアルミニウムやホウ素の濃度は、たとえば１×１０17ｃｍ-3程度である。
　ｎ+領域５は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるように、一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｎ+領域５は、ｎ型不純物、たとえばリン（Ｐ）などをドリフト層３に含まれるｎ型不純物よりも高い濃度（密度）で含んでいる。ｎ+領域５におけるリンの濃度は、たとえば１×１０20ｃｍ-3程度である。
　ｐ+領域６は、上記主面３Ａを含み、かつｐ型ボディ領域４に取り囲まれるとともに、ｎ+領域５に隣接するように一対のｐ型ボディ領域４のそれぞれの内部に形成されている。ｐ+領域６は、ｐ型不純物、たとえばＡｌなどをｐ型ボディ領域４に含まれるｐ型不純物よりも高い濃度（密度）で含んでいる。ｐ+領域６における、Ａｌの濃度はたとえば１×１０20ｃｍ-3程度である。
　ゲート酸化膜９１は、炭化珪素基板１０上に接して配置されている。ゲート酸化膜９１は、一方のｎ+領域５の上部表面から他方のｎ+領域５の上部表面にまで延在するようにエピタキシャル成長層の主面３Ａ上に形成され、たとえば二酸化珪素からなっている。
　ゲート電極９３は、一方のｎ+領域５上から他方のｎ+領域５上にまで延在するように、ゲート酸化膜９１に接触して配置されている。ゲート電極９３は、炭化珪素基板１０との間にゲート酸化膜９１を挟むようにゲート酸化膜９１と接して配置されている。また、ゲート電極９３は、不純物が添加されたポリシリコン、Ａｌなどの導電体からなっている。
　ソースコンタクト電極９２は、ｎ+領域５と、ｐ+領域６と、ゲート絶縁膜９１とに接触して配置されている。また、ソースコンタクト電極９２は、たとえばＮｉＳｉ（ニッケルシリサイド）など、ｎ+領域５とオーミックコンタクト可能な材料からなっている。
　ドレイン電極９６は、基板１においてドリフト層３が形成される側とは反対側の主面に接触して形成されている。このドレイン電極９６は、たとえばＮｉＳｉなど、ｎ型の基板１とオーミックコンタクト可能な材料からなっており、基板１と電気的に接続されている。
　ソースコンタクト電極９２（第１の電極）およびドレイン電極９６（第２の電極）は、ゲート電極９３に印加されるゲート電極により、ソースコンタクト電極９２およびドレイン電極９６の間に流れる電流が制御可能に構成されている。
　層間絶縁膜９４は、ゲート酸化膜９１と接し、ゲート電極９３を取り囲むように形成されている。層間絶縁膜９４は、たとえば絶縁体である二酸化珪素からなっている。
　ソース配線９５は、ドリフト層３の主面３Ａ上において、層間絶縁膜９４を取り囲み、かつソースコンタクト電極９２の上部表面上にまで延在している。また、ソース配線９５は、たとえばＡｌなどの導電体からなり、ソースコンタクト電極９２を介してｎ+領域５と電気的に接続されている。
　次に、ＭＯＳＦＥＴ１００の動作について説明する。図１を参照して、ゲート電極９３の電圧が閾値電圧未満の状態、すなわちオフ状態では、ドレイン電極９６に電圧が印加されても、ゲート酸化膜９１の直下に位置するｐ型ボディ領域４とドリフト層３との間のｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極９３に閾値電圧以上の電圧を印加すると、ｐ型ボディ領域４のゲート酸化膜９１と接触する付近であるチャネル領域において、反転層が形成される。その結果、ｎ+領域５とドリフト層３とが電気的に接続され、ソース配線９５とドレイン電極９６との間に電流が流れる。
　本実施の形態に係るＭＯＳＦＥＴ１００に対して初めて測定されるＭＯＳＦＥＴ１００の第１の閾値電圧と、１０００時間継続的にＭＯＳＦＥＴ１００に対してストレス印加した後に測定されるＭＯＳＦＥＴ１００の第２の閾値電圧との差は±０．２Ｖ以内である。ここで、ストレス印加とは、ソースコンタクト電極９２（第１の電極）のソース電圧が０Ｖでありかつドレイン電極９６（第２の電極）のドレイン電圧が０Ｖの状態で、ゲート電極９３に対して－５Ｖから＋１５Ｖまで変化する４５ｋＨｚのゲート電圧を印加することである。なお、デューティ比はたとえば１：１である。
　好ましくは、第１の閾値電圧と、ＭＯＳＦＥＴ１００に対してストレス印加を開始した後、１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である。
　なお、ＭＯＳＦＥＴ１００に対するストレス印加は、たとえば室温で行われてもよいし、たとえば１５０℃の温度下で行われてもよい。好ましくは、ストレス印加が室温および１５０℃のいずれの温度で行われても第１の閾値電圧と第２の閾値電圧との差が±０．２Ｖ以内である。
　次に、実施の形態１におけるＭＯＳＦＥＴ１００の製造方法の一例について、図７～図１２を参照して説明する。
　本実施の形態におけるＭＯＳＦＥＴ１００の製造方法では、炭化珪素基板準備工程が実施される。炭化珪素基板準備工程は、ベース基板準備工程（Ｓ１１０：図６）と、エピタキシャル成長工程（Ｓ１２０：図６）と、イオン注入工程（Ｓ１３０：図６）とを含んでいる。
　まず図７を参照して、工程（Ｓ１１０：図６）では単結晶炭化珪素からなるベース基板１が準備される。次に、工程（Ｓ１２０：図６）としてエピタキシャル成長工程が実施される。この工程（Ｓ１２０）では、エピタキシャル成長によりベース基板１の一方の主面１Ａ上に炭化珪素からなるバッファ層２およびドリフト層３が順次形成される。
　次に、工程（Ｓ１３０：図６）としてイオン注入工程が実施される。この工程（Ｓ１３０）では、図８を参照して、まずｐ型ボディ領域４を形成するためのイオン注入が実施される。具体的には、たとえばＡｌ（アルミニウム）イオンがドリフト層３に注入されることにより、ｐ型ボディ領域４が形成される。次に、ｎ+領域５を形成するためのイオン注入が実施される。具体的には、たとえばＰ（リン）イオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｎ+領域５が形成される。さらに、ｐ+領域６を形成するためのイオン注入が実施される。具体的には、たとえばＡｌイオンがｐ型ボディ領域４に注入されることにより、ｐ型ボディ領域４内にｐ+領域６が形成される。上記イオン注入は、たとえばドリフト層３の主面上に二酸化珪素からなり、イオン注入を実施すべき所望の領域に開口を有するマスク層を形成して実施することができる。
　これにより、導電型がｎ型（第１導電型）である炭化珪素からなるベース基板１と、炭化珪素からなり導電型がｎ型であるバッファ層２と、炭化珪素からなり導電型がｎ型のドリフト層３と、導電型がｐ型（第２導電型）のｐ型ボディ領域４と、導電型がｎ型のｎ+領域５と、導電型がｐ型のｐ+領域６とを含む炭化珪素基板１０が準備される。なお、炭化珪素基板１０の主面３Ａは、たとえば８°オフした（０００１）面である。
　次に、工程（Ｓ１４０：図６）として活性化アニール工程が実施される。この工程（Ｓ１４０）では、たとえばアルゴンなどの不活性ガス雰囲気中において、炭化珪素基板１０をたとえば１７００℃程度に加熱して、３０分間程度保持する熱処理が実施される。これにより、上記工程（Ｓ１３０）において注入された不純物が活性化する。
　次に、工程（Ｓ１５０：図６）として第１の加熱工程が実施される。この工程（Ｓ１５０）では、たとえば濃度１００％の酸素雰囲気中において炭化珪素基板１０をたとえば１２００℃以上程度１３００℃以下程度に加熱して６０分間程度保持する熱処理が実施される。好ましくは、炭化珪素基板１０は、１３００℃程度以上１５００℃程度以下に加熱される。これにより、炭化珪素基板１０上に接して、二酸化珪素からなるゲート酸化膜９１が形成される。
　次に、工程（Ｓ１６０：図６）として第２の加熱工程が実施される。この工程（Ｓ１６０）では、雰囲気ガスとして、窒素原子またはリン原子を含む気体が用いられる。窒素原子を含む気体は、たとえば一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアなどである。また、リン原子を含む気体は、たとえば塩化ホスホリル（ＰＯＣｌ3）などである。この工程（Ｓ１６０）では上記雰囲気ガス中において、炭化珪素基板１０が、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。このような熱処理により、ゲート酸化膜９１とドリフト層３との界面領域に存在するトラップ８（図２および図３参照）に窒素原子またはリン原子が捕獲される。これにより、ゲート酸化膜９１とドリフト層３との界面領域における界面準位の形成が抑制される。
　次に、工程（Ｓ１７０：図６）として第３の加熱工程が実施される。この工程（Ｓ１７０）では、雰囲気ガスとして、アルゴンや窒素などの不活性ガス（第１の不活性ガス）が採用され、当該雰囲気ガス中において、炭化珪素基板１０を加熱する熱処理が実施される。この工程（Ｓ１７０）では、炭化珪素基板１０は１１００℃以上１５００℃以下の温度で１時間程度保持される。好ましくは、炭化珪素基板１０は１３００℃以上１５００℃以下の温度に保持される。
　より具体的には、工程（Ｓ１５０）～工程（Ｓ１７０）は、たとえば図１０～図１２に示すような温度プロファイルを用いて実施することができる。図１０～図１２において、横軸は熱処理時間を示し、縦軸は炭化珪素基板１０の熱処理温度を示す。また、図１０～図１２において、時間Ｔ１から時間Ｔ２の工程が第１の加熱工程に対応し、時間Ｔ３から時間Ｔ４の工程が第２の加熱工程に対応し、時間Ｔ５から時間Ｔ６の工程が第３の加熱工程に対応する。
　図１０を参照して、時間Ｔ０から時間Ｔ１の間、窒素雰囲気下において炭化珪素基板１０が昇温される。その後、酸素雰囲気下において炭化珪素基板１０がたとえば１３００℃よりも低い温度で保持される。その後、時間Ｔ２から時間Ｔ３の間、アルゴンガス雰囲気において炭化珪素基板１０の温度がたとえば１３００℃まで昇温される。好ましくは、第１の加熱工程の後、炭化珪素基板１０の温度が１３００℃よりも低い温度を保持しながら、酸素ガスをアルゴンガス（第２の不活性ガス）に置換され、その後炭化珪素基板１０が１３００℃以上１５００℃以下の温度に加熱される。
　次に、加熱炉に一酸化窒素ガスを導入し、一酸化窒素ガス雰囲気において、炭化珪素基板１０が１３００℃以上１５００℃以下の温度（たとえば１３５０℃程度）に加熱され、一定時間保持される。その後、加熱炉の一酸化窒素ガスをアルゴンガスに置換する。アルゴンガス雰囲気において炭化珪素基板１０がたとえば１３００℃以下の温度で保持される。
　図１１を参照して、第２の加熱工程（時間Ｔ３～時間Ｔ４）および第３の加熱工程（時間Ｔ５～時間Ｔ６）において、炭化珪素基板１０の温度が１３００℃以上１５００℃以下程度の温度内に保持されることが好ましい。より好ましくは、第２の加熱工程（時間Ｔ３～時間Ｔ４）および第３の加熱工程（時間Ｔ５～時間Ｔ６）において、炭化珪素基板１０の温度が１３００℃以上１５００℃以下程度の一定温度（たとえば１３５０℃程度）で一定時間保持される。当該方法によれば、第２の加熱工程と第３の加熱工程の間で加熱炉の温度を変化させる必要がないので、トータルのアニール時間を短縮することができる。
　図１２を参照して、第１の加熱工程（時間Ｔ１～時間Ｔ２）、第２の加熱工程（時間Ｔ３～時間Ｔ４）および第３の加熱工程（時間Ｔ５～時間Ｔ６）において、炭化珪素基板１０の温度が１３００℃以上１５００℃以下程度の温度内に保持されることが好ましい。より好ましくは、第１の加熱工程（時間Ｔ１～時間Ｔ２）、第２の加熱工程（時間Ｔ３～時間Ｔ４）および第３の加熱工程（時間Ｔ５～時間Ｔ６）において、炭化珪素基板１０の温度が１３００℃以上１５００℃以下程度の一定温度（たとえば１３５０℃程度）で一定時間保持される。この方法によれば、第１の加熱工程と第２の加熱工程の間および第２の加熱工程と第３の加熱工程の間で加熱炉の温度を変化させる必要がないので、トータルのアニール時間をさらに短縮することができる。
　次に、工程（Ｓ１８０）として電極形成工程が実施される。図１を参照して、この工程（Ｓ１８０）では、まず、たとえばＣＶＤ法、フォトリソグラフィおよびエッチングにより、高濃度に不純物が添加された導電体であるポリシリコンからなるゲート電極９３が形成される。その後、たとえばＣＶＤ法により、絶縁体である二酸化珪素からなる層間絶縁膜９４が、ゲート電極９３を取り囲むように形成される。次に、フォトリソグラフィおよびエッチングによりソースコンタクト電極９２を形成する領域の層間絶縁膜９４とゲート酸化膜９１が除去される。次に、たとえば蒸着法により形成されたニッケル（Ｎｉ）膜が加熱されてシリサイド化されることにより、ソースコンタクト電極９２およびドレイン電極９６が形成される。そして、たとえば蒸着法により、導電体であるＡｌからなるソース配線９５が、主面３Ａ上において、層間絶縁膜９４を取り囲むとともに、ｎ+領域５およびソースコンタクト電極９２の上部表面上にまで延在するように形成される。以上の手順により、本実施の形態におけるＭＯＳＦＥＴ１００が完成する。
　なお、本実施の形態においては、第１導電型がｎ型であり、第２導電型がｐ型である場合について説明したが本発明はこの形態に限定されない。たとえば、第１導電型がｐ型であり、第２導電型がｎ型であっても構わない。
　また、本実施の形態において、炭化珪素半導体装置として縦型ＭＯＳＦＥＴを例に挙げて説明したが本発明はこの形態に限定されない。たとえば、炭化珪素半導体装置は、たとえば横型ＭＯＳＦＥＴでも構わない。また、ＭＯＳＦＥＴはプレナー型であってよいし、トレンチ型であってもよい。さらに、炭化珪素半導体装置はＩＧＢＴなどであっても構わない。
　次に、本実施の形態の作用効果について説明する。
　本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の加熱工程後に、炭化珪素基板１０を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程が実施される。炭化珪素基板１０を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上で加熱することにより、炭化珪素基板１０とゲート酸化膜９１との界面に形成されたトラップ密度を効果的に低減することができる。それゆえ、閾値電圧の変動が小さいＭＯＳＦＥＴ１００を得ることができる。また、加熱温度は１５００℃以下であるために、炭化珪素基板１０が軟化することを抑制することができる。
　また本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第３の加熱工程では、炭化珪素基板１０が１３００℃以上１５００℃以下に加熱される。炭化珪素基板１０を１３００℃以上に加熱することにより、ゲート酸化膜９３に導入された余分な窒素原子またはリン原子を含む気体を、効率的にゲート酸化膜９３から外部に拡散することができる。結果として、閾値電圧をプラス方向に移動させることができるので、ノーマリオフ型のＭＯＳＦＥＴ１００とすることができる。また、加熱温度は１５００℃以下であるために、炭化珪素基板１０が軟化することを抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の加熱工程では、炭化珪素基板１０が１３００℃以上１５００℃以下に加熱される。炭化珪素基板１０の温度が１３００℃以上であれば、トラップ密度を最も低減することができる。また、炭化珪素基板１０が酸化される速度の面方位異方性が小さくなるため、二酸化珪素層のラフネスを低減することができる。さらに、加熱温度は１５００℃以下であるために、炭化珪素基板１０が軟化することを抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の加熱工程後であって、第２の加熱工程前に、酸素がアルゴンによって置換される。これにより、酸素を効果的に除去できるので、残留酸素によって炭化珪素基板１０が酸化されることを抑制することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、第１の不活性ガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのいずれかである。これにより、第２の工程でゲート酸化膜９１に導入された窒素原子またはリン原子を含む気体を、効果的にゲート酸化膜９１の外部へ拡散させることができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、窒素原子を含む気体は、一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアのいずれかである。これにより、炭化珪素基板１０とゲート酸化膜９１との間に形成されたトラップ密度を効果的に低減することができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、リン原子を含む気体は、塩化ホスホリル（ＰＯＣｌ3）である。これにより、炭化珪素基板１０とゲート酸化膜９１との間に形成されたトラップ密度を効果的に低減することができる。
　本実施の形態に係るＭＯＳＦＥＴ１００によれば、初めて測定されるＭＯＳＦＥＴ１００の第１の閾値電圧と、１０００時間継続的にＭＯＳＦＥＴ１００に対してストレス印加した後に測定されるＭＯＳＦＥＴ１００の第２の閾値電圧との差が±０．２Ｖ以内である。これにより、閾値電圧の変動の小さいＭＯＳＦＥＴ１００を得ることができる。
　また本実施の形態に係るＭＯＳＦＥＴ１００によれば、第１の閾値電圧と、ＭＯＳＦＥＴ１００に対してストレス印加を開始した後、１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である。これにより、１０００時間までの任意の時間経過後においても閾値電圧の変動の小さいＭＯＳＦＥＴ１００を得ることができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００によれば、ストレス印加が１５０℃の温度下で行われる。これにより、１５０℃程度の高温において閾値電圧の変動の小さいＭＯＳＦＥＴ１００を得ることができる。
　さらに本実施の形態に係るＭＯＳＦＥＴ１００によれば、ストレス印加が室温および１５０℃のいずれの温度で行われても第１の閾値電圧と第２の閾値電圧との差が±０．２Ｖ以内である。これにより、１５０℃程度の高温および室温において閾値電圧の変動の小さいＭＯＳＦＥＴ１００を得ることができる。
　本実施例では、界面準位密度（トラップ密度）と炭化珪素基板１０の酸化温度との関係を調査した。まず、界面準位密度調査用の４種類のＭＯＳダイオードを作成した。図１３に示すように、それぞれのＭＯＳダイオードは、（０－３３－８）面を主面として有する炭化珪素基板１３と、炭化珪素基板１３上に形成された二酸化珪素層１２と、二酸化珪素層１２上に形成されたゲート電極１１とを有する。
　上記４種類のＭＯＳダイオードに対して、実施の形態で示した方法で第１の加熱工程、第２の加熱工程および第３の加熱工程を実施した。比較例１および比較例２のＭＯＳダイオードに対しては、第１の加熱工程（酸化工程）における温度をそれぞれ１１００℃、１２００℃とした。また、本発明例１および本発明例２のＭＯＳダイオードに対しては、第１の加熱工程（酸化工程）における温度をそれぞれ１３００℃、１３５０℃とした。界面準位密度の測定は、特開２００９－１５８９３３号公報に記載されているＨｉｇｈ－Ｌｏｗ法により行われた。
　図１４を参照して、界面準位密度と酸化温度との関係の結果について説明する。なお、図１４において、縦軸が界面準位密度を示し、横軸は伝導帯を基準としたエネルギーの値（Ｅc－Ｅ）を示している。
　図１４に示すように、全ての酸化条件においてＥc－Ｅが大きくなるほど、界面準位密度が小さくなる傾向が確認された。また酸化温度（第１の加熱工程における炭化珪素基板１０の温度）が高くなるにつれて、界面準位密度が低減する傾向が確認された。また、酸化温度が１３００℃程度において、界面準位密度が飽和し、それ以上酸化温度を上げても界面準位密度はそれほど低減しないことが確認された。
　本実施例では、アニール条件と閾値電圧の変動量との関係を調査した。まず、比較例３に係るＭＯＳＦＥＴと本発明例３に係るＭＯＳＦＥＴを作製した。比較例３および本発明例３に係るＭＯＳＦＥＴを以下の点を除き実施の形態で説明した方法により作製した。炭化珪素基板１０の主面３Ａを（０００１）Ｓｉ面とした。エピタキシャル膜の濃度を７．５×１０15ｃｍ-3とした。ゲート酸化膜９１の厚みを４５ｎｍとした。ゲート電極９３の材料をポリシリコンとした。ｐ型ボディ領域４の不純物濃度を５×１０17ｃｍ-3とした。
　比較例３のＭＯＳＦＥＴの製造工程における、ゲート酸化工程、窒化工程およびアルゴンアニール工程を以下の条件にした。ゲート酸化工程（第１の加熱工程）では、１００％酸素雰囲気において、炭化珪素基板１０を１２００℃以上１３００℃以下の温度で６０分間保持した。窒化工程（第２の加熱工程）では、１００％一酸化窒素雰囲気において、炭化珪素基板１０を１１００℃以上１２００℃以下の温度で６０分間保持した。アルゴンアニール工程（第３の加熱工程）では、１００％アルゴン雰囲気において、炭化珪素基板１０を１１００℃以上１２００℃以下の温度で６０分間保持した。
　本発明例３のＭＯＳＦＥＴの製造工程における、ゲート酸化工程、窒化工程およびアルゴンアニール工程を以下の条件にした。ゲート酸化工程（第１の加熱工程）では、１００％酸素雰囲気において、炭化珪素基板１０を１３００℃以上１４００℃以下の温度で６０分間保持した。窒化工程（第２の加熱工程）では、１００％一酸化窒素雰囲気において、炭化珪素基板１０を１３００℃以上１４００℃以下の温度で６０分間保持した。アルゴンアニール工程（第３の加熱工程）では、１００％アルゴン雰囲気において、炭化珪素基板１０を１３００℃以上１４００℃以下の温度で６０分間保持した。
　比較例３および本発明例３のＭＯＳＦＥＴに対してストレスを印加し、ストレス印加時間と閾値電圧の変動量を測定した。閾値電圧の変動量は、ストレス印加後の閾値電圧をストレス印加前の閾値電圧で引いた値である。なお、ストレス印加は、ソース電圧およびドレイン電圧を０Ｖにした状態で、ゲート電極に－５Ｖ～＋１５Ｖのゲート電圧を約４５ｋＨｚの周波数で印加した。デューティ比を１：１とした。ストレス印加時間を最大１０００時間とした。
　図１５を参照して、閾値電圧の変動量（縦軸）とストレス印加時間（横軸）との関係について説明する。丸記号は比較例３のデータであり、三角記号は本発明例３のデータである。また、白抜き記号は室温でストレス印加を行ったデータであり、塗りつぶし記号は１５０℃でストレス印加を行ったデータである。
　図１５に示すように、本発明例３に係るＭＯＳＦＥＴの閾値電圧の変動量は、比較例３に係るＭＯＳＦＥＴの閾値電圧の変動量よりも小さかった。また、本発明例３および比較例３の双方において、室温でストレス印加を行った場合よりも、１５０℃でストレス印加を行った場合の方が閾値電圧の変動量は小さかった。さらに、本発明例３に係るＭＯＳＦＥＴの閾値電圧の変動量は、ストレス印加時間が１０００時間以下の任意の時間である場合において０．２Ｖ以下であることが確認された。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　基板、１Ａ　主面、２　バッファ層、３　ドリフト層、３Ａ　主面、４　ｐ型ボディ領域、５　ｎ+領域、６　ｐ+領域、１０，１３　炭化珪素基板、１２　二酸化珪素層、９１　ゲート酸化膜、９２　ソースコンタクト電極、１１，９３　ゲート電極、９４　層間絶縁膜、９５　ソース配線、９６　ドレイン電極、１００　ＭＯＳＦＥＴ。

Claims (11)

  1. 　炭化珪素基板を準備する工程と、
    　前記炭化珪素基板を酸素雰囲気下において加熱する第１の加熱工程と、
    　前記第１の加熱工程後に、前記炭化珪素基板を窒素原子またはリン原子を含む気体雰囲気下において１３００℃以上１５００℃以下の温度に加熱する第２の加熱工程と、
    　前記第２の加熱工程後に、前記炭化珪素基板を第１の不活性ガス雰囲気下において加熱する第３の加熱工程とを備えた、炭化珪素半導体装置の製造方法。
  2. 　前記第３の加熱工程では、前記炭化珪素基板が１３００℃以上１５００℃以下に加熱される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記第１の加熱工程では、前記炭化珪素基板が１３００℃以上１５００℃以下に加熱される、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記第１の加熱工程後であって、前記第２の加熱工程前に、前記酸素を第２の不活性ガスによって置換する工程をさらに備えた、請求項１～３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 　前記第１の不活性ガスは、アルゴンガス、ヘリウムガスおよび窒素ガスのいずれかである、請求項１～４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 　前記窒素原子を含む前記気体は、一酸化窒素、一酸化二窒素、二酸化窒素およびアンモニアのいずれかである、請求項１～５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 　前記リン原子を含む前記気体は、塩化ホスホリル（ＰＯＣｌ3）である、請求項１～６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 　炭化珪素基板と、
    　前記炭化珪素基板に接して配置された酸化膜と、
    　前記炭化珪素基板との間に前記酸化膜を挟むように前記酸化膜と接して配置されたゲート電極と、
    　前記炭化珪素基板に接して配置された第１の電極および第２の電極とを備えた炭化珪素半導体装置であって、
    　前記第１の電極および前記第２の電極は、前記ゲート電極に印加されるゲート電圧によって前記第１の電極および前記第２の電極の間に流れる電流が制御可能に構成されており、
    　初めて測定される前記炭化珪素半導体装置の第１の閾値電圧と、
    　１０００時間継続的に前記炭化珪素半導体装置に対してストレス印加した後に測定される前記炭化珪素半導体装置の第２の閾値電圧との差が±０．２Ｖ以内であり、
    　前記ストレス印加とは、前記第１の電極の電圧が０Ｖでありかつ前記第２の電極の電圧が０Ｖの状態で、前記ゲート電極に対して－５Ｖから＋１５Ｖまで変化する４５ｋＨｚの前記ゲート電圧を印加することである、炭化珪素半導体装置。
  9. 　前記第１の閾値電圧と、前記炭化珪素半導体装置に対して前記ストレス印加を開始した後、１０００時間までの任意の時間経過後に測定される第３の閾値電圧との差が±０．２Ｖ以内である、請求項８に記載の炭化珪素半導体装置。
  10. 　前記ストレス印加が１５０℃の温度下で行われる、請求項８または９に記載の炭化珪素半導体装置。
  11. 　前記ストレス印加が室温および１５０℃のいずれの温度で行われても前記第１の閾値電圧と前記第２の閾値電圧との差が±０．２Ｖ以内である、請求項８または９に記載の炭化珪素半導体装置。
PCT/JP2013/066704 2012-08-07 2013-06-18 炭化珪素半導体装置およびその製造方法 WO2014024568A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP13827817.1A EP2884524A4 (en) 2012-08-07 2013-06-18 SILICON CARBIDE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR
CN201380036253.8A CN104428878B (zh) 2012-08-07 2013-06-18 碳化硅半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012174724A JP6068042B2 (ja) 2012-08-07 2012-08-07 炭化珪素半導体装置およびその製造方法
JP2012-174724 2012-08-07

Publications (1)

Publication Number Publication Date
WO2014024568A1 true WO2014024568A1 (ja) 2014-02-13

Family

ID=50065538

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/066704 WO2014024568A1 (ja) 2012-08-07 2013-06-18 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (3) US9147731B2 (ja)
EP (1) EP2884524A4 (ja)
JP (1) JP6068042B2 (ja)
CN (2) CN104428878B (ja)
WO (1) WO2014024568A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137420A1 (ja) * 2014-03-11 2015-09-17 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10732307B2 (en) 2014-12-19 2020-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for carrying out a neutron detector and neutron detector

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611705B (zh) * 2015-10-21 2019-07-12 国网智能电网研究院 一种碳化硅表面低界面态氧化层的制备方法
CN108257861B (zh) * 2016-12-28 2021-09-21 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件
CN109755113B (zh) * 2017-11-01 2021-08-10 天津环鑫科技发展有限公司 一种调节扩散气氛的一次扩散工艺
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116893A (ja) * 2003-10-09 2005-04-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009509338A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法
JP2009158933A (ja) 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2012049491A (ja) * 2010-07-26 2012-03-08 Sumitomo Electric Ind Ltd 半導体装置
JP2012146798A (ja) * 2011-01-12 2012-08-02 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
CA2636776A1 (en) * 2006-01-30 2007-08-02 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide semiconductor device
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
WO2011074237A1 (ja) * 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
KR20130045834A (ko) * 2010-03-12 2013-05-06 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP5694119B2 (ja) * 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
US9478616B2 (en) * 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116893A (ja) * 2003-10-09 2005-04-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2009509338A (ja) * 2005-09-16 2009-03-05 クリー インコーポレイテッド 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法
JP2009158933A (ja) 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2012049491A (ja) * 2010-07-26 2012-03-08 Sumitomo Electric Ind Ltd 半導体装置
JP2012146798A (ja) * 2011-01-12 2012-08-02 Sumitomo Electric Ind Ltd 半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DAI OKAMOTO ET AL.: "Improved Inversion Channel Mobility in 4H-SiC MOSFETs on Si Face Utilizing Phosphorus-Doped Gate Oxide", ELECTRON DEVICE LETTERS, vol. 31, no. 7, July 2010 (2010-07-01), pages 710 - 712, XP011309079 *
MITSUO OKAMOTO ET AL.: "Reduction of instability in V of 4H-SiC C-face MOSFETs", PROCEEDINGS OF THE 59TH SPRING MEETING OF THE JAPAN SOCIETY OF APPLIED PHYSICS AND RELATED SOCIETIES, 2012, pages 15 - 309
MITSUO OKAMOTO ET AL.: "Reduction of instability in Vth of 4H-SiC C-face MOSFETs", PROCEEDINGS OF THE 59TH SPRING MEETING OF THE JAPAN SOCIETY OF APPLIED PHYSICS AND RELATED SOCIETIES, 2012, pages 15 - 309
See also references of EP2884524A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015137420A1 (ja) * 2014-03-11 2015-09-17 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JPWO2015137420A1 (ja) * 2014-03-11 2017-04-06 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10103059B2 (en) 2014-03-11 2018-10-16 Fuji Electric Co., Ltd. Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US10732307B2 (en) 2014-12-19 2020-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for carrying out a neutron detector and neutron detector

Also Published As

Publication number Publication date
US9147731B2 (en) 2015-09-29
EP2884524A4 (en) 2016-04-20
CN106449380A (zh) 2017-02-22
US20150325657A1 (en) 2015-11-12
US20160322465A1 (en) 2016-11-03
US9627488B2 (en) 2017-04-18
US9425263B2 (en) 2016-08-23
CN104428878A (zh) 2015-03-18
JP6068042B2 (ja) 2017-01-25
US20140042453A1 (en) 2014-02-13
CN104428878B (zh) 2017-03-08
EP2884524A1 (en) 2015-06-17
JP2014036032A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
JP6305294B2 (ja) 半導体装置及びその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
WO2012014617A1 (ja) 半導体装置
JP6267624B2 (ja) 炭化珪素半導体装置
JP2016157762A (ja) 半導体装置及びその製造方法
JP2012243966A (ja) 半導体装置
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2013145022A1 (ja) 炭化珪素半導体装置の製造方法
JP2014107420A (ja) 炭化珪素半導体装置およびその製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
US20120223330A1 (en) Semiconductor device having high performance channel
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2020150242A (ja) 半導体装置
JP2014060272A (ja) 炭化珪素半導体装置およびその製造方法
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
JP5187118B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2012146798A (ja) 半導体装置
JP2021086896A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JPWO2013145022A1 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13827817

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013827817

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE