JP2007066944A - 炭化珪素半導体装置及びその製造方法 - Google Patents

炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007066944A
JP2007066944A JP2005247175A JP2005247175A JP2007066944A JP 2007066944 A JP2007066944 A JP 2007066944A JP 2005247175 A JP2005247175 A JP 2005247175A JP 2005247175 A JP2005247175 A JP 2005247175A JP 2007066944 A JP2007066944 A JP 2007066944A
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005247175A
Other languages
English (en)
Inventor
Satoshi Tanimoto
智 谷本
Mineo Miura
峰生 三浦
Noriaki Kawamoto
典明 川本
Takayuki Kito
孝之 鬼頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Nissan Motor Co Ltd
Original Assignee
Rohm Co Ltd
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Nissan Motor Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005247175A priority Critical patent/JP2007066944A/ja
Priority to PCT/JP2006/316795 priority patent/WO2007026622A1/en
Priority to KR1020087004026A priority patent/KR100980527B1/ko
Priority to CN200680032093XA priority patent/CN101253633B/zh
Priority to EP06796831.3A priority patent/EP1929535B8/en
Priority to US11/991,249 priority patent/US8222648B2/en
Priority to TW095131754A priority patent/TWI311814B/zh
Publication of JP2007066944A publication Critical patent/JP2007066944A/ja
Priority to US13/299,136 priority patent/US8497218B2/en
Priority to US13/953,693 priority patent/US8716087B2/en
Priority to US13/953,704 priority patent/US8722497B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】実用上限温度をより向上することができる炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】ゲート窓６を開口したフィールド絶縁膜３が表面に形成されたＳｉＣエピタキシャル基板１と、多結晶シリコンからなるゲート電極７との間に、ゲート窓６の底を覆うように設けられた、酸化シリコン膜１０とＳｉＮ膜１１とＳｉＮ熱酸化膜１２の３層構造からなるＯＮＯゲート絶縁膜９が挟持され、ＳｉＣエピタキシャル基板１の近傍の酸化シリコン膜１０の内部、及び酸化シリコン膜１０とＳｉＣエピタキシャル基板１との界面にＮを含有している。
【選択図】 図１

Description

本発明は、信頼性の高い金属−絶縁膜−半導体（ＭＩＳ）構造を有する炭化珪素半導体装置及びその製造方法に関する。
パワーデバイスのオン抵抗と逆方向耐電圧との間には、原理的に禁制帯幅で規定されるトレードオフの関係があるから、現行のＳｉパワーデバイスにおいて、Ｓｉの禁制帯で決まる物性限界を超えて高性能を得ることは困難である。しかし、禁制帯幅の広い半導体材料でパワーデバイスを構成すれば、従来のトレードオフ関係が大きく緩和され、オン抵抗あるいは逆方向耐電圧を著しく向上させたデバイス、または、両方をかなりの程度向上させたデバイスを実現することができる。
熱励起による電子−正孔対生成がさかんに行われるほどに温度が上昇すると、半導体ではｐ型領域とｎ型領域の区別や、キャリヤ密度の制御ができなくなり、デバイス動作が困難となる。禁制帯幅が１．１２ｅＶのＳｉ半導体では５００Ｋ（＝２２７℃）付近から電子−正孔対生成が激しくなるため、常時動作を前提とすると、半導体デバイスとしての実用上限温度は１８０℃である。もし、広禁制帯材料を用いた半導体デバイス（パワーデバイスに限らない）を作れば、動作温度領域が格段に（例えば３００℃以上に）上げられ、半導体デバイスの利用分野を大きく広げることができる。
本発明に係る炭化珪素（以下、ＳｉＣと記す）半導体は、このような性能向上の可能性を秘めた広禁制帯半導体材料のひとつである。近年、単結晶基板の開発が進み、比較的良質で直径３インチ以上のウエハ（３Ｃ、６Ｈ、４Ｈ）が商業的に入手できるようになっている。ＳｉＣの禁制帯幅は３Ｃ結晶系で２．２３ｅＶ、６Ｈ結晶系で２．９３ｅＶ、４Ｈ結晶系で３．２６ｅＶと、Ｓｉに比べて十分広い。他の広禁制帯半導体に比べて、化学的に極めて安定で、機械的に強靭であり、Ｓｉ半導体と同様な方法でｐｎ接合の形成や不純物濃度制御、不純物領域の選択形成などが可能である。
さらに他の広禁制帯半導体と比較してＳｉＣを特に際立たせる特徴がある。それは、Ｓｉと同じように、熱酸化で酸化シリコン（ＳｉＯ２）を生成できる唯一の半導体である、という利点である。このため、ノーマリオフ型のＭＯＳ駆動型デバイス、例えば、パワーＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ）やパワーＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）の実現ができるのではないかと大いに期待され、様々な事業者によって開発が活発に進められている。
しかしながら、ＭＯＳ駆動型ＳｉＣデバイスの実現にはまだ多くの課題がある。その中でも、ゲート酸化膜の信頼性の抜本的向上は、最も大きな課題のひとつである。
そもそもＳｉＣ熱酸化膜は、（１）ＳｉＯ２／ＳｉＣ界面の伝導電子に対するエネルギー障壁が、原理的にＳｉより小さくなるため、また（２）ＳｉＯ２中には残留物としてＣ（炭素）が相当量含まれるために、原理的にＳｉ熱酸化膜に比ベリーク電流が多くなり、Ｓｉ熱酸化膜並みの（真因性の）信頼性を獲得することは難しいと予想されていた。しかし、現実のＳｉＣ熱酸化膜の信頼性はこの予想を超えてさらに劣悪である。
その理由について説明する。表面に結晶不完全性（転位など）を持つ基板を熱酸化して形成したＳｉ熱酸化膜が、低電界で絶縁破壊を起こしたり、経時絶縁破壊（ＴＤＤＢ）寿命が著しく低下することがＳｉデバイスで知られているが、ＳｉＣ熱酸化膜でもこれと同様のことが起こるのである。本発明者等は、少し前、実用的面積を持つパワーＭＯＳＦＥＴのゲート酸化膜のＴＤＤＢ寿命は、使用するＳｉＣ基板の表面に大量にある転位に関係する欠陥により決まる。結果として、（同種の欠陥がない）Ｓｉ熱酸化膜と比べると、２桁以上短くなることを報告している（下記非特許文献１参照）。
積層（ゲート）絶縁膜の使用は、このようなＳｉＣ熱酸化膜の信頼性問題に解を与える可能性のある方法であるが、その検討は始まったばかりで、報告はあまり多くない。その中でもっとも有望で、実際、希望を抱かせる結果を与えているのがＯＮＯゲート絶縁膜である。この「ＯＮＯ」の「Ｏ」とはＳｉＯ２膜（酸化シリコン膜）、「Ｎ」とはＳｉ３Ｎ４膜（窒化シリコン膜。ＳｉＮ膜とも略記）のことである。
Ｌｉｐｋｉｎ等は、下記非特許文献２の中で、表面にｎ−型エピタキシャル層を成長させたｎ＋型４Ｈ−ＳｉＣ基板とＭｏ／Ａｕゲート電極との間に、ＳｉＣ熱酸化膜とＬＰＣＶＤ（減圧化学的気相成長法）で形成したＳｉＮ膜とこのＳｉＮ膜の表面を熱酸化したＳｉＯ２膜とからなるＯＮＯ膜を挟持したゲート電極の金属−絶縁膜−半導体（ＭＩＳ）構造体の信頼性を検討し、最大絶縁破壊強度ＢＥｏｘ＝約１３．１ＭＶ／ｃｍ（ＳｉＯ２換算値）、最大ストレス電流強度ＢＪｏｘ＝約０．２５ｍＡ／ｃｍ２を得ている。なお、半導体の伝導型記号であるｎやｐの右上に付した「＋」や「−」の記号はそれぞれ高濃度、低濃度を意味する補助記号である。
一方、Ｗａｎｇ等も下記非特許文献３の中で、６Ｈ−ＳｉＣ基板とＡｌゲート電極との間にＪＶＤ（ジェット気相成長法）で積層したＳｉＯ２／ＳｉＮ膜の表面を熱酸化して形成したＯＮＯ膜を挟持したＭＩＳ構造体で信頼性評価を行い、ＢＥｏｘ＝約１２．５ＭＶ／ｃｍ（ＳｉＯ２換算値）、ＢＪｏｘ＝３ｍＡ／ｃｍ２を得ている。
しかしながら、上記２つのＯＮＯ膜は、ＳｉＣ熱酸化膜を凌駕するような信頼性を得ることに成功したかというと、そうではない。実は、本発明者等は下記非特許文献４の中で、４Ｈ−ＳｉＣ基板の熱酸化膜で構成したＭＯＳ構造体でＢＥｏｘ＝１３．２ＭＶ／ｃｍ、ＢＪｏｘ＞１００ｍＡ／ｃｍ２を達成したことを報告している。この結果と比較すれば明らかなとおり、前述の２つのＯＮＯ膜の信頼性は、本発明者等が得たＳｉＣ熱酸化膜のＢＥｏｘやＢＪｏｘを越えられない水準であった。
このような状況の中、本発明者等は、ＯＮＯゲート絶縁膜の潜在能力を認識し、これを実際のパワーＭＯＳデバイスの構造や製作プロセスに適合させる検討をしていた。すなわち、多結晶シリコンゲート電極とＳｉＣ基板との間に、ＳｉＣ熱酸化膜とＣＶＤ窒化シリコン膜と同窒化シリコン膜の熱酸化膜を順に積層したＯＮＯ絶縁膜を挟持するとともに、ゲート電極と窒化シリコン膜の側壁にそれぞれ、多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とを設けることにより、前述の２つのＯＮＯ絶縁膜及び従来のＳｉＣ熱酸化膜の性能を圧倒的に凌ぐ、ＢＥｏｘ＝２１ＭＶ／ｃｍ、ＢＪｏｘ＞１０Ａ／ｃｍ２を達成することに成功した（下記非特許文献５参照）。このＯＮＯ絶縁膜構造体のＴＤＤＢ寿命（＝絶縁破壊するまでの単位面積あたりの通過電荷量）はＱＢＤ＝約３０Ｃ／ｃｍ２である。この値はＳｉＣ熱酸化膜と比べて少なくとも２桁以上高く、無欠陥単結晶Ｓｉ基板上の熱酸化膜のＴＤＤＢ寿命とほぼ同等の値であった。
谷本ほか、２００４年第５１回応用物理学関係連合講演会（東京工科大）講演予稿集４３４ページ、講演番号２９ｐ−ＺＭ−５ L.A. Lipkin el al, IEEE Transactions on Electron Devices, Vol. 46, (1999) p. 525. X.W. Wang el al, IEEE Transactions on Electron Devices, Vol. 47, (2000) p. 458. S. Tanimoto et al, Mater. Sci. Forum, Vols. 433-436, (2003) p. 725. S. Tanimoto et al, Mater. Sci. Forum, Vols. 483-485, (2005) p. 677.
しかしながら、上記従来技術（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＴＤＤＢ寿命はＳｉ熱酸化膜のレベルまで大きく向上しているが、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させるには必ずしも十分ではなく、そのためには、より一層のＴＤＤＢ寿命の改善が要請されていた。
本発明は、実用上限温度をより向上することができる炭化珪素半導体装置及びその製造方法を提供することを目的としている。
上記課題を解決するために、本発明は、炭化珪素基板と多結晶シリコンゲート電極との間に、前記炭化珪素基板に近い側から順に、第１の酸化シリコン膜、窒化シリコン膜、及び窒化シリコン熱酸化膜（第２の酸化シリコン膜）の３層構造からなるＯＮＯ絶縁膜を挟持した構造を有する炭化珪素半導体装置において、前記第１の酸化シリコン膜は、少なくとも前記炭化珪素基板の近傍領域に窒素を含有するという構成になっている。
本発明によれば、実用上限温度をより向上することができる炭化珪素半導体装置及びその製造方法を提供することができる。
以下、図面を参照して、本発明のいくつかの実施の形態について具体的に詳細に説明する。特に断らない場合は、ＳｉＣ基板にエピタキシャル層やその他の膜や電極が形成されたものを基板と称している。
以下の図面の記載において、同一または類似の部分には同一または類似の符号を付し、一度行った説明は繰り返さずに、簡略化するか、省略することにする。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきであり、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
《第１の実施の形態》
〈構造〉
図１は、本発明に基づく高信頼性ＯＮＯ積層膜を含むＭＩＳ構造体を有する炭化珪素半導体装置（ＭＩＳ（金属−絶縁物−半導体構造）キャパシタ））の要部断面図である。
図１において、１は、上表面にｎ−型エピタキシャル層をホモエピタキシャル成長させた高不純物濃度（窒素＞１×１０１９／ｃｍ３）のｎ＋型４Ｈ−ＳｉＣエピタキシャル基板である。６Ｈ、３Ｃ、１５Ｒなど他の晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いることもできる。ｐ型のエピタキシャル層やｐ型のＳｉＣ基板、あるいは、半絶縁性のＳｉＣ基板にｐ型あるいはｎ型のエピタキシャル層を成長した基板を用いてもよい。エピタキシャル基板１の上には厚み数１００ｎｍ以上のフィールド絶縁膜３が配設されている。
フィールド絶縁膜３は、ＳｉＣ基板（正確にはエピタキシャル層）の熱酸化で形成した薄い下部絶縁膜４の上に、ＳｉＣの熱酸化以外の手段（例えば減圧ＣＶＤ法など）で形成した厚い上部絶縁膜５を積層した構造になっている。フィールド絶縁膜３にはゲート窓６が開口されている。
７は多結晶Ｓｉからなるゲート電極で、ゲート窓６を覆うように設けられている。多結晶Ｓｉゲート電極７の少なくとも側面には、熱酸化で成長させた多結晶Ｓｉ熱酸化膜８が形成されている。ゲート窓６の底部のＳｉＣエピタキシャル基板１とゲート電極７との間に挟持されているのが、３層構造を有するＯＮＯゲート絶縁膜９である。このＯＮＯゲート絶縁膜９は、ＳｉＣエピタキシャル基板１と、多結晶Ｓｉゲート電極７との間に、該基板に近い側から順に、第１の酸化シリコン膜（Ｏ）１０とＳｉＮ膜（Ｎ）１１とＳｉＮ熱酸化膜（Ｏ：第２の酸化シリコン膜）からなるＯＮＯ絶縁膜であり、本半導体装置は、このＯＮＯゲート絶縁膜９を挟持したゲート構造体を有する。
このＯＮＯゲート絶縁膜９の３層構造の一番下（基板側）１０は、少なくとも、ＳｉＣ基板との界面及びその界面近傍部分にＮを含有する酸化シリコン膜であり、ゲート窓６の領域周辺に局在して形成されている。この酸化シリコン膜１０の厚みは３．５ｎｍ〜２５ｎｍの範囲であり、特に４ｎｍ〜１０ｎｍの範囲では極めて良好な結果を与える。
このような酸化シリコン膜１０は、ＳｉＣエピタキシャル基板１の表面を熱酸化した後、酸化窒素（ＮＯｘ）ガス雰囲気中で熱処理あるいは再酸化して形成することができる。
あるいは、ＳｉＣエピタキシャル基板１の表面を酸化窒素ガス（ＮＯｘ）で直接熱酸化して形成してもよい。
半導体装置の構成上の制約で、ＳｉＣ熱酸化膜を利用できないような場合には、酸化シリコン膜１０を、化学的気相成長法（ＣＶＤ）で堆積したＳｉＯ２膜を酸化窒素（ＮＯｘ）ガス雰囲気中で熱処理あるいは再酸化して形成することができる。
ＯＮＯゲート絶縁膜９の３層構造の中間層と最上層（＝ＯＮ部分）は、それぞれＬＰＣＶＤ法などで堆積したＳｉＮ膜１１とこのＳｉＮ膜１１の表面を酸化して成長させたＳｉＮ熱酸化膜（すなわち、ＳｉＯ２膜）１２であり、フィールド絶縁膜３上に延伸するように形成されている。ＳｉＮ膜１１とＳｉＮ熱酸化膜１２の厚みの一例を挙げると、それぞれ、５３ｎｍ、５ｎｍである。ＳｉＮ膜１１の外縁部側面には、ＳｉＮ膜１１の熱酸化によって成長された薄いＳｉＮ側面熱酸化膜（すなわち、ＳｉＯ２膜）１３が配設されている。多結晶Ｓｉゲート電極７は、平面図で眺めたとき、その外縁端がＳｉＮ膜１１の外縁端の内側に位置するように配置されている。
ゲート電極７及びフィールド絶縁膜３の上には層間絶縁膜１４が成膜されている。１５はゲート電極７に貫通するように層間絶縁膜１４に開口されたゲートコンタクト窓である。ゲートコンタクト窓１５は、図１のようにゲート窓６内にではなく、フィールド絶縁膜３上に延長したゲート電極に設ける構成にしても良い。１６はゲートコンタクト窓１５を介してゲート電極７と同一基板上の他の回路要素や外部回路に接続するための内部配線である。
ＳｉＣ基板１の裏面には、極めて低抵抗のオーム性接触電極１７が配設されている。このオーム性接触電極１７は、Ｎｉなどの接触金属を基板１の裏に蒸着した後、ＯＮＯゲート絶縁膜９のＳｉＣ熱酸化膜１０の熱酸化温度より低い温度（例えば熱酸化が１１００℃なら１０００℃）の急速加熱処理でＳｉＣと合金化させことによって形成される。
〈製造方法〉
次に、本発明の第１の実施の形態に基づいたＯＮＯ膜を含むＭＩＳ構造体（図１）の製造方法を、図２（ａ）〜図６（ｉ）を用いて説明する。
（ａ）高品質ｎ−型エピタキシャル層を上表面に成長させた（０００１）Ｓｉ終端面８°ＯＦＦカットｎ＋型４Ｈ−ＳｉＣエピタキシャル基板１を、ＲＣＡ洗浄などを用いて十分洗浄する。ＲＣＡ洗浄とは、Ｈ２Ｏ２＋ＮＨ４ＯＨ混合液洗浄とＨ２Ｏ２＋ＨＣｌ混合液洗浄を組み合わせた半導体基板の洗浄法である。
その後、ドライ酸化して、図２（ａ）に示すように、基板１の上表面に、薄い下部絶縁膜４と厚い上部絶縁膜５からなるフィールド絶縁膜３を成膜する。下部絶縁膜４は、エピタキシャル基板１の表面を酸素雰囲気でドライ酸化して形成した約１０ｎｍ厚のＳｉＣ熱酸化膜、上部絶縁膜５は、熱酸化以外の方法で形成した所望の厚みの絶縁膜、例えば、酸素とシランを用いた常圧ＣＶＤで形成した４００ｎｍ厚のＳｉＯ２膜などを使用することができる。下部絶縁膜４の熱酸化はドライ酸化に限定されるものではなく、ウェット酸化や他の酸化ガスを用いた熱酸化を用いてもよい。下部絶縁膜４の厚みは５０ｎｍ未満、好ましくは５ｎｍ〜２０ｎｍが望ましい。上述のように、エピタキシャル基板１の表面に下部絶縁膜４を成長させてから、上部絶縁膜５を成膜してもよい。逆に、上部絶縁膜５を成膜してから熱酸化して、エピタキシャル基板１と上部絶縁膜５との間に下部絶縁膜４を成長させてもよい。図中の２０１は下部絶縁膜４を形成するとき、基板１の裏面に自動的に形成される第１の一過性のＳｉＣ熱酸化膜であるが、これは無意味なものではなく、基板１の裏面にある相当深い研削損傷層を効果的に取り除く作用を有している。
（ｂ）次に、フォトリソグラフィーを用いてＳｉＣ基板１の表面にフォトレジストマスク（図示省略）を形成した後、ＳｉＣ基板１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）でウェットエッチングすることで、フィールド絶縁膜３の所定の位置に、図２（ｂ）に示すようなゲート窓６を形成する。第１の一過性のＳｉＣ熱酸化膜２０１は、このウェットエッチングにより消失する。微細なゲート窓６を形成するときは、ＣＦ４ガスプラズマなどを用いた反応性イオンエッチング等のドライエッチングを用いることができるが、この場合、最初にドライ・エッチングを行い、フィールド絶縁膜を厚み数１０ｎｍ残したところで、上記緩衝フッ酸溶液を用いたウェット・エッチングに切り換えるようにする。ドライエッチングのみを用いて貫通させては、ＳｉＣ表面がプラズマ損傷で荒れて、次の工程で形成するゲート絶縁膜９の特性劣化の要因となるからである。ゲート窓６のエッチングが済んだら、フォトレジストマスク（図示省略）を剥離する（図２（ｂ））。
（ｃ）次に、ＳｉＣエピタキシャル基板１を再び、ＲＣＡ洗浄で洗浄する。洗浄の最終段階において、ＲＣＡ洗浄で開口部の表面に生成した化学的酸化膜を除去するために、緩衝フッ酸溶液に５秒〜１０秒間浸漬した後、超純水で緩衝フッ酸溶液を完全にすすぎ落とし、乾燥したところで、次の（ｃ１）〜（ｃ４）の何れかの方法で、ゲート窓６の底部のエピタキシャル層の表面に、ＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を形成する（図２（ｃ））。
（ｃ１）第１の方法は、はじめに、ＳｉＣエピタキシャル基板１を熱酸化して（例えば、温度１１６０℃でドライ酸化して）、ゲート窓６の底部のエピタキシャル層の表面にＳｉＣ熱酸化膜を成長させる。
続いて、ＳｉＣエピタキシャル基板１を酸化窒素（ＮＯｘ）ガス雰囲気中で、熱処理して（あるいは再酸化して）前記ＳｉＣ熱酸化膜を酸化シリコン膜１０に転化させる。熱処理（あるいは再酸化）に使用する酸化窒素ガス（ＮＯｘ）としては、Ｎ２Ｏ（笑気）、ＮＯ（一酸化窒素）、ＮＯ２（２酸化窒素）、あるいはこれらのうちの少なくとも２種の混合気体、または、前記１種の気体もしくは前記混合気体を希釈した気体を適宜利用することができる。熱処理（あるいは再酸化）温度は１０００℃〜１４００℃の範囲から選ぶことができるが、処理時間短縮と処理装置費用の両面を考慮すると、１１００℃〜１３５０℃の範囲が実用的で好ましい。
（ｃ２）第２の方法は、ＳｉＣエピタキシャル基板１の表面を酸化窒素ガス（ＮＯｘ）で直接熱酸化して、酸化シリコン膜１０とする方法である。使用するガス（ＮＯｘ）としては、Ｎ２Ｏ（笑気）、ＮＯ（一酸化窒素）、ＮＯ２（２酸化窒素）、あるいはこれらのうちの少なくとも２種の混合気体、または、前記１種の気体もしくは前記混合気体を希釈した気体を適宜利用することができる。熱処理（あるいは再酸化）温度は１０００℃〜１４００℃の範囲から選ぶことができるが、処理時間短縮と処理装置費用の両面を考慮すると、１１００℃〜１３５０℃の範囲が実用的で好ましい。
（ｃ３）第３の方法は、はじめに、ＳｉＣの熱酸化以外の成膜手段で、ＳｉＣエピタキシャル基板１の表面に所定の厚みのＳｉＯ２膜を成膜する。このＳｉＯ２膜の成膜手段の一例としては、酸素とシラン（ＳｉＨ４）を原料とした化学的気相成長法（ＣＶＤ）を挙げることができるが、その他の方法を用いてもよい。例えば、ＳｉＣエピタキシャル基板１の全面にＬＰＣＶＤで、薄い多結晶Ｓｉ膜や無定形Ｓｉ膜を一旦堆積した後、９００℃で完全にドライ酸化（熱酸化）して、ＳｉＯ２膜としてもよい。
続いて、ＳｉＣエピタキシャル基板１を酸化窒素（ＮＯｘ）ガス雰囲気中で熱処理して（あるいは再酸化して）前記ＳｉＯ２堆積膜を酸化シリコン膜１０に転化させる。熱処理（あるいは再酸化）に使用するガス（ＮＯｘ）としては、Ｎ２Ｏ（笑気）、ＮＯ（一酸化窒素）、ＮＯ２（２酸化窒素）、あるいはこれらのうちの少なくとも２種の混合気体、または、前記１種の気体もしくは前記混合気体を希釈した気体を適宜利用することができる。熱処理（あるいは再酸化）温度は１０００℃〜１４００℃の範囲から選ぶことができるが、処理時間短縮と処理装置費用の両面を考慮すると、１１００℃〜１３５０℃の範囲が実用的で好ましい。
このＮＯｘ雰囲気中の熱処理（再酸化）で酸化シリコン膜１０が高密度化され、ときに数％〜数１０％もの膜厚の減少が観察されることがある。このような膜厚の減少を招来させるような高密度化が起きるときは、信頼性向上を一段と促進することができる。
（ｃ４）第４の方法は、はじめに、前記（ｃ１）〜（ｃ３）に記載したいずれかの方法で、ＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜（中間体）を所定の厚みより薄く形成しておいて、形成した後、この上に所定の厚みになるまで、ＳｉＣの熱酸化以外の手段（例えば、酸素とシラン（ＳｉＨ４）を原料とした化学的気相成長法（ＣＶＤ））でＳｉＯ２膜を増し積みし、前記酸化シリコン膜（中間体）と合せて、酸化シリコン膜１０とする方法である。
このように、酸化シリコン膜１０の形成方法は多様であり、（ｃ１）〜（ｃ４）の何れの方法で形成しても、本発明の効果を発揮することができる。この酸化シリコン膜１０及びその形成方法は、ＯＮＯゲート絶縁膜のＴＤＤＢ寿命を改善する上で極めて重要な役割を演じる。
酸化シリコン膜１０の形成法（ｃ１）〜（ｃ４）では、酸化窒素ガス（ＮＯｘ）を用いて、高温で熱処理（酸化、再酸化を含めて）するところが共通しているが、この熱処理温度の設定に関して、考慮すべき重要なポイントがあるので付け加えておく。重要なポイントとは、この熱処理温度を、酸化シリコン膜１０の形成以後に行なう全ての工程のどの熱処理温度よりも高めに設定するのが望ましいということである。この要件が満たされないで形成された本発明によるＯＮＯゲート絶縁膜はＴＤＤＢ寿命が期待値より低下したり、酸化シリコン膜（１０）／ＳｉＣとの界面特性が劣化するおそれがある。
次に、ゲート窓６の底部に酸化シリコン膜１０を形成したところで、エピタキシャルＳｉＣ基板１の表全面にＳｉＨ２Ｃｌ２とＯ２を用いたＬＰＣＶＤ法でＳｉＮ膜１１（＝ＯＮＯ膜の第２層目）を堆積する。堆積した後、直ちに、エピタキシャルＳｉＣ基板１を９５０℃でパイロジェニック酸化し、ＳｉＮ膜１１の表面に所定の厚みのＳｉＮ熱酸化膜１２（＝ＯＮＯ膜の第３層目）を成長させる。図２（ｃ）はこの段階での基板１の断面構造を示している。
基板１の裏面の２０２は、上記酸化シリコン膜１０の形成工程で、基板１の裏面に自動的に形成された一過性の酸化シリコン膜である。２０３と２０４は前記ＳｉＮ膜１１の堆積とＳｉＮ熱酸化膜１２の成長で、同様に基板１裏面に自動的に形成された一過性のＳｉＮ膜とＳｉＮ熱酸化膜である。
２０２は前述の第１の一過性のＳｉＣ熱酸化膜２０１（図２（ａ））と同様に研削損傷層を取り除く効果のほかに、後の工程で説明する裏面の多結晶Ｓｉの除去のドライエッチングダメージから基板１の裏面を保護する重要な機能がある。この一過性の酸化シリコン膜２０２は、裏面電極１０の接触抵抗を低減する効果もある。
なお、工程（ｃ３）と（ｃ４）で形成されたときの断面構造を、より厳密に描くと、酸化シリコン膜１０がフィールド絶縁膜３の上に乗り上げた図３（ｃ’）のような構造になるが、ゲート窓６の底部を酸化シリコン膜１０で覆っているという意味で同図は図２（ｃ）と変わらないし、後続の工程の説明において、同図を図２（ｃ）のように略記しても、本発明の製造方法の本質を誤って説明するおそれはないので、簡単のため、以下の工程は図２（ｃ）の構造に一本化して説明することにする。
なお、本発明では、（ｃ１）の第１の方法において、はじめにＳｉＣエピタキシャル基板１を熱酸化して、ゲート窓６の底部のエピタキシャル層の表面に成長させた前記ＳｉＣ熱酸化膜や、（ｃ３）の第３の方法において、はじめに、ＳｉＣの熱酸化以外の成膜手段で、ＳｉＣエピタキシャル基板１の表面に所定の厚みのＳｉＯ２膜などを「前駆酸化シリコン膜」と称する。そして、酸化窒素（ＮＯｘ）ガス雰囲気中で加熱したとき、前記ＳｉＣ熱酸化膜などの前駆酸化シリコン膜と前記ＳｉＣ基板との間に新たな熱酸化膜が生じる場合を「再酸化」と、生じない場合を「熱処理」と呼んでいる。以下、同様である。
（ｄ）次に、ＳｉＣエピタキシャル基板１の表裏全面に、シラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００ｎｍ〜４００ｎｍの多結晶シリコン膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電性を付与する。Ｐ（リン）ではなく、Ｂ（ホウ素）を添加して、ｐ型の導電性を付与していもよい。
続いて、エピタキシャル基板１の表面にフォトリソグラフィーでフォトレジストマスクを形成し、ＳＦ６を用いた反応性イオンエッチング（ＲＩＥ）を用いて、多結晶Ｓｉ膜とＳｉＮ熱酸化膜１２、ＳｉＮ膜１１を連続的にエッチングし、多結晶Ｓｉゲート電極７とＯＮＯゲート絶縁膜のＯＮ層の外縁端を略定義（前定義）する。こうして、ＯＮ層の不要部分は、多結晶Ｓｉゲート電極７と同じフォトレジストマスクで外縁を共有するように精密に（自己整合的に）エッチングされる。
その後、使用したフォトレジストマスクを完全に除去した後、再びＳｉＣ基板１の表全面に厚み１μｍ以上のレジスト材（フォトレジストでよい）を塗布して表面を保護しながら、裏面のドライエッチングを行い、裏面側に堆積した多結晶Ｓｉ膜（図示省略）と一過性ＳｉＮ熱酸化膜２０４、一過性のＳｉＮ膜２０３（図２（ｃ）参照）を順に除去し、表面保護のレジスト材を剥離すると、図４（ｄ）に示した断面構造になる。
（ｅ）次に、ＳｉＣエピタキシャル基板１を再びＲＣＡ洗浄して、清浄化・乾燥したところで、９５０℃でウェット酸化（パイロジェニック酸化）して、図４（ｅ）に示すように、多結晶Ｓｉゲート電極７の側面及び上部とＳｉＮ膜１１の側面にそれぞれ多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を同時に成長させる。
ここで、ＯＮＯ膜を含むＭＩＳ構造体の信頼性を向上させる上で、極めて重要なポイントが３つある。１つ目は、上記ゲートエッチングで損傷を受けたリーク性の高いＳｉＮ膜１１の外縁部を、ＳｉＮ側面熱酸化膜１３に転換することによって除去していることである。２つ目は、多結晶Ｓｉゲート電極７の外縁端ＧをＳｉＮ膜１１の外縁端Ｎより僅かに内側に後退させて、ＳｉＮ膜１１の外縁のゲート電界を緩和していることである。多結晶Ｓｉゲート電極７の外縁端を後退させるために、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用している。３つ目は、多結晶Ｓｉ熱酸化膜８及びＳｉＮ側面熱酸化膜１３を付加することによって、ＯＮＯゲート絶縁膜９を熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で完封する構造を樹立したことである。この構造の樹立は、後続の高温コンタクトアニール（１０００℃、２分）でＯＮＯゲート絶縁膜８が劣化するのを防止するのに重要な役割を果たす。
（ｆ）多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を形成したところで、エピタキシャル基板１の表全面に層間絶縁膜１４を堆積する（図５（ｆ））。シランと酸素を原料とした常圧ＣＶＤ法で堆積した約１μｍ厚のＳｉＯ２膜あるいはさらにリン（Ｐ）を添加したリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として適しているが、これに限定されるものではなく、後続の各種熱処理工程に耐えられるものなら、他の材料を用いても構わない。この後、基板１を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度は前記酸化シリコン膜１０の熱処理温度より低い温度から適宜選ばれる。
（ｇ）次に、エピタキシャル基板１の表全面にフォトレジストを塗布して、十分にポストベークを行い、レジストの揮発性成分を完全に蒸発させてから、エピタキシャル基板１を緩衝フッ酸溶液に浸漬し、基板１の裏面に残っている第２の一過性ＳｉＣ熱酸化膜２０２（図５（ｆ））を完全に除去し、超純水で緩衝フッ酸溶液を洗い流す。このようにして露出したＳｉＣ基板１の裏面のＣ終端面はダメージや汚染のないクリーンな面である。
続いて、超純水で濡れたエピタキシャル基板１を乾燥させ、間髪を置かず高真空に維持された蒸着装置の中に据え付け、基板１の裏面に所望のオーム性接触母材を蒸着する。オーム性接触母材としては、例えば、５０ｎｍ〜１００ｎｍ厚のＮｉ膜を用いることができる。
オーム性接触母材を蒸着したら、基板１の表面のレジストを専用ストリッパ液で完全に剥離し、基板１を十分すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、１００％高純度Ａｒ雰囲気で、１０００℃、２分のコンタクト・アニールを実施する。この熱処理によって、Ｎｉ膜は低抵抗のＳｉＣ基板と合金化（シリサイド化）し、少なくとも１０−６Ωｃｍ２台の接触抵抗を示す極めて低抵抗のオーム性接触電極１７（図５（ｇ））ができ上がる。
（ｈ）次に、フォトリソグラフィーで基板１の表面にフォトレジストマスク（図示省略）を形成する。その後、基板１の裏全面に保護膜としてのフォトレジストを塗布して、十分乾燥させてから、緩衝フッ酸溶液を用いてエッチングして層間絶縁膜１４と多結晶Ｓｉ熱酸化膜８（上面部）にゲートコンタクト窓１５を開ける。裏面の保護用フォトレジストの形成は省略することもできるが、オーム性接触電極１７が緩衝フッ酸溶液に溶出して、消失したり劣化したりするのを防ぎ、また、基板１の裏面から溶出したオーム性接触材料がエピタキシャル基板１の表面を汚染するのを防止する役割を担っているので、可能な限り設けるようにする方が望ましい。エッチングが終了したら、フォトレジストマスクを専用ストリッパ液で完全に剥離する。すると、図６（ｈ）に示すような構造になる。
（ｉ）続いて、基板１を十分洗浄し、すすいだ後、乾燥させたら、速やかに、高真空に維持されたマグネトロンスパッタリング装置の中に据え付け、エピタキシャル基板１の表全面に所望の配線材料、例えば１μｍ厚のＡｌを蒸着する。
この後、Ａｌ膜を成膜した基板１の表面にフォトリソグラフィーで、フォトレジストマスク（図示省略）を形成した後、再度、基板１の裏面に裏面電極保護用のフォトレジストを塗布して、このレジストを十分乾燥させてから、リン酸系のエッチング液を用いてＡｌ膜をパターン化し、内部配線１６を形成する。基板１の裏面のレジストは、裏面のオーミック電極１０がリン酸系のエッチング液に溶出して、消失したり変質したりするのを防止する。もし、このおそれがない場合やＡｌ膜をＲＩＥでエッチングするときには、基板１の裏面のレジストの形成を省略することができる。
最後に、レジストマスクと裏面電極保護に使用したレジストを専用ストリッパ液で完全に除去し、基板を十分すすいだ後、乾燥させたら、図６（ｉ）に示した最終構造になる。このようにして本発明の第１の実施の形態に基づくＯＮＯ膜を含むＭＩＳ構造体を有する炭化珪素半導体装置が完成する。
図７は本発明の第１の実施の形態を適用した半導体装置のゲート絶縁膜の特性を示す図である。図７の＃ＯＮＯ−１と＃ＯＮＯ−２は、このようにして作製したＯＮＯゲート絶縁膜キャパシタ（サンプル数＝約５０点）の定電流ストレスＴＤＤＢ試験結果をワイブルプロットしたものである。＃ＯＮＯ−１は酸化シリコン膜を（ｃ１）の方法を用いて形成したもの、＃ＯＮＯ−２は酸化シリコン膜を（ｃ３）の方法を用いて形成したものである。ここでは図示省略するが、（ｃ２）の方法と（ｃ４）の方法で形成した場合も同様の結果が得られた。本発明と比較するために、本発明者が前出の非特許文献５で公開した従来技術に基づくデータ（＃ＯＮＯ−０）も表示してある。
同図の横軸は経時絶縁破壊（ＴＤＤＢ）に至るまでにゲート絶縁膜を通過した単位面積あたりの電荷密度ＱＢＤ（Ｃ／ｃｍ２）、縦軸のＦは累積故障率である。ＱＢＤは寿命に対応する信頼度を測る重要な指標である。
試験に用いたサンプルのゲート窓の面積（開口部）は３．１４×１０−４ｃｍ２、全てのＯＮＯゲート絶縁膜のＳｉＯ２膜換算膜厚はともに約４０ｎｍ、ＳｉＮ膜１１とＳｉＮ熱酸化膜１２の厚みはどれもそれぞれ、５３ｎｍ、５ｎｍである。本発明に基づく＃ＯＮＯ−１と＃ＯＮＯ−２の酸化シリコン膜１０の熱処理条件は、どちらも同じで、Ｎ２Ｏガスを用いて１２７５℃、２０分である。
従来技術の結果＃ＯＮＯ−０と比べると、本発明の第１の実施の形態に基づく＃ＯＮＯ−１も＃ＯＮＯ−２もワイブル分布曲線の傾きを維持したまま、ＴＤＤＢ寿命を長寿命側（高ＱＢＤ）にシフトさせているのがわかる。これは従来技術に対してＴＤＤＢ寿命が、分布の範囲を広げないで、一定倍率だけ一様に伸びたことを意味している。同図から累積故障率Ｆ＝５０％のときのＱＢＤをグラフから読み取ると、ＱＢＤ（＃ＯＮＯ−０）＝３０Ｃ／ｃｍ２、ＱＢＤ（＃ＯＮＯ−１）＝６４Ｃ／ｃｍ２、ＱＢＤ（＃ＯＮＯ−０）＝４０８Ｃ／ｃｍ２である。本発明の第１の実施の形態は、従来技術（＃ＯＮＯ−０）に対して、ＴＤＤＢ寿命を２．１倍（＃ＯＮＯ−１）〜１３．６倍（＃ＯＮＯ−２）改善することに成功している。単結晶Ｓｉ基板上の熱酸化膜（厚み４０ｎｍ、多結晶Ｓｉゲート）のＴＤＤＢ寿命は良好なものでＱＢＤ（＃Ｓｉ）＝４０Ｃ／ｃｍ２であることが知られている。したがって、本発明の第１の実施の形態は、単結晶Ｓｉ基板上の熱酸化膜に対しても、ＴＤＤＢ寿命を１．６倍（＃ＯＮＯ−１）〜１０．２倍（＃ＯＮＯ−２）向上させることに成功している。
既述のように、上記従来技術（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＴＤＤＢ寿命はＳｉ熱酸化膜のレベルまで大きく向上しているが、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させるには必ずしも十分ではなく（第１の問題点）、そのためには、より一層のＴＤＤＢ寿命の改善が要請されていた。
また、上記従来技術（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＳｉＣに接する第１の酸化シリコン膜をＳｉＣ熱酸化膜で形成する構成になっているため、デバイス構造上の制約等でＳｉＣ熱酸化膜を用いることができないある種のＭＯＳ（ＭＩＳ）構造デバイスでは、上記従来ゲート絶縁膜の高信頼化技術を適用できないという問題があった（第２の問題点）。例えば、熱酸化速度が異なる複数の結晶面にゲート絶縁膜を形成しなければならない４Ｈ−ＳｉＣ上のトレンチＵＭＯＳゲートパワトランジスタなどがこのようなデバイスに相当する。
本発明は、ＭＯＳ構造を有する炭化珪素半導体装置及びその製造方法において、上記従来技術（非特許文献５）の前記第１の問題点または第２の問題点のいずれか一方を、または、両問題点を同時に解決するものである。
図７の上記結果の説明から明らかなとおり、本発明の第１の実施の形態は、従来技術の前記第１の問題点であった「（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＴＤＤＢ寿命はＳｉ熱酸化膜のレベルまで大きく向上しているが、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させるには必ずしも十分ではない」という問題を解決できるという効果を有している。
さらに、本発明の第１の実施の形態では、（ｃ３）と（ｃ４）の方法の工程を経由する場合には、酸化シリコン膜１０の形成はＳｉＣの熱酸化以外の手段で形成可能であり、しかも、従来技術を桁で上回るＴＤＤＢ寿命が達成される。すなわち、本発明の第１の実施の形態は、従来技術の前記第２の問題点であった「（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＳｉＣに接する第１の酸化シリコン膜をＳｉＣ熱酸化膜で形成する構成になっているため、デバイス構造上の制約等でＳｉＣ熱酸化膜を用いることができないある種のＭＯＳ（ＭＩＳ）構造デバイスでは、上記従来ゲート絶縁膜の高信頼化技術を適用できない」という問題を解決できるという効果を有している。
以上説明したように本実施の形態の炭化珪素半導体装置は、ＳｉＣエピタキシャル基板１と、多結晶シリコンからなるゲート電極７との間に、ＳｉＣエピタキシャル基板１に近い側から順に、酸化シリコン膜１０とＳｉＮ膜１０とＳｉＮ熱酸化膜１２からなるＯＮＯゲート絶縁膜９を挟持したゲート構造体を有する炭化珪素半導体装置において、酸化シリコン膜１０は、少なくともＳｉＣエピタキシャル基板１の近傍領域にＮ（窒素）を含有するという構成になっている。また、ＳｉＣエピタキシャル基板１と、多結晶シリコンからなるゲート電極７との間に、ＳｉＣエピタキシャル基板１に近い側から順に、酸化シリコン膜１０とＳｉＮ膜１０とＳｉＮ熱酸化膜１２からなるＯＮＯゲート絶縁膜９を挟持したゲート構造体を有する炭化珪素半導体装置において、ＳｉＣエピタキシャル基板１と酸化シリコン膜１０との界面に、Ｎを含有するという構成になっている。つまり、少なくとも、酸化シリコン膜１０におけるＳｉＣエピタキシャル基板１との近傍領域、またはＳｉＣエピタキシャル基板１と酸化シリコン膜１０との界面にＮを含有する。
このような構成により上記従来技術（非特許文献５）の第１の問題点、または第２の問題点のいずれか一方、または両問題点を同時に解決することができる。すなわち、ＯＮＯゲート絶縁膜９のより一層のＴＤＤＢ寿命を改善することができ、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させることができる。また、例えば熱酸化速度が異なる複数の結晶面にゲート絶縁膜を形成する４Ｈ−ＳｉＣ上のトレンチＵＭＯＳゲートパワトランジスタなど、デバイス構造上の制約等でＳｉＣ熱酸化膜を用いることができないＭＯＳ（ＭＩＳ）構造デバイスにおいても、上記従来ゲート絶縁膜の高信頼化技術を適用することができる。
また、酸化シリコン膜１０の厚みが３．５ｎｍ〜２５ｎｍの範囲である。これにより上記効果に対して極めて良好な結果を与えることができる。
また、酸化シリコン膜１０の厚みが４ｎｍ〜１０ｎｍの範囲である。これにより上記効果に対してさらに良好な結果を与えることができる。
また、酸化シリコン膜１０は、高度に高密度化された非ＳｉＣ熱酸化膜である。これにより信頼性の向上を一段と促進することができる（上記（ｃ３）の方法参照）。
また、炭化珪素半導体装置がＭＯＳキャパシタである。これにより上記効果を有するＭＯＳキャパシタを実現することができる。
また、実施の形態の炭化珪素半導体装置の製造方法は、酸化シリコン膜１０は、前駆酸化シリコン膜を成膜した後、ＳｉＮ膜１１を積層するまでの間に、酸化窒素（ＮＯｘ）ガス雰囲気で熱処理して形成する（上記（ｃ１）、（ｃ３）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、ＯＮＯゲート絶縁膜９のＴＤＤＢ寿命を改善できる等の上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、酸化シリコン膜１０は、前駆酸化シリコン膜を成膜した後、ＳｉＮ膜１１を積層するまでの間に、酸化窒素（ＮＯｘ）ガス雰囲気で再酸化して形成する（上記（ｃ１）、（ｃ３）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、酸化シリコン膜１０は、酸化窒素（ＮＯｘ）ガス雰囲気で熱酸化して形成する（上記（ｃ２）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、酸化シリコン膜１０は、上記（ｃ１）、（ｃ２）、（ｃ３）の方法のいずれかの方法で形成した薄い酸化シリコン膜の上に、熱酸化以外の手段で他の酸化シリコン膜を堆積して形成する（上記（ｃ４）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記酸化窒素（ＮＯｘ）ガス雰囲気は、Ｎ２Ｏ（笑気）、ＮＯ（一酸化窒素）、ＮＯ２（２酸化窒素）、これらのうちの少なくとも２種の混合気体、または、前記１種の気体もしくは前記混合気体を希釈した気体を供給して形成する（上記（ｃ１）〜（ｃ４）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化、または熱酸化は、１０００℃〜１４００℃の温度範囲で実施する（上記（ｃ１）〜（ｃ４）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化、または熱酸化は、１１００℃〜１３５０℃の温度範囲で実施する（上記（ｃ１）〜（ｃ４）の方法）。このような温度範囲は処理時間短縮と処理装置費用の両面を考慮すると実用的でより好ましい。
また、前記前駆酸化シリコン膜は、前記炭化珪素基板の表面を熱酸化して形成する（上記（ｃ１）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記前駆酸化シリコン膜は、熱酸化以外の成膜手段で堆積して形成する（上記（ｃ３）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記熱酸化以外の成膜手段が、化学的気相成長法である（上記（ｃ３）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
また、前記前駆酸化シリコン膜は、化学的気相成長法で堆積した多結晶シリコンまたは無定形シリコン膜を熱酸化して形成する（上記（ｃ３）の方法）。これによりＳｉＣ界面及び界面近傍の膜中にＮを含有する酸化シリコン膜１０を容易に形成することができ、上記効果を有する炭化珪素半導体装置を容易に製造することができる。
さらに、酸化シリコン膜１０を形成した後のすべての製造工程は、酸化シリコン膜１０の酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化または熱酸化の温度を超えない温度で処理する（上記（ｃ１）〜（ｃ４）の方法）。これによりＯＮＯゲート絶縁膜９のＴＤＤＢ寿命の低下や、酸化シリコン膜１０とＳｉＣとの界面特性の劣化を抑制することができる。
《第２の実施の形態》
前述の第１の実施の形態は、ゲート領域の両脇にフィールド絶縁膜３を配設するＯＮＯゲート絶縁膜ＭＩＳ構造体（キャパシタ）の構成例であったが、本発明はこのようなフィールド絶縁膜３を有するＭＩＳ構造体に限定されるものではなく、フィールド絶縁膜３のない構造体にも適用可能であり、同様の効果が得られる。
〈構造〉
図８は、本発明に基づく第２の実施の形態の高信頼性ＯＮＯ積層膜を含むＭＩＳ構造体を有する炭化珪素半導体装置の要部断面図である。同じ番号を付したものは前記第１の実施の形態と同じ構成物であり、冗長を避けるために、説明を簡略にするか、場合によっては省略することにする。
１は、上表面にｎ−型エピタキシャル層を持つｎ＋型ＳｉＣエピタキシャル基板である。７は多結晶Ｓｉからなるゲート電極で、その少なくとも側面には熱酸化で成長させた多結晶Ｓｉ熱酸化膜８が形成されている。エピタキシャル基板１とゲート電極７との間に挟持されているのが、３層構造を有するＯＮＯゲート絶縁膜９である。
この３層構造の一番下（基板１側）の１０は、少なくとも、ＳｉＣ基板との界面及びその界面近傍部分にＮを含有する薄い酸化シリコン膜である。この酸化シリコン膜１０の厚みは３．５ｎｍ〜２５ｎｍの範囲であり、特に４ｎｍ〜１０ｎｍの範囲では極めて良好な結果を与える。
中間層と最上層（＝ゲート電極７側）はそれぞれＬＰＣＶＤ法で堆積したＳｉＮ膜１１と、このＳｉＮ膜の表面を酸化して成長させたＳｉＮ熱酸化膜１２であり、両者（ＳｉＮ膜１１はＳｉＮ側面酸化膜１３を含む）は、（多結晶Ｓｉ熱酸化膜８を含む）ゲート電極７と外縁端の位置を同じくするように形成されている。ＳｉＮ膜１１とＳｉＮ熱酸化膜１２の厚みの一例を挙げると、それぞれ、５３ｎｍ、５ｎｍである。ＳｉＮ膜１１の外縁部側面には、ＳｉＮ膜１１の熱酸化によって成長された薄いＳｉＮ側面酸化膜１３が配設されている。このＳｉＮ側面酸化膜１３は、ゲート絶縁膜９の信頼性を確保する上で、欠かしてはならない極めて重要な要素である。
また、多結晶Ｓｉゲート電極７の外縁端Ｇは、ＳｉＮ膜１１の外縁端Ｎより内側に位置するように、配置されなければならない。この条件が満たされない場合には、ＯＮＯゲート絶縁膜９の信頼性が劇的に劣化するため、両外縁端の位置関係の精密な管理が必要である（前記第１の実施の形態でも同様）。
上記ゲート電極７及びその周辺の酸化シリコン膜１０の上には層間絶縁膜１４が形成してあり、層間絶縁膜１４にはゲート電極７に貫通するようにゲートコンタクト窓１５が開口されている。１６はゲートコンタクト窓１５を介してゲート電極７と同一基板上の他の回路要素や外部回路に接続するための内部配線である。
ＳｉＣ基板１の裏面には、極めて低抵抗のオーム性接触電極１７が配設されている。このオーム性接触電極１７は、Ｎｉなどの接触金属を基板１の裏に蒸着した後、前記ＯＮＯゲート絶縁膜９のＳｉＣ熱酸化膜である酸化シリコン膜１０の熱酸化温度より低い温度（例えば熱酸化が１１００℃なら１０００℃）の急速加熱処理でＳｉＣと合金化させことによって形成される。
〈製造方法〉
次に、本発明の第２の実施の形態に基づいたＯＮＯゲート絶縁膜を含むＭＩＳ構造体（図８）の製造方法を、図９（ａ）〜図１１（ｆ）を用いて説明する。
（ａ）高品質ｎ−型エピタキシャル層を上表面に成長させた（０００１）Ｓｉ終端面８°ＯＦＦカットｎ＋型４Ｈ−ＳｉＣエピタキシャル基板１を、ＲＣＡ洗浄などで十分洗浄する。その後、ドライ酸化して、約１０ｎｍ厚のＳｉＣ熱酸化膜を成長させ、直ちにＳｉＣ基板１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬し、除去する。この犠牲酸化工程で基板１の表面の汚染物や結晶不完全性に起因する潜在欠陥が酸化シリコン膜１０に取り込まれるのを一定程度防ぐことができる。
犠牲酸化したエピタキシャル基板１を再びＲＣＡ洗浄し、洗浄の最終段階でエピタキシャル基板１の表面に生成した化学的酸化膜を除去するために、緩衝フッ酸溶液に５秒〜１０秒間浸漬する。これが済んだら、超純水で緩衝フッ酸溶液を完全にすすぎ落とし、エピタキシャル基板１を乾燥する。
直ちに、前記第１の実施の形態の製造方法で説明した（ｃ１）〜（ｃ４）のいずれかの方法を用いて、エピタキシャル基板１の表全面に酸化シリコン膜１０を成長させる。ここでも、酸化窒素（ＮＯｘ）ガス雰囲気での熱処理温度を後続の全ての工程のどの熱処理温度よりも高く設定するようにする。図９（ａ）はこの段階でのＭＩＳ構造体の断面構造を示している。
同図の２０２は、このとき基板１の裏面に自動的に形成される一過性の酸化シリコン膜であるが、エピタキシャル基板１の裏面の研削損傷層を取り除く効果のほかに、後の工程で説明する裏面の多結晶Ｓｉの除去のドライエッチングダメージから基板１の裏面を保護する重要な機能がある。
（ｂ）酸化シリコン膜１０を形成したところで、次に、エピタキシャル基板１の表全面にＳｉＨ２Ｃｌ２とＯ２を用いたＬＰＣＶＤ法でＳｉＮ膜１１（＝ＯＮＯ膜の第２層目）を堆積する。堆積し終ったところで直ちに、エピタキシャル基板１を９５０℃でパイロジェニック酸化し、前述のＳｉＮ膜１１の表面に所定の厚みのＳｉＮ熱酸化膜１２（＝ＯＮＯ膜の第３層目）を成長させる。図９（ｂ）はこの段階での基板１の断面構造である。基板１の裏面の２０３と２０４は、前記ＳｉＮ膜１１の堆積とＳｉＮ熱酸化膜１２の成長で自動的に形成された一過性のＳｉＮ膜とＳｉＮ熱酸化膜である。
（ｃ）次に、ＳｉＣエピタキシャル基板１の表裏全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００ｎｍ〜４００ｎｍの多結晶シリコン膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にｎ型の不純物のＰ（リン）を添加し、導電性を付与する。なお、ｎ型の不純物ではなくｐ型の不純物を添加してもよい。
続いて、エピタキシャル基板１の表面にフォトリソグラフィーでフォトレジストマスク（図示省略）を形成し、ＳＦ６を用いた反応性イオンエッチング（ＲＩＥ）で、多結晶Ｓｉ膜とＳｉＮ熱酸化膜１２、ＳｉＮ膜１１を連続的にエッチングし、多結晶Ｓｉゲート電極７とＯＮＯゲート絶縁膜９のＮＯ層の外縁端を略定義（位置を特定）する。こうして、ＮＯ層の不要部分は多結晶Ｓｉゲート電極７と同じレジストマスクで精密に（自己整合的に）取り除かれる。ただし、この時点での多結晶Ｓｉゲート電極７とＳｉＮ膜１１の外縁端のミクロンレベルの位置関係は、使用するＲＩＥ装置やエッチャントガスに依存し、不定である。多結晶Ｓｉゲート電極７の外縁端がＳｉＮ膜１１の外縁端の外側に来ることもあるし、その逆になることもある。
この連続エッチングにおいて重要な注意点がひとつある。酸化シリコン膜１０を完全に消失させないで、必ず残すということである。酸化シリコン膜１０が完全になくなるまでオーバーエッチングを行うと、露出したエピタキシャル基板１の表面にプラズマによる結晶格子損傷が入る。このため、ＳｉＮ膜１１のＲＩＥにおいては、ＳｉＯ２に対して選択比の高いエッチャントガスを使用するとともに、エッチングの終点検出を精密に行い、過剰なエッチングをしないように留意する。
連続エッチングが終了したら、使用したレジストを完全に除去し、再びＳｉＣ基板１の表全面に厚み１μｍ以上のレジスト材（フォトレジストでよい）を塗布して表面を保護しながら、基板１の裏側をドライエッチングし、裏側に堆積した一過性の多結晶Ｓｉ膜（その熱酸化膜を含む。共に図示省略）と一過性ＳｉＮ熱酸化膜２０４、一過性のＳｉＮ膜２０３（図９（ｂ）参照）を順に除去し、表面保護のレジスト材を剥離すると、図１０（ｃ）に示す断面構造になる。
（ｄ）次に、エピタキシャル基板１を再びＲＣＡ洗浄して、清浄化・乾燥したところで、９５０℃でウェット酸化（パイロジェニック酸化）して、図１０（ｄ）に示すように、結晶Ｓｉゲート電極７の側面及び上部とＳｉＮ膜１１の側面にそれぞれ多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を同時に成長させる。
ここで、ＯＮＯゲート絶縁膜９を含むＭＩＳ構造体の信頼性を向上させる上で極めて重要なポイントが３つある。１つ目は、上記ゲートエッチングで損傷を受けたリーク性のＳｉＮ膜１１の外縁部をＳｉＮ側面熱酸化膜１３に転換することによって除去していることである。２つ目は、多結晶Ｓｉゲート電極７の外縁端ＧをＳｉＮ膜１１の外縁端Ｎより僅かに後退させて、ＳｉＮ膜１１の外縁のゲート電界を緩和していることである。多結晶Ｓｉゲート電極７の外縁端Ｇを後退させるために、本発明の製造方法では、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用している。３つ目は、多結晶Ｓｉ熱酸化膜８及びＳｉＮ側面熱酸化膜１３を付加することによって、ゲート電極下に局在するＯＮＯゲート絶縁膜９を熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で包囲して保護する構造にしたということである。この構造樹立は、後続の高温コンタクトアニール（１０００℃、２分）などでＯＮＯゲート絶縁膜９が周辺部材や環境と相互作用して劣化するのを防止するのに重要な役割を果たす。
（ｅ）多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を形成したところで、エピタキシャル基板１の表全面に層間絶縁膜１４を堆積する（図１１（ｅ））。シランと酸素を原料とした常圧ＣＶＤ法で堆積した約１μｍ厚のＳｉＯ２膜あるいはさらにＰ（リン）を添加したリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として適しているが、これに限定されるものではなく、後続の各種熱処理工程に耐えられるものなら、他の材料を用いてもよい。
この後、基板１を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度は前記酸化シリコン膜１０のＮＯｘ熱処理温度より低い温度（例えば、９００℃〜１０００℃）にするようにする。
（ｆ）次に、エピタキシャル基板１の表面にフォトレジストを塗布して、十分にポストベークを行い、レジストの揮発性成分を完全に蒸発させてから、エピタキシャル基板１を緩衝フッ酸溶液に浸漬し、裏面に残っている第２の一過性酸化シリコン膜２０２（図１１（ｅ））を完全に除去し、超純水で緩衝フッ酸溶液を洗い流す。このようにして露出したＳｉＣ基板１の裏面のＣ終端面はダメージや汚染のない清浄な面である。このような面はオーム性接触の低抵抗化に大きく寄与する。
次に、超純水で濡れたエピタキシャル基板１を乾燥させ、間髪を置かず高真空に維持された蒸着装置の中に据え付け、基板１の裏面に所望のオーム性接触母材を蒸着する。オーム性接触母材としては、例えば、５０ｎｍ〜１００ｎｍ厚のＮｉ膜を用いることができるが、これに限定されるものではない。
オーム性接触母材を蒸着したら、基板１の表面のレジストを専用ストリッパ液で完全に剥離し、基板１を十分すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、１００％高純度のＡｒ雰囲気で１０００℃、２分のコンタクト・アニールを実施する。この熱処理によって、図１１（ｆ）に示すように、Ｎｉ膜は低抵抗のＳｉＣ基板と合金化（シリサイド化）し、少なくとも１０−６Ωｃｍ２台の接触抵抗を示す極めて低抵抗のオーム性接触電極１７ができ上がる。
（ｇ）これ以降は、前記第１の実施の形態とまったく同じようにして、エピタキシャル基板１にゲートコンタクト窓１５と内部配線１６を設ける。そうすると、図８に示した本発明に基づく第２の実施の形態のＯＮＯゲート絶縁膜を含むＭＩＳ構造体が完成する。
このようにして作製した第２の実施の形態のＯＮＯゲート絶縁膜を含むＭＩＳ構造体は、図７に示した前記第１の実施の形態と同様の優れたＴＤＤＢ寿命を示した。すなわち、本発明の第１の実施の形態は、従来技術の前記第１の問題点であった「（非特許文献５）ＯＮＯゲート絶縁膜にあっては、ＴＤＤＢ寿命はＳｉ熱酸化膜のレベルまで大きく向上しているが、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させるには必ずしも十分ではない」という問題を解決できるという効果を有している。
さらに、本発明の第１の実施の形態では、工程（ｃ３）と（ｃ４）を経由する場合には、酸化シリコン膜１０の形成はＳｉＣの熱酸化以外の手段で実施されるとともに、ＴＤＤＢ寿命は従来技術を桁で上回る値が達成される。すなわち、本発明の第１の実施の形態は、従来技術の前記第２の問題点であった「（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＳｉＣに接する第１の酸化シリコン膜をＳｉＣ熱酸化膜で形成する構成になっているため、デバイス構造上の制約等でＳｉＣ熱酸化膜を用いることができないある種のＭＯＳ（ＭＩＳ）構造デバイスでは、上記従来ゲート絶縁膜の高信頼化技術を適用できない」という問題を解決できるという効果を有している。
《第３の実施の形態》
本発明の第３の実施の形態は、標準的なｎチャネルタイプのプレーナ型パワーＭＯＳＦＥＴセルに本発明を適用した例である。なお、本発明は、方形セル、六方セル、円形セル、櫛歯（リニヤ）型セルなど、どのような形態のセルでも適用できる。
〈構造〉
図１２は、本発明の第３の実施の形態のパワーＭＯＳＦＥＴセルの要部断面図である。
同図において、１００はｎ＋型単結晶ＳｉＣ基板であり、表面（図中上面側主面）に厚み１０μｍ、窒素を１×１０１６／ｃｍ３添加した第１のｎ−型エピタキシャル層２００をホモエピタキシャルタキシャル成長させている（図１、図８においてはｎ−型エピタキシャル層は非表示であるが、図１２と同様の構造である）。４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いることができる。ｎ−型エピタキシャル層２００の表層部における所定領域には、所定深さを有するｐ型不純物をわずかに添加したｐ型ベース領域５３ａ、５３ｂが形成されている。
ｐ型ベース領域５３ａ、５３ｂの表層部の所定領域には、ｐ型ベース領域５３ａ、５３ｂよりも浅いｎ＋型ソース領域５４ａ、５４ｂが、ｐ型ベース領域５３ａ、５３ｂの外縁境界から一定の距離になるように形成されている。ｐ型ベース領域５３ａ、５３ｂの中央の基板表層には、ｐ型ベース領域５３ａ、５３ｂよりも浅く、ｎ＋型ソース領域５４ａ、５４ｂに挟まれるようにｐ＋型ベースコンタクト領域５７が配設されている。
基板１００の表面に選択的に形成された９ａ、９ｂはＯＮＯゲート絶縁膜である。ＯＮＯゲート絶縁膜９ａ、９ｂは３層構造からなり、下部（基板１００側）から酸化シリコン膜１０ａ、１０ｂ、ＳｉＮ膜１１ａ、１１ｂ、ＳｉＮ熱酸化膜１２ａ、１２ｂが順に積層されている。１０ａ、１０ｂが、基板１００との界面及びその界面近傍部分にＮを含有する薄い酸化シリコン膜であることは言うまでもない。この酸化シリコン膜１０の厚みは３．５ｎｍ〜２５ｎｍの範囲であり、特に４ｎｍ〜１０ｎｍの範囲では極めて良好な結果を与える。ＳｉＮ膜１１ａ、１１ｂの側壁には同膜を熱酸化することによって形成されたＳｉＮ側面熱酸化膜１３ａ、１３ｂが配設されている。
ＯＮＯゲート絶縁膜９ａ、９ｂの上には、導電性を付与した多結晶Ｓｉからなるゲート電極７ａ、７ｂが設けられている。多結晶Ｓｉゲート電極７ａ、７ｂの上部と側壁には多結晶Ｓｉ側面熱酸化膜８ａ、８ｂが置かれている。
多結晶Ｓｉ側面熱酸化膜８ａ、８ｂを含むＳｉＣ基板１００上には層間絶縁膜１４ａ、１４ｂが成膜されている。６３は層間絶縁膜１４ａ、１４ｂに開けられたソース窓であり、ｎ＋型ソース領域５４ａ、５４ｂ／ｐ＋型ベースコンタクト領域５７に貫通するように開口されている。このソース窓６３の底部には、ソース電極６４が形成されている。このソース電極６４は、Ｎｉなどの薄い金属膜母材を、ソース窓６３の底部に選択的に配設した後、急速加熱処理でＳｉＣと合金化させて形成する。ソース電極６４は、ｎ＋型ソース領域５４ａ、５４ｂとｐ＋型ベースコンタクト領域５７とに同時にオーム性接触を実現している。基板１００の裏面の１７はソース電極６４と同様の方法で形成されたドレイン電極である。１６は、ソース窓６３を介してソース電極６４を同一基板上の他の回路要素や外部回路に接続させるための内部配線である。
〈製造方法〉
次に、本発明の第３の実施の形態のプレーナ型パワーＭＯＳＦＥＴセルの製造方法を、図１３（ａ）〜図１６（ｈ）の断面工程図を用いて説明する。
（ａ）まず、１主面にｎ−型エピタキシャル層２００をホモエピタキシャルタキシャル成長させたｎ＋型ＳｉＣ基板１００を用意し、ｎ−型エピタキシャル層２００の表面に厚み２０ｎｍ〜３０ｎｍのＣＶＤ酸化膜２０を堆積させる。その後、この上にイオン注入マスクとしての厚み約１．５μｍの多結晶Ｓｉ膜をＬＰＣＶＤ（減圧化学的気相成長法）で成膜する。多結晶Ｓｉ膜の他にＣＶＤで形成したＳｉＯ２膜やＰＳＧ（リン珪酸ガラス）膜などを用いることもできる。ＣＶＤ酸化膜２０は省略することもできるが、前記イオン注入マスクとして多結晶Ｓｉ膜を使用するときは、以下のような有用な効果と機能を有しているので形成することが推奨される。その効果と機能とは、（１）多結晶Ｓｉ膜とｎ−型エピタキシャル層２００が予期せぬ反応をするのを予防するための保護膜、（２）多結晶Ｓｉマスクを異方性エッチングする際の終点検出とエッチングストッパ膜、（３）ｐ型ベース不純物をイオン注入するときの表面保護膜である。
続いて、フォトリソグラフィーと反応性イオンエッチング（ＲＩＥ）などの異方性エッチングの手段を用いて、ｐ型ベース領域（５３ａ、５３ｂ）の形成予定領域の上部にある前記多結晶Ｓｉ膜を垂直に除去することによって、第１のイオン注入マスク２１ａ、２１ｂを形成する。多結晶Ｓｉ膜のＲＩＥには、ＳＦ６などのエッチャントガスを用いると、熱酸化膜に対して選択比の高いエッチングと終点検出が可能になり、基板１００の表面、特にチャネル領域へのプラズマダメージを回避することができる。
次いで、ｐ型不純物のイオン注入を行い、図１３（ａ）に示すように、ｐ型ベース領域５３ａ、５３ｂを形成する。実際には、基板１００の裏面にも多結晶Ｓｉ膜が付着しているが、同図では図示省略している。このときのイオン注入条件の一例を挙げると、
ｐ型ベース領域５３ａ、５３ｂの選択イオン注入条件の一例は、
不純物：Ａｌ＋イオン
基板温度：７５０℃
加速電圧／ドース：３６０ｋｅＶ／５×１０−１３ｃｍ−３
である。ｐ型ベースイオン注入が終了したら、ＣＶＤ酸化膜２０と第１のイオン注入マスク２１ａ、２１ｂをウェットエッチングで除去する。
（ｂ）次に、上記ｐ型ベース領域５３ａ、５３ｂの選択イオン注入と同様の手続きをとって、図１３（ｂ）に示すように、ｎ＋型ソース領域５４ａ、５４ｂとｐ＋型ベースコンタクト領域５７を形成する。
ｎ＋型ソース領域５４ａ、５４ｂの選択イオン注入条件の一例は、
不純物：Ｐ＋イオン
基板温度：５００℃
加速電圧／ドース：
１６０ｋｅＶ／２．０×１０１５ｃｍ−２
１００ｋｅＶ／１．０×１０１５ｃｍ−２
７０ｋｅＶ／６．０×１０１４ｃｍ−２
４０ｋｅＶ／５．０×１０１４ｃｍ−２
である。
また、ｐ＋型ベースコンタクト領域５７の選択イオン注入条件の一例は、
不純物：Ａｌ＋イオン
基板温度：７５０℃
加速電圧／ドース
１００ｋｅＶ／３．０×１０１５ｃｍ−２
７０ｋｅＶ／２．０×１０１５ｃｍ−２
５０ｋｅＶ／１．０×１０１５ｃｍ−２
３０ｋｅＶ／１．０×１０１５ｃｍ−２
である。
すべてのイオン注入が終了したら、基板１００をフッ酸と硝酸の混合液に浸漬して、使用したすべてのマスク及び基板１００の裏面に付着した不要なマスク材を完全に除去する。マスクの除去には、基板１００を熱燐酸溶液とＢＨＦ溶液に交互に浸漬して多結晶Ｓｉ膜とＳｉＯ２膜を順次除く方法を用いてもよい。
次いで、マスクを除去した基板１００を洗浄、乾燥した後、高純度の常圧Ａｒ雰囲気で１７００℃、１分の熱処理を行い、ｐ型ベース領域５３ａ、５３ｂとｎ＋型ソース領域５４ａ、５４ｂ、ｐ＋型ベースコンタクト領域５７にイオン注入されたすべての伝導不純物を一挙に活性化させる。
（ｃ）次に、ＲＣＡ洗浄などで十分洗浄した基板１００をドライ酸素雰囲気で熱酸化して、基板１００の表面並びに裏面に熱酸化膜を成長させ、緩衝フッ酸溶液を用いて直ちに取り除く。この犠牲酸化膜の厚みは５０ｎｍ未満、好ましくは５ｎｍ〜２０ｎｍが望ましい。犠牲酸化が終了した基板１００を再び、ＲＣＡ洗浄などで十分洗浄する。その後、基板１００の表面に熱酸化やＣＶＤなどの手段を用いて厚い絶縁膜を形成し、周知のフォトリソグラフィーとウェットエッチングまたはドライエッチングを用いて前記厚い酸化膜が存在するフィールド領域（図示せず）と厚い酸化膜が除去された素子領域（ユニットセル）７０（図１２参照）を形成する。なお、この段階での素子領域７０の形状は図１３（ｂ）と変らないが、素子領域７０の外の周辺部分にフィールド領域が形成されている点が相違している。
続いて、基板１００を再び、ＲＣＡ洗浄などで十分洗浄するとともに、この洗浄の最終段階において、素子領域７０の表面に生成した化学的酸化膜（ＳｉＯ２）を除去するために、希釈フッ酸溶液に５秒〜１０秒間浸漬し、超純水で希釈フッ酸溶液を完全にすすぎ落とした後、乾燥する。そして、直ちに素子領域７０の基板１００の表面にＯＮＯゲート絶縁膜９ａ、９ｂの第１層を構成する酸化シリコン膜１０ａ、１０ｂを形成する。酸化シリコン膜１０ａ、１０ｂの形成方法としては、前記第１の実施の形態の製造方法で説明した（ｃ１）〜（ｃ４）の方法の任意のひとつを用いることができる。
その後、その上にＬＰＣＶＤで第２層のＳｉＮ膜１１ａ、１１ｂを堆積させ、最後にＳｉＮ膜１１ａ、１１ｂを熱酸化（例えば、パイロジェニック酸化）させて第３層のＳｉＮ熱酸化膜１２ａ、１２ｂを表面に成長させ、図１３（ｃ）に示すような構造を得る。エピタキシャル基板１００の裏面にもＯＮＯ構造の膜が形成されるが、同図では図示省略している。各膜の成膜条件は前記本発明の実施の形態１と２に記載された条件と同じ条件を用いることができる。
ここで重要なポイントは、上記酸化シリコン膜１０ａ、１０ｂのＮＯｘ熱処理温度は、全ての後続工程のどの熱処理温度よりも高く設定するということである。ここでは後に、表側のソース接触電極６４と裏面ドレイン電極１７のオーム性接触を実現するために、温度１０００℃の急速加熱処理を実施するので、それより高い、例えば、１２７５℃という熱処理温度を選ぶとよい。
（ｄ）次に、基板１００の表面及び裏面の全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００ｎｍ〜４００ｎｍの多結晶Ｓｉ膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶Ｓｉ膜にｎ型の不純物Ｐ（リン）を添加し、導電性を付与する。Ｐ（リン）ではなくＢ（硼素）などのｐ型の不純物を添加してもよい。
続いて、基板１００の表面にフォトリソグラフィーと、Ｃ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、基板１００の表面側の多結晶Ｓｉ膜と、ＯＮＯゲート絶縁膜９ａ、９ｂのＳｉＮ熱酸化膜１２ａ、１２ｂとＳｉＮ膜１１ａ、１１ｂ、の不要な部分を連続的に取り除く。その後、フォトレジストを除去すると、図１４（ｄ）に示す構造になる。この工程でゲート電極７ａ、７ｂが定義（位置が特定）される。なお、エピタキシャル基板１００の裏面にも多結晶Ｓｉ膜が形成されるが、同図では図示省略されている。
（ｅ）次に、ＲＩＥが終了したＳｉＣエピタキシャル基板１００をＲＣＡ洗浄して、清浄化・乾燥した後、９５０℃でウェット酸化（パイロジェニック酸化）して、図１４（ｅ）に示すように、多結晶Ｓｉゲート電極７ａ、７ｂの側面及び上部とＳｉＮ膜１１の側面に、多結晶Ｓｉ熱酸化膜８ａ、８ｂとＳｉＮ側面熱酸化膜１３ａ、１３ｂを同時に成長させる。
本工程では上記（ｄ）のゲートエッチングで損傷を受けたリーク電流性ＳｉＮ膜の外縁部の側面を熱酸化膜１３ａ、１３ｂに転換することによって除去するとともに、図１４（ｅ）に示すごとく、多結晶Ｓｉゲート電極７ａ、７ｂの外縁端ＧをＳｉＮ膜の外縁端Ｎより僅かに内部に後退させて、ＳｉＮ膜１１の外縁のゲート電界を緩和させ、信頼性の向上を図っている。多結晶Ｓｉゲート電極７ａ、７ｂの外縁端Ｇを後退させるために、本発明の製造方法では、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用している。
また、本工程では、多結晶Ｓｉ熱酸化膜８ａ、８ｂ及びＳｉＮ側面熱酸化膜１３ａ、１３ｂを付加することによって、ゲート電極７ａ、７ｂの下に局在するＯＮＯゲート絶縁膜９ａ、９ｂを熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で包囲して保護する構造にしている。この構造は、後続の高温コンタクトアニール（１０００℃、２分）などで、ＯＮＯゲート絶縁膜９ａ、９ｂが周辺部材や環境と反応して劣化するのを防止するのに重要な役割を果たす。なお、多結晶Ｓｉ熱酸化膜８ａ、８ｂはゲート電極７ａ、７ｂの側壁だけでなく上面にも形成され、多結晶Ｓｉゲート電極７ａ、７ｂの厚みが目減りする。この目減り分を考慮して、結晶Ｓｉゲート電極７ａ、７ｂの初期の厚みは規定されているものとする。
（ｆ）次に、図１５（ｆ）に示すように、基板１００の表全面に層間絶縁膜１４を堆積する。この層間絶縁膜１４には、シランと酸素を原料とした常圧ＣＶＤで形成した約１μｍ厚のＳｉＯ２膜（ＮＳＧ）あるいはさらにリン（Ｐ）を添加したリン珪酸ガラス（ＰＳＧ）、さらにこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）などが適しているが、これに限定されるものではい。
この後、基板１００を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度は、酸化シリコン膜１０ａ、１０ｂの形成（熱酸化）温度より低い温度（例えば９００℃〜１０００℃）になるように適宜選ばれる。
（ｇ）次に、周知のフォトリソグラフィーとドライ／ウェットエッチング手段を用いて、基板１００の表面側の層間絶縁膜１４と、ＯＮＯゲート絶縁膜のＳｉＣ熱酸化膜である酸化シリコン膜１０ａ、１０ｂとにソース窓６３を開口する。図示していないが、素子領域（図１２の７０）周辺に形成されているゲートコンタクト窓（図示せず）もこのとき、同時に開口される。エッチャント溶液またはガスが基板１００の裏に及ぶ場合には、裏面の一過性の多結晶Ｓｉ膜上の熱酸化膜（図示省略）も同時に除去される。
層間絶縁膜１４と酸化シリコン膜１０ａ、１０ｂのエッチングが終了したら、フォトレジスト・エッチングマスクが残ったままの基板１００の表全面にＤＣスパッタリングなどの成膜手段を用いてソース接触電極母材２５を全面蒸着する。ソース接触電極母材２５には、例えば、５０ｎｍ厚のＮｉ膜あるいはＣｏ膜などを用いることができる。
ソース接触電極母材２５の蒸着が終了したら、基板１００を専用のフォトレジスト・ストリッパに浸漬し、基板１００の表面に残されているフォトレジストを完全に除去する。それにより、図１５（ｇ）に示すように、ソース窓６３上と前記ゲートコンタクト窓（引出線と符号は非表示）の底面にのみソース接触電極母材２５が堆積した基板構造ができ上がる。
（ｈ）次に、基板１００を十分すすいで、乾燥させた後、表全面に厚み１μｍ以上の保護用レジスト材（フォトレジストでよい）を塗布して、基板１００の裏面側に残留している多結晶シリコン膜／ＳｉＮ熱酸化膜／ＳｉＮ膜（図示省略）をドライ・エッチングで順に除去する。このドライエッチング中に起きるプラズマダメージや帯電、汚染から接触電極母材２５とゲート絶縁膜１０ａ、１０ｂの劣化を防止するために、上記保護用レジストは使用される。
次に、基板１００を緩衝フッ酸溶液に浸漬して、前記酸化シリコン膜１０ａ、１０ｂの形成で生じた一過性のＳｉＣ熱酸化膜（図示なし）を除去し、エピタキシャル基板１００の裏面に清浄な結晶面を露出させる。緩衝フッ酸溶液を超純水で完全にすすぎ落して、乾燥させたところで、速やかに基板１００を高真空に維持された蒸着装置の中に据え付け、裏面に所望のドレイン接触電極母材（図示なし）を蒸着する。この裏面の電極母材としては、例えば、５０ｎｍ〜１００ｎｍ厚のＮｉ膜あるいはＣｏ膜を用いることができる。
次に、表面保護に使用したレジストを専用ストリッパ液で完全に剥離し、エピタキシャル基板１００を十分洗浄し、すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、高純度のＡｒ雰囲気で１０００℃、２分間の急速加熱処理（コンタクト・アニール）を実施する。この熱処理によって、ソース窓６３の底（図１５（ｇ）の接触電極母材２５）と前記ゲートコンタクト窓の底ならびに裏面に堆積された各接触電極母材（Ｎｉ膜）はそれぞれ、ｎ＋型ソース領域５４ａ、５４ｂ（／ｐ＋型ベースコンタクト領域５７）（図１３（ｂ））、多結晶Ｓｉゲート電極接触領域（図示なし）、ｎ＋型ＳｉＣ基板１００の裏面と合金化して、極めて低抵抗を示すオーム性接触のソース電極６４、ゲート電極（図示なし）、ドレイン電極１７となり、図１６（ｈ）に示す基板構造が形成される。
（ｉ）最後に、コンタクト・アニールが済んだ基板１００を高真空に維持されたマグネトロンスパッタリング装置に据え付け、基板１００の表全面に所望の配線材料、例えばＡｌ膜を３μｍ厚に蒸着する。
この後、Ａｌ膜を成膜した基板１００の上面にフォトリソグラフィーでフォトレジストマスクを形成した後、基板１００の裏面に裏面電極保護用のフォトレジストを塗布して、このレジストを十分乾燥させてから、ＲＩＥでＡｌ膜をパターン化し、図１２に示すように、ソース接触電極６４に接続する内部配線１６とゲート電極接触に接続する内部配線（図示なし）を形成する。
最後に、レジストマスクを専用ストリッパ液で完全に除去し、基板１００を十分すすいでから乾燥させる。こうして、図１２に示した本発明に基づくプレーナ型パワーＭＯＳＦＥＴセルが完成する。
このようにして作製した本発明に基づくＯＮＯ膜を含むＭＩＳ構造体を取り込んだプレーナ型パワーＭＯＳＦＥＴセルは、通常の単純なＳｉＣ熱酸化ゲート酸化膜を有するプレーナ型パワーＭＯＳＦＥＴセルより優れたトランジスタ特性を示した。
そのＯＮＯゲート絶縁膜を含むＭＩＳ構造体の部位は、前記第１の実施の形態と何ら変らない高いＴＤＤＢ寿命分布（図７参照）を示した。すなわち、本発明のＯＮＯ膜を含むＭＩＳ構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、従来技術プレーナ型パワーＭＯＳＦＥＴの第１の問題点であった「（非特許文献５）ＯＮＯゲート絶縁膜にあっては、ＴＤＤＢ寿命はＳｉ熱酸化膜のレベルまで大きく向上しているが、Ｓｉ（ＭＯＳ）デバイスの実用上限温度を超える温度で長時間動作させるには必ずしも十分ではない」という問題を解決できるという効果を有している。
さらに、本発明の第３の実施の形態では、工程（ｃ３）と（ｃ４）を経由することによって、酸化シリコン膜１０ａ、１０ｂの形成をＳｉＣの熱酸化以外の手段で実施することを可能している。すなわち、本発明の第３の実施の形態は、従来技術のプレーナ型パワーＭＯＳＦＥＴの第２の問題点であった「（非特許文献５）のＯＮＯゲート絶縁膜にあっては、ＳｉＣに接する第１の酸化シリコン膜をＳｉＣ熱酸化膜で形成する構成になっているため、デバイス構造上の制約等でＳｉＣ熱酸化膜を用いることができないある種のＭＯＳ（ＭＩＳ）構造デバイスでは、上記従来ゲート絶縁膜の高信頼化技術を適用できない」という問題を解決できるという効果を有している。本効果はとくにＳｉＣ基板に設けたトレンチにＯＮＯゲート絶縁膜構造を形成するパワーＵＭＯＳＦＥＴの製作に極めて有効である。
《第４の実施の形態》
上記第３の実施の形態は、本発明のＯＮＯ膜ゲート構造体を、プレーナ型パワーＭＯＳＦＥＴセルに適用したものであるが、類似の素子構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）セルにも適用可能であることは言うまでもない。この場合も、第３の実施の形態のプレーナ型パワーＭＯＳＦＥＴセルとまったく同様の効果が得られる。
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
また、特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。すなわち、実施の形態におけるＳｉＣエピタキシャル基板１（図１２においてはＳｉＣ基板１００及びエピタキシャル層２００）が、特許請求の範囲の炭化珪素基板に、酸化シリコン膜１０、１０ａ、１０ｂが第１の酸化シリコン膜に、ＳｉＮ膜１１、１１ａ、１１ｂが窒化シリコン膜に、ＳｉＮ熱酸化膜１２が窒化シリコン熱酸化膜に、ＯＮＯゲート絶縁膜９がＯＮＯ絶縁膜にそれぞれ対応する。
本発明の第１の実施の形態の半導体装置の要部断面図である。 本発明の第１の実施の形態の半導体装置の製造工程断面図である。 本発明の第１の実施の形態の半導体装置の製造工程断面図である。 本発明の第１の実施の形態の半導体装置の製造工程断面図である。 本発明の第１の実施の形態の半導体装置の製造工程断面図である。 本発明の第１の実施の形態の半導体装置の製造工程断面図である。 本発明の第１の実施の形態を適用した半導体装置のゲート絶縁膜の特性を示す図である。 本発明の第２の実施の形態の半導体装置の要部断面図である。 本発明の第２の実施の形態の半導体装置の製造工程断面図である。 本発明の第２の実施の形態の半導体装置の製造工程断面図である。 本発明の第２の実施の形態の半導体装置の製造工程断面図である。 本発明の第３の実施の形態の半導体装置の要部断面図である。 本発明の第３の実施の形態の半導体装置の製造工程断面図である。 本発明の第３の実施の形態の半導体装置の製造工程断面図である。 本発明の第３の実施の形態の半導体装置の製造工程断面図である。 本発明の第３の実施の形態の半導体装置の製造工程断面図である。
符号の説明
１…ＳｉＣエピタキシャル基板 ３…フィールド絶縁膜
４…下部絶縁膜 ５…上部絶縁膜
６…ゲート窓 ７、７ａ、７ｂ…ゲート電極
８、８ａ、８ｂ…多結晶Ｓｉ熱酸化膜
９、９ａ、９ｂ…ＯＮＯゲート絶縁膜
１０、１０ａ、１０ｂ…ＳｉＣ界面及び膜中にＮを含有する酸化シリコン膜
１１、１１ａ、１１ｂ…ＳｉＮ膜 １２、１２ａ、１２ｂ…ＳｉＮ熱酸化膜
１３、１３ａ、１３ｂ…ＳｉＮ側面熱酸化膜
１４、１４ａ、１４ｂ…層間絶縁膜
１５…ゲートコンタクト窓 １６…内部配線
１７…オーム性接触電極（ドレイン電極） ２０…ＣＶＤ酸化膜
２１ａ、２１ｂ…第１のイオン注入マスク ２５…ソース接触母材
５３ａ、５３ｂ…ｐ型ベース領域 ５４ａ、５４ｂ…ｎ＋型ソース領域
５７…ｐ＋型ベースコンタクト領域 ６３…ソース窓
６４…ソース電極 ７０…素子領域（ユニットセル）
１００…ＳｉＣ基板 ２００…ｎ−型エピタキシャル層
２０１…一過性ＳｉＣ熱酸化膜 ２０２…一過性酸化シリコン膜
２０３…一過性ＳｉＮ膜 ２０４…一過性ＳｉＣ熱酸化膜
Ｇ…ゲート電極の外縁端 Ｎ…ＳｉＮ膜の外縁端

Claims (20)

  1. 炭化珪素基板と、多結晶シリコンからなるゲート電極との間に、前記炭化珪素基板に近い側から順に、第１の酸化シリコン膜（Ｏ）と窒化シリコン膜（Ｎ）と窒化シリコン熱酸化膜（Ｏ）からなるＯＮＯ絶縁膜を挟持したゲート構造体を有する炭化珪素半導体装置において、前記第１の酸化シリコン膜は、少なくとも前記炭化珪素基板の近傍領域に窒素を含有することを特徴とする炭化珪素半導体装置。
  2. 炭化珪素基板と、多結晶シリコンからなるゲート電極との間に、前記炭化珪素基板に近い側から順に、第１の酸化シリコン膜（Ｏ）と窒化シリコン膜（Ｎ）と窒化シリコン熱酸化膜（Ｏ）からなるＯＮＯ絶縁膜を挟持したゲート構造体を有する炭化珪素半導体装置において、前記炭化珪素基板と前記第１の酸化シリコン膜との界面に、窒素を含有することを特徴とする炭化珪素半導体装置。
  3. 前記第１の酸化シリコン膜の厚みが３．５ｎｍ〜２５ｎｍの範囲であることを特徴とする請求項１または２記載の炭化珪素半導体装置。
  4. 前記第１の酸化シリコン膜の厚みが４ｎｍ〜１０ｎｍの範囲であることを特徴とする請求項３記載の炭化珪素半導体装置。
  5. 前記第１の酸化シリコン膜は、高密度化された非ＳｉＣ熱酸化膜であることを特徴とする請求項１または２記載の炭化珪素半導体装置。
  6. 前記炭化珪素半導体装置がＭＯＳキャパシタであることを特徴とする請求項１または２記載の炭化珪素半導体装置。
  7. 前記炭化珪素半導体装置がＭＯＳＦＥＴであることを特徴とする請求項１または２記載の炭化珪素半導体装置。
  8. 前記炭化珪素半導体装置がＩＧＢＴであることを特徴とする請求項１または２記載の炭化珪素半導体装置。
  9. 請求項１または２記載の炭化珪素半導体装置の製造方法において、前記第１の酸化シリコン膜は、前駆酸化シリコン膜を成膜した後、前記窒化シリコン膜を積層するまでの間に、酸化窒素（ＮＯｘ）ガス雰囲気で熱処理して形成することを特徴とする炭化珪素半導体装置の製造方法。
  10. 請求項１または２記載の炭化珪素半導体装置の製造方法において、前記第１の酸化シリコン膜は、前駆酸化シリコン膜を成膜した後、前記窒化シリコン膜を積層するまでの間に、酸化窒素（ＮＯｘ）ガス雰囲気で再酸化して形成することを特徴とする炭化珪素半導体装置の製造方法。
  11. 請求項１または２記載の炭化珪素半導体装置の製造方法において、前記第１の酸化シリコン膜は、前記炭化珪素基板の表面を酸化窒素（ＮＯｘ）ガス雰囲気で熱酸化して形成することを特徴とする炭化珪素半導体装置の製造方法。
  12. 請求項１または２記載の炭化珪素半導体装置の製造方法において、前記第１の酸化シリコン膜は、請求項９乃至請求項１１記載のいずれかの方法で形成した薄い酸化シリコン膜の上に、熱酸化以外の手段で他の酸化シリコン膜を堆積して形成することを特徴とする炭化珪素半導体装置の製造方法。
  13. 前記酸化窒素（ＮＯｘ）ガス雰囲気は、Ｎ２Ｏ（笑気）、ＮＯ（一酸化窒素）、ＮＯ２（２酸化窒素）、これらのうちの少なくとも２種の混合気体、または、前記１種の気体もしくは前記混合気体を希釈した気体を供給して形成することを特徴とする請求項９乃至１１のいずれか記載の炭化珪素半導体装置の製造方法。
  14. 前記酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化、または熱酸化は、１０００℃〜１４００℃の温度範囲で実施することを特徴とする請求項９乃至１１のいずれか記載の炭化珪素半導体装置の製造方法。
  15. 前記酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化、または熱酸化は、１１００℃〜１３５０℃の温度範囲で実施することを特徴とする請求項１４記載の炭化珪素半導体装置の製造方法。
  16. 前記前駆酸化シリコン膜は、前記炭化珪素基板の表面を熱酸化して形成することを特徴とする請求項９または１０記載の炭化珪素半導体装置の製造方法。
  17. 前記前駆酸化シリコン膜は、熱酸化以外の成膜手段で堆積して形成することを特徴とする請求項９または１０記載の炭化珪素半導体装置の製造方法。
  18. 前記熱酸化以外の成膜手段が、化学的気相成長法であることを特徴とする請求項１７記載の炭化珪素半導体装置の製造方法。
  19. 前記前駆酸化シリコン膜は、化学的気相成長法で堆積した多結晶シリコンまたは無定形シリコン膜を熱酸化して形成することを特徴とする請求項９または１０記載の炭化珪素半導体装置の製造方法。
  20. 前記第１の酸化シリコン膜を形成した後のすべての製造工程は、前記第１の酸化シリコン膜の酸化窒素（ＮＯｘ）ガス雰囲気での熱処理、再酸化または熱酸化の温度を超えない温度で処理することを特徴とする請求項９乃至１２のいずれか記載の炭化珪素半導体装置の製造方法。
JP2005247175A 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法 Pending JP2007066944A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005247175A JP2007066944A (ja) 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法
US11/991,249 US8222648B2 (en) 2005-08-29 2006-08-22 Silicon carbide semiconductor device and method for producing the same
KR1020087004026A KR100980527B1 (ko) 2005-08-29 2006-08-22 탄화 규소 반도체 장치 및 그 제조 방법
CN200680032093XA CN101253633B (zh) 2005-08-29 2006-08-22 用于制造碳化硅半导体器件的方法
EP06796831.3A EP1929535B8 (en) 2005-08-29 2006-08-22 Method for producing a silicon carbide semiconductor device
PCT/JP2006/316795 WO2007026622A1 (en) 2005-08-29 2006-08-22 Silicon carbide semiconductor device and method for producing the same
TW095131754A TWI311814B (en) 2005-08-29 2006-08-29 Silicon carbide semiconductor device and method for producing the same
US13/299,136 US8497218B2 (en) 2005-08-29 2011-11-17 Silicon carbide semiconductor device and method for producing the same
US13/953,693 US8716087B2 (en) 2005-08-29 2013-07-29 Silicon carbide semiconductor device and method for producing the same
US13/953,704 US8722497B2 (en) 2005-08-29 2013-07-29 Silicon carbide semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247175A JP2007066944A (ja) 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012063091A Division JP5460768B2 (ja) 2012-03-21 2012-03-21 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007066944A true JP2007066944A (ja) 2007-03-15

Family

ID=37332640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247175A Pending JP2007066944A (ja) 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法

Country Status (7)

Country Link
US (4) US8222648B2 (ja)
EP (1) EP1929535B8 (ja)
JP (1) JP2007066944A (ja)
KR (1) KR100980527B1 (ja)
CN (1) CN101253633B (ja)
TW (1) TWI311814B (ja)
WO (1) WO2007026622A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278463A (ja) * 2010-07-30 2010-12-09 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
WO2011027523A1 (ja) * 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP2012151400A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法
WO2013145023A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 電界効果型炭化珪素トランジスタ
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016185819A1 (ja) * 2015-05-18 2016-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US11121235B2 (en) 2018-07-25 2021-09-14 National Tsing Hua University Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
WO2011048800A1 (ja) * 2009-10-23 2011-04-28 パナソニック株式会社 半導体装置およびその製造方法
DE102010031153A1 (de) * 2010-07-09 2012-01-12 Robert Bosch Gmbh Feldeffekttransistoren für Gassensoren
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
CN103326234B (zh) * 2012-03-20 2016-01-06 山东华光光电子有限公司 一种大功率半导体激光器过渡热沉及其制备方法
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
JP6299102B2 (ja) 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法
CN111403280A (zh) * 2020-03-31 2020-07-10 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2004537847A (ja) * 2001-06-11 2004-12-16 クリー　インコーポレイテッド コンデンサ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665620A (en) 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6362051B1 (en) * 2000-08-25 2002-03-26 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using low energy nitrogen implantation
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2003031808A (ja) 2001-07-16 2003-01-31 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP2003243653A (ja) 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP3983094B2 (ja) * 2002-04-25 2007-09-26 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005019951A (ja) 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
US20050040479A1 (en) * 2003-08-20 2005-02-24 Pdf Solutions Oxide-Nitride-Oxide spacer with oxide layers free of nitridization
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
US20060027833A1 (en) * 2004-08-04 2006-02-09 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2004537847A (ja) * 2001-06-11 2004-12-16 クリー　インコーポレイテッド コンデンサ及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027523A1 (ja) * 2009-09-03 2011-03-10 パナソニック株式会社 半導体装置およびその製造方法
JP4796665B2 (ja) * 2009-09-03 2011-10-19 パナソニック株式会社 半導体装置およびその製造方法
US8471267B2 (en) 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
JP2010278463A (ja) * 2010-07-30 2010-12-09 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2012151400A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法
WO2013145023A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 電界効果型炭化珪素トランジスタ
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016185819A1 (ja) * 2015-05-18 2016-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JPWO2016185819A1 (ja) * 2015-05-18 2018-03-08 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US10229836B2 (en) 2015-05-18 2019-03-12 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP2020125241A (ja) * 2015-05-18 2020-08-20 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2021165229A (ja) * 2015-05-18 2021-10-14 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7211456B2 (ja) 2015-05-18 2023-01-24 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US11121235B2 (en) 2018-07-25 2021-09-14 National Tsing Hua University Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation

Also Published As

Publication number Publication date
WO2007026622A1 (en) 2007-03-08
CN101253633A (zh) 2008-08-27
KR20080025209A (ko) 2008-03-19
TW200729491A (en) 2007-08-01
CN101253633B (zh) 2010-06-23
KR100980527B1 (ko) 2010-09-06
US8222648B2 (en) 2012-07-17
EP1929535B1 (en) 2017-02-15
US20130309859A1 (en) 2013-11-21
US8497218B2 (en) 2013-07-30
TWI311814B (en) 2009-07-01
US8716087B2 (en) 2014-05-06
EP1929535A1 (en) 2008-06-11
US20090050898A1 (en) 2009-02-26
EP1929535B8 (en) 2017-07-12
US20130309877A1 (en) 2013-11-21
US20120064731A1 (en) 2012-03-15
US8722497B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
JP2007066944A (ja) 炭化珪素半導体装置及びその製造方法
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4872217B2 (ja) 炭化珪素半導体素子の製造方法
JP5860580B2 (ja) 半導体装置及びその製造方法
JP4956783B2 (ja) 炭化珪素半導体装置の製造方法
JP4929579B2 (ja) 半導体装置の製造方法
JP2005276978A (ja) オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP4013842B2 (ja) 炭化珪素半導体装置の製造方法
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
JP5460768B2 (ja) 炭化珪素半導体装置の製造方法
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
JP5352999B2 (ja) 半導体装置の製造方法
JP5360011B2 (ja) 炭化珪素半導体装置の製造方法
CN117438472A (zh) 混合栅碳化硅场效应管器件及其制备方法
JP2024039821A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321