JP2020125241A - 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置 - Google Patents

炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Download PDF

Info

Publication number
JP2020125241A
JP2020125241A JP2020085444A JP2020085444A JP2020125241A JP 2020125241 A JP2020125241 A JP 2020125241A JP 2020085444 A JP2020085444 A JP 2020085444A JP 2020085444 A JP2020085444 A JP 2020085444A JP 2020125241 A JP2020125241 A JP 2020125241A
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
main surface
less
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020085444A
Other languages
English (en)
Other versions
JP6908160B2 (ja
Inventor
和田　圭司
Keiji Wada
圭司 和田
太郎 西口
Taro Nishiguchi
太郎 西口
透 日吉
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2020125241A publication Critical patent/JP2020125241A/ja
Priority to JP2021108742A priority Critical patent/JP7211456B2/ja
Application granted granted Critical
Publication of JP6908160B2 publication Critical patent/JP6908160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】化学機械研磨によって、炭化珪素エピタキシャル基板の表面を研磨する工程におけるタクトタイムを短縮する。【解決手段】炭化珪素エピタキシャル基板の製造方法は、炭化珪素単結晶基板上に、第１層をエピタキシャル成長させる工程（Ｓ１）と、該第１層の最表面に、該第１層と化学組成もしくは密度が異なる第２層を形成する工程（Ｓ２）と、を備える。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。【選択図】図１

Description

本開示は、炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
特開２０１３−３４００７号公報（特許文献１）には、短いステップバンチングがないことを特徴とする、炭化珪素エピタキシャル基板が開示されている。
特開２０１３−３４００７号公報
本開示の一目的は、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）によって、炭化珪素エピタキシャル基板の表面を研磨する工程におけるタクトタイムを短縮することである。
本開示の一態様に係る炭化珪素エピタキシャル基板の製造方法は、炭化珪素単結晶基板上に、第１層をエピタキシャル成長させる工程と、該第１層の最表面に、該第１層と化学組成もしくは密度が異なる第２層を形成する工程と、を備える。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。
本開示の一態様に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、該炭化珪素単結晶基板上に形成されているエピタキシャル層である第１層と、該第１層の最表面に形成されている第２層と、を備える。第２層は、第１層と化学組成もしくは密度が異なる。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。
本開示の一態様に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、該炭化珪素単結晶基板上に形成されているエピタキシャル層と、を備える。エピタキシャル層の表面における算術平均粗さは、０．１ｎｍ以下である。エピタキシャル層の表面において、キャロット欠陥の欠陥密度が０．１個／ｃｍ2以下であり、台形状の窪みである台形状欠陥の欠陥密度が０．１個／ｃｍ2以下である。台形状欠陥は、平面視において＜１１−２０＞方向と交差する上底部および下底部を含む。上底部の幅は、０．１μｍ以上１００μｍ以下である。下底部の幅は、５０μｍ以上５０００μｍ以下である。上底部は、突起部を含む。下底部は、複数のステップバンチングを含む。
本開示の一態様に係る炭化珪素半導体装置は、第１主面と、該第１主面の反対側に位置する第２主面とを有する炭化珪素単結晶基板と、該第１主面上に形成されており、該炭化珪素単結晶基板が位置する側の反対側に第３主面を有するエピタキシャル層とを含む、炭化珪素エピタキシャル基板を備える。さらに炭化珪素半導体装置は、第３主面上に形成されている酸化珪素膜と、該第３主面側に接続されている第１電極と、第２主面側に接続されている第２電極と、を備える。酸化珪素膜の厚さは、１０ｎｍ以上１００ｎｍ以下である。２５℃環境、２０ｍＡ／ｃｍ2の一定電流密度で行われる、経時絶縁破壊測定における絶縁破壊電荷総量が６０Ｃ／ｃｍ2以上である。
上記によれば、ＣＭＰによって、炭化珪素エピタキシャル基板の表面を研磨する工程におけるタクトタイムを短縮することができる。
本開示の一態様に係る炭化珪素エピタキシャル基板の製造方法の概略を示すフローチャートである。 第１層形成工程および第２層形成工程を図解する概略断面図である。 成膜装置の一例を示す概略側面図である。 図３中のＩＶ−ＩＶ線に沿う概略断面図である。 本開示の一態様に係る炭化珪素エピタキシャル基板の構成の一例を示す概略断面図である。 台形状欠陥を図解する概略平面図である。 図６中のＶＩＩ−ＶＩＩ線に沿う概略断面図である。 図６中のＶＩＩＩ−ＶＩＩＩ線に沿う概略断面図である。 図６中の領域ＩＸの拡大図である。 本開示の一態様に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 不純物領域形成工程を図解する概略断面図である。 酸化珪素膜形成工程を図解する概略断面図である。 本開示の一態様に係る炭化珪素半導体装置の構成の一例を示す概略断面図である。 定電流ＴＤＤＢの測定結果を示すワイブルプロットである。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。ここで結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。また「平面視」とは、エピタキシャル層の表面をその法線方向から見た視野を示す。
〔１〕本開示の一態様に係る炭化珪素エピタキシャル基板の製造方法は、炭化珪素単結晶基板上に、第１層をエピタキシャル成長させる工程と、該第１層の最表面に、該第１層と化学組成もしくは密度が異なる第２層を形成する工程と、を備える。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。
炭化珪素半導体装置において、酸化珪素膜の寿命および信頼性は、その下地である炭化珪素エピタキシャル基板の表面性状の影響を受けると考えられる。たとえば、大きなステップバンチングを含む表面に、酸化珪素膜を形成すると、酸化珪素膜の厚さにバラツキが生じる可能性がある。またキャロット欠陥等の表面欠陥上に、酸化珪素膜を形成すると、酸化珪素膜の膜質が変化することも考えられる。酸化珪素膜の厚さ、膜質にバラツキがあると、局所的な電界集中が起こりやすくなり、酸化珪素膜の寿命および信頼性が低下すると考えられる。
そのため、酸化珪素膜の形成前に、ＣＭＰによって表面性状を改善する試みもなされている。しかし、炭化珪素（ＳｉＣ）は硬度が高く、研磨され難いため、ＣＭＰには長時間を要している。さらにＣＭＰを行ってもなお、炭化珪素エピタキシャル基板の表面には、微小な凹凸、表面欠陥等が残存する可能性がある。
そこで上記〔１〕の製造方法では、第１層の最表面に、ＣＭＰによって容易に研磨できる第２層を形成している。第２層は、第１層と化学組成が異なるか、もしくは第１層と密度が異なる。
第１層は、炭化珪素単結晶基板上に成長させたホモエピタキシャル層である。第１層における炭素と珪素との組成比は略１：１と考えてよい。たとえば第２層は、この化学量論比からずれた組成とする。これにより、第２層は、第１層すなわち炭化珪素よりも硬度が低くなり、ＣＭＰが容易になると考えられる。あるいは、第２層は、第１層と密度が異なる層でもよい。すなわち第１層と比較して、第２層の結晶構造を疎または密とすることにより、ＣＭＰが容易になると考えられる。
第１層の厚さに対する第２層の厚さの比率は、０％を超え１０％以下とする。当該比率が１０％超えると、タクトタイムの短縮効果が低減する可能性がある。
なお上記〔１〕において、第２層は第１層上に成長させてもよいし、第１層の一部を変質させることにより形成してもよい。
〔２〕上記〔１〕において、第２層における珪素の組成比は、第１層における珪素の組成比より大きくてもよい。
〔３〕上記〔１〕において、第２層における炭素の組成比は、第１層における炭素の組成比より大きくてもよい。
〔４〕上記〔１〕において、第２層の密度は、第１層の密度より低くてもよい。
〔５〕上記〔１〕において、第２層は、ＣＭＰにおける化学反応の触媒となる元素を含有していてもよい。
〔６〕上記の製造方法は、ＣＭＰによって、第２層を研磨する工程をさらに備えていてもよい。
〔７〕本開示の一態様に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、該炭化珪素単結晶基板上に形成されているエピタキシャル層である第１層と、該第１層の最表面に形成されている第２層と、を備える。第２層は、第１層と化学組成もしくは密度が異なる。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。
上記第２層を備える炭化珪素エピタキシャル基板では、ＣＭＰにおけるタクトタイムが短く、プロセスウィンドウが広くなることが期待される。さらに、この炭化珪素エピタキシャル基板に対してＣＭＰを行うことにより、従来は残存していた微小な凹凸および表面欠陥等の低減が期待される。
〔８〕本開示の一態様に係る炭化珪素エピタキシャル基板は、炭化珪素単結晶基板と、該炭化珪素単結晶基板上に形成されているエピタキシャル層と、を備える。エピタキシャル層の表面における算術平均粗さは、０．１ｎｍ以下である。エピタキシャル層の表面において、キャロット欠陥の欠陥密度が０．１個／ｃｍ2以下であり、台形状の窪みである台形状欠陥の欠陥密度が０．１個／ｃｍ2以下である。台形状欠陥は、平面視において＜１１−２０＞方向と交差する上底部および下底部を含む。上底部の幅は、０．１μｍ以上１００μｍ以下であり、下底部の幅は、５０μｍ以上５０００μｍ以下である。上底部は、突起部を含む。下底部は、複数のステップバンチングを含む。
上記の表面性状を有する炭化珪素エピタキシャル基板を用いて製造された炭化珪素半導体装置では、酸化珪素膜の寿命および信頼性の向上が期待される。
ここで算術平均粗さは、「ＪＩＳ Ｂ ０６０１」に準拠して測定される算術平均粗さ（Ｒａ）を示している。算術平均粗さは、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定するものとする。ＡＦＭには、たとえばＶｅｅｃｏ社製の「Ｄｉｍｅｎｓｉｏｎ３０００」等を用いることができる。カンチレバー（探針）には、たとえば、Ｂｒｕｋｅｒ社製の型式「ＮＣＨＶ−１０Ｖ」が好適である。ＡＦＭ条件は次のとおりである。ＡＦＭの測定モードはタッピングモードに設定する。タッピングモードでの測定領域は１０μｍ四方とする。測定ピッチは４０ｎｍとする。測定深さは１．０μｍとする。測定領域内での走査速度は１周期当たり５秒とする。１走査ライン当たりのデータ数は５１２ポイントとする。走査ライン数は５１２とする。カンチレバーの変位制御は１５．５０ｎｍに設定する。
キャロット欠陥および台形状欠陥の欠陥密度は、ノマルスキータイプの光学顕微鏡（たとえば製品名「ＭＸ−５１」、オリンパス社製）を用いて、５０倍〜４００倍の倍率で、エピタキシャル層の表面を全面分析し、検出された各欠陥の個数をエピタキシャル層の表面の面積で除することにより算出することができる。ただし、ここでいう全面は、通常、半導体装置に利用されない領域を含まないものとする。半導体装置に利用されない領域とは、たとえば基板のエッジから３ｍｍの領域である。
〔９〕本開示の一態様に係る炭化珪素半導体装置の製造方法は、上記〔８〕の炭化珪素エピタキシャル基板を準備する工程と、エピタキシャル層上に酸化珪素膜を形成する工程と、を備える。
〔１０〕本開示の一態様に係る炭化珪素半導体装置は、第１主面と、該第１主面の反対側に位置する第２主面とを有する炭化珪素単結晶基板と、該第１主面上に形成されており、該炭化珪素単結晶基板が位置する側の反対側に第３主面を有するエピタキシャル層とを含む、炭化珪素エピタキシャル基板を備える。さらに炭化珪素半導体装置は、第３主面上に形成されている酸化珪素膜と、該第３主面側に接続されている第１電極と、第２主面側に接続されている第２電極と、を備える。酸化珪素膜の厚さは、１０ｎｍ以上１００ｎｍ以下である。２５℃環境、２０ｍＡ／ｃｍ2の一定電流密度で行われる、経時絶縁破壊測定における絶縁破壊電荷総量が６０Ｃ／ｃｍ2以上である。
以下、上記のように一定の電流密度で行われる経時絶縁破壊測定を「定電流ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）」とも記す。定電流ＴＤＤＢで測定される絶縁破壊電荷総量（以下「ＱBD」と記す。）は、酸化珪素膜の寿命および信頼性の指標である。本開示の炭化珪素エピタキシャル基板を備える炭化珪素半導体装置では、ＱBDが６０Ｃ／ｃｍ2以上となり得る。なお上記〔１０〕における２５℃環境とは、所定の校正を受けた恒温設備において、測定環境を２５℃に設定することを示す。したがって、たとえば恒温設備の能力によっては、測定中に、測定環境が２５℃から±２℃程度変動してもよい。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す。）について説明するが、本開示の実施形態はこれらに限定されるものではない。
〔第１実施形態：炭化珪素エピタキシャル基板の製造方法〕
図１は、本実施形態に係る炭化珪素エピタキシャル基板（第１炭化珪素エピタキシャル基板１００および第２炭化珪素エピタキシャル基板１０１）の製造方法の概略を示すフローチャートである。図１に示すように、当該製造方法は、第１層形成工程（Ｓ１）および第２層形成工程（Ｓ２）を備える。当該製造方法は、第２層形成工程（Ｓ２）の後に研磨工程（Ｓ３）をさらに備えていてもよい。以下、各工程について説明する。
〔第１層形成工程（Ｓ１）〕
図２は、第１層形成工程（Ｓ１）および第２層形成工程（Ｓ２）を図解する概略断面図である。第１層形成工程（Ｓ１）では、炭化珪素単結晶基板１０上に、第１層１１をホモエピタキシャル成長させる。炭化珪素単結晶基板１０は、たとえば炭化珪素のバルク単結晶をスライスすることにより準備される。スライスには、たとえばワイヤーソーを使用できる。炭化珪素のポリタイプは４Ｈ−ＳｉＣが望ましい。４Ｈ−ＳｉＣは、電子移動度、絶縁耐力等において他のポリタイプより優れている。炭化珪素単結晶基板１０の導電型は、たとえばｎ型でよい。炭化珪素単結晶基板１０の口径は、１００ｍｍ以上でもよいし、１５０ｍｍ以上でもよいし、３００ｍｍ以下でもよい。
炭化珪素単結晶基板１０は、第１主面９１と、第１主面９１の反対側に位置する第２主面９２とを有する。エピタキシャル成長面となる第１主面９１は、（０００１）面または（０００−１）面から１°以上８°以下傾斜した面であることが望ましい。傾斜させる方向は、＜１１−２０＞方向が望ましい。傾斜させる角度（オフ角）は、２°以上７°以下でもよいし、３°以上６°以下でもよいし、３°以上５°以下でもよい。
第１層形成工程（Ｓ１）では、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、第１層１１をホモエピタキシャル成長させる。図３は、成膜装置１の一例を示す概略側面図である。図４は、図３のＩＶ−ＩＶ線に沿う概略断面図である。成膜装置１は、横型ホットウォールＣＶＤ装置である。図３および図４に示すように、成膜装置１は、発熱体６と、断熱材５と、石英管４と、誘導加熱コイル３とを備える。発熱体６は、たとえば黒鉛製である。図４に示すように、成膜装置１において、発熱体６は２つ設けられており、各発熱体６は、曲面部７および平坦部８を含む半円筒状の中空構造を有している。２つの平坦部８は、互いに対向するように配置されており、２つの平坦部８に取り囲まれた空間が、炭化珪素単結晶基板１０が配置されるチャンバ２となっている。
第１層１１の成長条件は、たとえば次のとおりである。チャンバ２内の温度は、たとえば１５００℃〜１７００℃程度でよい。キャリアガスは、たとえば水素（Ｈ2）ガス等でよい。水素ガスの流量は、たとえば５０ｓｌｍ〜２００ｓｌｍ程度でよい。流量の単位「ｓｌｍ（Ｓｔａｎｄａｒｄ Ｌｉｔｅｒ ｐｅｒ Ｍｉｎｕｔｅ）」は、標準状態（０℃、１０１．３ｋＰａ）における「Ｌ／ｍｉｎ」を示している。チャンバ２の圧力は、たとえば５〜１５ｋＰａ程度でよい。
原料ガスは、たとえばシラン（ＳｉＨ4）ガス等のＳｉ原料ガスと、プロパン（Ｃ3Ｈ8）ガス、アセチレン（Ｃ2Ｈ2）ガス等のＣ原料ガスとを含む。原料ガスにおけるＣ／Ｓｉ比は、たとえば０．９〜１．３程度でよい。ここで「Ｃ／Ｓｉ比」は、原料ガス中のＳｉ原子数に対するＣ原子数の比を示している。
ドーパントガスは、たとえばアンモニア（ＮＨ3）ガス、窒素（Ｎ2）ガス等を含む。ドーパントガスの流量は、第１層１１の不純物濃度が、たとえば１×１０14ｃｍ-3以上２×１０16ｃｍ-3以下となるように調整するとよい。
第１層１１の厚さは、適宜変更できる。第１層１１の厚さの下限は、たとえば５μｍでもよいし、１０μｍでもよいし、２０μｍでもよい。第１層１１の厚さの上限は、１００μｍでもよいし、７５μｍでもよいし、５０μｍでもよい。
〔第２層形成工程（Ｓ２）〕
第２層形成工程（Ｓ２）では、第１層１１の最表面に、第１層１１と化学組成もしくは密度が異なる第２層１２を形成する。第２層１２は、第１層１１の表面にエピタキシャル成長させてもよいし、第１層１１の一部を変質させて形成してもよい。
第２層１２は、第１層１１に比し、ＣＭＰによる研磨が容易な層である。第１層１１の厚さに対する第２層１２の厚さの比率は、０％を超えて１０％以下とする。同比率は、第２層１２の厚さを第１層１１の厚さで除した値の百分率を示している。同比率の下限は０．１％でもよいし、１％でもよい。同比率の上限は、８％でもよいし、５％でもよいし、３％でもよい。これらの範囲で、ＣＭＰのタクトタイムが短縮する、あるいはプロセスウィンドウが拡大することが期待される。第２層１２の厚さは、たとえば０．１μｍ以上１．０μｍ以下でもよいし、０．１μｍ以上０．５μｍ以下でもよい。
第２層１２の形成条件は、たとえば次のとおりである。所定の厚さの第１層１１を成長させた後、原料ガスのうち、Ｓｉ原料ガスの供給を停止する。Ｃ原料ガス、およびキャリアガスであるＨ2ガスの供給は継続し、キャリアガスの流量に対するＣ原料ガスの流量の比率が、たとえば０．０５％以上０．１０％以下となるように、各ガスの流量を調整する。チャンバ２内の圧力を８ｋＰａ以下に調整する。圧力の調整は、１０秒以内で行うことが望ましい。さらに基板温度を２０〜４０℃程度上昇させる。
これらの操作を行うことにより、第１層１１より炭素の組成比が大きい第２層１２が形成される。このように、化学量論比からずれた組成を有する第２層１２は、炭化珪素より軟質であり、ＣＭＰによる研磨が容易になることが期待される。また炭素は、炭化珪素よりも反応性に富むことから、第２層１２において炭素の組成比を大きくすることにより、ＣＭＰにおける化学作用の促進が期待される。さらに組成の変化に伴って、ピット、キャロット欠陥、台形状欠陥等の構成が変化することも期待される。ここでピットとは、貫通らせん転位（Ｔｈｒｅａｄｉｎｇ Ｓｃｒｅｗ Ｄｉｓｌｏｃａｔｉｏｎ：ＴＳＤ）に起因する表面欠陥であり、平面視において略円形の表面形状を呈し、表面からの深さが８ｎｍ以上のものを示すものとする。ピットの深さは、ＡＦＭによって測定できる。測定条件には、前述のＡＦＭ条件を援用できる。
あるいは、上記において、所定の厚さの第１層１１を成長させた後、原料ガスのうち、Ｃ原料ガスの供給を停止してもよい。この場合、キャリアガスの流量に対するＳｉ原料ガスの流量の比率が、たとえば０．０５％以上０．１０％以下となるように、各ガスの流量を調整する。チャンバ２内の圧力を８ｋＰａ以下に調整する。圧力の調整は、１０秒以内で行うことが望ましい。さらに基板温度を２０〜４０℃程度上昇させる。
これらの操作を行うことにより、第１層１１より珪素の組成比が大きい第２層１２が形成される。このように、化学量論比からずれた組成を有する第２層１２は、炭化珪素より軟質であり、ＣＭＰによる研磨が容易になることが期待される。さらに組成の変化に伴って、ピット、キャロット欠陥、台形状欠陥等の構成が変化することも期待される。
また上記のように化学量論比からずれた組成とすることにより、結晶構造が疎となり、第１層１１より密度が低い第２層１２が形成されることもある。これにより、ＣＭＰによる研磨が容易になることも考えられる。
第２層１２に、ＣＭＰにおける化学反応の触媒となる元素（触媒元素）を含有させてもよい。触媒元素がＣＭＰの化学作用を促進することで、タクトタイムの短縮が期待される。触媒元素としては、たとえばアルミニウム（Ａｌ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。すなわち第２層１２は、Ａｌ、ＰｔおよびＰｄからなる群より選択される少なくとも１種を含有していてもよい。たとえば、第１層１１の最表面に、アルミニウムをイオン注入して第２層１２を形成することが考えられる。あるいは、第２層１２をエピタキシャル成長させる際に、トリメチルアルミニウム〔Ａｌ（ＣＨ3）3〕等を導入することが考えられる。
〔研磨工程（Ｓ３）〕
研磨工程（Ｓ３）では、ＣＭＰによって、第２層１２を研磨する。研磨工程（Ｓ３）では、第２層１２を完全に除去してもよいし、第２層１２の一部を残存させてもよい。研磨工程（Ｓ３）における研磨量は、好ましくは第２層１２の厚さと同程度とする。ＣＭＰの砥粒は、たとえばコロイダルシリカ、フュームドシリカ、アルミナ等でよい。ＣＭＰの研磨液は、たとえば過酸化水素水等の酸化剤を含むものでもよい。前述のようにＣＭＰに適した組成等を有する第２層１２に対して、ＣＭＰを行うことにより、算術平均粗さを０．１ｎｍ以下まで低減し、なおかつ欠陥密度を低減できる可能性がある。ＣＭＰ後、第２炭化珪素エピタキシャル基板１０１を純水、酸、アルカリ等で洗浄してもよい。
〔第２実施形態：炭化珪素エピタキシャル基板〕
次に上記の製造方法によって製造された第１炭化珪素エピタキシャル基板１００および第２炭化珪素エピタキシャル基板１０１について説明する。
〔第１炭化珪素エピタキシャル基板〕
図２に示す第１炭化珪素エピタキシャル基板１００は、前述の第１層形成工程（Ｓ１）および第２層形成工程（Ｓ２）を経て製造された基板である。第１炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、炭化珪素単結晶基板１０上に形成されているエピタキシャル層である第１層１１と、第１層１１の最表面に形成されている第２層１２とを備える。第２層１２は、第１層１１と化学組成もしくは密度が異なる。第１層１１の厚さに対する第２層１２の厚さの比率は、０％を超えて１０％以下である。
ここで第１層１１および第２層１２の化学組成および厚さは、たとえばＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ＡＥＳ（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等によって測定できる。第１層１１と第２層１２との密度差は、たとえばフォトルミネッセンス法、ラマン分光法、Ｘ線回折法等によって測定できる。前述のように、第２層１２はＣＭＰによる研磨が容易な層である。第１炭化珪素エピタキシャル基板１００の表面をＣＭＰによって研磨することにより、表面性状に優れる第２炭化珪素エピタキシャル基板１０１を製造できる可能性がある。
〔第２炭化珪素エピタキシャル基板〕
図５は、本実施形態に係る第２炭化珪素エピタキシャル基板１０１の構成の一例を示す概略断面図である。図５に示す第２炭化珪素エピタキシャル基板１０１は、前述の第１層形成工程（Ｓ１）〜研磨工程（Ｓ３）を経て製造された基板である。第２炭化珪素エピタキシャル基板１０１は、炭化珪素単結晶基板１０と、炭化珪素単結晶基板１０上に形成されているエピタキシャル層１３とを備える。ここでエピタキシャル層１３は、前述の第１層１１に相当する。第２炭化珪素エピタキシャル基板１０１では、前述の第２層１２がＣＭＰにより実質的に除去されている。第２炭化珪素エピタキシャル基板１０１は、優れた表面性状を有する。
エピタキシャル層１３の表面における算術平均粗さは、０．１ｎｍ以下である。これにより酸化珪素膜の寿命および信頼性の向上が期待される。算術平均粗さは小さいほど望ましい。算術平均粗さは、０．０８ｎｍ以下でもよいし、０．０６ｎｍ以下でもよいし、０．０４ｎｍ以下でもよい。生産性を考慮すると、算術平均粗さの下限は、たとえば０．０１ｎｍでもよい。
エピタキシャル層１３の表面において、キャロット欠陥の欠陥密度は、０．１個／ｃｍ2以下である。これにより酸化珪素膜の寿命および信頼性の向上が期待される。キャロット欠陥は、多くがＴＳＤに起因する表面欠陥の一つであり、エピタキシャル層１３の表面においてキャロット状の平面形状を呈する。キャロット欠陥の欠陥密度は低いほど望ましく、理想的には０（ゼロ）である。キャロット欠陥の欠陥密度は、０．０５個／ｃｍ2以下でもよいし、０．０１個／ｃｍ2以下でもよい。
エピタキシャル層１３の表面において、台形状欠陥２０の欠陥密度は、０．１個／ｃｍ2以下である。これにより酸化珪素膜の寿命および信頼性の向上が期待される。台形状欠陥の欠陥密度は低いほど望ましく、理想的には０（ゼロ）である。台形状欠陥の欠陥密度は、０．０５個／ｃｍ2以下でもよいし、０．０１個／ｃｍ2以下でもよい。
図６は、台形状欠陥２０を図解する概略平面図である。図６に示すように、台形状欠陥２０は、平面形状が台形状の窪みである。台形状欠陥は、＜１１−２０＞方向と交差する上底部２１および下底部２２を含む。上底部２１の幅（Ｗ１）は０．１μｍ以上１００μｍ以下であり、下底部２２の幅（Ｗ２）は５０μｍ以上５０００μｍ以下である。上底部２１と下底部２２との距離（台形の高さ）は、たとえば５０μｍ以上５００μｍ以下である。
図８は、図６中のＶＩＩＩ−ＶＩＩＩ線に沿う概略断面図である。図８に示すように上底部２１は、突起部２４を含む。突起部２４は、上底部２１の略中央に位置していてもよい。上底部２１において、突起部２４は、突起部２４以外の部分に対して、５〜２０ｎｍ程度突起している。突起部２４の高さ（ｈ）は、白色干渉顕微鏡（たとえば製品名「ＢＷ−Ｄ５０７」、ニコン社製）によって測定できる。光源には水銀ランプを用いる。測定視野は２５０μｍ×２５０μｍとする。
図７は、図６中のＶＩＩ−ＶＩＩ線に沿う概略断面図である。図７中の角度（θ）は、オフ角を示している。図７に示すように、台形状欠陥２０の内部、すなわち上底部２１と下底部２２との間の領域では、エピタキシャル層１３の表面が、炭化珪素単結晶基板１０に向かって僅かに後退している。台形状欠陥２０は、炭化珪素単結晶基板１０とエピタキシャル層１３との界面に起点２３を有している。起点２３は、突起部２４と連結していることもある。ただし突起部２４は、ＴＳＤおよび貫通刃状転位（Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）とは連結していない。
図９は、図６中の領域ＩＸの拡大図である。図９に示すように、下底部２２は複数のステップバンチング２５を含む。「ステップバンチング」とは、複数の原子ステップが束をなし、１ｎｍ以上の段差となった線状欠陥を示す。ステップバンチングにおける段差の大きさは、たとえば１〜５ｎｍ程度である。ステップバンチングにおける段差の大きさは、たとえばＡＦＭによって測定できる。この場合も、前述のＡＦＭ条件を援用できる。下底部２２に含まれるステップバンチングの本数は、たとえば２〜１００本程度であることがあり、２〜５０本程度であることもある。下底部２２に含まれるステップバンチングの本数も、下底部２２をＡＦＭで観察することにより、計数できる。
〔第３実施形態：炭化珪素半導体装置の製造方法〕
以下、上記の第２炭化珪素エピタキシャル基板１０１を用いた炭化珪素半導体装置１０００について説明する。ここでは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例にとって説明する。ただし本実施形態はＭＯＳＦＥＴに限定されない。本実施形態は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等に適用してもよい。
図１０は、本実施形態に係る炭化珪素半導体装置１０００の製造方法の概略を示すフローチャートである。図１０に示すように、当該製造方法は、基板準備工程（Ｓ１０）と、不純物領域形成工程（Ｓ２０）と、酸化珪素膜形成工程（Ｓ３０）と、電極形成工程（Ｓ４０）とを備える。以下、各工程について説明する。
〔基板準備工程（Ｓ１０）〕
基板準備工程（Ｓ１０）では、前述した第１層形成工程（Ｓ１）、第２層形成工程（Ｓ２）および研磨工程（Ｓ３）によって、第２炭化珪素エピタキシャル基板１０１を製造し、準備する（たとえば図１等を参照のこと）。
〔不純物領域形成工程（Ｓ２０）〕
図１１は、不純物領域形成工程（Ｓ２０）を図解する概略断面図である。図１１に示すように、第２炭化珪素エピタキシャル基板１０１は、第１主面９１と、第１主面９１の反対側に位置する第２主面９２とを有する炭化珪素単結晶基板１０と、第１主面９１上に形成されており、炭化珪素単結晶基板１０が位置する側の反対側に第３主面９３を有するエピタキシャル層１３とを含む。
この工程では、第３主面９３に対してイオン注入が行われる。イオン注入は、第２炭化珪素エピタキシャル基板１０１を３００℃〜６００℃程度に加熱した状態で行われる。先ず、たとえばアルミニウム等のｐ型不純物がエピタキシャル層１３の所定位置に注入される。これにより、ボディ領域３１が形成される。次いで、たとえばリン（Ｐ）等のｎ型不純物がボディ領域３１の所定位置に注入される。これによりソース領域３２が形成される。次いで、たとえばアルミニウム等のｐ型不純物がソース領域３２の所定位置に注入される。これによりコンタクト領域３３が形成される。２つのボディ領域３１に挟まれた領域は、ＪＦＥＴ領域３４となる。
イオン注入後、熱処理を行う。熱処理雰囲気は、たとえばアルゴン（Ａｒ）雰囲気等でよい。熱処理温度は、たとえば１８００℃程度でよい。熱処理時間は、たとえば３０分程度でよい。これによりイオン注入された不純物が活性化する。
〔酸化珪素膜形成工程（Ｓ３０）〕
図１２は、酸化珪素膜形成工程（Ｓ３０）を図解する概略断面図である。この工程では、図１２に示すように、第３主面９３上に酸化珪素膜３５が形成される。酸化珪素膜３５は、たとえば二酸化珪素等から構成される。酸化珪素膜３５は、ゲート絶縁膜として機能する。酸化珪素膜３５は、たとえば熱酸化により形成してもよい。熱酸化における雰囲気は、酸素雰囲気等でよい。熱酸化における熱処理温度は、たとえば１３００℃程度でよい。熱酸化における熱処理時間は、たとえば３０分程度でよい。
酸化珪素膜３５が形成された後、さらに窒素雰囲気中で熱処理を行ってもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で、１時間程度に亘って熱処理を行ってもよい。さらにその後に、アルゴン雰囲気中で熱処理を行ってもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度に亘って熱処理を行ってもよい。
〔電極形成工程（Ｓ４０）〕
図１３は、炭化珪素半導体装置１０００の構成の一例を示す概略断面図である。第３電極４３は、たとえばＣＶＤ法によって、酸化珪素膜３５上に形成される。第３電極４３は、ゲート電極として機能する。第３電極４３は、たとえば不純物が添加され導電性を有するポリシリコン等から構成してもよい。
層間絶縁膜３６は、たとえばＣＶＤ法によって形成される。層間絶縁膜３６は、たとえば二酸化珪素等から構成してもよい。層間絶縁膜３６は、第３電極４３を覆い、かつ酸化珪素膜３５と接するように形成される。
次いで、所定位置の酸化珪素膜３５および層間絶縁膜３６がエッチングによって除去される。これにより、ソース領域３２およびコンタクト領域３３が、酸化珪素膜３５から露出する。当該露出部に、第１電極４１がたとえばスパッタリング法によって形成される。第１電極４１はソース電極として機能する。第１電極４１は、たとえばチタン（Ｔｉ）、アルミニウム、珪素、ニッケル（Ｎｉ）等を含んでいてもよい。第１電極４１が形成された後、第１電極４１と第２炭化珪素エピタキシャル基板１０１とを、たとえば９００〜１１００℃程度の温度で熱処理する。これにより、第１電極４１と第２炭化珪素エピタキシャル基板１０１とがオーミック接触するようになる。
次いで、第１電極４１に接するように、配線層３７が形成される。配線層３７は、たとえばアルミニウム等から構成してもよい。
さらに、第２主面９２に接する第２電極４２が形成される。第２電極４２は、ドレイン電極として機能する。第２電極４２は、たとえばニッケルおよび珪素を含む合金（たとえばＮｉＳｉ等）から構成してもよい。
その後、所定のダイシングブレードにより、第２炭化珪素エピタキシャル基板１０１を複数のチップに分割する。以上より、図１３に示す炭化珪素半導体装置１０００が完成する。
〔第４実施形態：炭化珪素半導体装置〕
次に、本実施形態に係る炭化珪素半導体装置１０００について説明する。図１３に示す炭化珪素半導体装置１０００は、いわゆるプレーナ構造を有する縦型ＭＯＳＦＥＴである。本実施形態において、チップサイズ、すなわち図１３に示す断面構造部をユニットセル構造として含むＭＯＳＦＥＴの有効面積は、たとえば１ｍｍ2〜１００ｍｍ2程度である。
炭化珪素半導体装置１０００は、第１主面９１と、第１主面９１の反対側に位置する第２主面９２とを有する炭化珪素単結晶基板１０と、第１主面９１上に形成されており、炭化珪素単結晶基板１０が位置する側の反対側に第３主面９３を有するエピタキシャル層１３とを含む、第２炭化珪素エピタキシャル基板１０１を備える。
さらに炭化珪素半導体装置１０００は、第３主面９３上に形成されている酸化珪素膜３５と、第３主面９３側に接続されている第１電極４１と、第２主面９２側に接続されている第２電極４２と、を備える。
酸化珪素膜３５の厚さは、１０ｎｍ以上１００ｎｍ以下である。酸化珪素膜３５上には、第３電極４３が形成されている。
エピタキシャル層１３は、ドリフト領域３０、ボディ領域３１、ソース領域３２、コンタクト領域３３、およびＪＦＥ領域３４を含む。
ボディ領域３１、すなわち第１ボディ領域３１１および第２ボディ領域３１２は、第１導電型を有する。第１導電型は、たとえばｐ型である。ボディ領域３１は、第３主面９３において酸化珪素膜３５と接している。ボディ領域３１における不純物濃度は、たとえば１×１０16ｃｍ-3以上１×１０18ｃｍ-3以下程度でよい。
ソース領域３２は、ボディ領域３１内に設けられている。ソース領域３２は、第１電極４１と接している。ソース領域は、第２導電型を有する。第２導電型は、第１導電型と異なる導電型である。たとえば第１導電型がｐ型の場合、第２導電型はｎ型である。ソース領域３２における不純物濃度は、たとえば５×１０19ｃｍ-3程度でよい。
コンタクト領域３３は、ボディ領域３１内に設けられている。コンタクト領域３３は、第１電極４１と接している。コンタクト領域は、第１導電型を有する。コンタクト領域３３における不純物濃度は、たとえば１×１０20ｃｍ-3程度でよい。
ドリフト領域３０は、第２導電型を有する。ドリフト領域３０における不純物濃度は、たとえば１×１０14ｃｍ-3以上１×１０16ｃｍ-3以下でよい。
ＪＦＥＴ領域３４は第２導電型を有する。ＪＦＥＴ領域３４は、第１ボディ領域３１１と第２ボディ領域３１２との間に挟まれている。またＪＦＥＴ領域３４は、第３主面９３と垂直な方向において、酸化珪素膜３５とドリフト領域３０との間に挟まれている。ＪＦＥＴ領域３４における不純物濃度は、たとえば１×１０14ｃｍ-3以上１×１０16ｃｍ-3以下でよい。
ここで炭化珪素半導体装置１０００の動作を説明する。炭化珪素半導体装置１０００において、オフ状態とは、第３電極４３（ゲート電極）の電圧が閾値未満の状態である。オフ状態では、酸化珪素膜３５（ゲート絶縁膜）の直下に位置するボディ領域３１と、ＪＦＥＴ領域３４との間のｐｎ接合が逆バイアスとなり、非導通状態が維持される。オン状態とは、第３電極４３に閾値以上の電圧が印加された状態である。オン状態では、ソース領域３２とＪＦＥＴ領域３４とが電気的に接続され、第１電極４１（ソース電極）と第２電極４２（ドレイン電極）との間に電流が流れる。
第２実施形態で説明したように、エピタキシャル層１３は優れた表面性状を有する。よってエピタキシャル層１３上に形成されている酸化珪素膜３５には、寿命および信頼性の向上が期待できる。
酸化珪素膜３５の寿命および信頼性は、定電流ＴＤＤＢによって評価される。定電流ＴＤＤＢにおけるＱBDが多いほど、酸化珪素膜３５の寿命が長いといえる。炭化珪素半導体装置１０００では、２５℃環境、２０ｍＡ／ｃｍ2で行われる定電流ＴＤＤＢにおけるＱBDが６０Ｃ／ｃｍ2以上である。これにより、大電流通電、高温等の厳しい環境下でも安定した動作が期待できる。ＱBDは７０Ｃ／ｃｍ2以上でもよいし、８０Ｃ／ｃｍ2以上でもよい。生産性を考慮すると、ＱBDの上限は、たとえば２００Ｃ／ｃｍ2でもよい。
〔評価〕
〔定電流ＴＤＤＢ測定〕
次に、本実施形態に従う炭化珪素半導体装置１０００における定電流ＴＤＤＢの測定結果を説明する。
以下のようにして、試料１〜試料３に係る炭化珪素エピタキシャル基板を製造した。試料１〜試料３の口径は１５０ｍｍとした。試料１では、１５．５μｍの第１層１１をホモエピタキシャル成長させた後、最表面の０．５μｍ分を第２層１２に変換した。第２層１２は、Ｓｉ原料ガスの供給を停止した後、キャリアガス（Ｈ2ガス）の流量に対するＣ原料ガスの流量の比率を、０．０８％に調整し、基板温度を３０℃上昇させることで形成した。このとき各ガスの流量調整は約８秒間で行った。こうして第１層１１と化学組成が異なる第２層１２を形成した。第２層１２における炭素の組成比は、第１層１１における炭素の組成比より大きいものである。ＣＭＰにより、第２層１２を研磨した。研磨量は０．５μｍとした。
試料２および試料３では、１５μｍのエピタキシャル層を成長させた。試料２および試料３では、第２層を形成せず、ＣＭＰを行わなかった。これら以外は試料１の製造条件と同じとした。
前述のようにして、試料１〜試料３の表面性状を評価した。結果を表１に示す。
Figure 2020125241
試料１から、ＭＯＳＦＥＴであるチップを２２個製造した。同様に、試料２および試料３から、チップをそれぞれ２２個製造した。
２５℃環境、２０ｍＡ／ｃｍ2の一定電流密度で、定電流ＴＤＤＢ測定を行った。結果を図１４に示す。図１４は、定電流ＴＤＤＢの測定結果を示すワイブルプロットである。図１４中、縦軸は累積故障率をワイブル確率紙にプロットしたものを示し、横軸は絶縁破壊電荷総量（ＱBD）を示している。図１４では、ＱBDが多いほど、酸化珪素膜の寿命が長いことを示している、またプロット群の傾きが垂直に近いほど、信頼性が高いことを示している。図１４中、三角形の凡例は試料１を示し、四角形の凡例は試料２を示し、円形の凡例は試料３を示す。
図１４から分かるように、本実施形態に従う試料１では、ＱBDが８０Ｃ／ｃｍ2以上である。また試料１では、プロット群が垂直に近く、信頼性が高いと評価できる。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 成膜装置、２ チャンバ、３ 誘導加熱コイル、４ 石英管、５ 断熱材、６ 発熱体、７ 曲面部、８ 平坦部、１０ 炭化珪素単結晶基板、１１ 第１層、１２ 第２層、１３ エピタキシャル層、２０ 台形状欠陥、２１ 上底部、２２ 下底部、２３ 起点、２４ 突起部、２５ ステップバンチング、３０ ドリフト領域、３１ ボディ領域、３１１ 第１ボディ領域、３１２ 第２ボディ領域、３２ ソース領域、３３ コンタクト領域、３４ ＪＦＥＴ領域、３５ 酸化珪素膜、３６ 層間絶縁膜、３７ 配線層、４１ 第１電極、４２ 第２電極、４３ 第３電極、９１ 第１主面、９２ 第２主面、９３ 第３主面、１００ 第１炭化珪素エピタキシャル基板、１０１ 第２炭化珪素エピタキシャル基板、１０００ 炭化珪素半導体装置。

Claims (3)

  1. 炭化珪素単結晶基板と、
    前記炭化珪素単結晶基板上に形成されているエピタキシャル層と、を備え、
    前記炭化珪素単結晶基板の口径は、１００ｍｍ以上であり、
    前記エピタキシャル層の表面における算術平均粗さは、０．１ｎｍ以下であり、
    前記表面において、
    キャロット欠陥の欠陥密度が０．１個／ｃｍ2以下であり、
    台形状の窪みである台形状欠陥の欠陥密度が０．１個／ｃｍ2以下であり、
    前記台形状欠陥は、平面視において＜１１−２０＞方向と交差する上底部および下底部を含み、
    前記上底部の幅は、０．１μｍ以上１００μｍ以下であり、前記下底部の幅は、５０μｍ以上５０００μｍ以下であり、
    前記上底部は、突起部を含み、前記下底部は、複数のステップバンチングを含む、炭化珪素エピタキシャル基板。
  2. 請求項１に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記エピタキシャル層上に酸化珪素膜を形成する工程と、を備える、炭化珪素半導体装置の製造方法。
  3. 第１主面と、前記第１主面の反対側に位置する第２主面とを有する炭化珪素単結晶基板と、前記第１主面上に形成されており、前記炭化珪素単結晶基板が位置する側の反対側に第３主面を有するエピタキシャル層とを含む、炭化珪素エピタキシャル基板と、
    前記第３主面上に形成されている酸化珪素膜と、
    前記第３主面側に接続されている第１電極と、
    前記第２主面側に接続されている第２電極と、を備え、
    前記炭化珪素エピタキシャル基板は、請求項１に記載の炭化珪素エピタキシャル基板であり、
    前記酸化珪素膜の厚さは、１０ｎｍ以上１００ｎｍ以下であり、
    ２５℃環境、２０ｍＡ／ｃｍ2の一定電流密度で行われる、経時絶縁破壊測定における絶縁破壊電荷総量が６０Ｃ／ｃｍ2以上である、炭化珪素半導体装置。
JP2020085444A 2015-05-18 2020-05-14 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置 Active JP6908160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021108742A JP7211456B2 (ja) 2015-05-18 2021-06-30 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015101018 2015-05-18
JP2015101018 2015-05-18
JP2016553680A JP6708974B2 (ja) 2015-05-18 2016-04-06 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016553680A Division JP6708974B2 (ja) 2015-05-18 2016-04-06 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021108742A Division JP7211456B2 (ja) 2015-05-18 2021-06-30 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2020125241A true JP2020125241A (ja) 2020-08-20
JP6908160B2 JP6908160B2 (ja) 2021-07-21

Family

ID=57320083

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016553680A Active JP6708974B2 (ja) 2015-05-18 2016-04-06 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2020085444A Active JP6908160B2 (ja) 2015-05-18 2020-05-14 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2021108742A Active JP7211456B2 (ja) 2015-05-18 2021-06-30 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016553680A Active JP6708974B2 (ja) 2015-05-18 2016-04-06 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021108742A Active JP7211456B2 (ja) 2015-05-18 2021-06-30 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US10229836B2 (ja)
JP (3) JP6708974B2 (ja)
CN (2) CN111799324A (ja)
DE (1) DE112016002263T5 (ja)
WO (1) WO2016185819A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249914A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192961B2 (en) * 2015-02-20 2019-01-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
JP2021141199A (ja) * 2020-03-05 2021-09-16 日立金属株式会社 ＳｉＣウェハおよびその製造方法
IT202000016279A1 (it) * 2020-07-06 2022-01-06 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche
WO2023157658A1 (ja) * 2022-02-15 2023-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313850A (ja) * 2005-05-09 2006-11-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JPH0641400B2 (ja) 1988-05-11 1994-06-01 シャープ株式会社 炭化珪素単結晶の製造方法
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4218235B2 (ja) * 2001-11-05 2009-02-04 株式会社デンソー 半導体装置の製造方法及びエピタキシャル膜の膜厚測定方法
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP2010095431A (ja) 2008-10-20 2010-04-30 Toyota Motor Corp ＳｉＣ薄膜形成装置
CN102859654B (zh) * 2010-05-10 2016-01-13 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法
JP4880052B2 (ja) * 2010-05-11 2012-02-22 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
EP2618363A1 (en) 2010-09-16 2013-07-24 Sumitomo Electric Industries, Ltd. Production method for semiconductor device
JP5643140B2 (ja) 2011-03-22 2014-12-17 株式会社デンソー ダイオードの製造方法
JP2013014469A (ja) * 2011-07-04 2013-01-24 Panasonic Corp ＳｉＣエピタキシャル基板およびその製造方法
JP5384714B2 (ja) 2012-10-31 2014-01-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
WO2015064256A1 (ja) * 2013-10-28 2015-05-07 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
WO2015159949A1 (ja) * 2014-04-18 2015-10-22 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
CN106796886B (zh) * 2014-08-29 2020-05-01 住友电气工业株式会社 碳化硅半导体器件和用于制造碳化硅半导体器件的方法
DE112015005134T5 (de) 2014-11-12 2017-08-03 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats und Siliziumkarbid-Epitaxiesubstrat
KR102044616B1 (ko) * 2015-03-03 2019-11-13 쇼와 덴코 가부시키가이샤 SiC 에피택셜 웨이퍼, SiC 에피택셜 웨이퍼의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313850A (ja) * 2005-05-09 2006-11-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2007066944A (ja) * 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2008235331A (ja) * 2007-03-16 2008-10-02 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249914A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021165229A (ja) 2021-10-14
WO2016185819A1 (ja) 2016-11-24
US10229836B2 (en) 2019-03-12
JP7211456B2 (ja) 2023-01-24
DE112016002263T5 (de) 2018-03-01
US20180096854A1 (en) 2018-04-05
CN107430995A (zh) 2017-12-01
CN107430995B (zh) 2020-07-03
JPWO2016185819A1 (ja) 2018-03-08
JP6708974B2 (ja) 2020-06-10
JP6908160B2 (ja) 2021-07-21
CN111799324A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6835192B2 (ja) 炭化珪素半導体装置
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
WO2005093796A1 (ja) バイポーラ型半導体装置およびその製造方法
JP2021073162A (ja) 炭化珪素エピタキシャル基板
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR102136000B1 (ko) 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
JP6468112B2 (ja) 炭化珪素半導体装置
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2006120897A (ja) 炭化珪素素子及びその製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109844186B (zh) 碳化硅外延基板和制造碳化硅半导体器件的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6908160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150