JP4218235B2 - 半導体装置の製造方法及びエピタキシャル膜の膜厚測定方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、オフ角のある半導体基板の上面に形成されたホモエピタキシャル膜を備えてなる半導体装置の製造方法及びホモエピタキシャル膜の膜厚測定方法に関する。
【０００２】
【従来の技術】
一般的なＳｉ半導体装置を製造する場合において、Ｓｉ基板の上面に形成されたエピタキシャル膜の膜厚を評価（測定）する従来技術として、ＳＩＭＳ法や断面ＳＥＭやショットキー法（ＭＯＳダイオード法）やＦＴＩＲ法が使用されていた。
【０００３】
【発明が解決しようとする課題】
しかし、ＳＩＭＳ法は、１つの地点の膜厚評価に時間がかかるという問題点があった。また、断面ＳＥＭは、エピタキシャル膜の導電型が下地の導電型と異なっている場合にしか適用できないという不具合と、基板断面の観察が必要なため、基板を破壊しなければならないという問題点があった。
【０００４】
更に、ショットキー法やＭＯＳダイオード法においては、エピタキシャル膜の不純物濃度が高い場合、電圧印加時に電界が破壊電界強度に達し、空乏層が基板まで達するまでにブレークダウンが発生し、膜厚評価ができないという問題点があった。その上、ショットキー法やＭＯＳダイオード法の場合、測定用の電極を別途設けなければならないという不具合もあった。
【０００５】
また、ＦＴＩＲ法は、非破壊で光学的にエピタキシャル膜の膜厚を測定することができる方法である。しかし、測定可能となるエピタキシャル膜の不純物濃度及び膜厚に制限があるため、不純物濃度が大きかったり、膜厚が薄かったりすると、測定できないという問題点があった。
【０００６】
一方、ＳｉＣ（炭化珪素）半導体装置（例えばＥＣ−ＦＥＴ）を製造する場合も、チャネルエピタキシャル膜の膜厚制御が極めて重要であるが、製造工程の途中においてエピタキシャル膜の膜厚を測定することは、１つの地点でもできなかった。もちろん、数地点の膜厚を測定することが必要なＳｉＣ基板面内でのチャネルエピタキシャル膜（ｎ−層）の膜厚分布の確認は不可能であった。
【０００７】
そこで、本発明の目的は、製造工程の途中においても、エピタキシャル膜の膜厚の測定が容易に可能となる半導体装置の製造方法及びエピタキシャル膜の膜厚測定方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明によれば、半導体基板の上面にパターン形状が長方形の凹部または凸部を形成する工程と、前記半導体基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる欠陥層とを形成する工程と、前記欠陥層のオフ方向の長さ寸法を測定することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程とを備えたので、製造工程の途中においても、ホモエピタキシャル膜の膜厚の測定が容易に可能となる。ここで、前記欠陥層のオフ方向の長さ寸法に基づいて前記ホモエピタキシャル膜の膜厚を計算により求めることが可能であるということは、本発明者らが実験的及び理論的に発見したことである。
【０００９】
請求項２の発明によれば、前記半導体基板のオフ角を、前記半導体基板のＣ軸に対して１度以上１０度以下に設定したので、前記半導体基板の上面に欠陥層を確実に形成することができる。
【００１０】
この場合、請求項３の発明のように、前記半導体基板を結晶形が４Ｈ、６Ｈ、１５ＲのＳｉＣ基板で構成することが好ましい。
【００１１】
請求項４の発明によれば、前記凹部の深さ寸法または凸部の高さ寸法を０．１μｍ以上に設定したので、前記半導体基板の上面に測定可能な欠陥層を確実に形成することができる。
【００１３】
請求項５の発明によれば、前記凹部または凸部の長方形のパターン形状の長辺の方向が、前記半導体基板のオフ方向に対して４５〜１３５度の範囲に収まるように構成したので、前記半導体基板の上面に欠陥層を確実に形成することができる。
【００１４】
請求項６の発明によれば、前記凹部または凸部の長方形のパターン形状の長辺の方向が、前記半導体基板のオフ方向に対してほぼ垂直となるように構成したので、欠陥層のパターン形状が台形状となり、前記凹部または凸部の段差部に対して垂直方向に延びる欠陥層の長さを測定すれば、この測定した長さに基づいて、ホモエピタキシャル膜の膜厚を算出（測定）することができる。
【００１６】
請求項７の発明によれば、前記凹部または凸部を前記半導体基板の上面に複数形成するように構成したので、ホモエピタキシャル膜の複数の地点の膜厚を測定できる。
【００１７】
請求項８の発明においては、前記複数の凹部または凸部の長方形のパターン形状の長辺の長さを異ならせ且つ近接させて配置するように構成したので、複数の欠陥層の各パターン形状を視認することによってホモエピタキシャル膜の膜厚をほぼ推定することができる。というのは、長方形の長辺の長さが短いと、欠陥層のパターン形状が三角形となり、長方形の長辺の長さが長いと、欠陥層のパターン形状が台形となることから、上記したように構成すれば、欠陥層の長さを測定しなくても、複数の欠陥層の各パターン形状によってホモエピタキシャル膜の膜厚をほぼ推定することができる。
【００１８】
請求項９の発明によれば、前記複数の凹部または凸部を異なる間隔で配置したので、欠陥層の長さを測定しなくても、隣接する凹部または凸部に欠陥層が接触するか否かを視認することによってホモエピタキシャル膜の膜厚をほぼ推定することができる。
【００１９】
請求項１０の発明によれば、前記ホモエピタキシャル膜の膜厚を、５０ｎｍ以上に設定したので、前記半導体基板の上面に測定可能な欠陥層を確実に形成することができる。
請求項１１の発明によれば、請求項１の発明とほぼ同じ作用効果を得ることができる。
請求項１２の発明によれば、請求項７の発明とほぼ同じ作用効果を得ることができる。
【００２０】
請求項１３の発明によれば、請求項１の発明とほぼ同じ作用効果を得ることができる。
【００２１】
請求項１４の発明によれば、ＳｉＣ基板の上面に凹部を形成する工程と、前記ＳｉＣ基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる３ＣのＳｉＣの欠陥層とを形成すると共に、前記ホモエピタキシャル膜で前記凹部を埋め、このとき、前記欠陥層のオフ方向の長さ寸法を測定することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程と、前記欠陥層を研磨量の膜厚モニタとして前記欠陥層が消失するまで前記ＳｉＣ基板の上面を研磨する工程とを備えたので、ホモエピタキシャル膜で前記凹部の埋め込みが完了したか否かを容易に判定することができ、且つ、欠陥層が研磨量の膜厚モニタとなるため、研磨量のオーバーエッチングを防止することができる。
【００２２】
請求項１５、１６の発明によれば、請求項２、３の発明とほぼ同じ作用効果を得ることができる。
【００２３】
請求項１７の発明によれば、前記半導体基板の構造をｎ−／ｎ＋構造とした場合、ｎ−層の面内膜厚異常を製造工程の途中で判別することができる。
【００２４】
請求項１８の発明によれば、前記凹部の深さ寸法を０．５μｍ以上に設定したので、研磨後に埋込み層を残すことができる。
【００２５】
請求項１９、２０、２１、２２の発明によれば、請求項５、７、８、９の発明とほぼ同じ作用効果を得ることができる。
【００２８】
【発明の実施の形態】
以下、本発明をＳｉＣ半導体装置に適用した第１の実施例について、図１ないし図３を参照しながら説明する。本実施例においては、図１及び図２に示すように、半導体基板として例えばＳｉＣ基板（ＳｉＣウエハ）１を使用しており、このＳｉＣ基板１は結晶形が例えば４ＨのＳｉＣ基板であり、所定のオフ角θを有している。
【００２９】
ここで、オフ角θを構成する一方の軸２がＣ軸であり、このＣ軸２は、ＳｉＣ基板１の（０００１）結晶面（図１及び図２中の破線参照）に対する法線である。オフ角θを構成する他方の軸３は、ＳｉＣ基板１の表面（上面）に対する法線である。そして、本実施例の場合、上記オフ角θは、ＳｉＣ基板１のＣ軸２に対して例えば１度以上１０度以下となるように設定されている。
【００３０】
さて、ＳｉＣ基板１の上面に所定のデバイス（チップ）を製造する半導体プロセスを実行する場合において、ＳｉＣ基板１の上面にホモエピタキシャル膜４（図１（ｃ）及び図２参照）を形成する必要があるときには、次に述べるようにして、ホモエピタキシャル膜４の膜厚ｔを測定する。
【００３１】
この場合、ホモエピタキシャル膜４を形成する前に、図１（ａ）及び（ｂ）に示すように、オフ角θが判明しているＳｉＣ基板１の上面に凹部５を例えばＲＩＥ等の加工方法によって形成する（工程１）。尚、上記凹部５を形成する位置は、ＳｉＣ基板１（即ち、ＳｉＣウエハ）の上面であれば任意の位置で良く、デバイス（チップ）を作り込む領域の外部であっても良いし、内部であっても良い。また、上記凹部５のパターン形状は、図３に示すように、細長い長方形（即ち、溝状）である。そして、この長方形のパターン形状の長辺の方向が、ＳｉＣ基板１のオフ方向Ａに対してほぼ垂直となるように構成されている。
【００３２】
更に、上記凹部５の深さ寸法は、例えば０．１μｍ以上に設定すれば良い。ここで、上記凹部５の深さ寸法は、例えば０．５μｍ以上に設定することが一層好ましい構成である。
【００３３】
次に、ＳｉＣ基板１の上面にホモエピタキシーを実行して，ホモエピタキシャル膜４と欠陥層６とを形成する（工程２）。この場合、ホモエピタキシャル膜４と同時に欠陥層６が形成される理由は、凹部５の図１中の左の角部（段差部）には、ａ面情報がないため、（０００１）ファセット面（オフ角がない面）が発生し、その上に欠陥層６が発生するためである。この欠陥層６は、結晶形が例えば３ＣのＳｉＣである。この構成の場合、凹部５の図１中の左の段差部は、ステップフロー下流側が高くなる段差であると呼ぶこともでき、この段差から欠陥層６が発生するということができる。
【００３４】
また、上記ホモエピタキシャル膜４は、例えば１２００〜１７００℃程度の範囲でＣＶＤ成長させて形成されたものである。この場合、１２００℃以下に設定すると、上記段差部以外からも欠陥層が発生することが実験により確認されており、また、１７００℃以上に設定すると、上記段差部から欠陥層が発生し難くなることが実験により確認されている。
【００３５】
更に、上記ＳｉＣ基板１の上面の顕微鏡写真を撮影すると、欠陥層６の領域の表面凹凸は、ホモエピタキシャル膜４の領域の凹凸と異なる。即ち、欠陥層６は、表面凹凸が大となるため、例えばＳＥＭや光学顕微鏡等で容易に視認することが可能である。
【００３６】
尚、ホモエピタキシーを実行してホモエピタキシャル膜４を形成する場合、ホモエピタキシャル膜４の膜厚を５０ｎｍ以上に設定することが好ましい。このように構成すると、オフ角θが８度の場合、欠陥層６の寸法Ｌ（オフ方向Ａに沿う方向の長さ寸法）が３６６ｎｍ以上となり、ＳＥＭで欠陥層６を測定可能となる。また、ホモエピタキシャル膜４の膜厚を３００ｎｍ以上に設定すると、オフ角θが８度の場合、欠陥層６の寸法Ｌが２．１μｍ以上となり、光学顕微鏡で欠陥層６を測定可能となる。
【００３７】
そして、本実施例においては、欠陥層６のオフ方向Ａの長さ寸法Ｌを測定することに基づいて、ホモエピタキシャル膜４の膜厚ｔを後述する演算により求める（測定する）（工程３）。この場合、欠陥層６のオフ方向Ａの長さ寸法Ｌのうちの、凹部５の開口部からオフ方向Ａへ延びる長さ寸法をＬ´とすると、この長さ寸法Ｌ´と、ホモエピタキシャル膜４の膜厚ｔと、オフ角θとの間には、次の関係式が理論的に成り立つ。
【００３８】
ｔａｎθ＝ｔ／Ｌ´
従って、次の式
ｔ＝Ｌ´×ｔａｎθ
で、膜厚ｔを計算することができる。
【００３９】
ここで、欠陥層６のオフ方向Ａの長さ寸法Ｌと、凹部５の開口部からオフ方向Ａへ延びる長さ寸法をＬ´とを、顕微鏡（写真）で区別することは実際にはかなり困難である。また、凹部５のオフ方向の幅寸法が小さいときや、凹部５の深さ寸法が浅いときには、ＬとＬ´との差αはある値以上大きくならないことがわかっている。更に、オフ角θが例えば８度の場合、ＬとＬ´との差αは、最大でも１５％程度であることがわかっている。
【００４０】
従って、現実的には、Ｌ´の代わりにＬを用いて、即ち、次の式
ｔ＝Ｌ×ｔａｎθ
で膜厚ｔを計算しても支障がないことが、実験等によって確認されている。
【００４１】
そこで、本実施例においては、欠陥層６の上記寸法Ｌを測定した後、次の式
ｔ＝Ｌ×ｔａｎθ
によってホモエピタキシャル膜４の膜厚ｔを算出するようにしている。
【００４２】
このような構成の本実施例によれば、ＳｉＣ基板１の上面に凹部５を形成した後、ＳｉＣ基板１の上面にホモエピタキシーを実行してホモエピタキシャル膜４と欠陥層６とを形成し、そして、欠陥層６のオフ方向の長さ寸法Ｌを測定することに基づいてホモエピタキシャル膜４の膜厚ｔを算出して求める、即ち、測定するように構成したので、製造工程（半導体プロセス）の途中においても、ホモエピタキシャル膜４の膜厚ｔの測定が容易に且つ速やかに可能となる。
【００４３】
また、上記実施例においては、ＳｉＣ基板１のオフ角θを、ＳｉＣ基板１のＣ軸３に対して１度以上１０度以下に設定したので、ＳｉＣ基板１の上面に欠陥層６を確実に形成することができる。尚、オフ角θを１度未満または１０度を越えるように設定すると、欠陥層が良好には発生しないことを実験によって確認している。
【００４４】
更に、上記実施例では、凹部５の深さ寸法を０．１μｍ以上に設定したので、ＳｉＣ基板１の上面に測定可能な欠陥層６を確実に形成することができる。この場合、例えばＳＥＭによって欠陥層６の寸法Ｌを測定することが可能である。ここで、凹部５の深さ寸法を０．５μｍ以上に設定すれば、光学顕微鏡によって欠陥層６の寸法Ｌを測定することが可能となる。
【００４５】
また、上記実施例では、図３に示すように、凹部５のパターン形状を長方形としたので、欠陥層６のパターン形状が台形となり、凹部５の大きさ及び欠陥層６の大きさを必要最小の大きさとすることができる。これにより、ＳｉＣ基板１の上面において無駄なスペース（膜厚ｔ測定専用のスペース）の発生を極力防止することができ、デバイス（チップ）作成に有利となる。
【００４６】
更に、上記実施例では、凹部５の長方形のパターン形状の長辺の方向が、ＳｉＣ基板１のオフ方向Ａに対してほぼ垂直となるように構成したので、欠陥層６のパターン形状が台形状となり、凹部５の段差部に対して垂直方向に延びる欠陥層６の長さＬを測定すれば、この測定した長さＬに基づいて、ホモエピタキシャル膜４の膜厚ｔを算出（測定）することができる。
【００４７】
図４は、本発明の第２の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第２の実施例では、凹部７のパターン形状を三角形とし、この三角形の長い一辺の方向を、ＳｉＣ基板１のオフ方向Ａに対してほぼ垂直となるように構成した。これにより、第２の実施例においても、第１の実施例とほぼ同じパターン形状（即ち、台形状）の欠陥層６が発生する。
【００４８】
そして、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例と同様な作用効果を得ることができる。尚、凹部５、７のパターン形状は、長方形や三角形に限られるものではなく、他の形状、例えば多角形としても良い。
【００４９】
図５は、本発明の第３の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第３の実施例では、凹部５の長方形のパターン形状の長辺の方向を、ＳｉＣ基板１のオフ方向Ａに対して傾けるように構成した。具体的には、上記長辺の方向とＳｉＣ基板１のオフ方向Ａとがなす角度をφとしたときに、４５度＜φ＜１３５度となるように構成した。このように構成すると、良好な欠陥層８を確実に形成できることを実験により確認している。尚、角度φを４５度以下または１３５度以上に設定すると、欠陥層が良好に形成されないことを実験により確認している。
【００５０】
そして、上記構成の場合も、図３に示す欠陥層８の寸法Ｌを測定することにより、ホモエピタキシャル膜４の膜厚ｔを算出することができる。尚、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例と同様な作用効果を得ることができる。
【００５１】
図６は、本発明の第４の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第４の実施例では、凹部９のパターン形状を、円形に設定した。この構成によれば、ＳｉＣ基板１のオフ方向Ａが不明であっても、オフ方向Ａと反対方向に欠陥層１０が発生する。このため、ＳｉＣ基板１のオフ方向が判明する。そして、欠陥層１０のオフ方向Ａに沿う方向の長さ寸法Ｌを測定し、この寸法Ｌに基づいてホモエピタキシャル膜４の膜厚を算出（測定）することができる。
【００５２】
尚、上述した以外の第４の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第４の実施例においても、第１の実施例と同様な作用効果を得ることができる。
【００５３】
図７は、本発明の第５の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第５の実施例では、図７に示すように、ＳｉＣ基板（ＳｉＣウエハ）１上に複数例えば４個の凹部５を形成するように構成したものである。上述した以外の第５の実施例の構成は、第１の実施例の構成と同じ構成となっている。
【００５４】
従って、第５の実施例においても、第１の実施例と同様な作用効果を得ることができる。特に、第５の実施例によれば、凹部５をＳｉＣ基板１の上面に複数個形成したので、製造工程の途中で、ホモエピタキシャル膜４の複数の地点の膜厚を測定することができ、ホモエピタキシャル膜４の膜厚の分布異常を検知することが可能となる。
【００５５】
図８は、本発明の第６の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第６の実施例では、図８に示すように、ＳｉＣ基板（ＳｉＣウエハ）１上におけるデバイスパターン以外の領域に、複数例えば５個の凹部５を形成するように構成したものである。上述した以外の第６の実施例の構成は、第１の実施例の構成と同じ構成となっている。
【００５６】
従って、第６の実施例においても、第１の実施例と同様な作用効果を得ることができる。特に、第６の実施例によれば、製造工程の途中で、ホモエピタキシャル膜４の複数の地点の膜厚を測定することができ、膜厚の分布異常を検知することができると共に、デバイスパターンに悪影響を与えることを防止できる。
【００５７】
図９及び図１０は、本発明の第７の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第７の実施例では、図９に示すように、ＳｉＣ基板１上に、複数例えば３個の長方形の凹部５ａ、５ｂ、５ｃを形成すると共に、これら複数の凹部５ａ、５ｂ、５ｃの長方形の長辺の長さを異ならせ且つ近接させて配置するように構成した。この構成の場合、３個の欠陥層６ａ、６ｂ、６ｃの各パターン形状を視認することによってホモエピタキシャル膜４の膜厚ｔをほぼ推定することができる。
【００５８】
具体的には、まず、オフ角θが８度のＳｉＣ基板１について、欠陥層６の長さ寸法Ｌと、ホモエピタキシャル膜４の膜厚ｔとの関係を調べ、下記の表１を作成しておく。この場合、ｔａｎθ＝ｔ／Ｌが成り立つ。
【００５９】
【表１】

【００６０】
次に、ホモエピタキシャル膜４の膜厚ｔが１．０μｍのときに、欠陥層６のパターン形状が三角形となる場合の凹部５の長さ寸法Ｋ（図１０参照）を求める。この長さ寸法Ｋは、次の式で計算できる。
【００６１】
Ｋ＝２×Ｌ×ｔａｎβ
ここで、図１０に示す角度βは、ＣＶＤ成長条件で変化するが、本出願人の実験の場合、例えば２２度であったため、この条件でＫを算出してみた。また、上記表１から、膜厚ｔが１．０μｍの場合、欠陥層６の長さ寸法Ｌは７．１μｍとなる。従って、Ｋ＝５．７μｍが算出された。続いて、膜厚ｔが２．０μｍ、３．０μｍの場合の各Ｋをそれぞれ算出し、下記の表２を作成した。
【００６２】
【表２】

【００６３】
そして、図９に示す３個の凹部５ａ、５ｂ、５ｃの各長さ寸法Ｋ１、Ｋ２、Ｋ３を、それぞれ１７．２μｍ、１１．５μｍ、５．７μｍとすると、上記表２から、下記の表３、即ち、判定表が得られる。
【００６４】
【表３】

【００６５】
従って、図９に示す状態の場合には、ホモエピタキシャル膜４の膜厚ｔは、１．０μｍより大きく、２．０μｍ未満であることが見るだけで判明する。即ち、このように構成すると、欠陥層６ａ、６ｂ、６ｃの長さを測定しなくても、複数の欠陥層６ａ、６ｂ、６ｃの各パターン形状によってホモエピタキシャル膜４の膜厚ｔをほぼ正確に推定することができる。
【００６６】
一方、図１１に示す本発明の第８の実施例のように、複数例えば４個の凹部５ｄ、５ｅ、５ｆ、５ｇのパターン形状を長方形に形成すると共に、これら４個の凹部５ｄ、５ｅ、５ｆ、５ｇを異なる間隔で配置しても、欠陥層６ｄ、６ｅ、６ｆ、６ｇの長さを測定しなくても、隣接する凹部に欠陥層が接触するか否かを視認することによってホモエピタキシャル膜４の膜厚ｔをほぼ正確に推定することができる。
【００６７】
その理由は、図１１に示す４個の凹部５ｄ、５ｅ、５ｆ、５ｇの各間隔寸法ｄ１、ｄ２、ｄ３を、それぞれ７．１μｍ、１４．２μｍ、２１．３μｍとすると、上記表２から、下記の表４、即ち、判定表が得られる。
【００６８】
【表４】

【００６９】
従って、図１１に示す状態の場合には、ホモエピタキシャル膜４の膜厚ｔは、１．０μｍより大きく、２．０μｍ未満であることが見るだけで判明する。即ち、このように構成すると、欠陥層６ｄ、６ｅ、６ｆ、６ｇの長さを測定しなくても、複数の欠陥層６ｄ、６ｅ、６ｆ、６ｇの各パターン形状を視認することによってホモエピタキシャル膜４の膜厚ｔをほぼ正確に推定することができる。
【００７０】
尚、上記各実施例においては、ＳｉＣ基板１の上面にホモエピタキシャル膜４の膜厚測定用の凹部５、７、９等を形成するように構成したが、これに限られるものではなく、膜厚測定用の凸部を形成するように構成しても良い。この凸部を形成しても、凹部の場合と同様にして、欠陥層が発生し、この欠陥層の長さ寸法Ｌを測定することに基づいてホモエピタキシャル膜４の膜厚ｔを測定することができる。上記凸部のパターン形状や突出寸法等は、凹部のパターン形状や深さ寸法等とほぼ同様にして設定すれば良い。
【００７１】
また、上記各実施例においては、結晶形が４ＨのＳｉＣ基板１に適用したが、これに限られるものではなく、結晶形が６Ｈまたは１５ＲのＳｉＣ基板に適用しても良い。更に、ＳｉＣ基板の構造をｎ−／ｎ＋構造とした場合において、ｎ−層をエピタキシーで形成するときに、上記膜厚測定用の凹部を形成しておけば、ｎ−層の面内膜厚異常を製造工程の途中で判別することが可能となる。
【００７２】
図１２及び図１３は、本発明の第９の実施例を示すものである。第１の実施例と同一部分には、同一符号を付している。この第９の実施例では、凹部５の内部にホモエピタキシャル膜を埋め込むように構成している。
【００７３】
具体的には、図１２（ａ）、（ｂ）に示すように、例えばｎ−／ｎ＋構造のＳｉＣ基板１１を用意し、このＳｉＣ基板１１（のｎ−層）の上面に凹部５を形成する（工程１）。この場合、凹部５は、図１３に示すように、正方形状のパターン形状のものが複数個形成されている。そして、正方形の凹部５の一辺の方向が、ＳｉＣ基板１１のオフ方向Ａとほぼ垂直となるように構成されている。
【００７４】
続いて、図１２（ｃ）に示すように、ＳｉＣ基板１１の上面にホモエピタキシーを実行して、例えばＰ型のホモエピタキシャル膜４と欠陥層６とを形成すると共に、上記ホモエピタキシャル膜４で凹部５を埋め込む（工程２）。この場合、ホモエピタキシーの条件は、第１の実施例の場合とほぼ同じであり（欠陥層６を発生させるＣＶＤ成長条件）、膜厚だけを凹部５を埋め込むことが可能な程度に設定している。
【００７５】
そして、上記欠陥層６の長さ寸法Ｌを測定することにより、ホモエピタキシャル膜（即ち、埋め込みエピ層）４の膜厚を測定する。そして、この膜厚の測定により、凹部５内への埋め込みが完了しているか否かを正確に判断することができる。
【００７６】
続いて、図１２（ｄ）に示すように、欠陥層６が消失するまで，ＳｉＣ基板１１の上面を研磨（エッチング）する（工程３）。この場合、欠陥層６が研磨量の膜厚モニタとなるから、研磨量の制御が容易となる。これにより、オーバーエッチングを防止することができる。また、研磨のストップマークを形成する工程を省略することができる。
【００７７】
尚、上述した以外の第９の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第９の実施例においても、第１の実施例とほぼ同様な作用効果を得ることができる。
【００７８】
図１４は、本発明の第１０の実施例を示すものである。第９の実施例と同一部分には、同一符号を付している。この第１０の実施例では、凹部５のパターン形状をほぼ６角形としたものである。そして、この６角形の凹部５の一辺の方向が、ＳｉＣ基板１１のオフ方向Ａとほぼ垂直となるように構成している。上述した以外の第１０の実施例の構成は、第９の実施例の構成と同じ構成となっている。従って、第１０の実施例においても、第９の実施例とほぼ同様な作用効果を得ることができる。
【００７９】
図１５は、本発明の第１１の実施例を示すものである。第９の実施例と同一部分には、同一符号を付している。この第１１の実施例では、凹部５のパターン形状を円形としたものである。この構成の場合、ＳｉＣ基板１１のオフ方向が不明であっても、欠陥層６を確実に発生させることができる。
【００８０】
尚、上述した以外の第１１の実施例の構成は、第９の実施例の構成と同じ構成となっている。従って、第１１の実施例においても、第９の実施例とほぼ同様な作用効果を得ることができる。
【００８１】
また、上記各実施例においては、半導体基板として例えばＳｉＣ基板（即ち、ＳｉＣ半導体装置）に適用したが、これに代えて、通常のＳｉ基板（即ち、Ｓｉ半導体装置）に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体装置の製造工程を示す図
【図２】ＳｉＣ基板の破断斜視図
【図３】ＳｉＣ基板の部分上面図
【図４】本発明の第２の実施例を示す図３相当図
【図５】本発明の第３の実施例を示す図３相当図
【図６】本発明の第４の実施例を示す図３相当図
【図７】本発明の第５の実施例を示すＳｉＣ基板全体の上面図
【図８】本発明の第６の実施例を示す図７相当図
【図９】本発明の第７の実施例を示す図３相当図
【図１０】図３相当図
【図１１】本発明の第８の実施例を示す図９相当図
【図１２】本発明の第９の実施例を示す図１相当図
【図１３】ＳｉＣ基板の上面図
【図１４】本発明の第１０の実施例を示す図１３相当図
【図１５】本発明の第１１の実施例を示す図１３相当図
【符号の説明】
１はＳｉＣ基板（半導体基板）、２はＣ軸、４はホモエピタキシャル膜、５は凹部、６は欠陥層、７は凹部、８は欠陥層、９は凹部、１０は欠陥層、１１はＳｉＣ基板を示す。

Claims (22)

1. オフ角のある半導体基板の上面にホモエピタキシャル膜を形成する構成を備えた半導体装置の製造方法において、
   前記半導体基板の上面にパターン形状が長方形の凹部または凸部を形成する工程と、
   前記半導体基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる欠陥層とを形成する工程と、
   前記欠陥層のオフ方向の長さ寸法を測定することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程とを備えたことを特徴とする半導体装置の製造方法。
2. 前記半導体基板のオフ角を、前記半導体基板のＣ軸に対して１度以上１０度以下に設定したことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記半導体基板は、結晶形が４Ｈ、６Ｈ、１５ＲのＳｉＣ基板であることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記凹部の深さ寸法または凸部の高さ寸法を０．１μｍ以上に設定したことを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
5. 前記凹部または凸部の長方形のパターン形状の長辺の方向が、前記半導体基板のオフ方向に対して４５〜１３５度の範囲に収まるように構成したことを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
6. 前記凹部または凸部の長方形のパターン形状の長辺の方向が、前記半導体基板のオフ方向に対してほぼ垂直となるように構成したことを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記凹部または凸部が、前記半導体基板の上面に複数形成されていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置の製造方法。
8. 前記複数の凹部または凸部の長方形のパターン形状の長辺の長さを異ならせ且つ近接させて配置したことを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記複数の凹部または凸部を異なる間隔で配置したことを特徴とする請求項８記載の半導体装置の製造方法。
10. 前記ホモエピタキシャル膜の膜厚を、５０ｎｍ以上に設定したことを特徴とする請求項１ないし９のいずれかに記載の半導体装置の製造方法。
11. オフ角のある半導体基板の上面にホモエピタキシャル膜を形成する構成を備えた半導体装置の製造方法において、
    前記半導体基板の上面にパターン形状が円形の凹部または凸部を形成する工程と、
    前記半導体基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる欠陥層とを形成する工程と、
    前記欠陥層のオフ方向の長さ寸法を測定することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程とを備えたことを特徴とする半導体装置の製造方法。
12. 前記凹部または凸部が、前記半導体基板の上面に複数形成されていることを特徴とする請求項１１記載の半導体装置の製造方法。
13. オフ角のある半導体基板の上面にパターン形状が長方形の凹部または凸部を形成する工程と、
    前記半導体基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる欠陥層とを形成する工程と、
    前記欠陥層のオフ方向の長さ寸法を測定することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程とを備えてなるエピタキシャル膜の膜厚測定方法。
14. オフ角のあるＳｉＣ基板の上面にホモエピタキシャル膜を形成する構成を備えた半導体装置の製造方法において、
    前記ＳｉＣ基板の上面に凹部を形成する工程と、
    前記ＳｉＣ基板の上面にステップフロー成長のホモエピタキシーを実行してホモエピタキシャル膜と結晶形が基板と異なる３ＣのＳｉＣの欠陥層とを形成すると共に、前記ホモエピタキシャル膜で前記凹部を埋め、このとき、前記欠陥層のオフ方向の長さ寸法を測定 することに基づいて前記ホモエピタキシャル膜の膜厚を測定する工程と、
    前記欠陥層を研磨量の膜厚モニタとして前記欠陥層が消失するまで前記ＳｉＣ基板の上面を研磨する工程とを備えたことを特徴とする半導体装置の製造方法。
15. 前記ＳｉＣ基板のオフ角を、前記ＳｉＣ基板のＣ軸に対して１度以上１０度以下に設定したことを特徴とする請求項１４記載の半導体装置の製造方法。
16. 前記ＳｉＣ基板は、結晶形が４Ｈ、６Ｈ、１５ＲのＳｉＣ基板であることを特徴とする請求項１４または１５記載の半導体装置の製造方法。
17. 前記ＳｉＣ基板の構造は、ｎ−／ｎ＋構造であることを特徴とする請求項１６記載の半導体装置の製造方法。
18. 前記凹部の深さ寸法を０．５μｍ以上に設定したことを特徴とする請求項１４ないし１７のいずれかに記載の半導体装置の製造方法。
19. 前記凹部のパターン形状を、多角形に設定したことを特徴とする請求項１４ないし１８のいずれかに記載の半導体装置の製造方法。
20. 前記凹部の多角形のパターン形状の１つの辺の方向が、前記半導体基板のオフ方向に対してほぼ垂直となるように構成したことを特徴とする請求項１９記載の半導体装置の製造方法。
21. 前記凹部のパターン形状を、円形に設定したことを特徴とする請求項１４ないし１８のいずれかに記載の半導体装置の製造方法。
22. 前記凹部が、前記ＳｉＣ基板の上面に複数形成されていることを特徴とする請求項１４ないし２１のいずれかに記載の半導体装置の製造方法。

Images