IT202000016279A1 - Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche - Google Patents

Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche Download PDF

Info

Publication number
IT202000016279A1
IT202000016279A1 IT102020000016279A IT202000016279A IT202000016279A1 IT 202000016279 A1 IT202000016279 A1 IT 202000016279A1 IT 102020000016279 A IT102020000016279 A IT 102020000016279A IT 202000016279 A IT202000016279 A IT 202000016279A IT 202000016279 A1 IT202000016279 A1 IT 202000016279A1
Authority
IT
Italy
Prior art keywords
epitaxial layer
process according
lapping
cmp
silicon carbide
Prior art date
Application number
IT102020000016279A
Other languages
English (en)
Inventor
Nicolo' Piluso
Andrea Severino
Stefania Rinaldi
Angelo Annibale Mazzeo
Leonardo Caudo
Alfio Russo
Giovanni Franco
Anna Bassi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102020000016279A priority Critical patent/IT202000016279A1/it
Priority to EP21183643.2A priority patent/EP3937209A1/en
Priority to CN202110762512.1A priority patent/CN114300352A/zh
Priority to US17/368,437 priority patent/US20220005702A1/en
Priority to JP2021112177A priority patent/JP2022014457A/ja
Publication of IT202000016279A1 publication Critical patent/IT202000016279A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Recrystallisation Techniques (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?PROCEDIMENTO DI FABBRICAZIONE DI UN DISPOSITIVO SEMICONDUTTORE IN CARBURO DI SILICIO CON MIGLIORATE CARATTERISTICHE?
La presente soluzione ? relativa ad un procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche.
Sono noti dispositivi elettronici a semiconduttore, ad esempio diodi o transistori MOSFET (?Metal Oxide Semiconductor Field-Effect Transistor?), in particolare per applicazioni di elettronica di potenza, realizzati a partire da un substrato di carburo di silicio.
Tali dispositivi risultano vantaggiosi grazie alle favorevoli propriet? chimico-fisiche del carburo di silicio. Ad esempio, il carburo di silicio presenta generalmente una banda proibita superiore rispetto al silicio, comunemente utilizzato nei dispositivi elettronici di potenza. Di conseguenza, anche con spessori relativamente ridotti, il carburo di silicio ha una tensione di rottura maggiore rispetto al silicio e quindi pu? essere vantaggiosamente utilizzato in applicazioni ad alta tensione, elevata potenza ed elevata temperatura.
La realizzazione di un dispositivo semiconduttore in carburo di silicio ? tuttavia affetta da alcune problematiche.
Ad esempio, problemi di qualit? cristallografica del carburo di silicio possono rappresentare un ostacolo all?ottenimento di elevate rese produttive, che possono in generale risultare inferiori rispetto ad analoghi dispositivi realizzati a partire dal silicio, causando pertanto un aumento dei costi di realizzazione.
In particolare, i processi di epitassia generalmente utilizzati per la realizzazione dei dispositivi tendono a propagare difetti cristallografici sepolti nel substrato di partenza verso la superficie degli strati epitassiali cresciuti.
In dettaglio, la propagazione di dislocazioni (cosiddette TSD, ?Threading Screw Dislocation?) dal substrato verso lo strato epitassiale pu? generare, in corrispondenza della superficie dello stesso strato epitassiale, avvallamenti (?pit?) o nano-avvallamenti (ovvero avvallamenti aventi dimensioni nanometriche, con un diametro di alcuni nanometri, ad esempio minore di 30nm).
? stato dimostrato che la presenza di tali difetti comporta una riduzione delle prestazioni elettriche dei dispositivi ed in particolare un calo dell?affidabilit?, con una conseguente riduzione della resa in seguito a test elettrico, con la possibile generazione di elevate correnti di dispersione (leakage) in condizioni di polarizzazione inversa.
I suddetti problemi risultano particolarmente rilevanti per alcune applicazioni, in particolare in campo automobilistico (automotive), in cui sono richieste percentuali estremamente ridotte (ad esempio inferiori all?1%) di guasti (failure) durante l?utilizzo effettivo dei dispositivi (nell?esempio, a bordo di un autoveicolo).
La Figura 1 mostra schematicamente una fetta 1 di materiale semiconduttore, in particolare carburo di silicio (SiC), comprendente un substrato 2 su cui ? cresciuto, in particolare con un processo di omo-epitassia, uno strato epitassiale 3 avente una superficie superiore 3a; un difetto, in particolare una dislocazione TSD, indicata schematicamente con 4, propaga a partire dal substrato 2 (come indicato dalla freccia) verso il sovrastante strato epitassiale 3, generando, in corrispondenza della sua superficie superiore 3a, un avvallamento superficiale 5.
La presenza di tale avvallamento superficiale 5, in particolare se disposto in area attiva di un relativo dispositivo di potenza, ad esempio un diodo o transistore MOSFET, formato nello strato epitassiale 3, pu? comportare una diminuzione delle prestazioni ed affidabilit? dello stesso dispositivo di potenza; ad esempio, l?avvallamento superficiale 5 pu? compromettere la corretta crescita di successivi strati al di sopra della superficie superiore 3a dello strato epitassiale 3, ad esempio uno strato dielettrico cresciuto tramite ossidazione superficiale e/o uno strato conduttivo destinato alla formazione di elettrodi del dispositivo di potenza, in tal modo compromettendo l?affidabilit? dello stesso dispositivo di potenza.
Studi e test sperimentali, si veda ad esempio T. Kimoto, ?Material science and device physics in SiC technology for high-voltage power devices?, Japanese Journal of Applied Physics 54, 040103 (2015), hanno confermato come la presenza dei suddetti avvallamenti (nano-avvallamenti) superficiali, originati dalla propagazione di dislocazioni dal substrato, comprometta effettivamente le prestazioni dei dispositivi.
A questo riguardo, le Figure 2A e 2B mostrano gli andamenti della corrente di leakage Ileak all?aumentare della tensione di polarizzazione inversa Vr per un dispositivo di potenza (in questo caso un diodo Schottky) realizzato a partire da un substrato in carburo di silicio, rispettivamente nel caso in cui nano-avvallamenti siano presenti in area attiva per effetto della propagazione di dislocazioni dal substrato (Figura 2A); e nel caso in cui vi siano dislocazioni, ma tali dislocazioni non comportino la presenza di avvallamenti superficiali (Figura 2B). Dall?esame delle due Figure 2A e 2B ? evidente come la corrente di leakage risulti sensibilmente superiore in caso di presenza di avvallamenti superficiali in area attiva, rispetto al caso in cui, pure in presenza di dislocazioni attraverso il substrato, non siano presenti avvallamenti superficiali.
Soluzioni che sono state ad oggi proposte per risolvere la problematica evidenziata (si veda ad esempio N. Piluso, A. Campione, S. Lorenti, A. Severino, G. Arena, S. Coffa, F. La Via, ?High Quality 4H-SiC Epitaxial Layer by Tuning CVD Process?, Materials Science Forum, ISSN: 1662-9752, Vol. 963, pp. 91-96), ed in particolare per ridurre l?effetto dei difetti sulla superficie dello strato epitassiale, prevedono opportuni accorgimenti finalizzati al miglioramento della crescita epitassiale effettuata a partire del substrato di carburo di silicio. Tuttavia, essendo le dislocazioni TSD difetti di natura cristallografica, non risulta possibile evitarne la propagazione verso lo strato epitassiale.
Atre soluzioni note (si veda ad esempio N. Piluso, A. Severino, R. Anzalone, M.A. Di Stefano, E. Fontana, M. Salanitri, S. Lorenti, A. Campione, P. Fiorenza, F. La Via, ?Growth of 4H-SiC Epitaxial Layer through Optimization of Buffer Layer?, Materials Science Forum, ISSN: 1662-9752, Vol.
924, pp. 84-87) prevedono l?introduzione di strati buffer, frapposti tra il substrato e lo strato epitassiale; tuttavia, anche tali soluzioni consentono al pi? una limitata riduzione della densit? delle dislocazioni, ma non l?arresto della propagazione delle stesse dislocazioni verso la superficie dello strato epitassiale.
? dunque sicuramente sentita l?esigenza di fornire una soluzione che consenta di ridurre gli svantaggi legati alla propagazione dei difetti cristallografici, in particolare di dislocazioni TSD, verso la superficie dello strato epitassiale cresciuto al di sopra del substrato di carburo di silicio.
Scopo della presente soluzione ? quello di fornire un procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio, che consenta di risolvere gli svantaggi precedentemente evidenziati.
Secondo la presente invenzione, viene di conseguenza fornito un procedimento di fabbricazione, come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, puramente a titolo di esempio non limitativo e con riferimento ai disegni allegati, in cui:
- la Figura 1 mostra una sezione schematica e semplificata di una porzione di un dispositivo semiconduttore al carburo di silicio;
- le Figura 2A e 2B mostrano grafici relativi all?andamento di correnti di dispersione nel dispositivo semiconduttore, associate alla presenza di difetti superficiali;
- la Figura 3 mostra un diagramma di flusso semplificato di operazioni previste da un procedimento di fabbricazione di un dispositivo semiconduttore al carburo di silicio secondo la presente soluzione;
- le Figure 4A e 4B mostrano una sezione schematica e semplificata di una porzione di un dispositivo semiconduttore al carburo di silicio, durante rispettive fasi del procedimento di fabbricazione secondo la presente soluzione; e
- la Figura 5 ? una rappresentazione schematica di un sistema di lappatura CMP (Chemical Mechanical Polishing), utilizzato durante un procedimento di fabbricazione di un dispositivo semiconduttore al carburo di silicio secondo la presente soluzione.
Come sar? discusso in dettaglio nel seguito, un aspetto della presente soluzione, anzich? seguire l?approccio delle soluzioni note che prevede di agire sull?arresto o sulla riduzione della propagazione di difetti (in particolare dislocazioni TSD), prevede di intervenire sulla riduzione dei danni morfologici generati sulla superficie dalla propagazione degli stessi difetti, in particolare sulla riduzione degli avvallamenti (nano-avvallamenti) generati in corrispondenza della superficie dello strato epitassiale.
La soluzione proposta consente di migliorare le successive lavorazioni previste dal procedimento di fabbricazione al di sopra dello strato epitassiale, ad esempio una fase di ossidazione per la crescita di uno strato dielettrico al di sopra dello strato epitassiale, evitando effetti di affollamento di campo elettrico (?field crowding?) ed assicurando una ossidazione uniforme.
Secondo un aspetto della presente soluzione, viene introdotta nel procedimento di fabbricazione una fase aggiuntiva di lappatura chimica-meccanica CMP (Chemical Mechanical Polishing) della superficie dello strato epitassiale formato al di sopra del substrato di carburo di silicio; tale fase di processo, con l?associata lavorazione superficiale (che ? una combinazione di attacco chimico e planarizzazione meccanica) consente l?asportazione di un sottile strato di materiale superficiale (dell?ordine di centinaia di nanometri a partire dalla superficie dello strato epitassiale), di conseguenza rendendo la superficie dello strato epitassiale sostanzialmente priva di avvallamenti. Gli avvallamenti dovuti alla propagazione delle dislocazioni TSD vengono sostanzialmente rimossi interamente con la rimozione del suddetto strato di materiale superficiale.
Facendo riferimento alla Figura 3, viene ora descritto il procedimento di fabbricazione di un generico dispositivo semiconduttore in carburo di silicio, ad esempio un dispositivo di potenza (quale un diodo o un transistore MOSFET).
Come indicato nella fase 10, il procedimento prevede dapprima la predisposizione di una fetta 21 di carburo di silicio (in particolare 4H-SiC), comprendente un substrato 22 (che viene mostrato schematicamente in Figura 4A); in seguito, fase 11, viene eseguita una crescita epitassiale, ad esempio con deposizione da fase vapore (CVD ? Chemical Vapor Deposition), per la formazione al di sopra del substrato 22 di uno strato epitassiale (nuovamente in 4H-SiC) 23, avente una superficie superiore 23a.
Come discusso in precedenza, un difetto, in particolare una dislocazione TSD, indicata schematicamente con 24 in Figura 4A, durante la crescita epitassiale pu? propagare a partire dal substrato 22 verso il sovrastante strato epitassiale 23, generando, in corrispondenza della sua superficie superiore 23a, un avvallamento superficiale 25, che pu? ad esempio avere un diametro di alcuni nanometri (ad esempio minore di 30 nm).
Secondo un aspetto della presente soluzione, il procedimento di fabbricazione prevede, successivamente alla suddetta fase di crescita epitassiale (in particolare, immediatamente dopo), una fase addizionale, indicata con 14 in Figura 3, di lappatura chimica-meccanica CMP (Chemical Mechanical Polishing), cosiddetta leggera (?soft?), della superficie superiore 23a dello strato epitassiale 23 formato al di sopra del substrato 22.
Come indicato nella stessa Figura 3, il processo CMP ? preceduto da una fase, indicata con 15, di pulizia della superficie della fetta, in particolare della superficie superiore 23a del suddetto strato epitassiale 23; tale pulizia ? ad esempio realizzata tramite un getto d?acqua ad alta pressione e asciugatura della superficie tramite rotazione del campione, o, in alternativa tramite l?utilizzo di agenti chimici, quali HF, NH4OH, H2O2, HCl.
Come mostrato schematicamente in Figura 4B, il processo CMP, mediante combinazione degli effetti chimico e meccanici, comporta la rimozione di un sottile strato superficiale dello strato epitassiale 23, a partire dalla sua superficie superiore 23a, in modo tale da rimuovere gli avvallamenti superficiali 25 dovuti alla propagazione delle dislocazioni TSD 24, di conseguenza rendendo la risultante superficie superiore, indicata con 23a', dello strato epitassiale 23 sostanzialmente planare e priva di difetti.
In dettaglio, lo spessore dello strato superficiale rimosso (considerato in una direzione ortogonale alla suddetta superficie superiore 23a) pu? essere compreso tra 100 nm e 500 nm, ad esempio essendo pari a 300 nm, essendo in ogni caso sufficiente a rimuovere, come indicato in precedenza, possibilmente interamente, gli avvallamenti superficiali 25.
In maniera che risulter? evidente, l?effettivo spessore dello strato superficiale rimosso risulter? da un compromesso tra il desiderio di rimuovere il minore materiale possibile (cos? da ottimizzare tempi e costi del procedimento di fabbricazione), al contempo assicurando una completa rimozione della difettosit? superficiale. La presente Richiedente ha constatato che la rimozione di uno strato di spessore pari a 100 nm pu? essere in generale sufficiente a rendere uniforme la superficie superiore 23a' risultante dal processo CMP; tuttavia, pu? essere conveniente rimuovere uno spessore maggiore, ad esempio pari a 300 nm, per avere una maggiore sicurezza di ottenere i risultati desiderati.
In ogni caso, vantaggiosamente, il processo CMP presenta l?ulteriore vantaggio di ridurre la rugosit? superficiale della suddetta risultante superficie superiore 23a' dello strato epitassiale 23.
A questo riguardo, ? noto che la rugosit? tipica (indicata generalmente come parametro Rq) misurata sulla superficie superiore di uno strato epitassiale ? variabile tra 0,1 nm e 1 nm; inoltre, si verifica spesso un fenomeno noto come ?step bunching?, ovvero di formazione di gradini superficiali, essenzialmente dovuto alla crescita epitassiale CVD su substrati ?off-axis?.
La presente Richiedente ha constatato che il suddetto processo CMP consente di ridurre fortemente il valore di rugosit? della risultante superficie superiore 23a', con valori del parametro Rq anche inferiori a 0,1 nm (ovvero, valori equiparabili al rumore strumentale degli strumenti utilizzati per il rilevamento dello stesso spessore), ed inoltre consente di eliminare completamente lo ?step bunching?.
In sostanza, la risultante superficie superiore 23a', a seguito del processo CMP, ? ottimizzata e del tutto predisposta per le successive fasi di lavorazione, chimica e/o meccanica, che possono essere previste per la realizzazione di un dispositivo elettronico (ad esempio un dispositivo di potenza, quale un diodo o un transistore MOSFET).
A questo riguardo, facendo nuovamente riferimento alla Figura 3, il procedimento di fabbricazione prevede, in seguito al suddetto processo CMP, una fase, indicata con 16, di pulizia della risultante superficie superiore 23a' dello strato epitassiale, in particolare tramite C6H8O7 e H2O2, e successivamente un processo standard di ossidazione della stessa risultante superficie superiore 23a', per la formazione di uno strato di ossido al di sopra dello stesso strato epitassiale 23.
Vantaggiosamente, le propriet? fisico/chimiche dello strato di ossido formato risultano ottimizzate, grazie all?assenza di difetti ed alla ridotta rugosit? della superficie di partenza (la suddetta risultante superficie superiore 23a').
Come indicato genericamente nella fase 18, il procedimento di fabbricazione pu? proseguire quindi con lavorazioni (di per s? note, qui non descritte in dettaglio) richieste per la formazione del desiderato dispositivo di potenza, ad esempio fasi di formazione e definizione di strati conduttivi per la formazione di elettrodi, formazione di strati di passivazione, ecc.
Si noter? dunque come la soluzione proposta differisca da soluzioni pre-esistenti, sostanzialmente per il fatto di prevedere la fase addizionale di processo CMP (con pulizia preliminare standard e pulizia successiva dedicata), non comportando dunque un sostanziale aggravio in termini di costi o tempi del procedimento di fabbricazione.
La presente Richiedente ha inoltre constatato che risulta possibile configurare opportunamente il processo CMP (in particolare in termini dei parametri di processo e dei materiali di consumo utilizzati), in modo tale che esso stesso non causi difetti, quali graffi o simili, sulla risultante superficie superiore 23a' dello strato epitassiale 23.
A questo riguardo, la Figura 5 mostra un sistema 30 per l?implementazione del processo CMP sulla fetta di carburo di silicio, qui nuovamente indicata con 21, che ? stata gi? sottoposta alla fase di crescita epitassiale per la formazione dello strato epitassiale 23 al di sopra del relativo substrato 22.
In particolare, il sistema 30 comprende un disco (?pad?) di lappatura 32 portato da un supporto rotante 33, che ne causa la rotazione ad una certa velocit?; la fetta 21 ? posta a contatto del disco di lappatura 32 mediante una testa di supporto 34 (a cui ? attaccata mediante uno strato di fissaggio 35); la testa di supporto 34, oltre a ruotare intorno ad un proprio asse di rotazione, esercita una forza di pressione della stessa fetta 21 sul disco di lappatura 32.
Un composto di lappatura (cosiddetto ?slurry?) 36 viene fatto fluire sulla superficie del disco di lappatura 32, in modo da andare a contatto, grazie alla rotazione dello stesso disco di lappatura 32, con la fetta 21, cos? da abraderne la superficie e causarne l?attacco chimico.
Inoltre, un disco condizionatore (?conditioner?) 37 supportato a sbalzo sulla superficie del disco di lappatura 32, implementa una pulitura del disco di lappatura 32 per ripulirlo dai residui eventualmente rimasti intrappolati sulla superficie ed evitare pertanto graffi alla fetta 21.
La presente Richiedente ha verificato sperimentalmente la possibilit? di ottenere migliori caratteristiche elettriche e fisiche in seguito al processo CMP, mediante l?utilizzo di un composto di lappatura 35 privo di particelle (?particle free?) ed avente un ph < 5.
Inoltre, ? stata verificata essere ottimale una pressione P esercitata dalla testa di supporto 34 sul disco di lappatura 32 compresa tra 1 e 3 psi; cos? come ? stata verificata essere ottimale una temperatura T del processo CMP inferiore a 50 ?C.
La presente Richiedente ha inoltre verificato che risulta vantaggiosa l?implementazione di uno o pi? dei seguenti ulteriori parametri del processo CMP: velocit? di rotazione del disco di lappatura 32 minore di 70 rpm; velocit? di rotazione della testa di supporto 34 minore di 60 rpm; forza di spinta del disco condizionatore 37 sul disco di lappatura 32 pari a circa 6 lbf (ovvero, intorno ai 3 Kgf); flusso del composto di lappatura 36 minore di 100 ml/min.
I vantaggi della soluzione proposta risultano chiari dalla descrizione precedente.
In ogni caso, si evidenzia che il procedimento descritto consente, mediante l?introduzione della fase di processo CMP successivo alla crescita epitassiale, la rimozione dei difetti superficiali e dunque la preparazione ottimale della risultante superficie superiore della fetta per le successive lavorazioni per la realizzazione del dispositivo semiconduttore (ad esempio consentendo un incremento della robustezza di strati di ossido successivamente cresciuti al di sopra dello strato epitassiale).
In particolare, il suddetto processo CMP consente di eliminare gli avvallamenti superficiali dovuti alla dislocazione dei difetti provenienti dal substrato generati durante la fase di crescita epitassiale; inoltre, lo stesso processo CMP presenta l?ulteriore vantaggio associato di riduzione della rugosit? superficiale ed in particolare del cosiddetto fenomeno dello ?step bunching?. Come indicato in precedenza, la rugosit? superficiale della risultante superficie superiore 23a' in seguito al processo CMP presenta valori ridotti, in particolare con valori del parametro Rq < 0,5 nm, preferibilmente < 0,2 nm o ancora pi? preferibilmente < 0,1 nm.
Inoltre, vantaggiosamente, il suddetto processo CMP pu? essere configurato in modo da non provocare graffi o difetti superficiali, come discusso in precedenza e come dimostrato dalle prove e test sperimentali svolti dalla Richiedente.
Di conseguenza, la presente soluzione consente di ottenere una crescita della resa elettrica associata al procedimento di fabbricazione, un risparmio di costi di lavorazione ed inoltre un risparmio di area.
Infine, ? chiaro che ? possibile apportare modifiche e varianti a quanto qui descritto e illustrato senza comunque uscire dall?ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, si evidenzia che il procedimento descritto pu? trovare vantaggiosa applicazione per qualsiasi dispositivo (diodi, transistori MOSFET, ecc.) realizzato a partire da un substrato di carburo di silicio SiC, su cui venga realizzata una crescita epitassiale durante le fasi di lavorazione previste per la realizzazione dello stesso dispositivo.

Claims (15)

RIVENDICAZIONI
1. Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio, comprendente le fasi di:
predisporre una fetta di carburo di silicio (21), comprendente un substrato (22);
eseguire una crescita epitassiale per la formazione al di sopra del substrato (22) di uno strato epitassiale (23), avente una superficie superiore (23a), durante detta crescita epitassiale verificandosi la propagazione di dislocazioni (24) dal substrato (22) verso la superficie superiore (23a) con la conseguente formazione di danni superficiali, caratterizzato dal fatto di comprendere, successivamente alla fase di eseguire una crescita epitassiale, la fase di rimuovere una porzione superficiale dello strato epitassiale (23) a partire da detta superficie superiore (23a) in modo da rimuovere i danni superficiali presenti in corrispondenza di detta superficie superiore (23a) e definire una risultante superficie superiore (23a') sostanzialmente priva di detti difetti.
2. Procedimento secondo la rivendicazione 1, in cui detti danni superficiali sono avvallamenti (25) dovuti alla propagazione delle dislocazioni (24) a partire da detto substrato (22) verso detta superficie superiore (23a) durante detta crescita epitassiale.
3. Procedimento secondo la rivendicazione 1 o 2, in cui la porzione superficiale rimossa dello strato epitassiale (23) ha uno spessore compreso tra 100 nm e 500 nm.
4. Procedimento secondo la rivendicazione 3, in cui detto spessore ? pari a 300 nm.
5. Procedimento secondo una qualsiasi delle rivendicazioni 2-4, in cui detta fase di rimuovere comprende eseguire una fase di lappatura chimica-meccanica - CMP -Chemical Mechanical Polishing, della superficie superiore (23a) dello strato epitassiale (23).
6. Procedimento secondo la rivendicazione 5, in cui detta fase CMP ? eseguita mediante l?utilizzo di un composto di lappatura (36) privo di particelle ed avente un ph inferiore a 5.
7. Procedimento secondo la rivendicazione 6, in cui, durante detta fase CMP, la fetta (21) ? premuta contro un disco di lappatura (32) da parte di una testa di supporto (34) con una pressione (P) compresa tra 1 e 3 psi.
8. Procedimento secondo la rivendicazione 7, in cui detta fase CMP ? inoltre eseguita con uno o pi? dei seguenti parametri: velocit? di rotazione del disco di lappatura (32) < 70 rpm; velocit? di rotazione della testa di supporto (34) < 60 rpm; forza di spinta della testa di supporto (34) sul disco di lappatura (32) intorno a 3 Kgf; flusso del composto di lappatura (36) < 100 ml/min.
9. Procedimento secondo una qualsiasi delle rivendicazioni 5-8, in cui detta fase CMP ? eseguita ad una temperatura (T) inferiore a 50 ?C.
10. Procedimento secondo una qualsiasi delle rivendicazioni 5-9, comprendente inoltre: prima di detta fase CMP, una fase di pulizia della superficie superiore (23a) dello strato epitassiale (23); ed inoltre, in seguito a detta fase CMP, una fase di lavaggio dedicato della risultante superficie superiore (23a'); in cui, in seguito a detta fase CMP e a detta fase di lavaggio dedicato, la risultante superficie superiore (23a') presenta un valore di rugosit? (Rq) inferiore a 0,1 nm.
11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detta crescita epitassiale ? eseguita con una deposizione da fase vapore, CVD ? Chemical Vapor Deposition.
12. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto strato epitassiale (23) ? costituito di 4H-SiC.
13. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre, successivamente a detta fase di rimuovere una porzione superficiale dello strato epitassiale (23), eseguire ulteriori lavorazioni a partire dalla risultante superficie superiore (23a') per la formazione di detto dispositivo semiconduttore.
14. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto dispositivo semiconduttore ? un dispositivo elettronico di potenza.
15. Procedimento secondo la rivendicazione 14, in cui detto dispositivo elettronico di potenza ? un diodo o un transistore MOSFET.
IT102020000016279A 2020-07-06 2020-07-06 Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche IT202000016279A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102020000016279A IT202000016279A1 (it) 2020-07-06 2020-07-06 Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche
EP21183643.2A EP3937209A1 (en) 2020-07-06 2021-07-05 Process for manufacturing a silicon carbide semiconductor device having improved characteristics
CN202110762512.1A CN114300352A (zh) 2020-07-06 2021-07-06 用于制造具有改进特性的碳化硅半导体器件的工艺
US17/368,437 US20220005702A1 (en) 2020-07-06 2021-07-06 Process for manufacturing a silicon carbide semiconductor device having improved characteristics
JP2021112177A JP2022014457A (ja) 2020-07-06 2021-07-06 改良した特性を有するシリコンカーバイド半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000016279A IT202000016279A1 (it) 2020-07-06 2020-07-06 Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche

Publications (1)

Publication Number Publication Date
IT202000016279A1 true IT202000016279A1 (it) 2022-01-06

Family

ID=72356438

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000016279A IT202000016279A1 (it) 2020-07-06 2020-07-06 Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche

Country Status (5)

Country Link
US (1) US20220005702A1 (it)
EP (1) EP3937209A1 (it)
JP (1) JP2022014457A (it)
CN (1) CN114300352A (it)
IT (1) IT202000016279A1 (it)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170121850A1 (en) * 2015-02-02 2017-05-04 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
WO2017212971A1 (ja) * 2016-06-08 2017-12-14 三井金属鉱業株式会社 研摩液及び研摩物の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259225B2 (ja) * 1999-12-27 2002-02-25 株式会社ニコン 研磨状況モニタ方法及びその装置、研磨装置、プロセスウエハ、半導体デバイス製造方法、並びに半導体デバイス
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US10229836B2 (en) * 2015-05-18 2019-03-12 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
WO2018142744A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US11078380B2 (en) * 2017-07-10 2021-08-03 Entegris, Inc. Hard abrasive particle-free polishing of hard materials
US11638978B2 (en) * 2019-06-10 2023-05-02 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Low-debris fluopolymer composite CMP polishing pad
US20220415653A1 (en) * 2019-11-29 2022-12-29 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170121850A1 (en) * 2015-02-02 2017-05-04 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
WO2017212971A1 (ja) * 2016-06-08 2017-12-14 三井金属鉱業株式会社 研摩液及び研摩物の製造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
KIMOTO TSUNENOBU: "Material science and device physics in SiC technology for high-voltage power devices", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 54, no. 4, 23 March 2015 (2015-03-23), JP, pages 040103, XP055778690, ISSN: 0021-4922, DOI: 10.7567/JJAP.54.040103 *
N. PILUSOA. CAMPIONES. LORENTIA. SEVERINOG. ARENAS. COFFAF. LA VIA: "High Quality 4H-SiC Epitaxial Layer by Tuning CVD Process", MATERIALS SCIENCE FORUM, vol. 963, pages 91 - 96, ISSN: ISSN: 1662-9752
N. PILUSOA. SEVERINOR. ANZALONEM.A. DI STEFANOE. FONTANAM. SALANITRIS. LORENTIA. CAMPIONEP. FIORENZAF. LA VIA: "Growth of 4H-SiC Epitaxial Layer through Optimization of Buffer Layer", MATERIALS SCIENCE FORUM, vol. 924, pages 84 - 87, XP055683207, ISSN: ISSN: 1662-9752, DOI: 10.4028/www.scientific.net/MSF.924.84
PILUSO NICOLÒ ET AL: "High Quality 4H-SiC Epitaxial Layer by Tuning CVD Process", MATERIALS SCIENCE FORUM, vol. 963, 1 January 2019 (2019-01-01), pages 91 - 96, XP055778701, DOI: 10.4028/www.scientific.net/MSF.963.91 *
SENZAKI J ET AL: "Challenges of high-performance and high-reliability in SiC MOS structures", MATERIALS SCIENCE FORUM, TRANS TECH PUBLICATIONS LTD- SWITZERLAND, CH, vol. 717-720, 1 January 2012 (2012-01-01), pages 703 - 708, XP009525886, ISSN: 0255-5476, DOI: 10.4028/WWW.SCIENTIFIC.NET/MSF.717-720.703 *
T. KIMOTO: "Material science and device physics in SiC technology for high-voltage power devices", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 54, 2015, pages 040103

Also Published As

Publication number Publication date
JP2022014457A (ja) 2022-01-19
CN114300352A (zh) 2022-04-08
US20220005702A1 (en) 2022-01-06
EP3937209A1 (en) 2022-01-12

Similar Documents

Publication Publication Date Title
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
KR100402155B1 (ko) 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP3635200B2 (ja) Ｓｏｉウェーハの製造方法
JP6066729B2 (ja) Ｓｏｉ構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
US10283351B2 (en) Single-crystal silicon carbide substrate, method for producing single-crystal silicon carbide substrate, and method for inspecting single-crystal silicon carbide substrate
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
JP6361747B2 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
JP2013520838A5 (it)
KR102468793B1 (ko) 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
TW201001517A (en) Silicon wafer and production method thereof
KR20090119834A (ko) 헤테로 구조물들의 연마 방법
TW201643938A (zh) 絕緣體上矽晶圓的製造方法
IT202000016279A1 (it) Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche
JP6465193B2 (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP5604577B2 (ja) ＳｉＣエピタキシャルウェハ
JP4700652B2 (ja) 層構造の製造方法
JP2007150167A (ja) 半導体ウエーハの平面研削方法および製造方法
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2012114138A (ja) シリコンウェーハのエピタキシャル成長方法
JP5124690B2 (ja) ＳｉＣエピタキシャルウェハ
CN114078739A (zh) 一种改善深沟道隔离槽填充效果的方法
JP2006278513A (ja) 半導体ウエーハの評価方法及び製造方法