JP6066729B2 - Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 - Google Patents

Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 Download PDF

Info

Publication number
JP6066729B2
JP6066729B2 JP2012555018A JP2012555018A JP6066729B2 JP 6066729 B2 JP6066729 B2 JP 6066729B2 JP 2012555018 A JP2012555018 A JP 2012555018A JP 2012555018 A JP2012555018 A JP 2012555018A JP 6066729 B2 JP6066729 B2 JP 6066729B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
handle
less
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012555018A
Other languages
English (en)
Other versions
JP2013520838A5 (ja
JP2013520838A (ja
Inventor
ジョン・エイ・ピットニー
一朗 吉村
一朗 吉村
ル・フェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc, MEMC Electronic Materials Inc filed Critical SunEdison Inc
Publication of JP2013520838A publication Critical patent/JP2013520838A/ja
Publication of JP2013520838A5 publication Critical patent/JP2013520838A5/ja
Application granted granted Critical
Publication of JP6066729B2 publication Critical patent/JP6066729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この開示の分野は、減少した非接合領域を有するシリコンオンインシュレータ構造の製造に関し、特に、ハンドルおよびドナーウエハのロールオフ量(roll-off amount:「ROA」)を最小限にすることによってこのような構造を製造する方法に関する。
シリコンオンインシュレータ構造(「SOI構造」、本明細書において「SOIウエハ」または「SOI基板」とも言う。)は、概して、ハンドルウエハと、シリコン層(「デバイス層」としても特徴付けられる)と、ハンドルウエハとシリコン層との間の誘電体層(例えば、酸化層)と、を含む。SOI構造の頂部のシリコン層に作られるトランジスタは、バルクシリコンウエハ上に作られるトランジスタと比較して信の切替が速く、低電圧で動作し、バックグラウンド宇宙線粒子からの信号ノイズ影響をそれほど受けない。各々のトランジスタは、二酸化ケイ素の完全な層によってその隣接するトランジスタから隔離されている。これらのトランジスタは、「ラッチアップ」問題にほぼ影響を受けず、バルクシリコンウエハ上に作られるトランジスタよりも互いに近接して間隔を置くことができる。SOI構造に回路を作ることは、更に小型の回路設計を可能にし、ウエハ1枚当たりで、より多くのチップを生成すことによって生産性を向上する。
SOI構造は、チョクラルスキー(Czochralski)法成長させた単結晶シリコンインゴットからスライスされたシリコンウエハから製造できる。SOI構造を製造する1つの方法では、ドナーウエハの研磨した前面誘電体層を堆積する。ドナーウエハの前面特定の深さにイオンを注入して劈面(cleave plane)を形成する。劈開面、それらを注入した特定の深さにおけるドナーウエハ内で、軸に対してほぼ垂直である。続いて、ドナーウエハの前面をハンドルウエハに接合、2枚のウエハをプレスして、貼り合わせウエハを形成する。次いで、ドナーウエハの一部分を劈開面に沿って劈開し、薄いシリコン層(すなわち、デバイス層)を残してドナーウエハの一部分を除去することにより、SOI構造を形成する。
貼り合わせ構造の外周において、誘電体層とハンドルウエハとが接合していない、または接合が弱いと、その後の劈開中に、外周の誘電体層および/またはシリコン層除去されてしまう。これは、ハンドルウエハよりも半径の小さシリコン層(そして典型的には誘電体層も)を有するSOI構造をもたらす。シリコン層を含まない構造の外周領域は、装置の製造に利用することはできずまた粒子汚染源となり得る。この使用できない外周領域は、少なくとも1.5mm更に2mmの幅であり、SOI構造の表面積の少なくとも約2.5%を含むだろう。
SOI構造のシリコン層をハンドルウエハのエッジまで更に延在でき、粒汚染源を最小限にできるSOIウエハ造方法への継続的な要求が存在する。
SOI構造のハンドルウエハおよび/またはドナーウエハのロールオフ量(「ROA」)を最小限にすることにより、貼り合わせウエハ(または結合ウエハ: a bonded wafer)外周における更なる接合および強接合が可能になり、それにより劈開する際に、シリコン層をハンドルウエハのエッジの近傍まで延在させる得ること見出した。さらに、ロールオフが少なく、明視野欠陥のないハンドルウエハおよびドナーウエハは、粗い研磨工程と最終研磨工程との間に洗浄操作を行うことによって製造できることを見出した。
本開示の1つの態様は、シリコンオンインシュレータ構造の製造方法に関する。当該構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間に誘電体層とを含む。当該シリコンオンインシュレータ構造は、中心軸と、中心軸に対してほぼ垂直な前面および後面とを有する。外周エッジは前および後面を結合し、半径は構造の中心軸から外周エッジまで延在している。ドナーウエハおよびハンドルウエハの少なくとも一方前面上に、誘電体層を形成する。誘電体層をドナーウエハとハンドルウエハの少なくとも一方に接合して貼り合わせウエハを形成する。ドナーウエハとハンドルウエハの少なくとも一方は約−700nm未満の厚さロールオフ量(厚さROA)を有する。シリコンオンインシュレータ構造を形成するために、シリコン層が誘電体層接合したままとなるようにドナーウエハ内離面に沿って貼り合わせウエハを分離する。
本開示の別の態様において、貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層とを含む。誘電体層はハンドルウエハに部分的に接合されている。貼り合わせシリコンオンインシュレータ構造は、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有する。誘電体層とハンドルウエハとの間の接合は、貼り合わせシリコンオンインシュレータ構造の中心軸から、貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約98.9%のまで延在している。
本開示の更なる態様において、貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層とを含む。誘電体層は、ドナーウエハに部分的に接合されている。貼り合わせシリコンオンインシュレータ構造は、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有する。誘電体層とドナーウエハとの間の接合は、貼り合わせシリコンオンインシュレータ構造の中心軸から、貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約98.9%〜約99.9%のまで延在している。
本開示の更なる別の態様は、シリコンオンインシュレータ構造に関する。構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電体層と、誘電体層とハンドルウエハとの間の界面とを有する。ハンドルウエハは、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有する。シリコン層は、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%のまで延在している。ハンドルウエハは、界面において約6nmより大きい寸法の明視野欠陥が約3つ以下である。
本開示の更なる態様は、ウエハを研磨するための方法に関する。ウエハをポリウレタン発泡体パッドにより研磨することを含む第1研磨工程を行う。ハンドルウエハの前面を洗浄することを含む洗浄工程を第1研磨工程後に行う。第2研磨工程を洗浄工程後に行う。第2研磨工程は、ウエハをポリウレタン発泡体パッドにより研磨することを含む。
別の態様では、半導体ウエハは、中心軸と、中心軸に対してほぼ垂直である前面および後面と、前および後面を結合している外周エッジと、中心軸から外周エッジまで延在している半径とを有する。ウエハは、約−700nm未満の厚さロールオフ量(厚さROA)を有し、ウエハの前面において約6nmより大きい寸法の明視野欠陥が約3つ以下である。
他の目的および特徴は、一部はであり、一部は以下に指摘される。
図1は、その上に配置された誘電体層備えているドナーウエハの断面図である。 図2は、ドナーウエハと、ハンドルウエハに接合されている誘電体層との断面図である。 図3は、ドナーウエハを劈開面で劈開した直後のSOI構造の断面図である。 図4は、ROAの測定を概略的に示すウエハの断面図である。 図5は、本開示の研磨および洗浄方法によって製造したSOI構造の上面図であり、シリコン層がハンドルウエハのエッジまで延在していない非接合領域を示す。 図6は、従来の研磨方法によって製造したSOI構造の上面図であり、シリコン層がハンドルウエハのエッジまで延在していない非接合領域を示す。 図7は、実施例1において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの厚さROAと、各々の構造の非接合領域の幅とを示すグラフである。 図8は、実施例1において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの前面ROAと、各々の構造の非接合領域の幅とを示すグラフである。 図9は、実施例1において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの前面形状の二次導関数(zdd)と、各々の構造の非接合領域の幅とを示すグラフである。 図10は、実施例2において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの厚さROAと、各々の構造の非接合領域の幅とを示すグラフである。 図11は、実施例2において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの前面ROAと、各々の構造の非接合領域の幅とを示すグラフである。 図12は、実施例2において製造した様々なSOI構造のためのドナーウエハおよびハンドルウエハの前面形状の二次導関数と、各々の構造の非接合領域の幅とを示すグラフである。 図13は、実施例2において製造したSOI構造の非接合幅を示すグラフである。
対応する参照符号は、図面全体における対応する部分を示す。
多層構造とりわけシリコンオンインシュレータ構造と、シリコンオンインシュレータ構造の製造方法は、一般に、当業者に知られている(例えば、米国特許第5,189,500号米国特許第5,436,175号および米国特許第6,790,747号を参照されたい。それらの各々は、全ての関連しかつ一致した目的のために参照により本明細書に組み込まれる)。
多層構造を製造する例示的な方法において、2つの分離した構造を調製し接合界面に沿って互い接合、次いで、注入技術により形成された、接合界面とは異なる分離面(a separation plane)に沿って剥離(すなわち、劈開)する。
一方の構造、典型的には「ハンドル」ウエハ(または構造)と称し、他方を、典型的には「ドナー」ウエハ(または構造)と称する。
ドナーウエハとハンドルウエハ互い接合する前に、ドナーウエハ、ハンドルウエハまたはその両方の表面上に誘電体層を堆積してよい。
これに関して、SOI構造およびその製造方法は、ドナーウエハ上に堆積または成長された誘電体層を有し、また誘電体層の表面に接合されたハンドルウエハの表面を有するものとして、本明細書に記載される。
しかしながら、誘電体層をドナーウエハ上に成長または堆積する代わりにまたはそれに加えて、誘電体層をハンドルウエハ上に成長または堆積させてもよく、また、これらの構造は、これに限定されないが、様々な配置によって接合してよいと理解すべきである。
本明細書において、ハンドルウエハ上に単独で配置された誘電体層へ言及は、限定する意味であるとみなされるべきではない。
典型的には、少なくともドナーウエハ、更に典型的には、ドナーウエハとハンドルウエハとの両方単結晶シリコンウエハから成るが、他の出発構造、例えば、多層構造および/またはヘテロ層構造など本開示から逸脱せずに利用できることに留意すべきである。
本開示によれば、ハンドルウエハおよび/またはドナーウエハは、例えば、SOI構造のような多層構造を製造するのに用いられる従来のドナーウエハおよびハンドルウエハよりも低いエッジロールオフ量(「ROA」)を有することによって特徴付けられている。
ハンドルウエハは、多層構造を製造するための従来技術一般的ないかなる材料、例えば、シリコン、ゲルマニウム、ガリウムヒ、シリコンゲルマニウム、窒化ガリウム窒化アルミニウム、リン、石英、サファイアおよびそれらの組合せなどから得ることができる。
同様に、ドナーウエハは、シリコン、ゲルマニウム、ゲルマニウムヒ、シリコンゲルマニウム、窒化ガリウム窒化アルミニウム、リン、石英、サファイアおよびそれらの組合せを含み得る。
しかしながら、典型的には、本開示の方法によって使されるハンドルウエハおよびドナーウエハは、単結晶シリコンウエハであり、一般に、従来のチョクラルスキー結晶成長法によって成長させた単結晶インゴットからスライスされた単結晶シリコンウエハである。
そして、以下の議論では、説明ために特定のタイプの多層構造、すなわちSOI構造をたびたび参照する。
これに関して、本開示によって使用されるハンドルウエハおよび/またはドナーウエハ(更、以下に記載した研磨および洗浄工程を行ったバルクシリコンウエハ)は、例えば、直径200mm、300mm、300mmより大きい、更には450mmのウエハを含む、当業者が使るのに適したいかなる直径であってもよいことに留意すべきである。
図1を参照すると、ドナーウエハ12の研磨された前面上に誘電体層15(例えば、酸化ケイ素層および/または窒ケイ素層)を堆積する。
誘電体層15は、例えば熱酸化、湿式酸化、熱窒化またはそれらの技術の組合せなどのいかなる従来技術によって適用してもよい。
一般的に言うと、誘電体層15は、最終的な構造に所望の絶縁特性をもたらすのに充分な実質的に均一な厚さまで成長させる。しかしながら、典型的には、誘電体層の厚さは、少なくとも約1nmであり、約500nm未満、300nm未満、約200nm未満、約150nm未満、約100nm未満、更約50nm未満である。誘電体層15は、SOI構造に用いるのに適したいかなる電気絶縁材料例えば、SiO、Si酸化アルミニウム、または酸化マグネシウムを含む材料であってよい。ある実施形態では誘電体層15は、SiO(すなわち、本質的にSiOから成る誘電体層)である。しかしながら、時には純粋なSiO の融点よりも高い(すなわち、約1700℃よりも高い)融点を有する誘電体層用の材料を、代わりに用いるのが好ましくなり得ること留意されたい。このような材料の例は、窒化ケイ素(Si)、酸化アルミニウム、および酸化マグネシウムである。
これに関して、SOI構造は、誘電体層を有する本明細書に記載されているが、いつかの実施形態では誘電体層が排除されて、ハンドルウエハとドナーウエハ「直接接合されると理解すべきである。本明細書におけるこのような誘電体層言及は、限定する意味であるとみなされるべきではない。当業者にとって既知いくつかの技術のいずれか1つ、このような直接接合構造(直接貼り合わせ構造)形成するのに用いてもよい。
ドナーウエハの前面実質的に等しい定深さにおいてイオン(例えば、水素原子もしくはヘリウム原子または水素原子とヘリウム原子の組合せ)を注入し、劈開面17を規定する。イオンの組合せを注入する場合に、それらを同時にまたは順次、注入できることに留意すべきである。イオン注入は、従来技術の手段を用いて達成できる。例えば、この注入は、米国特許第6,790,747号に開示され方法と同様の方法で達成できる。注入パラメータは、全エネルギーが例えば約20keV〜約125keVで、総ドーズ(a total dose)が例えば約1×1015イオン/cm〜約5×1016イオン/cm のイオンの注入を含んでよい(例えば、H エネルギー20keV、ドーズ2.4×1016イオン/cm 注入し得る)。イオンの組合せを用いる場合に、イオンの組合せの間でドーズ適宜調整できる(例えば、He をエネルギー36keV、ドーズ1×1016イオン/cm 注入し、続いて をエネルギー48keV、ドーズ5×1015イオン/cm 注入してもよい)。
誘電体層を堆積する前に注入を行う場合にはその次の誘電体層ドナーウエハ上への成長または堆積、ドナー層の面17に沿っ早期に(すなわち、ウエハの接合方法工程の前に)分離または劈開するの防止するのに充分な低い温度で適切に行う。分離または劈開温度は、注入する原子種、注入するドーズおよび注入される材料の複合関数である。しかしながら、典型的には、早期の分離または劈開は、約500℃より低い堆積または成長の温度を維持することにより回避できる。
次いで、図2を参照すると、親水接合処理(a hydrophilic bonding process)により、誘電体層15の前面をハンドルウエハ10の前面に接合して、貼り合わせウエハ20を形成する。誘電体層15ハンドルウエハ10は、それらウエハの表面を、例えば酸素または窒素などを含むプラズマに露出することによって互いに接合できる。プラズマに対する露出により多くの場合に表面活性化と呼ばれる処理によって、表面構造が変更(または修飾:modify)される。次いで、ウエハを互いに圧して接合界面18での接合を、れらの間に形成する。
接合前に、誘電体層およびハンドルウエハの表面は、従来技術を用いて、接合るそれらの表面を調製するために任意で洗浄および/または簡単なエッチング、平坦化またはプラズマ活性化を受けよい。特定の理論に縛られないが、SOI構造のシリコン表面の質は、部分的に、接合前の表面の質に作用する(function)と一般に考えられる。さらに、接合前のそれらの接合表面の質は、得られた接合界面の質または強度に直接的な影響をもたらす。
従って、場合によっては、接合前に、例えば低い表面粗さ(例えば、約0.5nmの二乗平均平方根(RMS)未満の粗さ)を得るために誘電体層および/またはハンドルウエハに、1以上の下記の処理を行ってよい(i)例えばCMPによる平坦化および/または(ii)例えば湿式化学洗浄処理、例えば親水性表面の調製処理(例えば、RCA SC−1洗浄処理であり、例えば、表面を、水酸化アンモニウム、過酸化水素水および水を1:2:50の比率で含む溶液に約65℃で約20分間接触させ、続いて脱イオン水洗い流して、乾燥させるなどによる洗浄。得られる接合強度を増加するために、任意で、湿式洗浄処理の後に、またはその代わりに、一方または両方の表面にプラズマ活性化を行ってよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含んでよい。
一般的に言うと、接合界面の形成を達成するのに用いられるエネルギーが、接合界面の一体化が次の処理(または工程)(すなわち、ドナーウエハの劈開または分離の面17に沿って分離することによる層の転写(または移動:transfer)の間じゅう維持されるを確実にするのに充分であるならば、本質的にいかなる従来技術を用いて、ウエハ接合を達成し得る。しかしながら、典型的には、減圧下(例えば、約50mTorr)室温において誘電体層とハンドルウエハの表面を接触させ、続いて、上昇した温度(例えば、少なくとも約200℃、少なくとも約300℃、少なくとも約400℃、更少なくとも約500℃)で充分な時間(例えば、少なくとも約10秒、少なくとも約1分、少なくとも約15分、少なくとも約1時間更に少なくとも約3時間)に亘って加熱することによってウエハの接合が達成される。例えば、加熱は、約350℃で約1時間行うことができる。得られ界面は、接合強度は、約500mJ/mり大きい、約1000mJ/mり大きい、約1500mJ/mり大きい、更約2000mJ/mり大い。上昇した温度により、ドナーウエハおよびハンドルウエハの隣接する面間で共有結合形成されそしてドナーウエハとハンドルウエハとの間の接合が強固になる。貼り合わせウエハ加熱またはアニールと同時に、ドナーウエハに早期に注入されるイオンにより、劈開面がまる。そして、ドナーウエハの一部分劈開面に沿って貼り合わせウエハから分離(すなわち、劈開)してSOI構造を形成する。
接合界面を形成した後、得られた貼り合わせ構造(または結合構造: a bonded structure)は、ドナーウエハの内部の分離または劈開面に沿って割れ目(fracture)誘発するのに充分な条件にさらされる(図3)。一般的に言うと、この割れは、例えば熱的および/または機械的に誘発する劈開技術などの従来技術を用いて達成できる。しかしながら、典型的には、割れ目は、少なくとも約200℃、少なくとも約300℃、少なくとも約400℃、少なくとも約500℃、少なくとも約600℃、少なくとも約700℃、更少なくとも約800℃の温度(例えば、約200℃〜約800℃、または約250℃〜約650℃の範囲温度)で、少なくとも約10秒、少なくとも約1分、少なくとも約15分、少なくとも約1時間、更には少なくとも約3時間(高い温度では短いアニール時間が必要となり、そのも同様であるに亘って、不活性(例えば、アルゴンまたは窒素)雰囲気下または周囲の条件下で、貼り合わせ構造をアニールすることによって達される。
これに関して、代わりの実施形態では、この分離は機械的な力のみまたはアニールに加えて機械的な力により誘発されまたは達成され得ることに留意されたい。例えば、ドナーウエハの一部分を引っ張って貼り合わせウエハから離すために、貼り合わせウエハを、貼り合わせウエハの向かい合った面(opposing sides)と垂直に機械的な力をかける固定具内に配置してもよい。いくつかの方法では、吸引カップを用いて機械的な力をかける。ドナーウエハの一部分の分離は、劈開面に沿った亀裂の伝搬を開始するために貼り合わせウエハのエッジで劈開面に機械的なくさびを適用することによって、開され。吸引カップによってかけられた機械的な力は、ドナーウエハの部分を貼り合わせウエハから引っ張り、これによりSOI構造形成される
図3を参照すると、分離した直後に、2つの構造30、31形成される。貼り合わせ構造20の分離がドナーウエハ12の劈開面17に沿って生じるので(図2)、ドナーウエハの一部分は、両方の構造の一部(すなわち、ドナーウエハの一部分は、誘電体層に沿って転写(または移動:transfer)される)。構造30は、ドナーウエハの一部分を含む。構造31はシリコンオンインシュレータ構造であり、ハンドルウエハ16、誘電体層15およびシリコン層25を含む。
得られたSOI構造31は、誘電体層15の上に配置されシリコン薄層25(劈開後に残されるドナーウエハの部分)と、ハンドルウエハ10とを含む。SOI構造の劈開表面(すなわち、ドナーウエハのシリコン薄層)は、追加の処理により平滑化できる粗面を有している。構造31は、その上にデバイスを作製するのに望ましい特徴を有するシリコン層表面を形成するために、追加の処理を行うことができる。このような特徴は、例えば、表面粗さの減少、および/または点欠陥(light point defects)の濃の減少を含む。
本開示によれば、SOI構造造に用いられるドナーウエハおよび/またはハンドルウエハは、貼り合わせ構造の外周エッジ部分における誘電体層とハンドルウエハとの間の接合を改善するように、従来のドナーウエハおよび/またはハンドルウエハよりも小さいロールオフ量(ROA)を有する。ROAは、一般的に、周知の産業測定プロトコル(industry measurement protocols)により決定できる。特に、ROAは、N. Kimuraら、"A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer," Jpn. Jo. Appl. Phys., vol. 38, pp. 38-39 (1999) に開示され高さデータプロファイルを用いて測定することができ、これは、全ての関連しかつ一致した目的のために(for all relevant and consistent purposes)、参照により本明細書に組み込まれる。一般に、Kimuraの方法は、例えば、SEMI M69: Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount, ROA (Preliminary) (2007)のように産業で標準化されており、これは、全ての関連しかつ一致した目的のために、参照により本明細書に組み込まれる。最も商業化が可能な(または市販の)ウエハ検査装置は、ROAを計算するように予めプログラミングされている。例えば、ROAは、WaferSight分析ハードウェアを用いたKLA-Tencor社(カリフォルニア州ミルピタス)のウエハ検査システムを使用して求めることができる。
図4を参照すると、ウエハ20のROAは、一般に、ウエハ半径に沿って3つの(P、PおよびPを参照して求められる。基準線(reference line)Rは、2つの(P、P)の間でフィッティングされ、第の点(P)は、ロールオフが通常観察されるウエハの環状エッジ部分(an annular edge portion)E内に存在する。ROAは、基準線Rと第3の点との間の距離である。ウエハの環状エッジ部分Eは、一般に、ウエハ半径の約98%のからウエハのエッジまで延在している。例えば、直径300mmのウエハでは環状エッジ部分は、ウエハの中心軸から約147mmの位置から始まって、ウエハのエッジまで延在している。基準線Rは、一次直線(a first order linear line)または三次多項式(a third order polynomial)によりフィッティングし得る。本開示の目的では、参照線別途の指定ない限り一次直線によりフィッティングされる
これに関して、ROAは、前面ROA、後面ROAまたは厚さROA(すなわち、平均厚さプロファイルを用いの観点から表現することができる。前面ROAと後面ROAの測定は、前面または後面のそれぞれに沿って、PとPの間の最適合の(best-fit)基準線でフィッティングすることを含そして厚さROAは、様々なウエハ20について とP との間の厚さ最適合線(a best fit line)フィッティングすることを含む(すなわち、厚さROAは、前および後面の両方を考慮する)。本明細書に記載されたロールオフ量は、他に指定がない限り、厚さROA測定値である。
ROAを決定するのに任意の3つの点を選択できるが、従来技術で用いられる1つの一般的な方法は、ウエハの中心軸からウエハの半径の約82.7%ある第1の点と、ウエハの中心軸から半径の約93.3%ある第2の点とを用いて、基準線Rを形成することを含む。これらのは、直径300mmのウエハでは、ウエハの中心軸から約124mmと約140mmである。中心軸からウエハの半径の約99.3%(すなわち、直径300mmのウエハでは、中心軸から約149mm)にある第3の点を用いてもよく基準線と第3の点との間の距離がROAとなる。ROAは、ウエハのいくつかの半径を横切って測定されて、平均化される。例えば、ウエハを横切って度間隔をあけた2、4または8つの半径におけるROA測定されて、平均化される。例えば、8つの半径(例えば、SEMI M69に記載されたR−θ座標軸における0°、45°、90°、135°、180°、225°、275°および315°における8つの半径)のROAを平均することによってROAを測定できる。
上述したように、ROA測定は、前面プロファイル、後面プロファイルまたは厚さプロファイルを含んでよい。これに関して、本明細書で用いる「ROA」は、特に明記しない限り、最も適合するウエハの厚さプロファイル(すなわち、前面ROAではなく厚さROA)を用いて測定されるROAであり、一次直線はウエハの半径の84%と93.3%との間に規定され、ウエハの環状エッジ部分における参照点は半径の99.3%にあるものを指している。これに関して、厚さROA前面ROAと比べて、貼り合わせ構造における改善された接合と良好に相関し、かつ得られたSOI構造においてシリコン層がウエハのエッジまで延在している距離に良好に相関すること見出した(実施例1および2)。
ROAは、厚さプロファイルに関して、ウエハがその外周エッジ部分で厚くなっていることを示す正の数であっても、ウエハがその外周エッジ部分で薄くなっていることを示す負の数であってよいと理解すべきである。これに関して、ROAの数値(負または正)に関する本明細書「未満」の表現の使用は、ROAが、記載された数値から約0までの範囲にあることを示す(例えば、「約−700nm未満」のROAは、約−700nm〜約0までのROA範囲のことを指し、「約700nm未満」のROAは、約700nm〜約0の範囲であるROAのことを指している)。さらに、ROAの数値(負または正)に関する「より大きい」の表現の使用は、ウエハのエッジ部分が、ウエハの軸中心(the axial center)から、記載された数値よりも離ているロールオフ量まれる。
本開示の実施形態によれば、その上に誘電体層を堆積または成長させた(または、いくつかの実施形態では、その上に誘電体層を接合した)ドナーウエハは、約−700nm未満のROAを有する。他の実施形態において、ドナーウエハのROAは、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm−もしくは約100nm〜約−300nmである。
そのわりまたはそれに加えて誘電体層およびドナーウエハを取着した(または、いくつかの実施形態では、その上に誘電体層が堆積され)ハンドルウエハは、約−700nm未満のROAを有する。他の実施形態において、ハンドルウエハのROAは、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−−約100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmである。
これに関して、本明細書に記載されるロールオフ量は、典型的には、負のロールオフ量であるが、ハンドルまたはドナーウエハのロールオフは、これに限定されないが、正であってよい(例えば、約400nm未満、約200nm未満、約100nm未満、約−700nm〜約400nmまたは約−700nm〜約100nm)。更に、ある実施形態では、記載されている以外のROAの数値、これに限定されずに用いてよい。
厚さROAに加えて、ドナーおよび/またはハンドルウエハの前面形状の二次導関数(「zdd」)は、貼り合わせ構造外周における改善された接合と良好に相関すること見出した。従って、二次導関数(「zdd」)は、約−1100nm/mm未満、約−800nm/mm未満、約−600nm/mm未満更には約−400nm/mm未満(例えば、約−1110nm/mm約−100nm/mmまたは約−800nm/mm約−200nm/mm)であってよい。zddは、ウエハのエッジはねる(または巻き上がる:roll-up)(すなわち、ウエハの軸中心から離れる)ことを示す正の数であっても、ウエハのエッジダレる(または下がる:roll-down)(すなわち、ウエハの軸中心に向かう)ことを示す負の数であってよいことを理解すべきである。これに関して、二次導関数数値に対する本明細書における「未満」の表現の使用は、二次導関数(「zdd」)が、記載された数値から約0までの範囲にある(例えば、「約−1100nm/mm未満」のzddは、約−1100nm/mm〜約0の範囲にあるzddのことを指している)。zddは、ウエハの複数の半径を横切って測定され、平均化され得る。二次導関数もまた、ウエハを複数のセクター(例えば、2個4個8個または16個のセクター)に分割し、各々のセクターの平前面プロファイルを計算することによって、測定できる。zddは各々のセクターの平均前面プロファイルに対して決定されるので、セクターの二次導関数は平均化することができる。これに関して、本明細書に記載されzddの値は、他に指定がない限り、16のウエハセクターのzddを平均化することによって求められる。
ハンドルウエハおよび/またはドナーウエハのROAを減少することによって、貼り合わせ構造の外周エッジ部分における誘電体層とハンドルウエハとの間の接合は、従来のハンドルウエハおよびドナーウエハから製造した貼り合わせ構造と比較して改善される(すなわち、ボイドが減少し、接合領域が増加し、接合外周エッジの近傍まで延在する)。改善された接合の結果として、得られSOI構造のシリコン層は、劈開後に接合されるハンドルウエハのエッジの近傍まで延在する。貼り合わせ構造(すなわち、劈開前)では誘電体層は、接合が貼り合わせシリコンオンインシュレータ構造の中心軸から、貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約98.9%のまで延在するように、いくつかの実施形態では貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約99.2%のまで、半径の少なくとも約99.4%のまで、または半径の少なくとも約99.6%ので(例えば、貼り合わせシリコンオンインシュレータ構造の半径の約98.9%〜約99.9%、半径の約99.2%〜約99.9%、約99.5%〜約99.9%)延在するように、少なくとも部分的にハンドルウエハに接合されている。例えば、300mmの貼り合わせシリコンオンインシュレータ構造では誘電体層とハンドルウエハとの間の接合は、貼り合わせ構造の中心軸から約148.35mmまで、貼り合わせ構造の中心軸から少なくとも約148.8mmまで、中心軸から少なくとも約149.4mmまで(例えば、約148.35mm〜149.85mm、約148.8mm〜149.85mmまたは149.25mm〜149.85mmまで延在し得る貼り合わせ構造において接合が生じている程度を求めるために貼り合わせウエハを半分に劈開して、シリコン層の存在を分析してもよく、または得られたSOI構造を分してもよい。これに関して、「少なくとも部分的に接合される」の表現は、他に指定がない限り、接合がハンドルウエハおよび/またはドナーウエハの外周エッジまで延在する配置を含み得る。これに関して、ある実施形態では(例えば、部分的な接合の結果としての劈開後のSOI構造では)、ハンドルウエハの半径は、誘電体層および/またはシリコン層の半径とは異なっていてもく、本明細書で用いられているように「SOI構造の半径」は、他に指定がない限り、ハンドルウエハの半径のことを指していると理解すべきである。
貼り合わせ構造の外周接合のこの増加により、シリコン層と誘電体層は、得られたSOI構造においてそれらが接合されるハンドルウエハの外周エッジの近傍まで、延在すること可能になる。いくつかの例示的な実施形態において、得られSOI構造は、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%のまで、いくつかの実施形態では半径の少なくとも約99.2%のまで、半径の少なくとも約99.4%のまで、またはハンドルウエハの半径の少なくとも約99.6%のまで(例えば、ハンドルウエハの半径の約98.9%〜約99.9%のまで、約99.2%〜約99.9%のまでまたは半径の約99.5%〜約99.9%のまで)延在しシリコン層(および典型的には誘電体層も)を含んでいる。例えば、300mmのSOI構造では、シリコン層は、ハンドルウエハの中心軸から約148.35mm、ハンドルウエハの中心軸から少なくとも約148.8mm、少なくとも149.1mmまたは少なくとも約149.4mmまで(例えば、約148.35mm〜約149.85mm、約148.8mm〜約149.85mmまたは約149.25mm〜約149.85mmまで)延在している。
シリコン層がハンドルウエハのエッジまで延在している程度は、例えば、ノマルスキー型(Nomarski)微分干渉(DIC)顕微鏡などの光学顕微鏡(例えば、5×対象物)で構造を観察することにより求めることができる。SOI構造の頂部の例示的な図5に示す。SOI構造は、シリコン層65により部分的に覆われている。構造は、シリコン層65のエッジ52からウエハのエッジ50まで延在している非接合部分69を含む(すなわち、ハンドルウエハの表面は、非接合領域69見ることができる)。
これに関して、本明細書用いられているように、非接合部分69の幅60は、ウエハのベベル領域67を含まないと理解すべきである。ベベル領域67は、画像中で光の帯として現れるウエハのアペックス(端面:apex)54から、符号「50」により参照されるコントラストの変化部分まで延在している。別の言い方をすれば、非接合領域69は、アペックス54からシリコンウエハのエッジ52まで延在するのではなく、ベベル領域のエッジ50からシリコン層65のエッジ52まで延在している。アペックス54よりも上の暗い領域は、顕微鏡観察のに形成される影であり、ウエハの一部を形成しない。
OI構造に用いられるハンドルウエハおよびドナーウエハは、ROAが比較的低いことに加えて、個々のウエハの前面における明視野欠陥の数が少ないことにより特徴付けることができる。ドナーウエハおよび/またはハンドルウエハの表面明視野欠陥は、欠陥サイトでのドナーウエハとハンドルウエハとの間の接合を弱め、SOIシリコン層にボイドを形成する。以下に記載されるウエハの研磨洗浄手順は、ウエハの前面において、約6nmより大きい寸法の明視野欠陥が約3つ以下のウエハ、いくつかの実施形態では約6nmより大きい寸法の明視野欠陥が約2以下、約1以下更にゼロの(明視野欠陥のない)ウエハをもたらすこと見出した。そのわりに、またはそれに加えて、ウエハは、ウエハの前面において、約4.8nmより大きい寸法の明視野欠陥が約6つ未満、または約4.8nmより大きい寸法の明視野欠陥が約4未満、約2未満もしくはゼロであっても(存在しなくても)よい
いくつかの特定の実施形態において、ウエハの表面は、約6nmより大きい寸法の観察可能な明視野欠陥んでおらずそして約−700nm未満(例えば、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満または約−250nm未満)のROAを有する。以下に記載される研磨および洗浄方法は、ハンドルおよび/またはドナーウエハを参照して記載されるが、それらは、例えば、一般的にバルク単結晶シリコンウエハを含むウエハに適用できる。この方法は、一般に、明視野欠陥の少ない(例えば、6nmより大きい寸法の明視野欠陥がないことで更に特徴付けられた、低いROAのウエハをもたらす。
得られSOI構造は、様々な層の間の界面における明視野欠陥の数が低減されていることで特徴付けられてこのことは、構造の様々な層の間に強い接合をもたらし、少量のボイドだけをシリコンデバイス層に形成させる。SOI構造は、誘電体層とハンドルウエハとの間の界面と、誘電体層とシリコン層との間の界面とを含む。様々な実施形態において、ハンドルウエハは、誘電体層との界面において約6nmより大きい寸法の明視野欠陥が約3以下であってもよく、他の実施形態では誘電体層との界面において6nmより大きい寸法の明視野欠陥が約2以下、約1以下またはゼロであっても(存在しなくても)よい。これらの実施形態および他の実施形態において、ハンドルウエハは、誘電体層との界面において、約4.8nmより大きい寸法の明視野欠陥が約6つ未満、または約4.8nmより大きい寸法の明視野欠陥が約4つ未満、約2つ未満もしくはゼロであっても(存在しなくても)よい。
その代わりに、またはそれに加えて、シリコン層は、誘電体層との界面において、約6nmより大きい寸法の明視野欠陥が約3以下であってもよく、または6nmより大きい寸法の明視野欠陥が約2以下、約1以下もしくはゼロであっても(存在しなくても)よい。これらの実施形態および他の実施形態において、シリコン層は、誘電体層との界面において、約4.8nmより大きい寸法の明視野欠陥が約6つ未満、または約4.8nmより大きい寸法の明視野欠陥が約4つ未満、約2つ未満もしくはゼロであっても(存在しなくても)よい。
明視野欠陥の検出は、当業者にとって既知従来技術によって行うことができる。好適には、明視野欠陥を検出するために、例えばKLA Tencor社のSurfscan SP2 ウエハ検査システムなどの、明視野検出器を有する明視野ウエハ検査ツールまたは暗視野検査ツール用いてよい。
ナーウエハを劈開面で劈開した後に形成されるSOI構造は、SOI構造を製造するのに用いられるハンドルウエハおよび/またはドナーウエハのROAと実質的に同様に、様々なウエハ界面におけるROA'sにより特徴付けられ得る。ハンドルウエハは、誘電体層との界面において、約−700nm未満のROAを有してよく、他の実施形態では誘電体層との界面において、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100mm〜約−500nm、約−100nm〜約−400nmまたは約−100nm〜約−300nmのROAを有してよい。
SOI構造を製造するのに用いられるドナーおよび/またはハンドルウエハは、チョクラルスキー法で形成されインゴットからウエハをスライスし、ウエハに更なる処理を行うことによって得ることができる。例えば、ウエハに、「粗い」研磨および「最終」研磨を行ってよい。有利なことにROAが比較的く、明視野欠陥が非常に少ないまたは存在しないハンドルウエハおよびドナーウエハを製造する方法見出した。
ドナーウエハおよび/またはハンドルウエハを製造するための1以上の実施形態では、前面と、任意で後面とを研磨する第1研磨工程われる(すなわち、両面研磨を行う)。一般に、この研磨は「粗い」研磨であり、原子力顕微鏡(AFM)により、スキャン寸法約1μm×約1μm〜約100μm×約100μm測定したときに、ウエハ(例えば、ドナーウエハ、ハンドルウエハまたはバルクウエハ)の表面粗さを、約3.5オングストローム未満、更には約2.5オングストロームの低さ、更に約2オングストロームの低さまで減少させる。この明細書では表面粗さは、他に指定がない限り、二乗平均平方根(RMS)として表される。粗い研磨は、典型的には、ウエハの表面から約1μm〜約20μm、更に典型的には、約5μm〜約15μmの材料の除去をもたらす。
粗い研磨(および以下に記載される最終研磨)は、例えば、化学機械平坦化(CMP)によって達成できる。CMPは、典型的には、研磨スラリーへのウエハの浸漬と、ポリマーパッドによるウエハの研磨とを含む。化学的および機械的手段の組合せによってウエハの表面を平滑化する。典型的には、化学的および熱的定常状態達成されるまで、そしてウエハがそれらの目標形状および平坦さを達成するまで研磨を行う。粗い研磨は、Peter Wolters(例えば、AC2000ポリッシャー、ドイツ、レンツブルグ)、株式会社不二越(日本、東京)、スピードファム株式会社日本、神奈川)またはラップマスターSFT社(例えばLGP-708、日本、千代田区)から市販されている両面研磨機により行うことができる。シリコン研磨のための削り代パッド(ストックリムーバルパッド:Stock removal pads)は、Psiloquest (フロリダ州オーランド) 、Rohm & Haas社 (ペンシルベニア州フィラデルフィア)から市販されており、シリカベースのスラリーは、Rohm & Haas, Cabot (マサチューセッツ州ボストン)、Nalco (イリノイ州ネーパーヴィル)、Bayer Material Science (ドイツ、レバークーゼン) およびDA NanoMaterials (アリゾナ州テンペ)から購入できる。
粗い研磨工程は、約300秒〜約600秒約150g/cm 〜約700g/cm のパッド圧力で、約75g/cm〜約125g/cmのスラリーの流速で発生し得る。しかしながら、本開示の技術的範囲から逸脱せずに、他の研磨時間、パッド圧力およびスラリーの流速用いることができる理解すべきである。
粗い研磨が完了した後、ウエハ洗い流して、乾燥してもよい。それに加えて、ウエハは、ウエットベンチまたはスピン洗浄を受けてもよい。ウエットベンチ洗浄は、ウエハをSC−1洗浄液(すなわち、水酸化アンモニウムおよび過酸化水素)に、任意で上昇した温度(例えば、約50℃〜約80℃)下で、接触させることを含んでよい。スピン洗浄は、HF溶液とオゾン処理水との接触を含み、室温で行い得る。
洗浄後に第2研磨工程を行うことができる。第2研磨工程は、典型的には、最終研磨である。最終研磨は、AFMによりスキャン寸法約10μm×約10μm〜約100μm×約100μm測定したときに、ウエハ(例えば、ハンドルウエハ、ドナーウエハまたはバルクウエハ)の表面粗さを、約2.0オングストローム未満まで減少させる。さらに、最終研磨によって、スキャン寸法約10μm×約10μm〜約100μm約100μmで測定したときに表面粗さを約1.5オングストローム未満または約1.2オングストローム未満まで減させ得る。最終研磨は、表面層から約0.5μm以下の材料のみを除去する。
最終研磨のための適切な研磨機は、ラップマスターSFT社(例えばLGP-708、日本、千代田区)から入手できる。本開示の実施形態によれば、最終研磨に用いるパッドは、例えば、株式会社フジミインコーポレーテッド日本、清須市のSURFINパッド、千代田株式会社(大阪、日本)のCIEGALパッドまたはRohm and Haas社製のSPMパッドなどのスエードタイプのパッド(ポリウレタン発泡体パッドとも称する)である。これに関して、本開示の目的では、本明細書で述べる「ポリウレタン発泡体パッド」は、例えば、Rohm and Haasから入手可能なSUBAパッドなどのポリウレタンを含浸させたポリエチレンパッドを含まないことに留意すべきである。しかしながら、SUBAパッドは、本開示の技術的範囲から逸脱せずに他の実施形態において用いることができる。ポリウレタン発泡体パッドの使用に加えて、使用する研磨スラリーは、コロイダルシリカ溶液(例えば、Syton-HT50Du Pont Air Products NanoMaterials社製アリゾナ州テンペ)と苛性溶液(例えばKOH)の混合物、または株式会社フジミインコーポレーテッド製のGlanzox 3900)であってよい。いくつかの実施形態では、Syton-HT50と苛性溶液の混合物、最終研磨の第1工程に使用して、Glanzox 3900、第2工程に使用してもよい。これに関して、最終研磨に使用されるポリウレタン発泡体パッドおよびコロイダルシリカ溶液を粗い研磨に使用してもよいことに留意すべきである。しかしながら、他のストックパッド(stock pads)およびスラリーを本開示の技術的範囲から逸脱せずに、粗い研磨に使用できる。
最終研磨は、少なくとも約60秒更に約90秒、約120秒または約180秒に亘って行われてもよい。スラリーの流速は約500ml/分〜約750ml/分の範囲であってよく、パッド圧力は約75g/cm〜約125g/cmの範囲であってよいしかしながら、他の研磨時間、パッド圧力およびスラリーの流速を、本開示の技術的範囲から逸脱せずに、使用できることを理解すべきである。
一般に、上述した研磨および洗浄工程により前面のROAが比較的低く(例えば、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm、約−100nm〜約−300nm)、かつ前面の明視野欠陥が比較的少ない(例えば、ウエハの表面において、約6nmより大きい寸法の明視野欠陥が約3以下約6nmより大きい寸法の明視野欠陥が約2以下、約1以下、またはゼロであり(存在せず)、および/または前面において、約4.8nmより大きい寸法の明視野欠陥が約6未満約4.8nmより大きい寸法の明視野欠陥が約4未満、約2未満、さらにはゼロ(存在しない))ウエハ製造できる。本開示の研磨および洗浄の処理と、本明細書に記載されたロールオフ量および明視野欠陥の数は、典型的には、SOI構造を製造するのに用いられるハンドルウエハまたはドナーウエハに関連して記載されるが、この方法は、バルク単結晶シリコンウエハを製造するのに用いることができ、ウエハは、記載されたロールオフ量および明視野欠陥によって特徴付けられ得ることを理解すべきである。更に、ある実施形態では各々のウエハは、上述したロールオフ量および明視野欠陥の数により特徴付けられたウエハの集団(population)(例えば、ウエハのカセットのような貯蓄ユニット内のウエハの集合(collection))を提供でき。ウエハの集団は、少なくとも約10のウエハ、少なくとも約25のウエハ、少なくとも約50のウエハ、少なくとも約100のウエハ更に少なくとも約1000のウエハを含んでよい。
実施例1:可変のROAを有するSOI構造の非接合幅
誘電体層(厚さ145nm)を有するドナーウエハの面に、ハンドルウエハを接合し、続いて、ドナーウエハ内で形成される劈開面に沿って劈開することによって300mmのSOI構造を6枚製造した。劈開面は、He + イオンを、エネルギー36keV、ドーズ1×1016イオン/cm 注入し、続いて、 イオンを、エネルギー48keV、ドーズ5×1015イオン/cm 注入することによってドナーウエハ内に形成した(Quantum H Implanter(モデルQ843)、Applied Materialsカリフォルニア州サンタ・クララ))。劈開、350℃まで加熱して行った(A412 Furnace、ASMオランダ、アルメレ))。
一組のSOI構造を、各々の厚さROAが約−800nmのドナーウエハおよびハンドルウエハから製造した。別の組を、厚さROAが約−800nmのハンドルウエハと、約−200nmのドナーウエハから作製した。さらに別の組を、各々の厚さROA約−200nmのハンドルウエハおよびドナーウエハから作製した。厚さROAが約−200nmの全てのドナーウエハおよび/またはハンドルウエハは、ポリウレタン発泡体パッド粗く研磨し、続いて洗浄し、そしてポリウレタン発泡体パッド最終研磨することによって製造した。ROAは、KLA-Tencor社製のWaferSight分析ソフトウェアを使用して測定されており、ウエハの厚さプロファイルを求めて、平均厚さプロファイル構造の中心から124mmの点と140mmの点との間一次でフィッティングすることにより、そして、基準線、前記中心から149mmの点との間の距離を求めることにより、求めた。
図7は、上述したウエハの非接合領域の幅を、厚さROAの関数として、グラフで示している。図7からわかるように、厚さROAが約−200nmのハンドルウエハおよびドナーウエハから作製し(一組の)SOIウエハの誘電体層は、ハンドルウエハのエッジから約1mm未満(具体的には、それぞれ0.71mmおよび0.62mm)(すなわち「非接合領域の幅」)まで延在しておりその一方で、他のSOI構造は、ずっと大きい非接合であった
図8は、上述したウエハの非接合領域の幅を、前面ROAの関数として、グラフで示ており、図9は、非接合領域の幅を、前面形状の二次導関数(zdd)の関数として示している。これらの図からわかるように、前面ROAは非接合幅とあまり相関せず、前面の二次導関数はよ相関する。
実施例2:新規および従来のドナーウエハおよび/またはハンドルウエハから調製したSOI構造の非接合幅の比較
四組の300mmSOI構造を、以下に示すドナーウエハおよびハンドルウエハの様々な組合せから調製した
(a)従来のドナーウエハと、従来のハンドルウエハ(すなわち、ドナーウエハまたはハンドルウエハの粗い研磨と最終研磨との間洗浄工程がな
(b)新規なドナーウエハ(ポリウレタン発泡体パッドによる粗い研磨続いて洗浄工程、続いてポリウレタン発泡体パッドによる最終研磨)と、従来のハンドルウエ
(c)新規なドナーウエハと、方法製されたハンドルウエハ、および
(d)新規なドナーウエハと、新規なハンドルウエハ
各々のグループ(a)〜(d)から2のウエハを分析して、厚さROA、前面ROAおよび前面形状の二次導関数zddを求め。ウエハグループ(a)〜(d)の厚さROAを、図10にグラフです。ウエハグループ(a)〜(d)の前面ROAを、図11にグラフで示す。ウエハグループ(a)〜(d)の前面形状の二次導関数を、図12にグラフで示す。図10〜12からわかるように、厚さROA(図10)と二次導関数パラメータ(図12)は、互いに集まっており、前面ROA(図11)は、より分散している。4の従来のハンドルウエハ(グループAおよびグループBの従来のウエハ)の平均厚さROAは、約−814nmであった。2の従来のドナーウエハ(グループA)の平均厚さROAは、約−771nmであった。6の新規なドナーウエハ(グループB、CおよびDの新規なドナーウエハ)の平均厚さROAは、約−203nmであった。新規なハンドルウエハ(グループDのハンドルウエハ)の平均厚さROAは、−162nmであった。
各々のドナーウエハおよびハンドルウエハは、チョクラルスキー法で成長させた単結晶シリコンから作成した。新規な処理(ポリウレタン発泡体パッドによる粗い研磨、続いて洗浄工程、続いてポリウレタン発泡体パッドによる最終研磨)で調製した各々のドナーウエハおよびハンドルウエハは、約6nmより大きい寸法の明視野欠陥含まず、約4.8nmより大きい寸法の明視野欠陥を以下含んでいた。
各々のSOI構造は、ドナーウエハに酸化ケイ素誘電体層を形成して誘電体層をハンドルウエハに接合することによって調製した。ドナーウエハを従来の方法で劈開して、シリコン層を残した各々のSOI構造を、株式会社ニコン製のノマルスキー型光学顕微鏡で分析して、シリコンデバイス層がSOI構造のエッジ(すなわち、ハンドルウエハの外周エッジ)まで延在していない領域の幅を求めた。
図13からわかるように、平均すると、従来のドナーウエハとハンドルウエハ((a))を用いたSOI構造は、SOI構造の中心から、中心からの距離が約148.0mm(半径の98.7%)の位置まで延在したシリコン層を有しており、新規なドナーウエハ従来のハンドルウエハ((b))を用いて製造したSOI構造は、SOI構造の中心から、中心からの距離が約148.5mm(半径の99.0%)の位置まで延在したシリコン層を有しており、新規なドナーウエハ商業的に入手したハンドルウエハを用いて製造したSOI構造((c))は、SOI構造の中心から、中心からの距離が約149mm(半径の99.3%)の位置まで延在したシリコン層を有しており、新規なドナーウエハと新規なハンドルウエハを用いて製造したSOI構造((d))は、SOI構造の中心から、中心からの距離が約149.3mm(半径の99.5%)まで延在したシリコン層を有していた。新規なドナーウエハおよび/またはハンドルウエハは、有利なことに、明視野欠陥の数を容認できないレベル(例えば、6nmの寸法の欠陥の数が1つ以上、または4.8nmより大きい寸法の明視野欠陥の数が3つ以上)まで増加させることなしに、シリコン層の半径を増加させ、よってデバイス作製使用可能な領域を増加させることがわかった
新規なドナーウエハ新規なハンドルウエハ(ポリウレタン発泡体パッドによる粗い研磨続いて洗浄工程、続いてポリウレタン発泡体パッドによる最終研磨)とから調製したSOI構造についての、株式会社ニコン製のノマルスキー型光学顕微鏡による写真を、図5に示す。接合領域69の幅60は、0.57mmであった。従来のドナーウエハ従来のハンドル(すなわち、粗い研磨と最終研磨との間の洗浄工程がない)とから製造されたSOI構造について、株式会社ニコン製のノマルスキー型光学顕微鏡による写真を、図6に示す。接合領域69の幅60は、2.28mmであった。
本開示またはその好ましい実施形態の要素を導入するときに、冠詞「a」「an」および「said」は、1以上の要素があることを意味するように意図している。用語「comprising」、「including」および「having」は、包含的でありかつ示された要素以外の付加的な要素があってよいことを意味することを意図している。
開示の技術的範囲から逸脱することなく上記の装置および方法に様々な変化を行うことができるので、上記の記載に含まれおよび添付図面に示され全ての事項は、例示と解釈されるべきであり、制限する意味ではないことを意図している。
(態様1)
シリコンオンインシュレータ構造の製造方法であって、
該シリコンオンインシュレータ構造は、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間に誘電体層とを含み、
前記シリコンオンインシュレータ構造は、中心軸と、中心軸にほぼ垂直な前面および後面と、前記前面と前記後面とを結び付ける外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
該方法は、
ドナーウエハおよびハンドルウエハの少なくとも一方の前面上に誘電体層を形成すること、
結合ウエハを形成するために、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方に前記誘電体層を結合させることであって、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さロールオフ量(厚さROA)が約−700nm未満である、結合ウエハを形成すること、および
前記シリコンオンインシュレータ構造を形成するために、シリコン層が誘電体層と結合したままとなるように前記ドナーウエハ内の分離平面に沿って前記結合ウエハを分離すること、を含む、シリコンオンインシュレータ構造の製造方法。
(態様2)
前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は、厚さROAが約−700nm未満の前記ハンドルウエハと結合される、態様1に記載の方法。
(態様3)
前記誘電体層は、厚さROAが約−700nm未満の前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと結合される、態様1または2に記載の方法。
(態様4)
前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は、厚さROAが約−700nm未満の前記ドナーウエハと結合される、態様1に記載の方法。
(態様5)
前記誘電体層は、厚さROAが約−700nm未満の前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと結合される、態様1または4に記載の方法。
(態様6)
前記ハンドルウエハの厚さROAが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、もしくは約−250nm未満であり、または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm、もしくは約−100nm〜約−300nmである、態様1〜5のいずれかに記載の方法。
(態様7)
前記ドナーウエハの厚さROAが、その前面において約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、もしくは約−250nm未満、または約−10nm〜−約700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nm、もしくは約−100nm〜約−300nmである、態様1〜6のいずれかに記載の方法。
(態様8)
前記ドナーウエハおよび前記ハンドルウエハの両方が、前記シリコンオンインシュレータ構造の外周エッジと、前記半径の98%の点との間に環状エッジ部分Eを有しており、
厚さROAは、
厚さプロファイル上にある第1の離散点P と第2の離散点P との間に基準線Rを形成し、
前記基準線Rと、ウエハ厚さプロファイルの前記環状エッジ部分Eにある第3の離散点P との間の距離を測定すること、によって求める、態様1〜7のいずれかに記載の方法。
(態様9)
第1の離散点P と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約82.7%である、態様8に記載の方法。
(態様10)
第2の離散点P と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約93.3%である、態様8または9に記載の方法。
(態様11)
第3の離散点P と前記シリコンオンインシュレータ構造の中心軸との間の距離が、前記シリコンオンインシュレータ構造の半径の約99.3%である、態様8〜10のいずれかに記載の方法。
(態様12)
前記基準線Rは、一次直線によりフィッティングされている、態様8〜11のいずれかに記載の方法。
(態様13)
前記基準線Rは、三次多項式によりフィッティングされている、態様8〜11のいずれかに記載の方法。
(態様14)
厚さROAが、平均厚さROAである、態様1〜13のいずれかに記載の方法。
(態様15)
平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、態様14に記載の方法。
(態様16)
前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面zddが、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、約−400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm である、態様1〜15のいずれかに記載の方法。
(態様17)
前記ハンドルウエハは、その前面において約6nmよりも大きい明視野欠陥が約3つ以下であり、またはその前面において約6nmよりも大きい明視野欠陥は、約2つ以下、約1つ以下またはゼロである、態様1〜16のいずれかに記載の方法。
(態様18)
前記ハンドルウエハは、その前面において約4.8nmよりも大きい明視野欠陥が約6未満であり、またはその前面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様1〜17のいずれかに記載の方法。
(態様19)
前記ドナーウエハは、その前面において約6nmよりも大きい明視野欠陥が約3つ以下であり、またはその前面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様1〜18のいずれかに記載の方法。
(態様20)
前記ドナーウエハは、その前面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、またはその前面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様1〜19のいずれかに記載の方法。
(態様21)
前記シリコン層が、前記シリコンオンインシュレータ構造の中心軸から、前記シリコンオンインシュレータ構造の半径の約98.9%の位置までもしくは少なくとも約99.2%の位置まで、少なくとも約99.4%の位置まで、少なくとも約99.6%の位置まで、または前記シリコンオンインシュレータ構造の半径の約98.9%〜約99.9%の位置まで、約99.2%〜約99.9%の位置までもしくは約99.5%〜約99.9%の位置まで、延在している、態様1〜20のいずれかに記載の方法。
(態様22)
前記ハンドルウエハが、前面および後面を有しており、
前記ハンドルウエハは、
前記ハンドルウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ハンドルウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ハンドルウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、態様1〜21のいずれかに記載の方法。
(態様23)
前記ハンドルウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ハンドルウエハの前記後面を研磨する、態様22に記載の方法。
(態様24)
前記ハンドルウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ハンドルウエハの前面の表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様22または23に記載の方法。
(態様25)
前記ハンドルウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ハンドルウエハの前面の表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様22〜24のいずれかに記載の方法。
(態様26)
前記ハンドルウエハの前記第1研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、態様22〜25のいずれかに記載の方法。
(態様27)
前記ハンドルウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、態様22〜26のいずれかに記載の方法。
(態様28)
前記ハンドルウエハの前記第2研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、態様22〜27のいずれかに記載の方法。
(態様29)
前記ハンドルウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、態様22〜28のいずれかに記載の方法。
(態様30)
前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを洗い流すことを含む、態様22〜29のいずれかに記載の方法。
(態様31)
前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、態様22〜30のいずれかに記載の方法。
(態様32)
前記ドナーウエハが、前面および後面を有しており、
前記ドナーウエハは、
前記ドナーウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
該第1研磨工程後に、前記ドナーウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
該洗浄工程後に、前記ドナーウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって製造する、態様1〜31のいずれかに記載の方法。
(態様33)
前記ドナーウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ドナーウエハの後面を研磨する、態様32に記載の方法。
(態様34)
前記ドナーウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様32または33に記載の方法。
(態様35)
前記ドナーウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様32〜34のいずれかに記載の方法。
(態様36)
前記ドナーウエハの前記第1研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、態様32〜35のいずれかに記載の方法。
(態様37)
前記ドナーウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、態様32〜36のいずれかに記載の方法。
(態様38)
前記ドナーウエハの前記第2研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、態様32〜37のいずれかに記載の方法。
(態様39)
前記ドナーウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、態様32〜38のいずれかに記載の方法。
(態様40)
前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを洗い流すことを含む、態様32〜39のいずれかに記載の方法。
(態様41)
前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、態様32〜40のいずれかに記載の方法。
(態様42)
結合されたシリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層と、を含み、該誘電体層が、ハンドルウエハと部分的に結合されており、前記シリコンオンインシュレータ構造が、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、誘電体層とハンドルウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、前記結合されたシリコンオンインシュレータ構造の半径の少なくとも約98.9%の位置まで延在している、結合されたシリコンオンインシュレータ構造。
(態様43)
誘電体層とハンドルウエハとの間の結合が、結合されたシリコンオンインシュレータ構造の中心軸から、結合された前記シリコンオンインシュレータ構造の半径の少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%または結合された前記シリコンオンインシュレータ構造の半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様42に記載の結合されたシリコンオンインシュレータ構造。
(態様44)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様42または43に記載の結合されたシリコンオンインシュレータ構造。
(態様45)
ドナーウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様42〜44のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様46)
ドナーウエハとハンドルウエハの少なくとも一方が、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、−約400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm の前面zddを有する、態様42〜45のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様47)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハは、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい寸法の明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様42〜46のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様48)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハは、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様42〜47のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様49)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様42〜48のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様50)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様42〜49のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様51)
結合されたシリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電体層と、を含み、該誘電体層が、ドナーウエハと部分的に結合されており、前記結合されたシリコンオンインシュレータ構造が、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、誘電体層とドナーウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、前記結合されたシリコンオンインシュレータ構造の半径の少なくとも約98.9%〜約99.9%の位置まで延在している、結合されたシリコンオンインシュレータ構造。
(態様52)
誘電体層とドナーウエハとの間の結合が、前記結合されたシリコンオンインシュレータ構造の中心軸から、ドナーウエハの半径の少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%または前記結合されたシリコンオンインシュレータ構造の半径の約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様51に記載の結合されたシリコンオンインシュレータ構造。
(態様53)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様51または52に記載の結合されたシリコンオンインシュレータ構造。
(態様54)
ドナーウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmまたは約−100nm〜−約300nmの厚さROAを有する、態様51〜53のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様55)
ドナーウエハとハンドルウエハの少なくとも一方が、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、約−400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm の前面zddを有する、態様51〜54のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様56)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様51〜55のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様57)
誘電体層とハンドルウエハが、界面を形成しており、
ハンドルウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様51〜56のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様58)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様51〜57のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様59)
誘電体層とドナーウエハが、界面を形成しており、
ドナーウエハが、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様51〜58のいずれかに記載の結合されたシリコンオンインシュレータ構造。
(態様60)
シリコンオンインシュレータ構造であって、該シリコンオンインシュレータ構造が、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電体層と、誘電体層とハンドルウエハとの間の界面とを含んでおり、ハンドルウエハが、中心軸と、外周エッジと、中心軸から外周エッジまで延在している半径とを有しており、シリコン層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%の位置まで延在しており、ハンドルウエハが、界面において約6nmよりも大きい明視野欠陥が約3つ以下である、シリコンオンインシュレータ構造。
(態様61)
シリコン層が、ハンドルウエハの中心軸からハンドルウエハの半径の少なくとも約99.2%の位置までまたは少なくとも約99.4%、少なくとも約99.6%またはハンドルウエハの半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様60のいずれかに記載のシリコンオンインシュレータ構造。
(態様62)
誘電体層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約98.9%、少なくとも約99.2%、少なくとも約99.4%、少なくとも約99.6%またはハンドルウエハの半径の約98.9%〜約99.9%、約99.2%〜約99.9%もしくは約99.5%〜約99.9%の位置まで延在している、態様60または61に記載のシリコンオンインシュレータ構造。
(態様63)
ハンドルウエハが、界面において約6nmよりも大きい明視野欠陥が約2つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約1つ以下またはゼロである、態様60〜62のいずれかに記載のシリコンオンインシュレータ構造。
(態様64)
ハンドルウエハが、界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ以下、約2つ以下またはゼロである、態様60〜63のいずれかに記載のシリコンオンインシュレータ構造。
(態様65)
誘電体層とシリコン層が、界面を形成しており、
シリコン層が、前記界面において約6nmよりも大きい明視野欠陥が約3つ以下であり、または前記界面において約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロである、態様60〜64のいずれかに記載のシリコンオンインシュレータ構造。
(態様66)
誘電体層とシリコン層が、界面を形成しており、
シリコン層が、前記界面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または前記界面において約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様60〜65のいずれかに記載のシリコンオンインシュレータ構造。
(態様67)
ハンドルウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様60〜66のいずれかに記載のシリコンオンインシュレータ構造。
(態様68)
ハンドルウエハが、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、約−400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm の前面zddを有する、態様60〜67のいずれかに記載のシリコンオンインシュレータ構造。
(態様69)
ウエハの研磨方法であって、該方法が、
前記ウエハをポリウレタン発泡体パッドにより研磨することを含む第1研磨工程を行うこと、
前記第1研磨工程後に、ハンドルウエハの前面を洗浄することを含む洗浄工程を行うこと、および
前記洗浄工程後に、前記ウエハをポリウレタン発泡体パッドにより研磨することを含む第2研磨工程を行うこと、を含む、ウエハの研磨方法。
(態様70)
前記第1研磨工程中に、前記前面を研磨するのと同時に前記ウエハの後面を研磨する、態様69に記載の方法。
(態様71)
前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ウエハの表面粗さが、約3Å未満、約2.5Å未満または約2Å未満まで減少する、態様69または70に記載の方法。
(態様72)
前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ウエハの表面粗さが、約2.0Å未満、約1.5Å未満または約1.2Å未満まで減少する、態様69〜71のいずれかに記載の方法。
(態様73)
前記第1研磨工程が、コロイダルシリカスラリーを前記ウエハと接触させることを含む、態様69〜72のいずれかに記載の方法。
(態様74)
前記第2研磨工程が、コロイダルシリカスラリーを前記ウエハと接触させることを含む、態様69〜73のいずれかに記載の方法。
(態様75)
前記洗浄工程が、前記ウエハを洗い流すことを含む、態様69〜74のいずれかに記載の方法。
(態様76)
前記洗浄工程が、前記ウエハを水酸化アンモニウム溶液および過酸素水素溶液と接触させることを含む、態様69〜75のいずれかに記載の方法。
(態様77)
前記第2研磨工程後に、前記ウエハが、約−700nm未満、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様69または76のいずれかに記載の方法。
(態様78)
前記第2研磨工程後に、前記ウエハが、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、約−400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm の前面zddを有する、態様69〜77のいずれかに記載の方法。
(態様79)
前記ウエハは、界面において約6nmよりも大きい明視野欠陥が約3つ以下の前面を有し、または約6nmよりも大きい明視野欠陥が約2つ以下、約1つ以下またはゼロの前面を有する、態様69〜78のいずれかに記載の方法。
(態様80)
ウエハが、ハンドルウエハ、ドナーウエハまたはバルクシリコンウエハである、態様69〜79のいずれかに記載の方法。
(態様81)
中心軸と、中心軸に対してほぼ垂直である前面および後面と、前面と後面とを結び付ける外周エッジと、中心軸から外周エッジまで延在している半径と、を有する半導体ウエハであって、約−700nm未満の厚さロールオフ量(ROA)を有し、
ウエハの前面に、約6nmよりも大きい明視野欠陥が約3つ以下である、半導体ウエハ。
(態様82)
ウエハが、ウエハの前面において約6nmよりも大きい明視野欠陥が約2つ以下であり、ウエハの前面において約6nmよりも大きい明視野欠陥が約1つ以下またはゼロである、態様81に記載の半導体ウエハ。
(態様83)
ウエハが、ウエハの前面において約4.8nmよりも大きい明視野欠陥が約6つ未満であり、または約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様81または82に記載の半導体ウエハ。
(態様84)
ウエハが、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様81または83のいずれかに記載の半導体ウエハ。
(態様85)
ウエハが、ウエハの外周エッジと前記半径の98%の点との間の環状エッジ部分Eを有しており、
厚さROAは、
厚さプロファイル上にある第1の離散点P と第2の離散点P との間に基準線Rを形成し、
前記基準線Rと、ウエハ厚さプロファイルの前記環状エッジ部分Eにおける第3の離散点P との間の距離を測定すること
によって求める、態様81〜84のいずれかに記載の半導体ウエハ。
(態様86)
前記第1の離散点P とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約82.7%である、態様85に記載の半導体ウエハ。
(態様87)
前記第2の離散点P とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約93.3%である、態様85または86に記載の半導体ウエハ。
(態様88)
前記第3の離散点P とシリコンオンインシュレータ構造の中心軸との間の距離が、該シリコンオンインシュレータ構造の半径の約99.3%である、態様85〜87のいずれかに記載の半導体ウエハ。
(態様89)
前記基準線Rは、一次直線によりフィッティングされている、態様85〜88のいずれかに記載の半導体ウエハ。
(態様90)
前記基準線Rは、三次多項式によりフィッティングされている、態様85〜88のいずれかに記載の半導体ウエハ。
(態様91)
厚さROAが、平均厚さROAである、態様81〜90のいずれかに記載の半導体ウエハ。
(態様92)
平均厚さROAが、8つのウエハ半径で測られた8つの厚さROA測定値の平均である、態様91に記載の半導体ウエハ。
(態様93)
ウエハが、約−1100nm/mm 未満、約−800nm/mm 未満、約−600nm/mm 未満、約−400nm/mm 未満、約−1110nm/mm 〜約−100nm/mm または約−800nm/mm 〜約−200nm/mm の前面zddを有する、態様81〜92のいずれかに記載の半導体ウエハ。
(態様94)
ウエハが、ハンドルウエハである、態様81〜93のいずれかに記載の半導体ウエハ。
(態様95)
ウエハが、ドナーウエハである、態様81〜93のいずれかに記載の半導体ウエハ。
(態様96)
半導体ウエハが、単結晶シリコンから成る、態様81〜95のいずれかに記載の半導体ウエハ。
(態様97)
半導体ウエハが、ウエハの群のうちの1つのウエハであり、各々のウエハが、中心軸と、中心軸に対してほぼ垂直である前面および後面と、前面と後面とを結び付ける外周エッジと、中心軸から外周エッジまで延在している半径と、を有し、約−700nm未満の厚さロールオフ量(ROA)を有し、およびウエハの前面において約6nmよりも大きい明視野欠陥が約3以下である、態様81〜96のいずれかに記載の半導体ウエハ。
(態様98)
各々のウエハは、ウエハの前面において約6nmよりも大きい明視野欠陥が約2以下であり、
ウエハの前面には、6nmよりも大きい明視野欠陥を約1以下またはゼロの有する、態様97に記載の半導体ウエハ。
(態様99)
各々のウエハは、ウエハの前面において約4.8nmよりも大きい明視野欠陥が約6つ以下であり、または約4.8nmよりも大きい明視野欠陥が約4つ未満、約2つ未満またはゼロである、態様97または98に記載の半導体ウエハ。
(態様100)
各々のウエハが、約−600nm未満、約−500nm未満、約−400nm未満、約−300nm未満、約−250nm未満または約−10nm〜約−700nm、約−50nm〜約−600nm、約−100nm〜約−500nm、約−100nm〜約−400nmもしくは約−100nm〜約−300nmの厚さROAを有する、態様97〜99のいずれかに記載の半導体ウエハ。

Claims (81)

  1. シリコンオンインシュレータ構造の製造方法であって、
    該シリコンオンインシュレータ構造は、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間に誘電体層と、を含み、
    前記シリコンオンインシュレータ構造は、中心軸と、前記中心軸にほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
    該方法は、
    ドナーウエハおよびハンドルウエハの少なくとも一方の前面上に誘電体層を形成する形成工程と、
    貼り合わせウエハを形成するために、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方に前記誘電体層を接合させる接合工程であって、前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さロールオフ量(厚さROA)が約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
    当該測定手段は、
    厚さプロファイル上にある第1の点Pと第2の点Pの間に基準線Rを形成することであって、前記第1の点Pと前記第2の点Pはそれぞれ前記ウエハの前記中心軸から離れており、前記第1の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約82.7%であり、前記第2の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約93.3%である、基準線Rを形成することと、
    前記基準線Rと、前記厚さプロファイル上にある第3の点Pとの距離を測定することであって、前記第3の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約99.3%である、測定することとを含む、接合工程と、
    前記シリコンオンインシュレータ構造を形成するために、シリコン層が誘電体層と接合したままとなるように前記ドナーウエハ内の分離面に沿って前記貼り合わせウエハを分離する分離工程と、を含む、シリコンオンインシュレータ構造の製造方法。
  2. 前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと接合され、前記ハンドルウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
  3. 前記誘電体層は前記ドナーウエハ上に形成され、前記誘電体層は前記ハンドルウエハと接合され、前記ドナーウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
  4. 前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと接合され、前記ドナーウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
  5. 前記誘電体層は前記ハンドルウエハ上に形成され、前記誘電体層は前記ドナーウエハと接合され、前記ハンドルウエハの厚さROAが約−600nm未満である、請求項1に記載の方法。
  6. 前記ハンドルウエハの厚さROAが、約−400nm未満である、請求項1に記載の方法。
  7. 前記ドナーウエハの厚さROAが、約−400nm未満である、請求項1に記載の方法。
  8. 前記基準線Rは、一次直線によりフィッティングされている、請求項1に記載の方法。
  9. 前記基準線Rは、三次多項式によりフィッティングされている、請求項1に記載の方法。
  10. 前記厚さROAが、平均厚さROAである、請求項1に記載の方法。
  11. 前記平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、請求項10に記載の方法。
  12. 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が約−1100nm/mm未満である、請求項1に記載の方法。
  13. 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項1に記載の方法。
  14. 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約6nmより大きい明視野欠陥が存在しない、請求項1に記載の方法。
  15. 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項1に記載の方法。
  16. 前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、その前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項1に記載の方法。
  17. 前記シリコン層が、前記シリコンオンインシュレータ構造の前記中心軸から、前記シリコンオンインシュレータ構造の前記半径の約98.9%の点まで延在している、請求項1に記載の方法。
  18. 前記ハンドルウエハが、前面および後面を有しており、
    前記ハンドルウエハは、
    前記ハンドルウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
    該第1研磨工程後に、前記ハンドルウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
    該洗浄工程後に、前記ハンドルウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、請求項1に記載の方法。
  19. 前記ハンドルウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ハンドルウエハの前記後面を研磨する、請求項18に記載の方法。
  20. 前記ハンドルウエハの前記第1研磨工程が、前記ウエハの前面の表面粗さを約3Å未満まで減少させる、請求項18に記載の方法。
  21. 前記ハンドルウエハの前記第2研磨工程が、前記ウエハの前面の表面粗さを約2.0Å未満まで減少させる、請求項18に記載の方法。
  22. 前記ハンドルウエハの前記第1研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項18に記載の方法。
  23. 前記ハンドルウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、請求項18に記載の方法。
  24. 前記ハンドルウエハの前記第2研磨工程が、前記ハンドルウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項18に記載の方法。
  25. 前記ハンドルウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ハンドルウエハと接触させることを含む、請求項18に記載の方法。
  26. 前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを洗い流すことを含む、請求項18に記載の方法。
  27. 前記ハンドルウエハの前記洗浄工程が、前記ハンドルウエハを水酸化アンモニウムと過酸素水素の溶液に接触させることを含む、請求項18に記載の方法。
  28. 前記ドナーウエハが、前面および後面を有しており、
    前記ドナーウエハは、
    前記ドナーウエハの前記前面を研磨することを含む第1研磨工程を行うこと、
    該第1研磨工程後に、前記ドナーウエハの前記前面を洗浄することを含む洗浄工程を行うこと、および
    該洗浄工程後に、前記ドナーウエハの前記前面を研磨することを含む第2研磨工程を行うこと、によって調製される、請求項1に記載の方法。
  29. 前記ドナーウエハの前記第1研磨工程中に前面を研磨するのと同時に前記ドナーウエハの前記後面を研磨する、請求項28に記載の方法。
  30. 前記ドナーウエハの前記第1研磨工程により、AFMスキャンサイズ約1μm×約1μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約3Å未満まで減少する、請求項28に記載の方法。
  31. 前記ドナーウエハの前記第2研磨工程により、AFMスキャンサイズ約10μm×約10μm〜約100μm×約100μmで測定したときの前記ドナーウエハの前面の表面粗さが、約2.0Å未満まで減少する、請求項28に記載の方法。
  32. 前記ドナーウエハの前記第1研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項28に記載の方法。
  33. 前記ドナーウエハの前記第1研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、請求項28に記載の方法。
  34. 前記ドナーウエハの前記第2研磨工程が、前記ドナーウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項28に記載の方法。
  35. 前記ドナーウエハの前記第2研磨工程が、コロイダルシリカスラリーを前記ドナーウエハと接触させることを含む、請求項28に記載の方法。
  36. 前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを洗い流すことを含む、請求項28に記載の方法。
  37. 前記ドナーウエハの前記洗浄工程が、前記ドナーウエハを水酸化アンモニウムと過酸素水素の溶液に接触させることを含む、請求項28に記載の方法。
  38. 貼り合わせシリコンオンインシュレータ構造であって、
    該貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、前記ハンドルウエハと前記ドナーウエハとの間に誘電体層と、を含み、
    該誘電体層は、前記ハンドルウエハと部分的に接合されており、
    前記貼り合わせシリコンオンインシュレータ構造が、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
    前記誘電体層と前記ハンドルウエハとの間の接合が、前記貼り合わせシリコンオンインシュレータ構造の前記中心軸から、前記貼り合わせシリコンオンインシュレータ構造の前記半径の少なくとも約99.6%の点まで延在しており
    前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さROAが約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
    当該測定手段は、
    厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
    前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、貼り合わせシリコンオンインシュレータ構造。
  39. 前記誘電体層と前記ハンドルウエハとの間の前記結合が、前記貼り合わせシリコンオンインシュレータ構造の中心軸から、前記貼り合わせシリコンオンインシュレータ構造の半径の少なくとも約99.6%〜約99.9%の点まで延在している、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  40. 前記ドナーウエハは、厚さROAが、約−600nm未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  41. 前記ハンドルウエハと前記ドナーウエハの少なくとも一方は、厚さROAが、約−400nm未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  42. 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が、約−1100nm/mm未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  43. 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
    前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  44. 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
    前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  45. 前記誘電体層と前記ドナーウエハが、界面を形成しており、
    前記ドナーウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  46. 前記誘電体層と前記ドナーウエハが、界面を形成しており、
    前記ドナーウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項38に記載の貼り合わせシリコンオンインシュレータ構造。
  47. 貼り合わせシリコンオンインシュレータ構造であって、
    該貼り合わせシリコンオンインシュレータ構造は、ハンドルウエハと、ドナーウエハと、前記ハンドルウエハと前記ドナーウエハとの間に誘電体層と、を含み、
    該誘電体層は、前記ドナーウエハと部分的に接合されており、
    前記貼り合わせシリコンオンインシュレータ構造が、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
    前記誘電体層と前記ドナーウエハとの間の接合が、前記貼り合わせシリコンオンインシュレータ構造の前記中心軸から、前記貼り合わせシリコンオンインシュレータ構造の前記半径の少なくとも約99.6%〜約99.9%の点まで延在しており
    前記ドナーウエハおよび前記ハンドルウエハの少なくとも一方は、厚さROAが約−600nm未満であり、前記厚さROAは、前記ドナーウエハまたはハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
    当該測定手段は、
    厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
    前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、貼り合わせシリコンオンインシュレータ構造。
  48. 前記ハンドルウエハの厚さROAが、約−600nm未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  49. 前記ハンドルウエハと前記ドナーウエハの少なくとも一方は、厚さROAが、約−400nm未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  50. 前記ドナーウエハと前記ハンドルウエハの少なくとも一方は、前面形状の二次導関数が、約−1100nm/mm未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  51. 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
    前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  52. 前記誘電体層と前記ハンドルウエハが、界面を形成しており、
    前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  53. 前記誘電体層と前記ドナーウエハが、界面を形成しており、
    前記ドナーウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  54. 前記誘電体層と前記ドナーウエハが、界面を形成しており、
    前記ドナーウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項47に記載の貼り合わせシリコンオンインシュレータ構造。
  55. シリコンオンインシュレータ構造であって、
    該シリコンオンインシュレータ構造が、ハンドルウエハと、シリコン層と、前記ハンドルウエハと前記シリコン層との間の誘電体層と、該誘電体層と前記ハンドルウエハとの間の界面とを含んでおり、
    前記ハンドルウエハが、中心軸と、外周エッジと、前記中心軸から前記外周エッジまで延在している半径とを有しており、
    前記シリコン層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約98.9%の点まで延在しており、
    前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が約3つ以下であ
    前記ハンドルウエハは、厚さROAが約−600nm未満であり、前記厚さROAは、前記ハンドルウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
    当該測定手段は、
    厚さプロファイル上にある第1の離散点と第2の離散点の間に基準線を形成することであって、前記第1の離散点と前記第2の離散点はそれぞれ前記構造の前記中心軸から離れており、前記第1の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約82.7%であり、前記第2の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約93.3%である、基準線を形成することと、
    前記基準線と、前記厚さプロファイル上にある第3の離散点との距離を測定することであって、前記第3の離散点と前記構造の前記中心軸との距離は、前記構造の前記半径の約99.3%である、測定することとを含む、シリコンオンインシュレータ構造。
  56. 前記シリコン層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約99.4%の点まで延在している、請求項55に記載のシリコンオンインシュレータ構造。
  57. 前記誘電体層が、前記ハンドルウエハの前記中心軸から、前記ハンドルウエハの前記半径の少なくとも約98.9%の点まで延在している、請求項55に記載のシリコンオンインシュレータ構造。
  58. 前記ハンドルウエハは、前記界面において、約6nmより大きい明視野欠陥が存在しない、請求項55に記載のシリコンオンインシュレータ構造。
  59. 前記ハンドルウエハは、前記界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項55に記載のシリコンオンインシュレータ構造。
  60. 前記誘電体層と前記シリコン層が、界面を形成しており、
    前記シリコン層は、当該界面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項55に記載のシリコンオンインシュレータ構造。
  61. 前記誘電体層と前記シリコン層が、界面を形成しており、
    前記シリコン層は、当該界面において、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項55に記載のシリコンオンインシュレータ構造。
  62. 前記ハンドルウエハの厚さROAが、約−400nm未満である、請求項55に記載のシリコンオンインシュレータ構造。
  63. 前記ハンドルウエハの前面形状の二次導関数が、約−1100nm/mm未満である、請求項55に記載のシリコンオンインシュレータ構造。
  64. 中心軸と、前記中心軸に対してほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径と、を有する半導体ウエハであって、
    前記ウエハの厚さロールオフ量(厚さROA)は、約−700nm未満であり、
    前記ウエハは、前記前面において、約6nmより大きい明視野欠陥が約3つ以下であり、
    前記厚さROAは、前記ウエハの厚さプロファイルに基づいて以下の測定手順により決定されており、
    当該測定手段は、
    厚さプロファイル上にある第1の点Pと第2の点Pの間に基準線Rを形成することであって、前記第1の点Pと前記第2の点Pはそれぞれ前記ウエハの前記中心軸から離れており、前記第1の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約82.7%であり、前記第2の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約93.3%である、基準線Rを形成することと、
    前記基準線Rと、前記厚さプロファイル上にある第3の点Pとの距離を測定することであって、前記第3の点Pと前記ウエハの前記中心軸との距離は、前記ウエハの前記半径の約99.3%である、測定することとを含む、半導体ウエハ。
  65. 前記ウエハは、前記ウエハの前記前面において、約6nmより大きい明視野欠陥が存在しない、請求項64に記載の半導体ウエハ。
  66. 前記ウエハは、前記ウエハの前記前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項64に記載の半導体ウエハ。
  67. 前記ウエハの厚さROAが、約−400nm未満である、請求項64に記載の半導体ウエハ。
  68. 前記基準線Rは、一次直線によりフィッティングされている、請求項64に記載の半導体ウエハ。
  69. 前記基準線Rは、三次多項式によりフィッティングされている、請求項64に記載の半導体ウエハ。
  70. 前記厚さROAが、平均厚さROAである、請求項64に記載の半導体ウエハ。
  71. 前記平均厚さROAが、8つのウエハ半径で測定された8つの厚さROA測定値の平均である、請求項70に記載の半導体ウエハ。
  72. 前記ウエハの前面形状の二次導関数が、約−1100nm/mm未満である、請求項64に記載の半導体ウエハ。
  73. 前記ウエハが、ハンドルウエハである、請求項64に記載の半導体ウエハ。
  74. 前記ウエハが、ドナーウエハである、請求項64に記載の半導体ウエハ。
  75. 前記半導体ウエハが、単結晶シリコンから成る、請求項64に記載の半導体ウエハ。
  76. 前記半導体ウエハが、25枚のウエハの集団のうちの1枚のウエハであり、
    各々のウエハが、中心軸と、前記中心軸に対してほぼ垂直な前面および後面と、前記前面と前記後面とを結合する外周エッジと、前記中心軸から前記外周エッジまで延在している半径と、を有しており、
    各々のウエハは、厚さロールオフ量(ROA)が、約−700nm未満であり、
    前記ウエハは、前記前面において、約6nmより大きい明視野欠陥が約3つ以下である、請求項64に記載の半導体ウエハ。
  77. 各々のウエハは、該ウエハの前記前面において、約6nmより大きい明視野欠陥が約2つ以下である、請求項76に記載の半導体ウエハ。
  78. 各々のウエハは、該ウエハの前記前面において、約6nmより大きい明視野欠陥が存在しない、請求項76に記載の半導体ウエハ。
  79. 各々のウエハは、約4.8nmより大きい明視野欠陥が約6つ未満である、請求項76に記載の半導体ウエハ。
  80. 各々のウエハは、該ウエハの前記前面において、約4.8nmより大きい明視野欠陥が存在しない、請求項76に記載の半導体ウエハ。
  81. 各々のウエハの厚さROAが、約−400nm未満である、請求項76に記載の半導体ウエハ。
JP2012555018A 2010-02-25 2011-02-07 Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造 Active JP6066729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30818510P 2010-02-25 2010-02-25
US61/308,185 2010-02-25
PCT/US2011/023937 WO2011106144A1 (en) 2010-02-25 2011-02-07 Methods for reducing the width of the unbonded region in soi structures and wafers and soi structures produced by such methods

Publications (3)

Publication Number Publication Date
JP2013520838A JP2013520838A (ja) 2013-06-06
JP2013520838A5 JP2013520838A5 (ja) 2015-09-24
JP6066729B2 true JP6066729B2 (ja) 2017-01-25

Family

ID=43927950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012555018A Active JP6066729B2 (ja) 2010-02-25 2011-02-07 Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造

Country Status (8)

Country Link
US (2) US8440541B2 (ja)
EP (1) EP2539928B1 (ja)
JP (1) JP6066729B2 (ja)
KR (2) KR101882026B1 (ja)
CN (1) CN102770955B (ja)
SG (2) SG183175A1 (ja)
TW (1) TWI518779B (ja)
WO (1) WO2011106144A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP6314019B2 (ja) * 2014-03-31 2018-04-18 ニッタ・ハース株式会社 半導体基板の研磨方法
US10128146B2 (en) 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
CN117198983A (zh) * 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US10679908B2 (en) * 2017-01-23 2020-06-09 Globalwafers Co., Ltd. Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures
EP3590130A1 (de) 2017-03-02 2020-01-08 EV Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von chips
CN109425315B (zh) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
US10818540B2 (en) * 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
DE69332407T2 (de) * 1992-06-17 2003-06-18 Harris Corp Herstellung von Halbleiteranordnungen auf SOI substraten
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
WO1999006110A1 (en) * 1997-07-29 1999-02-11 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish
US20020187595A1 (en) 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
WO2001027999A1 (fr) 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de production de tranches collees et tranche collee
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
AU2002339592A1 (en) * 2001-10-29 2003-05-12 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
JP3664676B2 (ja) * 2001-10-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6849548B2 (en) * 2002-04-05 2005-02-01 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
US6824622B2 (en) * 2002-06-27 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Cleaner and method for removing fluid from an object
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
KR20080033341A (ko) * 2005-08-03 2008-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 스트레인드 실리콘 층 내에 개선된 결정화도를 갖는스트레인드 실리콘 온 인슐레이터 구조
DE602006000423T2 (de) 2006-03-31 2008-05-21 S.O.I.Tec. Silicon On Insulator Technologies S.A. Verfahren zur Herstellung eines Verbundmaterials und Verfahren zur Auswahl eines Wafers
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
FR2910702B1 (fr) 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification

Also Published As

Publication number Publication date
US8330245B2 (en) 2012-12-11
CN102770955A (zh) 2012-11-07
US20110207246A1 (en) 2011-08-25
SG189816A1 (en) 2013-05-31
EP2539928B1 (en) 2016-10-19
KR101972286B1 (ko) 2019-04-24
EP2539928A1 (en) 2013-01-02
KR101882026B1 (ko) 2018-07-25
SG183175A1 (en) 2012-09-27
US8440541B2 (en) 2013-05-14
TW201140694A (en) 2011-11-16
KR20180052773A (ko) 2018-05-18
US20110204471A1 (en) 2011-08-25
CN102770955B (zh) 2015-06-17
JP2013520838A (ja) 2013-06-06
KR20120121905A (ko) 2012-11-06
WO2011106144A1 (en) 2011-09-01
TWI518779B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6066729B2 (ja) Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造
JP2013520838A5 (ja)
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
JP5557506B2 (ja) 半導体ウェーハの両面をポリッシングする方法
US7560313B2 (en) SOI wafer and method for producing the same
KR101905811B1 (ko) 박리웨이퍼의 재생가공방법
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
KR20160002814A (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
US11367649B2 (en) Semiconductor substrate polishing methods
TW201643938A (zh) 絕緣體上矽晶圓的製造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR102327328B1 (ko) 접합용 기판의 표면결함의 평가방법
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
TW201940759A (zh) 矽晶圓的製造方法
US20100144119A1 (en) Method of producing bonded wafer
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
JP2010040950A (ja) 半導体ウェーハの製造方法
KR20030053085A (ko) 실리콘 웨이퍼의 제조방법
TW202407175A (zh) 單晶矽晶圓的乾式蝕刻方法、單晶矽晶圓的製造方法及單晶矽晶圓
JPH08115918A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150707

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150807

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6066729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250