JP2013520838A - Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造 - Google Patents

Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造 Download PDF

Info

Publication number
JP2013520838A
JP2013520838A JP2012555018A JP2012555018A JP2013520838A JP 2013520838 A JP2013520838 A JP 2013520838A JP 2012555018 A JP2012555018 A JP 2012555018A JP 2012555018 A JP2012555018 A JP 2012555018A JP 2013520838 A JP2013520838 A JP 2013520838A
Authority
JP
Japan
Prior art keywords
less
wafer
silicon
handle
bright field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012555018A
Other languages
English (en)
Other versions
JP2013520838A5 (ja
JP6066729B2 (ja
Inventor
ジョン・エイ・ピットニー
一朗 吉村
ル・フェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2013520838A publication Critical patent/JP2013520838A/ja
Publication of JP2013520838A5 publication Critical patent/JP2013520838A5/ja
Application granted granted Critical
Publication of JP6066729B2 publication Critical patent/JP6066729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本開示は、ハンドルおよびドナーウエハのロールオフ量（ＲＯＡ）を最小限にすることによって、減少した非結合領域を有する絶縁体上シリコン構造の製造に関し、およびこのようなウエハを製造する方法に関する。ウエハを研磨する方法もまた提供される。

Description

この開示の分野は、減少した非結合領域を有する絶縁体上シリコン構造の製造に関し、およびとりわけ、ハンドルおよびドナーウエハのロールオフ量（「ＲＯＡ」）を最小限にすることによってこのような構造を製造する方法に関する。
絶縁体上シリコン構造（「ＳＯＩ構造」は、本明細書において「ＳＯＩウエハ」または「ＳＯＩ基板」とも言う。）は、概して、ハンドルウエハと、シリコン層（「デバイス層」としても特徴付けられる）と、ハンドルウエハとシリコン層との間の誘電層（例えば、酸化層）と、を含む。ＳＯＩ構造の頂のシリコン層に作られるトランジスタは、バルクシリコンウエハ上に作られるトランジスタと比較して迅速に信号を変換し、より低い電圧で動作し、およびバックグラウンド宇宙線粒子からの信号ノイズにずっと影響を受けにくい。各々のトランジスタは、二酸化シリコンの完全な層によってその隣接物から隔離されている。これらのトランジスタは、「ラッチアップ」問題にほぼ影響を受けず、およびバルクシリコンウエハ上に作られるトランジスタよりも緊密に間隔を置くことができる。ＳＯＩ構造に回路を作ることは、更に小型の回路構成を可能にし、ウエハ当たりの更なるチップを得ることによって生産性を向上する。
ＳＯＩ構造は、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）法に従って成長した単結晶シリコンインゴットからスライスされたシリコンウエハから製造できる。ＳＯＩ構造を製造する１つの方法において、ドナーウエハの研磨した（または磨いた、polish）前表面上に誘電層を堆積する。ドナーウエハの前表面の下に、イオンを特定の深さで注入して、劈開（または離層、cleave）平面を形成し、該劈開平面は、ドナーウエハ内でそれらを注入する特定の深さにおいて軸に対してほぼ垂直である。続いて、ドナーウエハの前表面をハンドルウエハに結合し、および２つのウエハをプレスして結合ウエハを形成する。次いで、ドナーウエハの一部分を劈開平面に沿って劈開し、薄いシリコン層（すなわち、デバイス層）を後ろに残してドナーウエハの一部分を除去し、ＳＯＩ構造を形成する。
結合構造の周囲における誘電層とハンドルウエハとの間の結合の欠如または弱い結合は、次の劈開中に、周囲における誘電層および／またはシリコン層を除去する。これは、ハンドルウエハよりも小さな半径を有するシリコン層（および典型的には誘電層も）を有するＳＯＩ構造をもたらす。シリコン層を含まない構造の周辺領域は、装置の製造に利用不可能であり、および粒子の汚れの源でもあり得る。この使用不可能な周辺領域は、少なくとも１．５ｍｍまたは更に２ｍｍの幅を有してよく、およびＳＯＩ構造の表面積の少なくとも約２．５％を含んでよい。
該構造のシリコン層をハンドルウエハの縁まで更に延在でき、および粒子の汚れの源を最小限にできるＳＯＩウエハを製造する方法への継続的な要求がある。
ＳＯＩ構造のハンドルウエハおよび／またはドナーウエハのロールオフ量（「ＲＯＡ」）を最小限にすることが、結合したウエハの周囲における更なる結合およびより強い結合を可能にする（劈開する際に、シリコン層をハンドルウエハの縁までより接近して延在させる）ことは見出されている。より少ないロールオフおよび無い明視野欠陥を有するハンドルおよびドナーウエハを、粗い研磨と最終的な研磨工程との間に洗浄操作を行うことによって製造できることが更に見出されている。
本開示の１つの態様は、絶縁体上シリコン構造の製造方法に関する。構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電層とを含む。構造は、中心軸と、中心軸に対してほぼ垂直な前表面および後表面とを有する。周囲縁は前および後表面を結合し、および半径は構造の中心軸から周囲縁まで延在している。誘電層を、ドナーウエハおよびハンドルウエハの少なくとも１つの前表面上に形成する。誘電層をドナーウエハとハンドルウエハの少なくとも１つに結合して結合ウエハを形成する。ドナーウエハとハンドルウエハの少なくとも１つは、−約７００ｎｍ未満の厚さロールオフ量（ＲＯＡ）を有する。シリコン層が誘電層に結合した状態で維持されて絶縁体上シリコン構造を形成するように、ドナーウエハ内において分離平面に沿って結合ウエハを分離する。
本開示の別の態様において、結合絶縁体上シリコン構造は、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電層とを含む。誘電層はハンドルウエハに部分的に結合されている。結合絶縁体上シリコン構造は、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有する。誘電層とハンドルウエハとの間の結合は、結合絶縁体上シリコン構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９８．９％の位置まで延在している。
本開示の更なる態様において、結合絶縁体上シリコン構造は、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電層とを含む。誘電層は、ドナーウエハに部分的に結合されている。結合絶縁体上シリコン構造は、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有する。誘電層とドナーウエハとの間の結合は、結合絶縁体シリコン上構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９８．９％〜約９９．９％の位置まで延在している。
本開示の更なる別の態様は、絶縁体上シリコン構造に関する。構造は、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電層と、誘電層とハンドルウエハとの間の界面とを有する。ハンドルウエハは、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有する。シリコン層は、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約９８．９％の位置まで延在している。ハンドルウエハは、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する。
本開示の更なる態様は、ウエハを研磨するための方法に関する。ウエハをポリウレタン発泡体パッドにより研磨することを含む第１研磨工程を行う。ハンドルウエハの前表面を洗浄することを含む洗浄工程を第１研磨工程後に行う。第２研磨工程を洗浄工程後に行う。第２研磨工程は、ウエハをポリウレタン発泡体パッドにより研磨することを含む。
別の態様では、半導体ウエハは、中心軸と、中心軸に対してほぼ垂直である前表面および後表面と、前および後表面を結合している周囲縁と、中心軸から周囲縁まで延在している半径とを有する。ウエハは、−約７００ｎｍ未満の厚さロールオフ量（ＲＯＡ）を有し、およびウエハの前表面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する。
他の目的および特徴は、部分的に明らかでありおよび以下に部分的に指摘される。
図１は、その上に配置されている誘電層を有するドナーウエハの断面図である。 図２は、ドナーウエハと、ハンドルウエハに結合されている誘電層との断面図である。 図３は、ドナーウエハを劈開平面で劈開する際のＳＯＩ構造の断面図である。 図４は、ＲＯＡの測定を概略的に示すウエハの断面図である。 図５は、本開示の研磨および洗浄方法によって製造したＳＯＩ構造の上面図であり、シリコン層がハンドルウエハの縁まで延在していない非結合領域を示す。 図６は、従来の研磨方法によって製造したＳＯＩ構造の上面図であり、シリコン層がハンドルウエハの縁まで延在していない非結合領域を示す。 図７は、実施例１に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの厚さＲＯＡと、各々の構造の非結合領域の幅とを示すグラフである。 図８は、実施例１に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの前表面ＲＯＡと、各々の構造の非結合領域の幅とを示すグラフである。 図９は、実施例１に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの前表面形状第２誘導物（ｚｄｄ）と、各々の構造の非結合領域の幅とを示すグラフである。 図１０は、実施例２に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの厚さＲＯＡと、各々の構造の非結合領域の幅とを示すグラフである。 図１１は、実施例２に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの前表面ＲＯＡと、各々の構造の非結合領域の幅とを示すグラフである。 図１２は、実施例２に従って製造した様々なＳＯＩ構造のためのドナーウエハおよびハンドルウエハの前表面形状第２誘導物と、各々の構造の非結合領域の幅とを示すグラフである。 図１３は、実施例２に従って製造したＳＯＩ構造の非結合幅を示すグラフである。
対応する参照符号は、図面全体における対応する部分を示す。
多層構造およびとりわけ絶縁体上シリコン構造と、絶縁体上シリコン構造の製造方法とは、一般に、当業者に知られている（例えば、米国特許第５，１８９，５００号；米国特許第５，４３６，１７５号および米国特許第６，７９０，７４７号を参照されたい。それらの各々は、全ての関連したおよび一貫した目的のために参照により本明細書に組み込まれる）。
多層構造を製造する例示的な方法において、２つの分離した構造を製造して、結合界面に沿って一体に結合し、および次いで、結合界面とは異なる分離平面に沿って離層（すなわち、劈開）し、および注入技術を用いて分離平面を形成する。
１つの構造は、典型的には「ハンドル」ウエハ（または構造）のことを言い、および他は、典型的には「ドナー」ウエハ（または構造）のことを言う。
ドナーおよびハンドルを一体に結合する前に、ドナーウエハ、ハンドルウエハまたは両方の表面上に誘電層を堆積してよい。
これに関して、ＳＯＩ構造およびその製造方法は、ドナーウエハ上に堆積または成長する誘電層を有するものとして、および誘電層の表面に結合したハンドルウエハの表面を有するものとして、本明細書に記載される。
しかしながら、誘電層をドナーウエハ上に成長または堆積することに代えてまたは加えて、誘電層をハンドルウエハ上に成長または堆積してよく、およびこれらの構造を、任意の様々な配置で限定せずに結合できることを理解すべきである。
本明細書において、ハンドルウエハ上に単独で配置される誘電層の参照は、制限する意味であるとみなされるべきではない。
典型的には、少なくともドナーウエハ、および更に典型的には、ドナーウエハとハンドルウエハとの両方は単結晶シリコンウエハから成るが、しかしながら、他の出発構造、例えば、多層および／またはヘテロ層構造を本開示から逸脱せずに用いることができることに留意すべきである。
本開示に従って、ハンドルウエハおよび／またはドナーウエハは、縁のロールオフ量（「ＲＯＡ」）を有することによって特徴付けられており、該ロールオフ量は、例えば、ＳＯＩ構造のような多層構造を製造するのに用いる従来のドナーウエハおよびハンドルウエハより低い。
ハンドルウエハは、多層構造を製造するための従来技術に一般的な任意の材料、例えば、シリコン、ゲルマニウム、ガリウムヒ化物、シリコンゲルマニウム、ゲルマニウム窒化物、アルミニウム窒化物、亜リン酸、石英、サファイアおよびそれらの組合せから得られる。
同様に、ドナーウエハは、シリコン、ゲルマニウム、ゲルマニウムヒ化物、シリコンゲルマニウム、ゲルマニウム窒化物、アルミニウム窒化物、亜リン酸、石英、サファイアおよびそれらの組合せを含んでよい。
しかしながら、典型的には、本開示の方法に従って用いるハンドルウエハおよびドナーウエハは、単結晶シリコンウエハであり、および一般に、従来のチョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）結晶成長法に従って成長した単結晶インゴットからスライスした単結晶シリコンウエハである。
そして、以下の記載は、説明するために特定の種類の多層構造、すなわち、ＳＯＩ構造を頻繁に参照する。
これに関して、本開示に従って用いるハンドルウエハおよび／またはドナーウエハ（および更に、以下に示す研磨および洗浄工程を行った均一なバルクシリコンウエハ）は、当業者により用いるのに適した任意の直径、例えば、２００ｍｍ、３００ｍｍ、３００ｍｍより大きい、または更に４５０ｍｍの直径のウエハを含んでよいことに留意すべきである。
図１を参照すると、ドナーウエハ１２の研磨された前表面上に誘電層１５（例えば、シリコン酸化物および／またはシリコン窒化物の層）を堆積する。
誘電層１５は、熱酸化、湿式酸化、熱窒化またはそれらの技術の組合せのような任意の従来技術に従って適用できる。
一般的に言うと、誘電層１５は、最終構造に所望の絶縁特性をもたらすのに充分な実質的に均一な厚さまで成長する。しかしながら、典型的には、誘電層は、少なくとも約１ｎｍおよび約５００ｎｍ未満、３００ｎｍ未満、約２００ｎｍ未満、約１５０ｎｍ未満、約１００ｎｍ未満、または更に約５０ｎｍ未満の厚さを有する。誘電層１５は、ＳＯＩ構造に用いるのに適した任意の電気絶縁材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４、アルミニウム酸化物、またはマグネシウム酸化物を含む材料）であってよい。１つの実施形態において、誘電層１５は、ＳｉＯ２（すなわち、本質的にＳｉＯ２から成る誘電層）である。しかしながら、例えば、代替的に、誘電層のための材料を用いることは好ましく、該誘電層は、純ＳｉＯ２の融点よりも高い融点を有する（すなわち、約１７００℃よりも高い）ことを留意されたい。このような材料の例は、シリコン窒化物（Ｓｉ３Ｎ４）、アルミニウム酸化物、およびマグネシウム酸化物である。
これに関して、ＳＯＩ構造は、誘電層を有するように本明細書に記載されているが、一方で、いくらかの実施形態において、誘電層を除去し、およびハンドルウエハとドナーウエハを「直接結合」することを理解すべきである。本明細書におけるこのような誘電層の参照は、制限する意味であるとみなされるべきではない。当業者に既知であるいくつかの技術のいずれか１つは、このような直接結合構造を製造するのに用いることができる。
ドナーウエハの前表面の下に、実質的に均一な特定の深さにおいてイオン（例えば、水素原子、ヘリウム原子または水素原子とヘリウム原子の組合せ）を注入し、劈開平面１７を規定する。イオンの組合せを注入する場合に、それらを、同時にまたは順番に注入できることに留意すべきである。イオン注入は、従来技術の手段を用いて達成できる。例えば、この注入を米国特許第６，７９０，７４７号に開示されている方法に類似した様式で達成できる。注入パラメータは、例えば、約２０ｋｅＶ〜約１２５ｋｅＶの全エネルギーにおける、例えば、約１×１０１５イオン／ｃｍ２〜約５×１０１６イオン／ｃｍ２の総投与量に対するイオンの注入を含んでよい（例えば、Ｈ２ ＋を、２０ｋｅＶのエネルギーおよび２．４×１０１６イオン／ｃｍ２の投与において注入できる）。イオンの組合せを用いる場合に、それに応じてイオンの組合せの間で投与を調整できる（例えば、３６ｋｅＶのエネルギーおよび１×１０１６イオン／ｃｍ２の投与においてＨｅ＋を注入でき、続いて４８ｋｅＶのエネルギーおよび５×１０１５イオン／ｃｍ２の投与においてＨ２ ＋を注入できる）。
誘電層を堆積する前に注入を行う際に、ドナーウエハ上への誘電層の次の成長または堆積を、ドナー層内の平面１７に沿った早期の分離または劈開を防ぐのに充分な温度で適切に行う（すなわち、ウエハの結合方法工程の前に）。分離または劈開温度は、注入される種類、注入される投与量および注入される材料の複雑な関数である。しかしながら、典型的には、早期の分離または劈開は、約５００℃より低い堆積または成長の温度を維持することにより回避できる。
次いで、図２を参照すると、親水性結合方法により結合ウエハ２０を形成するように、誘電層１５の前表面をハンドルウエハ１０の前表面に結合する。誘電層１５およびハンドルウエハ１０は、ウエハの表面を、例えば、酸素または窒素を含むプラズマに暴露することによって一体に結合できる。プラズマに対する暴露は、しばしば、表面活性化と言われる方法で表面構造を改良する。次いで、ウエハを一体に押し付け、および結合界面１８での結合をその間に形成する。
結合前に、誘電層およびハンドルウエハの表面は、従来技術を用いて結合するためのそれらの表面を作製するように、必要に応じて、洗浄および／または簡単なエッチング、平面化またはプラズマ活性化を経てよい。特定の理論に縛られずに、ＳＯＩ構造のシリコン表面の質は、部分的に、結合前の表面の質の関数であるということが一般に考えられる。追加的に、結合前の結合表面の質は、得られる結合界面の質または強度に対して直接的な影響を有する。
従って、例えば、結合前に低い表面粗さ（例えば、約０．５ｎｍの二乗平均平方根（ＲＭＳ）未満の粗さ）を得るように、例えば、誘電層および／またはハンドルウエハに、１以上の下記の方法を行ってよい：（ｉ）例えば、ＣＭＰによる平面化および／または（ｉｉ）例えば、親水性表面製造方法（例えば、ＲＣＡ ＳＣ−１洗浄方法であり、例えば、約６５℃で１：２：５０の比率で水酸化アンモニウム、過酸化水素水および水を含む溶液に表面を約２０分間接触し、続いて脱イオン水の洗い流しおよび乾燥する）のような、例えば、湿式化学洗浄法による洗浄。湿式洗浄方法の後または代わりに、得られる結合強度を増加するように、必要に応じて、１つまたは両方の表面にプラズマ活性化を行ってよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフェートを含んでよい。
一般的に言うと、結合界面の形成を達成するのに用いるエネルギーが、結合界面の一体化が次の方法の間で維持されることを確実にするのに充分であるならば、本質的に任意の従来技術を用いて、ウエハ結合を達成できる（すなわち、ドナーウエハ内の劈開または分離平面１７に沿った分離による層移動）。しかしながら、典型的には、減少した圧力（例えば、約５０ｍＴｏｒｒ）および室温で誘電層とハンドルウエハの表面を接触させ、続いて、高温（例えば、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、または更に少なくとも約５００℃）で充分な時間（例えば、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間または更に少なくとも約３時間）に亘って加熱することによってウエハ結合を達成する。例えば、加熱は、約１時間に亘って約３５０℃で行うことができる。得られる界面は、約５００ｍＪ／ｍ２よりも大きい、約１０００ｍＪ／ｍ２よりも大きい、約１５００ｍＪ／ｍ２よりも大きい、または更に約２０００ｍＪ／ｍ２よりも大きい結合強度を有することができる。高温は、ドナーウエハとハンドルウエハの結合表面の間の共有結合の形成をもたらし、従って、ドナーウエハとハンドルウエハとの間の結合を強固にする。結合ウエハを加熱またはアニールするのと同時に、ドナーウエハに早期に注入されるイオンは劈開平面を弱める。従って、ドナーウエハの一部分は、結合ウエハから劈開平面に沿って分離（すなわち、劈開）してＳＯＩ構造を形成する。
結合界面を形成した後に、得られる結合構造を、ドナーウエハ内で分離または劈開平面に沿って割れを導入するのに充分な条件に暴露する（図３）。一般的に言うと、この割れは、熱的および／または機械的にもたらされる劈開技術のような、従来技術を用いて達成できる。しかしながら、典型的には、不活性（例えば、アルゴンまたは窒素）雰囲気または周囲の条件下において、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間または更に少なくとも約３時間に亘って、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、少なくとも約７００℃、または更に少なくとも約８００℃の温度（例えば、約２００℃〜約８００℃、または約２５０℃〜約６５０℃の範囲にある温度）において（更に短いアニール時間を必要とする更に高い温度を伴っておよび逆の場合も同じように）結合構造をアニールすることによって割れを達成する。
これに関して、代替的な実施形態において、機械的な力によって、単独でまたはアニールに加えて、この分離が生じ得るまたは達成できることに留意されたい。例えば、結合ウエハを固定具内に配置でき、結合ウエハから分離するようにドナーウエハの一部分を引っ張るように、結合ウエハの向かい合った面に垂直に機械的な力を適用する。いくらかの方法によれば、機械的な力を適用するように吸引カップを用いる。劈開平面における結合ウエハの縁に機械的なくさびを適用して劈開平面に沿った亀裂の伝搬を開始することによって、ドナーウエハの部分の分離を開始する。従って、吸引カップにより適用される機械的な力は、結合ウエハからドナーウエハの部分を引っ張り、従ってＳＯＩ構造を形成する。
図３を参照すると、分離する際に２つの構造３０、３１を形成する。結合構造２０の分離がドナーウエハ１２内において劈開平面１７に沿って生じるので（図２）、ドナーウエハの一部分は、両方の構造の一部を残す（すなわち、ドナーウエハの一部分を誘電層に沿って移動する）。構造３０は、ドナーウエハの一部分を含む。構造３１は、絶縁体上シリコン構造であり、およびハンドルウエハ１６、誘電層１５およびシリコン層２５を含む。
得られたＳＯＩ構造３１は、誘電層１５の上に配置されているシリコン薄層２５（劈開後に残されるドナーウエハの部分）と、ハンドルウエハ１０とを含む。ＳＯＩ構造の劈開表面（すなわち、ドナーウエハのシリコン薄層）は、付加的な方法により平滑化できる粗表面を有する。構造３１は、その上にデバイスを作製するために所望の特徴を有するシリコン層表面を形成するように付加的な方法を行うことができる。このような特徴は、例えば、減少した表面粗さ、および／または光点欠陥の減少した濃度を含む。
本開示に従って、ＳＯＩ構造を製造するのに用いるドナーウエハおよび／またはハンドルウエハは、結合構造の周囲縁部分における誘電層とハンドルウエハとの間の結合を改善するように、従来のドナーおよび／またはハンドルウエハより少ないロールオフ量（ＲＯＡ）を有する。ＲＯＡは、既知の産業測定プロトコルにより決定できる。とりわけ、ＲＯＡは、Ｎ．Ｋｉｍｕｒａら（”Ａ Ｎｅｗ Ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ Ｐｒｅｃｉｓｅ Ｍｅａｓｕｒｅｍｅｎｔ ｏｆ Ｗａｆｅｒ Ｒｏｌｌ ｏｆｆ ｏｆ Ｓｉｌｉｃｏｎ Ｐｏｌｉｓｈｅｄ Ｗａｆｅｒ," Jｐｎ． Ｊｏ． Ａｐｐｌ． Ｐｈｙｓ．， vol． ３８， ｐｐ． ３８−３９ （１９９９））により開示されているような高さデータプロファイルを用いて測定でき、これは、全ての関係するおよび一貫した目的のために、参照により本明細書に組み込まれる。一般に、Ｋｉｍｕｒａの方法は、例えば、ＳＥＭＩ Ｍ６９： Ｐｒａｃｔｉｃｅ ｆｏｒ Ｄｅｔｅｒｍｉｎｉｎｇ Ｗａｆｅｒ Ｎｅａｒ−Ｅｄｇｅ Ｇｅｏｍｅｔｒｙ ｕｓｉｎｇ Ｒｏｌｌ−ｏｆｆ Ａｍｏｕｎｔ， ＲＯＡ （Ｐｒｅｌｉｍｉｎａｒｙ）（２００７）のように産業で標準化されており、これは、全ての関係するおよび一貫した目的のために、参照により本明細書に組み込まれる。最も商業的に利用可能なウエハ−検査装置は、ＲＯＡを計算するのに予めプログラミングされている。例えば、ＲＯＡは、ＷａｆｅｒＳｉｇｈｔ分析ハードウェア（Ｍｉｌｐｉｔａｓ、Ｃａｌｉｆｏｒｎｉａ）を用いてＫＬＡ−Ｔｅｎｃｏｒ Ｗａｆｅｒ Ｉｎｓｐｅｃｔｉｏｎ Ｓｙｓｔｅｍの使用により求めることができる。
図４を参照すると、ウエハ２０のＲＯＡは、一般に、ウエハ半径に沿って３つの位置（Ｐ１、Ｐ２およびＰ３）の参照によって求められる。参照線Ｒは、２つの位置（Ｐ１、Ｐ２）の間に適合し、および第３位置（Ｐ３）は、ロールオフが通常観察されるウエハの周囲縁部分Ｅ内にある。ＲＯＡは、参照線Ｒと第３位置Ｐ３との間の距離である。ウエハの周囲縁部分Ｅは、一般に、ウエハ半径の約９８％の位置からウエハの縁まで延在している。例えば、３００ｍｍ直径のウエハにおいて、周囲縁部分は、ウエハの中心軸から約１４７ｍｍで開始し、およびウエハ縁まで延在している。参照線Ｒは、一次直線または三次多項式として適合できる。本開示のために、参照線を、異なって指定されない限り一次直線として適合する。
これに関して、ＲＯＡは、前表面ＲＯＡ、後表面ＲＯＡまたは厚さＲＯＡ（すなわち、平均厚さプロファイルを用いて）に関して表現してよい。前表面ＲＯＡと後表面ＲＯＡの測定は、個々の前または後表面に沿って、Ｐ１とＰ２の間の最適合参照線Ｒを適合することを含んでおり、および厚さＲＯＡは、Ｐ１とＰ２との間の様々なウエハ２０の厚さのための最適合線を適合する（すなわち、厚さＲＯＡは、前および後表面の両方を考慮に入れる）ことを含む。本明細書に記載されたロールオフ量は、他に指定がない限り、厚さＲＯＡ測定値である。
ＲＯＡを決定するのに全ての３つの点を選択できるが、従来技術で用いる１つの一般的な方法は、参照線Ｒを形成するように、ウエハの中心軸からウエハの半径の約８２．７％である第１位置と、ウエハの中心軸から半径の約９３．３％である第２位置とを用いることを含む。これらの位置は、３００ｍｍの直径のウエハにおいてウエハの中心軸から約１２４ｍｍと約１４０ｍｍである。中心軸からウエハの半径の約９９．３％の第３位置（すなわち、３００ｍｍの直径のウエハのための中心軸から約１４９ｍｍにおいて）は、参照線と第３位置との間の距離がＲＯＡであることにより用いてよい。ＲＯＡは、ウエハの複数の半径を横切って測定および平均化できる。例えば、ウエハを横切り、角度をつけて間隔をあけた２、４または８つの半径のＲＯＡを測定および平均化できる。例えば、８つの半径のＲＯＡを平均化することによってＲＯＡを測定できる（例えば、ＳＥＭＩ Ｍ６９に記載されるようなＲ−θの座標軸における、０°、４５°、９０°、１３５°、１８０°、２２５°、２７５°および３１５°の８つの半径）。
上述したように、ＲＯＡ測定は、前表面プロファイル、後表面プロファイルまたは厚さプロファイルを含んでよい。これに関して、本明細書で用いる「ＲＯＡ」は、他に指定がない限り、一次直線がウエハの半径の８４％と９３．３％との間で確立されおよびウエハの周囲縁部分における参照位置が半径の９９．３％である上にウエハの最適合厚さプロファイル（すなわち、前表面ＲＯＡではなく厚さＲＯＡ）を使用することによって測定されるＲＯＡのことを言う。これに関して、厚さＲＯＡが、好ましくは、得られるＳＯＩ構造において前表面ＲＯＡと比較して（実施例１および２）、結合構造の改善された結合と、シリコン層がウエハ縁まで延在している距離とに相互に関連することが見出される。
ＲＯＡは、厚さプロファイルに関して、ウエハがその周辺縁部分でより厚い正の数であってよく、またはウエハがその周辺縁部分でより薄い負の数であってよいことを理解すべきである。これに関して、ＲＯＡ量（負または正）に対する本明細書における用語「未満」の使用は、ＲＯＡが、記載された量から約０までの範囲にある（例えば、「−約７００ｎｍ未満」のＲＯＡは、−約７００ｎｍ〜約０までのＲＯＡ範囲のことを言い、および「約７００ｎｍ未満」のＲＯＡは、約７００ｎｍ〜約０の範囲であるＲＯＡのことを言う）ことを示す。追加的に、ＲＯＡ量（負または正）に対する用語「より大きい」の使用は、ウエハの縁部分が、記載された量よりもウエハの軸の中心から更に離れるロールオフ量を含む。
本開示の実施形態によれば、その上に誘電層が堆積または成長する（または、いくつかの実施形態において、その上に誘電層が結合する）ドナーウエハは、−約７００ｎｍ未満のＲＯＡを有する。他の実施形態において、ドナーウエハのＲＯＡは、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍ−もしくは約１００ｎｍ〜−約３００ｎｍである。
代替的にまたは追加的に、そこに誘電層およびドナーウエハが取り付けられる（または、いくつかの実施形態において、その上に誘電層が堆積される）ハンドルウエハは、−約７００ｎｍ未満のＲＯＡを有する。他の実施形態において、ハンドルウエハのＲＯＡは、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍである。
これに関して、本明細書に記載されるロールオフ量は、典型的には、負のロールオフ量であるが、ハンドルまたはドナーウエハのロールオフは、限定されずに、正であってよい（例えば、約４００ｎｍ未満、約２００ｎｍ未満、−約７００ｎｍ〜約４００ｎｍまたは−約７００ｎｍ〜約１００ｎｍ）。更に、所定の実施形態において、記載される以外のＲＯＡ量を限定せずに用いてよい。
厚さＲＯＡに加えて、ドナーおよび／またはハンドルウエハの前表面形状第２誘導物（「ｚｄｄ」）は、結合構造周辺で改善された結合によく相互関連することが見出されている。従って、第２誘導物（「ｚｄｄ」）は、−約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満または更に−約４００ｎｍ／ｍｍ２未満（例えば、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２）であってよい。ｚｄｄは、ウエハの縁が巻き上がる（すなわち、ウエハの軸の中心から離れる）正の数またはウエハの縁が下がる（すなわち、ウエハの軸の中心に向かう）負の数であってよいことを理解すべきである。これに関して、第２誘導物の量に対する本明細書における用語「未満」の使用は、第２誘導物（「ｚｄｄ」）が、記載された量から約０までの範囲にある（例えば、「約−１１００ｎｍ／ｍｍ２未満」のｚｄｄは、−約１１００ｎｍ／ｍｍ２〜約０の範囲にあるｚｄｄのことを言う）。ｚｄｄは、ウエハの複数の半径を横切って測定および平均化できる。ウエハを複数のセクター（例えば、２つ、４つ、８つまたは１６つのセクター）に分割し、および各々のセクターのための平均前表面プロファイルを計算することによって、第２誘導物もまた測定できる。ｚｄｄは、各々のセクターの平均前表面プロファイルのために求めることができ、および従ってセクターの第２誘導物は平均化できる。これに関して、本明細書に記載されるｚｄｄ量は、他に指定がない限り、１６のウエハセクターのためのｚｄｄを平均化することによって求められる。
ハンドルおよび／またはドナーウエハのＲＯＡを減少することによって、結合構造の周囲縁部分における誘電層とハンドルウエハとの間の結合は、従来のハンドルおよびドナーウエハから製造した結合構造と比較して改善される（すなわち、ボイドが減少し、結合領域が増加し、および結合が、周囲縁まで接近して延在する）。改善された結合の結果として、得られるＳＯＩ構造のシリコン層は、劈開後にそれを結合するハンドルウエハの縁に接近して延在する。結合構造において（すなわち、劈開前）、誘電層は、少なくとも部分的にハンドルウエハに結合されており、結合は、結合絶縁体上シリコン構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９８．９％の位置まで延在し、およびいくらかの実施形態において、結合絶縁体上シリコン構造の半径の少なくとも約９９．２％の位置まで、半径の少なくとも約９９．４％の位置まで、または半径の少なくとも約９９．６％の位置にまで延在する（例えば、半径の約９８．９％〜約９９．９％、結合絶縁体上シリコン構造の半径の約９９．２％〜約９９．９％、約９９．５％〜約９９．９％）。例えば、３００ｍｍの結合絶縁体上シリコン構造において、誘電層とハンドルウエハとの間の結合は、構造の中心軸から延在し、結合構造の中心軸から約１４８．３５ｍｍまでまたは少なくとも約１４８．８ｍｍまで、中心軸から少なくとも約１４９．４ｍｍまで延在してよい（例えば、約１４８．３５ｍｍ〜１４９．８５ｍｍ、約１４８．８ｍｍ〜１４９．８５ｍｍまたは１４９．２５ｍｍ〜１４９．８５ｍｍ）。結合構造において結合が生じている程度を求めるように、結合ウエハを半分に劈開して分析できる、または得られるＳＯＩ構造をシリコン層の存在のために分析できる。これに関して、用語「少なくとも部分的に結合される」は、他に指定がない限り、結合がハンドルおよび／またはドナーウエハの周囲縁まで延在する配置を含んでよい。これに関して、所定の実施形態において、ハンドルウエハの半径は、誘電層および／またはシリコン層の半径とは異なってよく（例えば、部分的な結合の結果として劈開した後のＳＯＩ構造において）、および本明細書で用いるように「ＳＯＩ構造の半径」は、他に指定がない限り、ハンドルウエハの半径のことを言うことを理解すべきである。
結合構造の周辺の結合におけるこの増加は、シリコン層と誘電層とがハンドルウエハの周囲縁（得られるＳＯＩ構造においてシリコン層と誘電層とが結合する）まで接近して延在することを可能にする。複数の例示的な実施形態において、得られるＳＯＩ構造は、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約９８．９％の位置まで、およびいくつかの実施形態において、半径の少なくとも約９９．２％の位置まで、半径の少なくとも約９９．４％の位置まで、またはハンドルウエハの半径の少なくとも約９９．６％の位置まで（例えば、半径の約９８．９％〜約９９．９％の位置まで、約９９．２％〜約９９．９％の位置までまたはハンドルウエハの半径の約９９．５％〜約９９．９％の位置まで）延在しているシリコン層（および典型的には誘電層も）を含む。例えば、３００ｍｍのＳＯＩ構造において、シリコン層は、ハンドルウエハの中心軸から約１４８．３５ｍｍ、またはハンドルウエハの中心軸から少なくとも約１４８．８ｍｍ、少なくとも１４９．１ｍｍまたは少なくとも約１４９．４ｍｍまで（例えば、約１４８．３５ｍｍ〜約１４９．８５ｍｍ、約１４８．８ｍｍ〜約１４９．８５ｍｍまたは約１４９．２５ｍｍ〜約１４９．８５ｍｍ）延在している。
シリコン層が、ハンドルウエハの縁まで延在する程度は、例えば、Ｎｏｍａｒｓｋｉの微分干渉（ＤＩＣ）顕微鏡のような光学顕微鏡（例えば、５×対象物）で構造を見ることにより求めることができる。ＳＯＩ構造の頂の例示的な像は図５に示される。ＳＯＩ構造は、シリコン層６５により部分的に覆われている。構造は、シリコン層６５の縁５２からウエハの縁５０まで延在している非結合部分６９を含む（すなわち、ハンドルウエハの表面は、非結合領域６９内に見ることができる）。
これに関して、本明細書に用いるように、非結合部分６９の幅６０は、ウエハの傾斜領域６７を含まないことを理解すべきである。傾斜領域６７は、ウエハの頂５４から延在しており、頂５４は、符号「５０」により参照されるコントラストの変化に対する画像の光の帯として現れる。別の言い方をすれば、非結合領域６９は、頂５４からシリコンウエハの縁５２までではなく、傾斜領域の縁５０からシリコン層６５の縁５２まで延在している。頂５４よりも上の暗い領域は、顕微鏡観察の間に形成される影であり、およびウエハの一部を形成しない。
比較的低いＲＯＡを有することに加えて、ＳＯＩ構造に用いるハンドルおよびドナーウエハは、個々のウエハの前表面における少数の明視野欠陥を有するものとして特徴付けられ得る。ドナーウエハおよび／またはハンドルウエハの表面における明視野欠陥は、欠陥場所におけるドナーウエハとハンドルウエハとの間の結合を弱め、およびＳＯＩシリコン層にボイドを形成する。以下に記載されるウエハの研磨および洗浄手順は、ウエハの前表面上の約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有するウエハ、およびいくつかの実施形態において、約６ｎｍよりも大きい寸法の約２以下、約１以下または更にゼロの明視野欠陥を有するウエハをもたらすことが見出されている。代替的にまたは追加的に、ウエハは、ウエハの前表面における約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥、または約４．８ｎｍよりも大きい寸法の約４未満、約２未満もしくはゼロの明視野欠陥を有してよい。
いくつかの特定の実施形態において、ウエハの表面は、約６ｎｍよりも大きい寸法のどのような観察可能な明視野欠陥も含まず、および−約７００ｎｍ未満のＲＯＡを有する（例えば、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満または−約２５０ｎｍ未満）。以下に記載される研磨および洗浄方法は、ハンドルおよび／またはドナーウエハを参照して記載されるが、それらは、例えば、バルク単結晶シリコンウエハを含むウエハに一般に適用できる。当該方法は、一般に、少数の明視野欠陥（例えば、寸法が６ｎｍよりも大きい明視野欠陥は無い）を有するものとして更に特徴付けられる低いＲＯＡのウエハをもたらす。
得られるＳＯＩ構造は、様々な層の間の界面における減少した数量の明視野欠陥によって特徴付けることができ、これは、構造の様々な層の間で更に強固な結合をもたらし、およびより少ないボイドをシリコンデバイス層に形成する。ＳＯＩ構造は、誘電層とハンドルウエハとの間の界面と、誘電層とシリコン層との間の界面とを含む。様々な実施形態において、ハンドルウエハは、誘電層を有する界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥、または他の実施形態に関して、誘電層を有する界面において６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有することができる。これらおよび他の実施形態において、ハンドルウエハは、誘電層を有する界面における約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥、または約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロである明視野欠陥を有することができる。
代替的にはまたは追加的には、シリコン層は、誘電層を有する界面における約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有することができ、または６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有することができる。これらおよび他の実施形態において、シリコン層は、誘電層を有する界面における約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥、または約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有することができる。
明視野欠陥の検出は、当業者に既知である従来技術によって行ってよい。適切には、例えば、ＫＬＡ Ｔｅｎｃｏｒ Ｓｕｒｆｓｃａｎ ＳＰ２ウエハ検査システムのような明視野ウエハ検査ツールまたは明視野検出器を有する暗視野検査ツールは、明視野欠陥を検出するのに用いてよい。
劈開平面におけるドナーウエハを劈開した後に形成されるＳＯＩ構造は、様々なウエハ界面におけるＲＯＡ'sを有して特徴付けられてよく、ＲＯＡ'sは、ＳＯＩ構造を製造するのに用いるハンドルウエハおよび／またはドナーウエハのＲＯＡに実質的に類似する。ハンドルウエハは、誘電層を有する界面における−約７００ｎｍ未満のＲＯＡを有してよく、および他の実施形態において、誘電層を有する界面において−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｍｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍまたは−約１００ｎｍ〜−約３００ｎｍのＲＯＡを有してよい。
ＳＯＩ構造を製造するのに用いるドナーおよび／またはハンドルウエハは、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）方法により形成されているインゴットからウエハをスライスし、およびウエハに更なる方法を行うことによって得られる。例えば、ウエハに、「粗い」研磨および「最終」研磨を行ってよい。好都合的に、相対的に低いＲＯＡを有しおよび非常に少ない明視野欠陥を有するまたは明視野欠陥が無いハンドルおよびドナーウエハを製造する方法は見出されている。
ドナーおよび／またはハンドルウエハを製造するための１以上の実施形態において、前表面および必要に応じて後表面を研磨する第１研磨工程を行う（すなわち、両面研磨を行う）。一般に、研磨は、「粗い」研磨であり、該研磨は、ウエハ（例えば、ドナー、ハンドルまたはバルクウエハ）の表面粗さを、原子力顕微鏡（ＡＦＭ）により約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのスキャン寸法において測定して約３．５オングストローム未満、約２．５オングストロームほどの更なる低さまたは更に約２オングストロームまで減少する。この検査のために、表面粗さは、他に指定がない限り、二乗平均平方根（ＲＭＳ）として表される。粗い研磨は、典型的には、ウエハの表面から材料の約１μｍ〜約２０μｍ、および更に典型的には、約５μｍ〜約１５μｍの除去をもたらす。
粗い研磨（および以下に記載される最終研磨）は、例えば、化学機械平坦化（ＣＭＰ）によって達成できる。ＣＭＰは、典型的には、研磨剤のスラリーへのウエハの浸漬と、ポリマーパッドによるウエハの研磨とを含む。化学的および機械的手段の組合せによってウエハの表面を平滑化する。典型的には、化学的および熱的定常状態を達成するまでおよびウエハがそれらの目標形状および平坦さを達成するまで研磨を行う。粗い研磨は、Ｐｅｔｅｒ Ｗｏｌｔｅｒｓ（例えば、ＡＣ２０００ ｐｏｌｉｓｈｅｒ； レンツブルグ、ドイツ）、不二越（東京、日本）、Ｓｐｅｅｄｆａｍ（神奈川、日本）またはＬａｐｍａｓｔｅｒ ＳＦＩ（例えば、ＬＧＰ−７０８、千代田区、日本）から市販されている両面研磨機により行うことができる。シリコン研磨のためのストック除去パッドは、Ｐｓｉｌｏｑｕｅｓｔ (オーランド、フロリダ) 、Ｒｏｈｍ ＆ Ｈａａｓ (フィラデルフィア、ペンシルベニア)から市販でき、およびシリカベースのスラリーは、Ｒｏｈｍ ＆ Ｈａａｓ、Ｃａｂｏｔ (ボストン、マサチューセッツ)、Ｎａｌｃｏ (ネーパーヴィル、イリノイ)、 Ｂａｙｅｒ Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ (レバークーゼン、ドイツ)およびＤＡ ＮａｎｏＭａｔｅｒｉａｌｓ (テンピ、アリゾナ)から購入できる。
粗い研磨工程は、約３００秒〜約６００秒に亘って、および約７５ｇ／ｃｍ２〜約１２５ｇ／ｃｍ２のスラリーの流速を伴って約１５０ｇ／ｃｍ２〜約７００ｇ／ｃｍ２のパッド圧力において生じてよい。しかしながら、他の研磨時間、パッド圧力およびスラリーの流速は、本開示の技術的範囲から逸脱せずに用いることができることを理解すべきである。
粗い研磨が完了した後、ウエハは、洗い流しおよび乾燥できる。加えて、ウエハは、ウエットベンチに置かれてよいまたはスピン洗浄を行ってよい。ウエットベンチ洗浄は、必要に応じて、高温（例えば、約５０℃〜約８０℃）において、ウエハをＳＣ−１洗浄溶液（すなわち、水酸化アンモニウムおよび過酸化水素）に接触させることを含んでよい。スピン洗浄は、フッ化水素溶液とオゾン化された水との接触を含んでおり、および室温で行ってよい。
洗浄後に第２研磨工程を行うことができる。第２研磨工程は、典型的には、最終研磨である。最終研磨は、ウエハ（例えば、ハンドル、ドナーまたはバルクウエハ）の表面粗さを、ＡＦＭによって約１０μｍ×約１０μｍ〜約１００μｍ約１００μｍのスキャン寸法において測定して約２．０オングストローム未満まで減少させる。最終研磨は、表面粗さを、約１０μｍ×約１０μｍ〜約１００μｍ約１００μｍのスキャン寸法において、約１．５オングストローム未満または約１．２オングストローム未満まで更に減少できる。最終研磨は、表面層から材料の約０．５μｍ以下のみを除去する。
最終研磨のための適切な研磨機は、Ｌａｐｍａｓｔｅｒ ＳＦＴ（例えば、ＬＧＰ−７０８、千代田区、日本）から得られる。本開示の実施形態によれば、最終研磨に用いるパッドは、例えば、富士見（Ｋｉｙｏｓｏ、日本）からのＳＵＲＦＩＮパッド、千代田ＫＫ（大阪、日本）からのＣＩＥＧＡＬパッドまたはＲｏｈｍ ａｎｄ ＨａｓｓからのＳＰＭパッドのようなスエード革タイプのパッド（ポリウレタン発泡体パッドのことを言う）である。これに関して、本開示の目的のために、本明細書で言及するように、「ポリウレタン発泡体パッド」は、例えば、Ｒｏｈｍ ａｎｄ Ｈａｓｓから利用できるＳＵＢＡパッドのようなポリウレタンが充満したポリウレタンパッドを含まないことを留意すべきである。しかしながら、ＳＵＢＡパッドは、本開示の技術的範囲から逸脱せずに他の実施形態において用いることができる。ポリウレタン発泡体パッドの使用に加えて、用いる研磨スラリーは、コロイダルシリカ溶液（例えば、Ｓｙｔｏｎ−ＨＴ５０；Ｄｕ Ｐｏｎｔ Ａｉｒ Ｐｒｏｄｕｃｔｓ ＮａｎｏＭａｔｅｒｉａｌｓ（テンピ、アリゾナ）と腐食溶液（例えば、ＫＯＨ）の混合物；または富士見からのＧｌａｎｚｏｘ３９００）であってよい。いくつかの実施形態において、Ｓｙｔｏｎ−ＨＴ５０と腐食液の混合物は、最終研磨の第１工程に用いてよく、およびＧｌａｚｏｘ３９００は、第２工程に用いてよい。これに関して、最終研磨に用いるポリウレタン発泡体パッドおよびコロイダルシリカ溶液を粗い研磨のために用いることができるが；しかしながら、他のストックパッドおよびスラリーを本開示の技術的範囲から逸脱せずに粗い研磨のために用いることができることに留意すべきである。
最終研磨は、少なくとも約６０秒または更に約９０秒、約１２０秒または約１８０秒に亘って生じてよい。スラリーの流速は、約５００ｍｌ／分〜約７５０ｍｌ／分の範囲であってよく、およびパッド圧力は、約７５ｇ／ｃｍ２〜約１２５ｇ／ｃｍ２の範囲であってよい；しかしながら、他の研磨時間、パッド圧力およびスラリーの流速を、本開示の技術的範囲から逸脱せずに用いることができることを理解すべきである。
一般に、上述した研磨および洗浄工程は、それらの前表面上に相対的に低いＲＯＡ（例えば、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍ、−約１００ｎｍ〜−約３００ｎｍ）を有しおよびそれらの前表面に相対的に少ない明視野欠陥（例えば、ウエハの表面における約６ｎｍよりも大きい寸法の約３以下の明視野欠陥または約６ｎｍよりも大きい寸法の約２以下、約１以下、またはゼロの明視野欠陥および／またはそれらの前表面における約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥または約４．８ｎｍよりも大きい寸法の約４未満、約２未満または更にゼロの明視野欠陥）を有するウエハを製造する。本開示の研磨および洗浄方法と、本明細書に記載されたロールオフ量および明視野欠陥量は、典型的には、ＳＯＩ構造を製造するのに用いるハンドルウエハまたはドナーウエハに対して記載されるが、当該方法は、バルク単結晶シリコンウエハを製造するのに用いることができ、およびウエハは、記載されたロールオフ量および明視野欠陥によって特徴付けられ得ることを理解すべきである。更に、所定の実施形態において、ウエハの集団（例えば、ウエハのカセットのような貯蓄ユニット内のウエハの集合）を提供でき、各々のウエハは、上述したロールオフ量および明視野欠陥量により特徴付けられる。ウエハの集団は、少なくとも約１０のウエハ、少なくとも約２５のウエハ、少なくとも約５０のウエハ、少なくとも約１００のウエハまたは更に少なくとも約１０００のウエハを含んでよい。
実施例１；可変ＲＯＡを有するＳＯＩ構造の非結合幅
誘電層（厚さ１４５ｎｍ）を有するドナーウエハに対してドナーウエハの表面上にハンドルウエハを結合し、続いて、ドナーウエハ内で形成される劈開平面に沿って劈開することによって６つの３００ｍｍのＳＯＩ構造を製造した。３６ｋｅＶのエネルギーおよび１×１０１６イオン／ｃｍ２の投与においてＨｅ+イオンを注入し、続いて、４８ｋｅＶのエネルギーおよび１×１０１５イオン／ｃｍ２の投与においてＨ２ ＋イオンを注入することによってドナーウエハ内に劈開平面を形成した（Ｑｕａｎｔｕｍ Ｈ Ｉｍｐｌａｎｔｅｒ（ｍｏｄｅｌ Ｑ８４３）、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ （サンタクララ、カリフォルニア））。劈開を、３５０℃まで加熱することによって行った（Ａ４１２ Ｆｕｒｎａｃｅ、ＡＳＭ（アルメレ、オランダ））。
各々が−約８００ｎｍの厚さＲＯＡを有するドナーおよびハンドルウエハからＳＯＩ構造の１つの組を製造した。−約８００ｎｍの厚さＲＯＡを有するハンドルウエハおよび−約２００ｎｍのドナーウエハから別の組を作った。各々が−約２００ｎｍの厚さＲＯＡを有するハンドルおよびドナーウエハから別の組を作った。ポリウレタン発泡体パッドによって粗く研磨し、続いて洗浄しおよび次いでポリウレタン発泡体パッドにより最終研磨することによって−約２００ｎｍの厚さＲＯＡを有した全てのドナーおよび／またはハンドルウエハを製造した。ＲＯＡは、ＫＬＡ−Ｔｅｎｃｏｒ ＷａｆｅｒＳｉｇｈｔ Ａｎａｌｙｓｉｓのソフトウェアの使用によって測定し、ならびにＲＯＡは、ウエハの厚さプロファイルを求め、平均厚さプロファイルにおける構造の中心から位置１２４ｍｍと位置１４０ｍｍとの間の一次の線を適合することによって、および参照線と、中心からの位置１４９ｍｍとの間の距離を求めることによって、求めた。
図７は、厚さＲＯＡの関数として上述したウエハのための非結合領域の幅を図示する。図７からわかるように、−約２００ｎｍの厚さＲＯＡを有するハンドルおよびドナーウエハから作ったＳＯＩウエハの誘電層は、ハンドルウエハの縁（すなわち、「非結合領域の幅」）から約１ｍｍ未満（それぞれ、具体的には０．７１ｍｍおよび０．６２ｍｍ）まで延在し、一方で、他のＳＯＩ構造は、ずっと大きい非結合幅を有した。
図８は、前表面ＲＯＡの関数として上述したウエハのための非結合領域の幅を図示し、および図９は、前表面形状第２誘導物（ｚｄｄ）の関数として非結合領域の幅を示す。図からわかるように、前表面ＲＯＡは、非結合幅とあまり相互に関係せず、および前表面第２誘導物は、よく相互に関係する。
実施例２；新規および従来のドナーウエハおよび／またはハンドルウエハから製造したＳＯＩ構造における非結合幅の比較
３００ｍｍのＳＯＩ構造の４つの組を、以下に示すドナーおよびハンドルウエハの様々な組合せから製造した：
（ａ）従来のドナーおよび従来のハンドルウエハ（すなわち、ドナーまたはハンドルウエハのための粗い研磨と最終研磨との間の洗浄工程は無い）；
（ｂ）新規なドナーウエハ（ポリウレタン発泡体パッドによる粗い研磨に続いて、洗浄工程、次いでポリウレタン発泡体パッドによる最終研磨）および従来のハンドルウエハ；
（ｃ）新規なドナーウエハと、知られていない方法によって作られたハンドルウエハ；ならびに
（ｄ）新規なドナーウエハおよび新規なハンドルウエハ。
各々のグループ（ａ）〜（ｄ）から２つのウエハを、厚さＲＯＡ、前表面ＲＯＡおよび前表面形状第２誘導物ｚｄｄを求めるように分析した。ウエハグループ（ａ）〜（ｄ）の厚さＲＯＡは図１０に図示される。ウエハグループ（ａ）〜（ｄ）の前表面ＲＯＡは図１１に図示される。ウエハグループ（ａ）〜（ｄ）の前表面形状第２誘導物は、図１２に図示される。図１０〜１２からわかるように、厚さＲＯＡ（図１０）および第２誘導物パラメータ（図１２）は、一箇所に集まり、および前表面ＲＯＡ（図１１）は、より分散する。４つの従来のハンドルウエハのための平均厚さＲＯＡ（グループＡおよびグループＢの従来のウエハ）は−約８１４ｎｍであった。２つの従来のドナーウエハ（グループＡ）のための平均厚さＲＯＡは−約７７１ｎｍであった。６つの新規なドナーウエハのための平均厚さＲＯＡ（グループＢ、ＣおよびＤの新規なドナーウエハ）は−約２０３ｎｍであった。新規なハンドルウエハのための平均厚さＲＯＡ（グループＤのハンドルウエハ）は−１６２ｎｍであった。
各々のドナーおよびハンドルウエハは、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ）方法によって成長した単結晶シリコンから成った。新規な方法によって製造した各々のドナーウエハおよびハンドルウエハ（ポリウレタン発泡体パッドによる粗い研磨に続いて、洗浄工程、次いで、ポリウレタン発泡体パッドによる最終研磨）は、約６ｎｍよりも大きい寸法のいかなる明視野欠陥も含まず、および約４．８ｎｍよりも大きい寸法の２以下の明視野欠陥を含んだ。
ドナーウエハにおけるシリコン酸化誘電層を形成して誘電層をハンドルウエハに結合することによって各々のＳＯＩ構造を製造した。ドナーウエハを、シリコン層を後に残す従来の方法によって劈開した。シリコンデバイス層がＳＯＩ構造縁（すなわち、ハンドルウエハの周辺縁）まで延在しなかった領域の幅を求めるように、Ｎｉｋｏｎ Ｎｏｍａｒｓｋｉ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｓｃｏｐｅによって各々のＳＯＩ構造を分析した。
図１３からわかるように、平均すると、従来のドナーおよびハンドルウエハ（（ａ））を用いたＳＯＩ構造は、ＳＯＩ構造の中心から、中心から約１４８．０ｍｍ（半径の９８．７％）まで延在したシリコン層を有し、新規なドナーウエハおよび従来のハンドルウエハ（（ｂ））を用いて製造したＳＯＩ構造は、ＳＯＩ構造の中心から、中心から約１４８．５ｍｍまで（半径の９９．０％）延在したシリコン層を有し、新規なドナーウエハおよび商業的に得られるハンドルウエハを用いて製造したＳＯＩ構造（（ｃ））は、ＳＯＩ構造の中心から、中心から約１４９ｍｍまで延在したシリコン層を有し、新規なドナーウエハと新規なハンドルウエハを用いて製造するＳＯＩ構造（（ｄ））は、中心から約１４９．３ｍｍ（半径の９９．３％）まで、ＳＯＩ構造の中心から、中心から約１４９．３ｍｍまで（半径の９９．５％）延在したシリコン層を有した。新規なドナーおよび／またはハンドルウエハは、好都合に、シリコン層の半径を増加させ、従って、明視野欠陥の数を容認できないレベルまで（例えば、６ｎｍの寸法の１以上の欠陥の量または４．８ｎｍよりも大きい寸法の３以上の明視野欠陥の量まで）増加させずにデバイス作製のための使用可能な領域を増加させることがわかる。
新規なドナーウエハおよび新規なハンドルウエハ（ポリウレタン発泡体パッドによる粗い研磨に続いて、洗浄工程、次いでポリウレタン発泡体パッドによる最終研磨に続いて）から製造されたＳＯＩ構造のＮｉｋｏｎ Ｎｏｍａｒｓｋｉ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｓｃｏｐｅの写真は図５に示される。非結合領域６９の幅６０は、０．５７ｍｍであった。従来のドナーウエハおよび従来のハンドルから製造されたＳＯＩ構造（すなわち、粗い研磨と最終研磨との間の洗浄工程は無い）のＮｉｋｏｎ Ｎｏｍａｒｓｋｉ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｓｃｏｐｅの写真は図６に示される。非結合領域６９の幅６０は、２．２８ｍｍであった。
本開示またはその好ましい実施形態の要素を導入する場合に、冠詞「a」「an」および「said」は、１以上の要素があることを意味するように意図される。用語「comprising」、「including」および「having」は、包含的であることが意図され、および示された要素以外の付加的な要素があってよいことを意味する 。
様々な変化は、本開示の技術的範囲から逸脱せずに上記の装置と方法で為され得るので、上記に含まれおよび添付図面に示される全ての事柄は、説明するためでありおよび制限する意味ではないと解釈されるべきであることが意図される。

Claims (100)

  1. 絶縁体上シリコン構造の製造方法であって、該構造が、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電層と、を含んでおり、および中心軸と、中心軸にほぼ垂直な前表面および後表面と、前表面と後表面とを結合している周囲縁と、中心軸から周囲縁まで延在している半径とを有しており、該方法が：
    ドナーウエハおよびハンドルウエハの少なくとも１つの前表面上に誘電層を形成し；
    ドナーウエハおよびハンドルウエハの少なくとも１つに誘電層を結合して結合ウエハを形成し、ドナーウエハおよびハンドルウエハの少なくとも１つが、−約７００ｎｍ未満の厚さロールオフ量（ＲＯＡ）を有し；および
    シリコン層が、誘電層と結合して維持するように、ドナーウエハ内の分離平面に沿って結合ウエハを分離して、絶縁体上シリコンを形成する
    ことを含む、絶縁体上シリコン構造の製造方法。
  2. 誘電層をドナーウエハに形成し、および誘電層をハンドルウエハと結合し、ハンドルウエハが、−約７００ｎｍ未満の厚さＲＯＡを有する、請求項１に記載の方法。
  3. 誘電層をドナーウエハに形成し、および誘電層をハンドルウエハと結合し、ドナーウエハが、−約７００ｎｍ未満の厚さＲＯＡを有する、請求項１または２に記載の方法。
  4. 誘電層をハンドルウエハに形成し、および誘電層をドナーウエハと結合し、ドナーウエハが、−約７００ｎｍ未満の厚さＲＯＡを有する、請求項１に記載の方法。
  5. 誘電層をハンドルウエハに形成し、および誘電層をドナーウエハと結合し、ハンドルウエハが、−約７００ｎｍ未満の厚さＲＯＡを有する、請求項１または４に記載の方法。
  6. ハンドルウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ未満〜−約７００ｎｍ未満、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項１〜５のいずれか１項に記載の方法。
  7. ドナーウエハが、その前表面において−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項１〜６のいずれか１項に記載の方法。
  8. ドナーウエハおよびハンドルウエハの両方が、構造の周囲縁と半径の９８％との間の環状縁部分を有しており、厚さＲＯＡを：
    厚さプロファイル上の第１分別点と第２分別点との間の参照線を形成し；および
    参照線と、ウエハ厚さプロファイルの縁部分における第３分別点との間の距離を測定すること
    によって求める、請求項１〜７のいずれか１項に記載の方法。
  9. 第１分別点と構造の中心軸との間の距離が、構造の半径の約８２．７％である、請求項８に記載の方法。
  10. 第２分別点と構造の中心軸との間の距離が、構造の半径の約９３．３％である、請求項８または９に記載の方法。
  11. 第３分別点と構造の中心軸との間の距離が、構造の半径の約９９．３％である、請求項８〜１０のいずれか１項に記載の方法。
  12. 参照線を一次直線として適合する、請求項８〜１１のいずれか１項に記載の方法。
  13. 参照線を三次多項式として適合する、請求項８〜１１のいずれか１項に記載の方法。
  14. 厚さＲＯＡが、平均厚さＲＯＡである、請求項１〜１３のいずれか１項に記載の方法。
  15. 平均厚さＲＯＡが、８つのウエハ半径で測られた８つの厚さＲＯＡ測定値の平均である、請求項１４に記載の方法。
  16. ドナーウエハとハンドルウエハの少なくとも１つが、−約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項１〜１５のいずれか１項に記載の方法。
  17. ハンドルウエハが、その前表面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、またはその前表面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項１〜１６のいずれか１項に記載の方法。
  18. ハンドルウエハが、その前表面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、またはその前表面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項１〜１７のいずれか１項に記載の方法。
  19. ドナーウエハが、その前表面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、またはその前表面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項１〜１８のいずれか１項に記載の方法。
  20. ドナーウエハが、その前表面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、またはその前表面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項１〜１９のいずれか１項に記載の方法。
  21. シリコン層が、構造の中心軸から構造の半径の約９８．９％の位置までまたは少なくとも約９９．２％、少なくとも約９９．４％、少なくとも約９９．６％の位置までまたは構造の半径の約９８．９％〜約９９．９％、約９９．２％〜約９９．９％または約９９．５％〜約９９．９％の位置まで延在している、請求項１〜２０のいずれか１項に記載の方法。
  22. ハンドルウエハが、前表面および後表面を有しており、ハンドルウエハを：
    ハンドルウエハの前表面を研磨することを含む第１研磨工程を行って；
    第１研磨工程後に、ハンドルウエハの前表面を洗浄することを含む洗浄工程を行って；および
    洗浄工程後に、ハンドルウエハの前表面を研磨することを含む第２研磨工程を行うこと
    によって製造する、請求項１〜２１のいずれか１項に記載の方法。
  23. 第１研磨工程中に前表面を研磨するのと同時にハンドルウエハの後表面を研磨する、請求項２２に記載の方法。
  24. 第１研磨工程が、ハンドルウエハの前表面の表面粗さを、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約３オングストローム未満、約２．５オングストローム未満または約２オングストローム未満まで減少する、請求項２２または２３に記載の方法。
  25. 第２研磨工程が、ハンドルウエハの前表面の表面粗さを、約１０μｍ×約１０μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約２．０オングストローム未満、約１．５オングストローム未満または約１．２オングストローム未満まで減少する、請求項２２〜２４のいずれか１項に記載の方法。
  26. 第１研磨工程が、ウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項２２〜２５のいずれか１項に記載の方法。
  27. 第１研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項２２〜２６のいずれか１項に記載の方法。
  28. 第２研磨工程が、ウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項２２〜２７のいずれか１項に記載の方法。
  29. 第２研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項２２〜２８のいずれか１項に記載の方法。
  30. 洗浄工程が、ウエハを洗い流すことを含む、請求項２２〜２９のいずれか１項に記載の方法。
  31. 洗浄工程が、ウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、請求項２２〜３０のいずれか１項に記載の方法。
  32. ドナーウエハが、前表面および後表面を有しており、ドナーウエハを：
    ドナーウエハの前表面を研磨することを含む第１研磨工程を行って；
    第１研磨工程後に、ドナーウエハの前表面を洗浄することを含む洗浄工程を行って；および
    洗浄工程後に、ドナーウエハの前表面を研磨することを含む第２研磨工程を行うこと
    によって製造する、請求項１〜３１のいずれか１項に記載の方法。
  33. 第１研磨工程中に前表面を研磨するのと同時にドナーウエハの後表面を研磨する、請求項３２に記載の方法。
  34. 第１研磨工程が、ドナーウエハの前表面の表面粗さを、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約３オングストローム未満、約２．５オングストローム未満または約２オングストローム未満まで減少する、請求項３２または３３に記載の方法。
  35. 第２研磨工程が、ドナーウエハの前表面の表面粗さを、約１０μｍ×約１０μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約２．０オングストローム未満、約１．５オングストローム未満または約１．２オングストローム未満まで減少する、請求項３２〜３４のいずれか１項に記載の方法。
  36. 第１研磨工程が、ウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項３２〜３５のいずれか１項に記載の方法。
  37. 第１研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項３２〜３６のいずれか１項に記載の方法。
  38. 第２研磨工程が、ウエハをポリウレタン発泡体パッドにより研磨することを含む、請求項３２〜３７のいずれか１項に記載の方法。
  39. 第２研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項３２〜３８のいずれか１項に記載の方法。
  40. 洗浄工程が、ウエハを洗い流すことを含む、請求項３２〜３９のいずれか１項に記載の方法。
  41. 洗浄工程が、ウエハを水酸化アンモニウム溶液および過酸素水素溶液に接触させることを含む、請求項３２〜４０のいずれか１項に記載の方法。
  42. 結合絶縁体上シリコン構造であって、該構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電層と、を含み、該誘電層が、ハンドルウエハと部分的に結合されており、該構造が、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有しており、誘電層とハンドルウエハとの間の結合が、結合絶縁体上シリコン構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９８．９％の位置まで延在している、結合絶縁体上シリコン構造。
  43. 誘電層とハンドルウエハとの間の結合が、結合絶縁体上シリコン構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９９．２％、少なくとも約９９．４％、少なくとも約９９．６％または結合絶縁体上シリコン構造の半径の約９８．９％〜約９９．９％、約９９．２％〜約９９．９％もしくは約９９．５％〜約９９．９％の位置まで延在している、請求項４２に記載の結合絶縁体上シリコン構造。
  44. ハンドルウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項４２または４３に記載の結合絶縁体上シリコン構造。
  45. ドナーウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項４２〜４４のいずれか１項に記載の結合絶縁体上シリコン構造。
  46. ドナーウエハとハンドルウエハの少なくとも１つが、−約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項４２〜４５のいずれか１項に記載の結合絶縁体上シリコン構造。
  47. 誘電層とハンドルウエハが、界面を形成しており、ハンドルウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項４２〜４６のいずれか１項に記載の結合絶縁体上シリコン構造。
  48. 誘電層とハンドルウエハが、界面を形成しており、ハンドルウエハが、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項４２〜４７のいずれか１項に記載の結合絶縁体上シリコン構造。
  49. 誘電層とドナーウエハが、界面を形成しており、ドナーウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項４２〜４８のいずれか１項に記載の結合絶縁体上シリコン構造。
  50. 誘電層とドナーウエハが、界面を形成しており、ドナーウエハが、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項４２〜４９のいずれか１項に記載の結合絶縁体上シリコン構造。
  51. 結合絶縁体上シリコン構造であって、該構造が、ハンドルウエハと、ドナーウエハと、ハンドルウエハとドナーウエハとの間の誘電層と、を含んでおり、該誘電層が、ドナーウエハと部分的に結合されており、結合絶縁体上シリコン構造が、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有しており、誘電層とドナーウエハとの間の結合が、結合絶縁体上シリコン構造の中心軸から、結合絶縁体上シリコン構造の半径の少なくとも約９８．９％〜約９９．９％の位置まで延在している、結合絶縁体上シリコン構造。
  52. 誘電層とドナーウエハとの間の結合が、結合絶縁体上シリコン構造の中心軸から、ドナーウエハの半径の少なくとも約９９．２％、少なくとも約９９．４％、少なくとも約９９．６％または結合絶縁体上シリコン構造の半径の約９９．２％〜約９９．９％もしくは約９９．５％〜約９９．９％の位置まで延在している、請求項５１に記載の結合絶縁体上シリコン構造。
  53. ハンドルウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項５１または５２に記載の結合絶縁体上シリコン構造。
  54. ドナーウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍまたは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項５１〜５３のいずれか１項に記載の結合絶縁体上シリコン構造。
  55. ドナーウエハとハンドルウエハの少なくとも１つが、 −約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項５１〜５４のいずれか１項に記載の結合絶縁体上シリコン構造。
  56. 誘電層とハンドルウエハが、界面を形成しており、ハンドルウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項５１〜５５のいずれか１項に記載の結合絶縁体上シリコン構造。
  57. 誘電層とハンドルウエハが、界面を形成しており、ハンドルウエハが、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項５１〜５６のいずれか１項に記載の結合絶縁体上シリコン構造。
  58. 誘電層とドナーウエハが、界面を形成しており、ドナーウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項５１〜５７のいずれか１項に記載の結合絶縁体上シリコン構造。
  59. 誘電層とドナーウエハが、界面を形成しており、ドナーウエハが、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項５１〜５８のいずれか１項に記載の結合絶縁体上シリコン構造。
  60. 絶縁体上シリコン構造であって、該構造が、ハンドルウエハと、シリコン層と、ハンドルウエハとシリコン層との間の誘電層と、誘電層とハンドルウエハとの間の界面とを含んでおり、ハンドルウエハが、中心軸と、周囲縁と、中心軸から周囲縁まで延在している半径とを有しており、シリコン層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約９８．９％の位置まで延在しており、ハンドルウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する、絶縁体上シリコン構造。
  61. シリコン層が、ハンドルウエハの中心軸からハンドルウエハの半径の少なくとも約９９．２％の位置までまたは少なくとも約９９．４％、少なくとも約９９．６％またはハンドルウエハの半径の約９８．９％〜約９９．９％、約９９．２％〜約９９．９％もしくは約９９．５％〜約９９．９％の位置まで延在している、請求項６０のいずれか１項に記載の絶縁体上シリコン構造。
  62. 誘電層が、ハンドルウエハの中心軸から、ハンドルウエハの半径の少なくとも約９８．９％、少なくとも約９９．２％、少なくとも約９９．４％、少なくとも約９９．６％またはハンドルウエハの半径の約９８．９％〜約９９．９％、約９９．２％〜約９９．９％もしくは約９９．５％〜約９９．９％の位置まで延在している、請求項６０または６１に記載の絶縁体上シリコン構造。
  63. ハンドルウエハが、界面において約６ｎｍよりも大きい寸法の約２以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約１以下またはゼロの明視野欠陥を有する、請求項６０〜６２のいずれか１項に記載の絶縁体上シリコン構造。
  64. ハンドルウエハが、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４以下、約２以下またはゼロの明視野欠陥を有する、請求項６０〜６３のいずれか１項に記載の絶縁体上シリコン構造。
  65. 誘電層とシリコン層が、界面を形成しており、シリコン層が、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有し、または界面において約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する、請求項６０〜６４のいずれか１項に記載の絶縁体上シリコン構造。
  66. 誘電層とシリコン層が、界面を形成しており、シリコン層が、界面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥を有し、または界面において約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項６０〜６５のいずれか１項に記載の絶縁体上シリコン構造。
  67. ハンドルウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項６０〜６６のいずれか１項に記載の絶縁体上シリコン構造。
  68. ハンドルウエハが、 −約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項６０〜６７のいずれか１項に記載の絶縁体上シリコン構造。
  69. ウエハの研磨方法であって、該方法が：
    ウエハをポリウレタン発泡体パッドにより研磨することを含む第１研磨工程を行って；
    第１研磨工程後に、ハンドルウエハの前表面を洗浄することを含む洗浄工程を行って；および
    洗浄工程後に、ウエハをポリウレタン発泡体パッドにより研磨することを含む第２研磨工程を行うこと
    を含む、ウエハの研磨方法。
  70. 第１研磨工程中に前表面を研磨するのと同時にウエハの後表面を研磨する、請求項６９に記載の方法。
  71. 第１研磨工程が、ウエハの表面粗さを、約１μｍ×約１μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約３オングストローム未満、約２．５オングストローム未満または約２オングストローム未満まで減少する、請求項６９または７０に記載の方法。
  72. 第２研磨工程が、ウエハの表面粗さを、約１０μｍ×約１０μｍ〜約１００μｍ×約１００μｍのＡＦＭスキャン寸法により測定して約２．０オングストローム未満、約１．５オングストローム未満または約１．２オングストローム未満まで減少する、請求項６９〜７１のいずれか１項に記載の方法。
  73. 第１研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項６９〜７２のいずれか１項に記載の方法。
  74. 第２研磨工程が、コロイダルシリカスラリーをウエハと接触させることを含む、請求項６９〜７３のいずれか１項に記載の方法。
  75. 洗浄工程が、ウエハを洗い流すことを含む、請求項６９〜７４のいずれか１項に記載の方法。
  76. 洗浄工程が、ウエハを水酸化アンモニウム溶液および過酸素水素溶液と接触させることを含む、請求項６９〜７５のいずれか１項に記載の方法。
  77. 第２研磨工程後に、ウエハが、−約７００ｎｍ未満、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項６９または７６のいずれか１項に記載の方法。
  78. 第２研磨工程後に、ウエハが、−約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項６９〜７７のいずれか１項に記載の方法。
  79. ウエハが、界面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する前表面または約６ｎｍよりも大きい寸法の約２以下、約１以下またはゼロの明視野欠陥を有する前表面を有する、請求項６９〜７８のいずれか１項に記載の方法。
  80. ウエハが、ハンドルウエハ、ドナーウエハまたはバルクシリコンウエハである、請求項６９〜７９のいずれか１項に記載の方法。
  81. 中心軸と、中心軸に対してほぼ垂直である前表面および後表面と、前および後表面を結合している周囲縁と、中心軸から周囲縁まで延在している半径と、を有する半導体ウエハであって、−約７００ｎｍ未満の厚さロールオフ量（ＲＯＡ）を有し、およびウエハの前表面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する、半導体ウエハ。
  82. ウエハが、ウエハの前表面において約６ｎｍよりも大きい寸法の約２以下の明視野欠陥を有し、ウエハの前表面において約６ｎｍよりも大きい寸法の約１以下またはゼロの明視野欠陥を有する、請求項８１に記載の半導体ウエハ。
  83. ウエハが、ウエハの前表面において約４．８ｎｍよりも大きい寸法の約６未満の明視野欠陥または約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項８１または８２に記載の半導体ウエハ。
  84. ウエハが、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項８１または８３のいずれか１項に記載の半導体ウエハ。
  85. ウエハが、ウエハの周囲縁と半径の９８％との間の環状縁部分を有しており、厚さＲＯＡを：
    厚さプロファイル上の第１分別点と第２分別点との間の参照線を形成し；および
    参照線と、ウエハ厚さプロファイルの縁部分における第３分別点との間の距離を測定すること
    によって求める、請求項８１〜８４のいずれか１項に記載の半導体ウエハ。
  86. 第１分別点と構造の中心軸との間の距離が、構造の半径の約８２．７％である、請求項８５に記載の半導体ウエハ。
  87. 第２分別点と構造の中心軸との間の距離が、構造の半径の約９３．３％である、請求項８５または８６に記載の半導体ウエハ。
  88. 第３分別点と構造の中心軸との間の距離が、構造の半径の約９９．３％である、請求項８５〜８７のいずれか１項に記載の半導体ウエハ。
  89. 参照線を一次直線として適合する、請求項８５〜８８のいずれか１項に記載の半導体ウエハ。
  90. 参照線を三次多項式として適合する、請求項８５〜８８のいずれか１項に記載の半導体ウエハ。
  91. 厚さＲＯＡが、平均厚さＲＯＡである、請求項８１〜９０のいずれか１項に記載の半導体ウエハ。
  92. 平均厚さＲＯＡが、８つのウエハ半径で測られた８つの厚さＲＯＡ測定値の平均である、請求項９１に記載の半導体ウエハ。
  93. ウエハが、−約１１００ｎｍ／ｍｍ２未満、−約８００ｎｍ／ｍｍ２未満、−約６００ｎｍ／ｍｍ２未満、−約４００ｎｍ／ｍｍ２未満、−約１１１０ｎｍ／ｍｍ２〜−約１００ｎｍ／ｍｍ２または−約８００ｎｍ／ｍｍ２〜−約２００ｎｍ／ｍｍ２の前表面ｚｄｄを有する、請求項８１〜９２のいずれか１項に記載の半導体ウエハ。
  94. ウエハが、ハンドルウエハである、請求項８１〜９３のいずれか１項に記載の半導体ウエハ。
  95. ウエハが、ドナーウエハである、請求項８１〜９３のいずれか１項に記載の半導体ウエハ。
  96. 半導体ウエハが、単結晶シリコンから成る、請求項８１〜９５のいずれか１項に記載の半導体ウエハ。
  97. 半導体ウエハが、ウエハの群のうちの１つのウエハであり、各々のウエハが、中心軸と、中心軸に対してほぼ垂直である前表面および後表面と、前および後表面を結合している周囲縁と、中心軸から周囲縁まで延在している半径と、を有し、−約７００ｎｍ未満の厚さロールオフ量（ＲＯＡ）を有し、およびウエハの前表面において約６ｎｍよりも大きい寸法の約３以下の明視野欠陥を有する、請求項８１〜９６のいずれか１項に記載の半導体ウエハ。
  98. 各々のウエハが、ウエハの前表面において約６ｎｍよりも大きい寸法の約２以下の明視野欠陥、ウエハの前表面において６ｎｍよりも大きい寸法の約１以下またはゼロの明視野欠陥を有する、請求項９７に記載の半導体ウエハ。
  99. 各々のウエハが、ウエハの前表面において約４．８ｎｍよりも大きい寸法の約６以下の明視野欠陥または約４．８ｎｍよりも大きい寸法の約４未満、約２未満またはゼロの明視野欠陥を有する、請求項９７または９８に記載の半導体ウエハ。
  100. 各々のウエハが、−約６００ｎｍ未満、−約５００ｎｍ未満、−約４００ｎｍ未満、−約３００ｎｍ未満、−約２５０ｎｍ未満または−約１０ｎｍ〜−約７００ｎｍ、−約５０ｎｍ〜−約６００ｎｍ、−約１００ｎｍ〜−約５００ｎｍ、−約１００ｎｍ〜−約４００ｎｍもしくは−約１００ｎｍ〜−約３００ｎｍの厚さＲＯＡを有する、請求項９７〜９９のいずれか１項に記載の半導体ウエハ。
JP2012555018A 2010-02-25 2011-02-07 Ｓｏｉ構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造 Active JP6066729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30818510P 2010-02-25 2010-02-25
US61/308,185 2010-02-25
PCT/US2011/023937 WO2011106144A1 (en) 2010-02-25 2011-02-07 Methods for reducing the width of the unbonded region in soi structures and wafers and soi structures produced by such methods

Publications (3)

Publication Number Publication Date
JP2013520838A true JP2013520838A (ja) 2013-06-06
JP2013520838A5 JP2013520838A5 (ja) 2015-09-24
JP6066729B2 JP6066729B2 (ja) 2017-01-25

Family

ID=43927950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012555018A Active JP6066729B2 (ja) 2010-02-25 2011-02-07 Ｓｏｉ構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造

Country Status (8)

Country Link
US (2) US8330245B2 (ja)
EP (1) EP2539928B1 (ja)
JP (1) JP6066729B2 (ja)
KR (2) KR101882026B1 (ja)
CN (1) CN102770955B (ja)
SG (2) SG189816A1 (ja)
TW (1) TWI518779B (ja)
WO (1) WO2011106144A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
KR20190119595A (ko) * 2017-01-23 2019-10-22 글로벌웨이퍼스 씨오., 엘티디. 클리브 시스템들, 장착가능 클리브 모니터링 시스템들, 및 본딩된 웨이퍼 구조들을 분리하기 위한 방법들

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP6314019B2 (ja) * 2014-03-31 2018-04-18 ニッタ・ハース株式会社 半導体基板の研磨方法
US10128146B2 (en) 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
US9806025B2 (en) 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
SG11201906510PA (en) 2017-03-02 2019-08-27 Ev Group E Thallner Gmbh Method and device for bonding chips
CN109425315B (zh) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
CN112262467A (zh) 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP2003142437A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US20030190810A1 (en) * 2002-04-05 2003-10-09 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
WO1993026041A1 (en) * 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6207005B1 (en) * 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish
EP1170801B1 (en) 1999-10-14 2006-07-26 Shin-Etsu Handotai Company Limited Bonded wafer producing method
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
WO2003038884A2 (en) * 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
US6824622B2 (en) * 2002-06-27 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Cleaner and method for removing fluid from an object
FR2842646B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6908027B2 (en) * 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
WO2007019260A1 (en) * 2005-08-03 2007-02-15 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer
EP1840955B1 (en) * 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP2001345435A (ja) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
JP2003142437A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US20030190810A1 (en) * 2002-04-05 2003-10-09 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US10818539B2 (en) 2015-11-20 2020-10-27 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
KR20190119595A (ko) * 2017-01-23 2019-10-22 글로벌웨이퍼스 씨오., 엘티디. 클리브 시스템들, 장착가능 클리브 모니터링 시스템들, 및 본딩된 웨이퍼 구조들을 분리하기 위한 방법들
CN110383447A (zh) * 2017-01-23 2019-10-25 环球晶圆股份有限公司 分割系统、可安装的分割监视系统及用于分开经接合晶片结构的方法
KR102336369B1 (ko) * 2017-01-23 2021-12-07 글로벌웨이퍼스 씨오., 엘티디. 클리브 시스템들, 장착가능 클리브 모니터링 시스템들, 및 본딩된 웨이퍼 구조들을 분리하기 위한 방법들
CN110383447B (zh) * 2017-01-23 2023-09-15 环球晶圆股份有限公司 分割系统、可安装的分割监视系统及用于分开经接合晶片结构的方法

Also Published As

Publication number Publication date
KR101972286B1 (ko) 2019-04-24
US20110204471A1 (en) 2011-08-25
EP2539928B1 (en) 2016-10-19
US8440541B2 (en) 2013-05-14
EP2539928A1 (en) 2013-01-02
CN102770955A (zh) 2012-11-07
TW201140694A (en) 2011-11-16
KR20180052773A (ko) 2018-05-18
CN102770955B (zh) 2015-06-17
SG189816A1 (en) 2013-05-31
WO2011106144A1 (en) 2011-09-01
SG183175A1 (en) 2012-09-27
US8330245B2 (en) 2012-12-11
US20110207246A1 (en) 2011-08-25
KR20120121905A (ko) 2012-11-06
JP6066729B2 (ja) 2017-01-25
KR101882026B1 (ko) 2018-07-25
TWI518779B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
JP2013520838A (ja) Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
JP2013520838A5 (ja)
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
US6645831B1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP5694413B2 (ja) 平滑なウェハの製造方法
US7276427B2 (en) Method for manufacturing SOI wafer
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
US11367649B2 (en) Semiconductor substrate polishing methods
US20100130021A1 (en) Method for processing a silicon-on-insulator structure
KR20050047505A (ko) Ｓｏｉ 웨이퍼의 제조방법
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
US20100285655A1 (en) Method of producing bonded wafer
JP2001501368A (ja) 接着した半導体基板の平坦化方法
JP5587257B2 (ja) イオン注入機の基板保持具の劣化判定方法
JP2020170756A (ja) シリコンウェーハの平坦化加工方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150707

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150807

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161220

R150 Certificate of patent or registration of utility model

Ref document number: 6066729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250