KR20180052773A - Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체 - Google Patents

Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체 Download PDF

Info

Publication number
KR20180052773A
KR20180052773A KR1020187012785A KR20187012785A KR20180052773A KR 20180052773 A KR20180052773 A KR 20180052773A KR 1020187012785 A KR1020187012785 A KR 1020187012785A KR 20187012785 A KR20187012785 A KR 20187012785A KR 20180052773 A KR20180052773 A KR 20180052773A
Authority
KR
South Korea
Prior art keywords
wafer
silicon
handle wafer
dielectric layer
handle
Prior art date
Application number
KR1020187012785A
Other languages
English (en)
Other versions
KR101972286B1 (ko
Inventor
존 에이. 피트니
이찌로 요시무라
루 페이
Original Assignee
썬에디슨, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썬에디슨, 인크. filed Critical 썬에디슨, 인크.
Publication of KR20180052773A publication Critical patent/KR20180052773A/ko
Application granted granted Critical
Publication of KR101972286B1 publication Critical patent/KR101972286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비접합 영역이 줄어든 실리콘 온 인슐레이터 구조체의 준비, 및 핸들 및 도너 웨이퍼의 롤-오프 양(ROA)을 최소화함으로써 그러한 웨이퍼를 생성하는 방법에 관한 것이다. 웨이퍼를 연마하는 방법이 또한 제공된다.

Description

ＳＯＩ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ＳＯＩ 구조체{METHODS FOR REDUCING THE WIDTH OF THE UNBONDED REGION IN SOI STRUCTURES AND WAFERS AND SOI STRUCTURES PRODUCED BY SUCH METHODS}
본 발명의 분야는 미접합 영역을 줄인 실리콘 온 인슐레이터 구조체(silicon on insulator structures)의 준비에 관한 것으로, 특히, 핸들 웨이퍼 및 도너 웨이퍼의 롤-오프 양(roll-off amount: "ROA")을 최소화함으로써 그러한 구조체를 생성하는 방법에 관한 것이다.
실리콘 온 인슐레이터 구조체("SOI 구조체", 본 명세서에서 "SOI 웨이퍼" 또는 "SOI 기판"이라고도 지칭함)는 일반적으로 핸들 웨이퍼, 실리콘 층(또한 "소자 층"으로서 특성화됨), 및 핸들 웨이퍼와 실리콘 층 사이의 (산화물 층과 같은) 유전체 층을 포함한다. SOI 구조체의 상부 실리콘 층 내에 형성된 트랜지스터는 벌크 실리콘 웨이퍼 상에 형성된 트랜지스터에 비해 신호를 신속히 스위치하고, 더 낮은 전압으로 구동하며 배경 우주선 입자(background cosmic ray particles)로부터 발생한 신호 잡음에 훨씬 덜 취약하다. 각각의 트랜지스터는 완전한 이산화 실리콘 층에 의해 이웃 트랜지스터와 분리되어 있다. 이러한 트랜지스터들은 일반적으로 "래치업(latch-up)" 문제에 영향을 받지 않으며 벌크 실리콘 웨이퍼 상에 형성된 트랜지스터들보다 서로 더 근접하게 이격될 수 있다. SOI 구조체 상에 회로를 형성하게 되면 더욱 조밀한 회로 설계를 가능하게 함으로써 생산성이 증가하며, 웨이퍼 당 더 많은 칩을 만들 수 있다.
SOI 구조체는 초크랄스키법(Czochralski method)에 따라 성장된 단결정 실리콘 잉곳에서 슬라이스된 실리콘 웨이퍼로부터 준비될 수 있다. SOI 구조체를 준비하는 한가지 방법에서, 도너 웨이퍼의 연마된(polished) 전면 표면 상에 유전체 층을 증착한다. 도너 웨이퍼의 전면 표면 아래의 지정된 깊이에 이온이 주입되어 그 이온이 주입된 지정된 깊이에서 도너 웨이퍼 내에, 대체로 축에 직교하는 클리브면(cleave plane)을 형성한다. 그런 다음, 도너 웨이퍼의 전면 표면이 핸들 웨이퍼에 접합되고 두 웨이퍼가 압착되어 접합된 웨이퍼를 형성한다. 그런 다음, 도너 웨이퍼의 일부분이 클리브면을 따라서 클리브되어 도너 웨이퍼의 일부분을 제거하고 그 뒤에 얇은 실리콘 층(즉, 소자 층)을 남김으로써 SOI 구조체를 형성한다.
접합된 구조체의 주변부에서 유전체 층과 핸들 웨이퍼 사이의 접합 결핍 또는 약한 접합으로 인해 후속하는 클리빙 동안 그 주변부에서 유전체 층 및/또는 실리콘 층이 제거된다. 그 결과 SOI 구조체는 핸들 웨이퍼보다 작은 반경의 실리콘 층(및 전형적으로 유전체 층도 포함)을 갖는다. 실리콘 층을 포함하지 않는 구조체의 주변 영역은 소자 제조에 사용할 수 없으며 또한 잠재적인 입자 오염원이기도 하다. 이러한 사용할 수 없는 주변 영역은 적어도 1.5mm 또는 심지어 2mm의 폭을 가질 수 있으며 SOI 구조체의 표면적의 적어도 약 2.5%를 포함할 수 있다.
구조체의 실리콘 층을 핸들 웨이퍼의 에지까지 더 연장하게 해주고 입자 오염원을 최소화하는 SOI 웨이퍼를 제조하는 프로세스에 대한 필요가 지속되고 있다.
SOI 구조체의 핸들 웨이퍼 및/또는 도너 웨이퍼의 롤-오프 양("ROA")를 최소화함으로써 접합된 웨이퍼 주변부에서 더 많은 접합 및 더 강한 접합을 허용하여 클리빙할 때 실리콘 층을 핸들 웨이퍼 에지에 더 가까이 연장해준다는 것을 알게 되었다. 또한 거친 연마(rough polishing) 단계와 마감 연마(finish polishing) 단계 사이에 세정 작업(cleaning operation)을 수행함으로써 롤-오프를 줄이고 브라이트필드 결함(brightfield defect)을 없앤 핸들 및 도너 웨이퍼들이 준비될 수 있다는 것을 또한 알게 되었다.
본 발명의 일 양태는 실리콘 온 인슐레이터 구조체를 생성하는 프로세스에 관련된다. 상기 구조체는 핸들 웨이퍼, 실리콘 층 및 상기 핸들 웨이퍼 및 상기 실리콘 층 사이의 유전체 층을 포함한다. 상기 구조체는 중심축, 상기 중심축에 대체로 직교하는 전면 표면 및 배면 표면을 갖는다. 원주 에지(circumferential edge)는 상기 전면 및 배면 표면과 만나며 반경은 상기 중심축에서부터 상기 구조체의 상기 원주 에지까지 연장한다. 유전체 층은 도너 웨이퍼 및 핸들 웨이퍼 중 적어도 하나의 전면 표면 상에 형성된다. 상기 유전체 층은 상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나에 접합되어 접합된 웨이퍼를 형성한다. 상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나는 약 -700nm보다 작은 두께의 롤-오프 양(Roll-Off Amount: ROA)을 갖는다. 상기 접합된 웨이퍼는 상기 실리콘 층이 상기 유전체 층에 접합된 채로 남아 있도록 도너 웨이퍼 내 분리 면을 따라서 분리되어 실리콘 온 인슐레이터 구조체를 형성한다.
본 발명의 다른 양태에서, 접합된 실리콘 온 인슐레이터 구조체는 핸들 웨이퍼, 도너 웨이퍼 및 상기 핸들 웨이퍼 및 상기 도너 웨이퍼 사이의 유전체 층을 포함한다. 상기 유전체 층은 부분적으로 상기 핸들 웨이퍼에 접합된다. 상기 접합된 실리콘 온 인슐레이터 구조체는 중심축, 원주 에지 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 갖는다. 상기 유전체 층과 상기 핸들 웨이퍼 간의 접합은 상기 접합된 실리콘 온 인슐레이터 구조체의 중심축에서부터 상기 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 약 98.9% 지점까지 연장한다.
본 발명의 또 다른 양태에서, 접합된 실리콘 온 인슐레이터 구조체는 핸들 웨이퍼, 도너 웨이퍼 및 상기 핸들 웨이퍼 및 상기 도너 웨이퍼 사이의 유전체 층을 포함한다. 상기 유전체 층은 부분적으로 상기 도너 웨이퍼에 접합된다. 상기 접합된 실리콘 온 인슐레이터 구조체는 중심축, 원주 에지 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 갖는다. 상기 유전체 층과 상기 도너 웨이퍼 간의 접합은 상기 접합된 실리콘 온 인슐레이터 구조체의 중심축에서부터 상기 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 약 98.9% 내지 약 99.9%의 지점까지 연장한다.
본 발명의 또 다른 양태는 실리콘 온 인슐레이터 구조체에 관련된다. 상기 구조체는 핸들 웨이퍼, 실리콘 층, 상기 핸들 웨이퍼와 상기 실리콘 층 사이의 유전체 층, 및 상기 유전체 층과 상기 핸들 웨이퍼 사이의 계면을 갖는다. 상기 핸들 웨이퍼는 중심축, 원주 에지 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 갖는다. 상기 실리콘 층은 상기 핸들 웨이퍼의 중심축에서부터 상기 핸들 웨이퍼의 반경의 적어도 약 98.9% 지점까지 연장한다. 상기 핸들 웨이퍼는 상기 계면에서 약 6nm보다 더 큰 크기의 브라이트필드 결함을 약 3개 이하로 갖는다.
본 발명의 또 다른 양태는 웨이퍼를 연마하는 프로세스에 관련된다. 상기 웨이퍼를 폴리우레탄 폼 패드로 연마하는 단계를 포함하는 제1 연마 단계가 수행된다. 상기 제1 연마 단계 이후, 상기 핸들 웨이퍼의 전면 표면을 세정하는 단계를 포함하는 세정 단계가 수행된다. 상기 세정 단계 이후에는 제2 연마 단계가 수행된다. 상기 제2 연마 단계는 상기 웨이퍼를 폴리우레탄 폼 패드로 연마하는 단계를 포함한다.
또 다른 양태에서, 반도체 웨이퍼는 중심축, 상기 중심축에 일반적으로 직교하는 전면 표면 및 배면 표면을 가지며, 원주 에지는 상기 전면 및 배면 표면들과 만나며 반경은 상기 중심축에서부터 상기 원주 에지까지 연장한다. 상기 웨이퍼는 약 -700nm 미만의 두께 롤-오프 양(ROA)을 가지며 상기 웨이퍼의 전면 표면에서 약 6nm보다 큰 크기의 브라이트필드 결함을 약 3개 이하로 갖는다.
이하, 다른 목적 및 특징은 부분적으로 자명해질 것이며 이후 부분적으로 언급될 것이다.
도 1은 유전체 층이 배치된 도너 웨이퍼의 단면도이다.
도 2는 핸들 웨이퍼에 접합된 도너 웨이퍼 및 유전체 층의 단면도이다.
도 3은 도너 웨이퍼를 클리브면에서 클리빙할 때 SOI 구조체의 단면도이다.
도 4는 ROA의 측정을 개략적으로 도시하는 웨이퍼의 단면도이다.
도 5는 실리콘 층이 핸들 웨이퍼의 에지까지 연장하지 않는 비접합 영역을 도시하는 본 발명의 연마 및 세정 방법에 의해 생성된 SOI 구조체의 평면도 이미지이다.
도 6은 실리콘 층이 핸들 웨이퍼의 에지까지 연장하지 않는 비접합 영역을 도시하는 종래의 연마 방법에 의해 생성된 SOI 구조체의 평면도 이미지이다.
도 7은 실시예 1에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 두께 ROA 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 8은 실시예 1에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 전면 표면 ROA 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 9는 실시예 1에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 전면 표면 형상 이차 도함수(zdd) 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 10은 실시예 2에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 두께 ROA 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 11은 실시예 2에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 전면 표면 ROA 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 12는 실시예 2에 따라서 생성된 여러 SOI 구조체들의 도너 및 핸들 웨이퍼들의 전면 표면 형상 이차 도함수 및 각 구조체의 비접합 영역의 폭을 도시하는 그래프이다.
도 13은 실시예 2에 따라서 생성된 SOI 구조체의 비접합 폭을 도시하는 그래프이다.
도면 전체에서 대응하는 참조부호는 대응하는 구성요소를 나타낸다.
다층 구조체 및, 특히, 실리콘 온 인슐레이터 구조체 및 실리콘 온 인슐레이터 구조체를 생성하는 방법은 일반적으로 당업자에게 알려져 있다(예를 들면, 미국 특허 제5,189,500호, 제5,436,175호 및 제6,790,747호 참조, 각각의 특허는 모든 관련 있고 일관된 목적을 위해 본 명세서에서 참조문헌으로 인용된다). 다층 구조체를 제조하는 예시적인 프로세스에서, 접합 계면을 따라 함께 접합된 두 개의 별개 구조체가 준비되고, 그 다음 접합 계면과 상이하고 주입 기술에 의해 형성된 분리 면을 따라 얇게 갈라진다(즉, 클리빙된다). 하나의 구조체는 전형적으로 "핸들" 웨이퍼(또는 구조체)라고 지칭되며 다른 구조체는 일반적으로 "도너" 웨이퍼(또는 구조체)라고 지칭된다.
유전체 층은 도너 웨이퍼 및 핸들 웨이퍼를 함께 접합시키기 전에, 도너 웨이퍼, 핸들 웨이퍼 또는 이들 두 웨이퍼들의 표면 상에 증착될 수 있다. 이러한 점에서, SOI 구조체 및 그 SOI 구조체를 준비하는 방법은 본 명세서에서 유전체 층이 도너 웨이퍼 상에서 증착되거나 또는 성장된 것으로 그리고 유전체 층의 표면에 핸들 웨이퍼의 표면이 접합된 것으로 기술된다. 그러나, 대안으로 또는 유전체 층을 도너 웨이퍼 상에서 성장 또는 증착시키는 것 이외에 유전체 층이 핸들 웨이퍼 상에서 성장 또는 증착될 수 있다는 것과 이들 구조체들이 제한 없이 여러 배열 중 어떠한 배열로도 접합될 수 있다는 것을 이해하여야 한다. 본 명세서에서 유전체 층이 단독의 핸들 웨이퍼 상에 배치된다는 언급은 제한적인 의미로 간주되지 않아야 한다.
전형적으로, 최소한 도너 웨이퍼 및 더 전형적으로 도너 웨이퍼 및 핸들 웨이퍼 둘 다는 단결정 실리콘 웨이퍼로 구성되어 있지만, 다른 출발 구조체, 이를 테면 본 발명의 개시내용을 일탈하지 않고 다층 구조체 및/또는 이종층(heterolayered) 구조체가 사용될 수 있음을 주목하여야 한다. 본 발명에 따르면, 핸들 웨이퍼 및/또는 도너 웨이퍼는 SOI 구조체와 같은 다층 구조체를 생성하는데 사용된 통상의 도너 웨이퍼 및 핸들 웨이퍼 미만의 에지 롤-오프 양("ROA")을 갖는 것을 특징으로 한다.
핸들 웨이퍼는 실리콘, 게르마늄, 갈륨 비소, 실리콘 게르마늄, 갈륨 질화물, 알루미늄 질화물, 인, 석영, 사파이어, 및 이들의 조합과 같이 본 기술 분야에서 다층 구조체를 준비하는데 공용되는 모든 물질로부터 얻을 수 있다. 마찬가지로, 도너 웨이퍼는 실리콘, 게르마늄, 갈륨 비소, 실리콘 게르마늄, 갈륨 질화물, 알루미늄 질화물, 인, 석영, 사파이어 및 이들의 조합을 포함할 수 있다. 그러나, 전형적으로, 본 발명의 방법에 따라서 사용된 핸들 웨이퍼 및 도너 웨이퍼는 단결정 실리콘 웨이퍼이며 일반적으로 종래의 초크랄스키 결정 성장 방법에 따라서 성장된 단결정 잉곳으로부터 슬라이스된 단결정 실리콘 웨이퍼이다. 이러한 것으로서, 다음의 설명에서는 예시적인 목적상 특정 형태의 다층 구조체, 즉, SOI 구조체가 자주 언급된다. 이러한 점에서, 본 발명에 따라서 사용된 핸들 웨이퍼 및/또는 도너 웨이퍼 (및 심지어 아래에서 기술된 연마 및 세정 단계를 거친 벌크 실리콘 웨이퍼)는, 예를 들어, 200mm, 300mm, 300mm보다 더 큰, 또는 심지어 450mm 직경의 웨이퍼를 포함하여 당업자가 사용하기에 적합한 모든 직경을 가질 수 있다는 것을 주목하여야 한다.
도 1을 참조하면, 유전체 층(15)(예컨대, 실리콘 산화물 층 및/또는 실리콘 질화물 층)은 도너 웨이퍼(12)의 연마된 전면 표면 상에 증착된다. 유전체 층(15)은 본 기술 분야에서 알려진 모든 기술, 이를 테면, 열 산화법, 습식 산화법, 열 질화법, 또는 이들 기술의 조합에 따라 적용될 수 있다. 일반적으로 말해서, 유전체 층(15)은 최종 구조체에서 희망하는 절연 특성을 제공하기에 충분한 실질적으로 균일한 두께로 성장된다. 그러나, 전형적으로, 유전체 층은 적어도 약 1nm의 두께 및 약 500nm보다 작은, 약 300nm보다 작은, 약 200nm보다 작은, 약 150nm보다 작은, 약 100nm보다 작은, 또는 심지어 약 50nm보다 작은 두께를 갖는다. 유전체 층(15)은 SOI 구조체에서 사용하기에 적합한 모든 전기적 절연 물질, 이를 테면, SiO2, Si3N4, 알루미늄 산화물, 또는 마그네슘 산화물을 포함하는 물질일 수 있다. 일 실시예에서, 유전체 층(15)은 SiO2이다(즉, 유전체 층은 본질적으로 SiO2로 이루어진다). 그러나, 몇몇 경우에서, 대안으로 순수 SiO2의 융점보다 높은(즉, 약 1700℃ 보다 높은) 융점을 갖는 물질을 유전체 층에 사용하는 것이 바람직할 수 있다는 것이 주목된다. 그러한 물질의 예는 실리콘 질화물(Si3N4), 알루미늄 산화물, 및 마그네슘 산화물이다.
이러한 점에서, 본 명세서에서 SOI 구조체가 유전체 층을 갖는 것으로 기술되었지만, 몇몇 실시예에서는 유전체 층이 제거되고 핸들 웨이퍼 및 도너 웨이퍼가 "직접 접합"되어 있다는 것을 이해하여야 한다. 본 명세서에서 그러한 유전체 층에 대한 참조내용은 제한하는 의미로 간주되지 않아야 한다. 당업자에게 공지된 많은 기술 중 어떤 것이라도 그러한 직접 접합 구조체를 생성하는데 사용될 수 있다.
이온(예를 들어, 수소 원자, 헬륨 원자 또는 수소 및 헬륨 원자의 조합)은 도너 웨이퍼의 전면 표면 아래에서 실질적으로 균일한 특정 깊이에서 주입되어 클리브 면(17)을 규정한다. 이온들의 조합이 주입될 때, 이 조합은 동시에 또는 순차적으로 주입될 수 있다는 것을 주목하여야 한다. 이온 주입은 본 기술 분야에서 공지된 수단을 이용하여 달성될 수 있다. 예를 들어, 이러한 주입은 미국 특허 제6,790,747호에 개시된 프로세스와 유사한 방식으로 달성될 수 있다. 주입 파라미터는, 예를 들어, 총 에너지에서, 예를 들어, 약 20 내지 약 125 keV에서 약 1 x 1015 내지 약 5 x 1016 ions/cm2 의 총 주입량으로 이온 주입되는 것을 포함할 수 있다(예를 들어, 20 keV 에너지에서 2.4 x 1016 ions/cm2 주입량의 H2 +가 주입될 수 있다). 이온들의 조합이 사용될 때, 이온 주입량은 그에 따라 이온들의 조합들 사이에서 조절될 수 있다(예를 들어, 36keV 에너지에서 1 x 1016ions/cm2 주입량의 He +가 주입된 다음 48keV 에너지에서 5 x 1015ions/cm2 주입량의 H2 +가 주입될 수 있다).
유전체 층의 증착 전에 주입이 수행될 때, 도너 웨이퍼 상에 유전체 층의 후속적 성장 또는 증착은 적합하게 (즉, 웨이퍼 접합 프로세스 단계에 앞서) 조기 분리 또는 도너 층 내 클리브 면(17)을 따른 클리빙을 방지하기에 충분히 낮은 온도에서 수행된다. 분리 또는 클리빙 온도는 주입된 종, 주입된 주입량, 및 주입된 물질의 복합 함수이다. 그러나, 전형적으로, 약 500℃ 아래에서 증착 또는 성장 온도를 유지함으로써 조기 분리 또는 클리빙을 피할 수 있다.
이제 도 2를 참조하면, 유전체 층(15)의 전면 표면은 친수성 접합 프로세스를 통하여 핸들 웨이퍼(10)의 전면 표면에 접합되어 접합된 웨이퍼(20)를 형성한다. 유전체 층(15) 및 핸들 웨이퍼(10)는 웨이퍼들의 표면을, 예를 들어, 산소 또는 질소를 함유하는 플라즈마에 노출시킴으로써 함께 접합될 수 있다. 플라즈마에 노출되면 종종 표면 활성화라고 지칭하는 프로세스에서 표면들의 구조가 변형된다. 그런 다음 웨이퍼들이 함께 압착되어 이들 사이에서 접합 계면(18)에서 접합이 형성된다.
접합하기 전에, 옵션으로 유전체 층 및 핸들 웨이퍼의 표면이 세정 및/또는 단기간 에칭(brief etching), 평탄화, 또는 플라즈마 활성화를 받도록 하여 이들 표면을 본 기술 분야에서 공지된 기술을 이용하여 접합시킬 준비를 할 수 있다. 특별한 이론에 얽매이지 않는다면, 일반적으로 SOI 구조체의 실리콘 표면의 품질은 부분적으로 접합 전 표면의 품질의 함수라고 생각된다. 부가적으로, 접합 전 두 표면들의 품질은 결과적인 접합 계면의 품질 또는 강도에 직접적인 영향을 미칠 것이다.
그러므로, 몇몇 경우에서, 유전체 층 및/또는 핸들 웨이퍼는 접합 전에, 예를 들어, 낮은 표면 거칠기(예를 들어, 약 0.5nm 평균 제곱근(root mean square(RMS) 보다 작은 거칠기)를 얻기 위하여 다음과 같은 절차, (i) 예를 들어, CMP에 의한 평탄화 절차, 및/또는 (ii) 예를 들어, 습식 화학 세정 절차, 이를 테면, 친수성 표면 준비 프로세스(예를 들어, 약 65℃에서 약 20분 동안, 예를 들어, 암모늄 수산화물, 과산화수소, 및 물을 1:2:50의 비율로 함유하는 용액에 그 표면들을 접촉시킨 다음, 탈이온수로 린싱하고(rinse) 건조시키는 RCA SC-1 세정 프로세스)에 의한 세정 절차 중 한가지 이상을 받을 수 있다. 옵션으로 하나의 표면 또는 두 표면은 결과적인 접합 강도를 증가시키기 위하여 습식 세정 프로세스 이후 또는 그 대신에 플라즈마 활성화를 또한 받을 수 있다. 플라즈마 환경은, 예를 들어, 산소, 암모니아, 아르곤, 질소, 다이보레인(diborane), 또는 포스핀(phosphine)을 포함할 수 있다.
일반적으로 말해서, 접합 계면을 형성하기 위해 이용된 에너지가 후속 처리 (즉, 도너 웨이퍼에서 클리브 면 또는 분리 면(17)을 따른 분리에 의한 층 전사(layer transfer)) 동안 그 접합 계면의 온전함을 확실히 유지시켜주기에 충분하다면, 본래 본 기술 분야에서 공지된 어떠한 기술이라도 사용하여 웨이퍼 접합이 달성될 수 있다. 그러나, 전형적으로, 웨이퍼 접합은 유전체 층의 표면 및 핸들 웨이퍼를 줄어든 압력(예를 들어, 약 50 mTorr) 및 실온에서 접촉시킨 다음, 상승된 온도(예를 들어, 적어도 약 200℃, 적어도 약 300℃, 적어도 약 400℃, 또는 심지어 적어도 약 500℃)에서 충분한 기간(예를 들어, 적어도 약 10초, 적어도 약 1분, 적어도 약 15분, 적어도 약 1시간 또는 심지어 적어도 약 3 시간) 동안 가열함으로써 달성된다. 예를 들어, 가열은 약 350℃에서 약 1시간 동안 이루어질 수 있다. 결과적인 계면은 약 500 mJ/m2 보다 큰, 약 1000 mJ/m2 보다 큰, 약 1500 mJ/m2 보다 큰, 또는 심지어 약 2000 mJ/m2 보다 큰 접합 강도를 가질 수 있다. 상승된 온도는 도너 웨이퍼 및 핸들 웨이퍼의 접하는 표면들 사이에서 공유결합 접합이 형성되게 하여, 도너 웨이퍼와 핸들 웨이퍼 간의 접합을 확고히 한다. 접합된 웨이퍼의 가열 또는 어닐링과 동시에, 이전에 도너 웨이퍼에 주입된 이온은 클리브 면을 약하게 만든다. 그러면 도너 웨이퍼의 일부분이 클리브 면을 따라서 접합된 웨이퍼로부터 분리(즉 클리브)되어 SOI 구조체를 형성한다.
접합 계면이 형성된 이후, 결과적인 접합된 구조체는 도너 웨이퍼 내 분리 면 또는 클리브 면을 따르는 틈새(fracture)를 유도하기에 충분한 조건을 받는다(도 3 참조). 일반적으로 말해서, 이러한 틈새는 열적으로 및/또는 기계적으로 유도된 클리빙 기술과 같은 본 기술 분야에서 공지된 기술을 이용하여 성취될 수 있다. 그러나, 전형적으로, 틈새의 형성은 접합된 구조체를 비활성(예를 들어, 아르곤 또는 질소) 분위기 또는 주변 조건 하에서 적어도 약 200℃, 적어도 약 300℃, 적어도 약 400℃, 적어도 약 500℃, 적어도 약 600℃, 적어도 약 700℃ 또는 심지어 적어도 약 800℃(이 온도는, 예를 들어, 약 200℃ 내지 약 800℃의 범위, 또는 약 250℃ 내지 약 650℃의 범위에 있다)에서 적어도 약 10초, 적어도 약 1분, 적어도 약 15분, 적어도 약 1시간 또는 심지어 적어도 약 3시간의 기간 동안 어닐링함으로써(온도가 높아지면 어닐링 시간은 짧아지고, 또한 그 반대로도 됨) 달성된다.
이러한 점에서, 대안의 실시예에서, 이러한 분리는 어닐링 단독으로든 또는 어닐링 이외든 기계적인 힘에 의해 유도될 수 있고 또는 달성될 수 있음을 주목하여야 한다. 예를 들어, 접합된 웨이퍼는 도너 웨이퍼의 일부분을 접합된 웨이퍼로부터 떨어지게 당기기 위하여 접합된 웨이퍼의 마주하는 면들에 수직하여 기계적인 힘이 가해지는 고정구에 배치될 수 있다. 몇 가지 방법에 따르면, 기계적인 힘을 가하는 흡입 컵(suction cups)이 활용된다. 도너 웨이퍼의 일부분의 분리는 클리브 면을 따르는 크랙(crack)의 확대를 시작시키기 위해 클리브 면에서 접합된 웨이퍼의 에지에 기계적 웨지(wedge)를 적용함으로써 시작된다. 그러면 흡입 컵에 의해 가해진 기계적 힘이 도너 웨이퍼의 일부분을 접합된 웨이퍼로부터 당겨서 SOI 구조체를 형성하게 된다.
도 3을 참조하면, 분리 시, 두 개의 구조체(30, 31)가 형성된다. 접합된 구조체(20)의 분리는 도너 웨이퍼(12) 내 클리브 면(17)을 따라서 일어나기 때문에(도 2), 도너 웨이퍼의 일부분에는 두 구조체의 일부가 남아 있다(즉, 도너 웨이퍼의 일부분이 유전체 층을 따라서 전사된다). 구조체(30)는 도너 웨이퍼의 일부분을 포함한다. 구조체(31)는 실리콘 온 인슐레이터 구조체이며 핸들 웨이퍼(16), 유전체 층(15), 및 실리콘 층(25)을 포함한다.
결과적인 SOI 구조체(31)는 유전체 층(15) 및 핸들 웨이퍼(10)의 위에 배치된 실리콘 박막 층(25)(클리빙 후 잔류하는 도너 웨이퍼의 부분)을 포함한다. SOI 구조체의 클리브 표면(즉, 도너 웨이퍼의 실리콘 박막층)은 추가 처리를 통해 매끈해질 수 있는 거친 표면을 갖는다. 구조체(31)는 추가 처리를 받아 소자 제조에 대한 바람직한 특성을 갖는 실리콘 층 표면을 생성한다. 그러한 특성은, 예를 들어, 줄어든 표면 거칠기, 및/또는 줄어든 광점 결함 농도를 포함한다.
본 발명에 따르면, SOI 구조체를 준비하는데 이용된 도너 웨이퍼 및/또는 핸들 웨이퍼는 통상의 도너 웨이퍼 및/또는 핸들 웨이퍼보다 작은 롤-오프 양(ROA)을 가져, 접합된 구조체의 주변 에지(peripheral edge) 부분들에서 유전체 층과 핸들 웨이퍼 사이의 접합을 향상시켜준다. 일반적으로 ROA는 잘 알려진 산업 측정 프로토콜에 의해 결정될 수 있다. 특히, ROA는 M. Kimura 등의 "A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer," Jpn. Jo. Appl. Phys., vol. 38, pp. 38-39 (1999)에 개시된 바와 같은 고도 데이터 프로파일을 이용하여 측정될 수 있으며, 이 문헌은 모든 관련 있고 일관된 목적을 위해 본 명세서에서 참조문헌으로 인용된다. 일반적으로, Kimura의 방법은, 예를 들어, SEMI M69: Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount, ROA (Preliminary)(2007)에서와 같이 그 업계에서 표준화되어 있으며, 이 문헌도 모든 관련 있고 일관된 목적을 위해 본 명세서에서 참조문헌으로 인용된다. 대부분의 상용 웨이퍼-검사 장비들은 ROA를 계산하도록 미리 프로그램되어 있다. 예를 들어, ROA는 WaferSight 분석 하드웨어(WaferSight analysis hardware)(캘리포니아 소재의 밀피타스)를 이용한 KLA-Tencor Wafer Inspection System을 사용하여 결정될 수 있다.
도 4를 참조하면, 웨이퍼(20)의 ROA는 일반적으로 웨이퍼 반경을 따르는 세 지점(P1, P2 및 P3)을 참조하여 결정된다. 기준 라인(R)은 두 지점들(P1, P2) 사이에 맞추어지며 제3 지점(P3)은 통상적으로 롤-오프가 관측되는 웨이퍼의 환형 에지 부분(E) 내에 놓여 있다. ROA는 기준 라인(R)과 제3 지점(P3) 사이의 거리이다. 웨이퍼의 환형 에지 부분(E)은 일반적으로 웨이퍼의 반경의 약 98% 지점에서부터 그 웨이퍼의 에지까지 연장한다. 예를 들어, 300mm 직경 웨이퍼에서, 환형 에지 부분은 웨이퍼의 중심축으로부터 약 147mm에서 시작하여 웨이퍼 에지까지 연장한다. 기준 라인(R)은 일차 선형 라인으로서 또는 3차 다항식으로서 적합할 수 있다. 본 발명의 목적상, 기준 라인은 달리 언급하지 않는 한 일차 선형 라인으로서 적합하다.
이러한 점에서, ROA는 전면 표면 ROA, 배면 표면 ROA 또는 두께 ROA 관점에서(즉, 평균 두께 프로파일을 이용하여) 표현될 수 있다. 전면 표면 ROA 및 배면 표면 ROA의 측정은 최적합 기준 라인(R)을 각각의 전면 또는 배면 표면을 따르는 (P1 과 P2) 사이에서 맞추는 것을 포함하며, 두께 ROA는 최적합 라인을 (P1 과 P2) 사이의 여러 웨이퍼(20) 두께에 맞추는 것을 포함한다(즉, 두께 ROA는 전면 및 배면 표면을 둘다 고려한다). 본 명세서에서 언급된 롤-오프 양은 달리 언급하지 않는 한 두께 ROA 측정치이다.
세 지점들 중 어떤 지점이라도 ROA를 결정하기 위해 선택되지만, 본 기술 분야에서 이용된 한가지 공통적인 방법은 웨이퍼의 중심축으로부터 웨이퍼의 반경의 약 82.7%가 되는 제1 지점 및 웨이퍼의 중심축으로부터 반경의 약 93.3%가 되는 제2 지점을 이용하여 기준 라인(R)을 형성하는 것을 포함한다. 이들 지점들은 300mm 직경 웨이퍼에서 웨이퍼의 중심축으로부터 약 124mm 및 140mm이다. 중심축으로부터 웨이퍼의 반경의 약 99.3%(즉, 300mm 직경 웨이퍼의 경우 중심축으로부터 약 149mm)인 제3 지점은 기준 라인과 ROA인 제3 지점 사이의 거리와 더불어 사용될 수 있다. ROA는 웨이퍼의 여러 반경을 가로질러 측정되고 평균될 수 있다. 예를 들어, 웨이퍼를 가로질러 각도적으로 이격된 2, 4, 8 반경의 ROA가 측정되고 평균될 수 있다. 예를 들어, ROA는 여덟 개의 반경(예를 들어, SEMI M69에서 기술된 바와 같이 R-θ 좌표계에서 0°, 45°, 90°, 135°, 180°, 225°, 275° 및 315°에서 여덟 개의 반경)의 ROA를 평균함으로써 측정될 수 있다.
전술한 바와 같이, ROA 측정은 전면 표면 프로파일, 배면 표면 프로파일 또는 두께 프로파일을 포함할 수 있다. 이러한 점에서, 본 명세서에서 사용된 "ROA"는 달리 언급하지 않는 한, 웨이퍼의 반경의 84%와 93.3% 사이에 선형 일차 라인이 설정되고 또한 웨이퍼의 환형 에지 부분에 있는 기준 지점이 반경의 99.3%에 있는 웨이퍼의 최적합 두께 프로파일을 사용하여 측정된 ROA(즉, 전면 표면 ROA라기 보다는 두께 ROA)를 지칭한다. 이러한 점에서, 두께 ROA는 전면 표면 ROA와 비교할 때 접합된 구조체에서 향상된 접합에 보다 만족스럽게 상관되며 또한 실리콘 층이 결과적인 SOI 구조체에서 웨이퍼 에지까지 연장하는 거리에도 만족스럽게 상관된다는 것을 알았다(실시예 1 및 2).
두께 프로파일과 관련하여, ROA는 웨이퍼가 그의 주변 에지 부분에서 더 두꺼워지는 양수(positive number)일 수 있고 또는 웨이퍼가 그의 주변 에지 부분에서 덜 두꺼워지는 음수(negative number)일 수 있음을 이해하여야 한다. 이러한 점에서, 본 명세서에서 ROA의 양(양수 또는 음수)과 관련하여 "보다 작은"이라는 문구의 사용은 ROA가 언급된 양부터 약 0까지의 범위에 있는 것을 나타낸다(예를 들어, "약 -700nm보다 작은"의 ROA는 약 -700nm 내지 약 0의 ROA 범위를 말하며 "약 700nm보다 작은"의 ROA는 약 700nm 내지 약 0의 범위에 있는 ROA를 말한다). 부가적으로, ROA의 양(양수 또는 음수)과 관련하여 "보다 많은"이라는 문구의 사용은 웨이퍼의 에지 부분이 언급된 양보다 웨이퍼의 중심축으로부터 더 멀리 떨어진 롤-오프 양을 포함한다.
본 발명의 실시예에 따르면, 유전체 층이 증착 또는 성장된 (또는, 몇몇 실시예에서, 유전체 층이 접합된) 도너 웨이퍼는 약 -700nm보다 작은 ROA를 갖는다. 다른 실시예에서, 도너 웨이퍼의 ROA는 약 -600nm보다 작고, 약 -500nm보다 작고, 약 -400nm보다 작고, 약 -300nm보다 작고, 약 -250nm보다 작고 또는 약 -10nm부터 약 -700nm까지, 약 -50nm부터 약 -600nm까지, 약 -100nm부터 약 -500nm까지, 약 -100nm부터 약 -400nm까지 또는 약 -100nm부터 약 -300nm까지이다.
대안으로, 또는 그 외에, 유전체 층 및 도너 웨이퍼가 부착된 (또는 몇몇 실시예에서, 유전체 층이 증착된) 핸들 웨이퍼는 약 -700nm보다 작은 ROA를 갖는다. 다른 실시예에서, 핸들 웨이퍼의 ROA는 약 -600nm보다 작고, 약 -500nm보다 작고, 약 -400nm보다 작고, 약 -300nm보다 작고, 약 -250nm보다 작고 또는 약 -10nm부터 약 -700nm까지, 약 -50nm부터 약 -600nm까지, 약 -100nm부터 약 -500nm까지, 약 -100nm부터 약 -400nm까지 또는 약 -100nm부터 약 -300nm까지이다.
이러한 점에서, 본 명세서에서 언급된 롤-오프 양은 전형적으로 음의 롤-오프 양이지만, 핸들 웨이퍼 또는 도너 웨이퍼의 롤-오프는 제한 없이 양의 값(예를 들어, 약 400nm보다 작고, 약 200nm보다 작고, 약 100nm보다 작고, 약 -700nm부터 약 400nm까지 또는 약 -700nm부터 약 100nm까지)일 수 있다. 또한, 어떤 실시예에서, 언급된 양과 다른 ROA의 양이 제한 없이 사용될 수 있다.
두께 ROA 이외에도, 도너 웨이퍼 및/또는 핸들 웨이퍼의 전면 표면 형상의 이차 도함수("zdd")는 접합된 구조체의 주변부에서 접합을 향상시키는데 만족스럽게 상관된다는 것을 알게 되었다. 따라서 이차 도함수("zdd")는 약 -1100nm/mm2 보다 작을 수 있고, 약 -800nm/mm2 보다 작을 수 있고, 약 -600nm/mm2 보다 작을 수 있고 또는 심지어 약 -400nm/mm2 보다(예를 들어, 약 -1110nm/mm2부터 약 -100nm/mm2까지 또는 약 -800nm/mm2부터 약 -200nm/mm2까지) 작을 수 있다. zdd는 웨이퍼의 에지가 (즉, 웨이퍼의 중심축으로부터 멀리) 롤업(roll up)한 양수일 수 있거나 또는 웨이퍼의 에지가 (즉, 웨이퍼의 중심축을 향하여) 롤다운(roll down)한 음수일 수 있음을 이해하여야 한다. 이러한 점에서, 이차 도함수 양에 관련하여 본 명세서에서 "보다 작은"이라는 문구의 사용은 이차 도함수 ("zdd")가 언급된 양부터 약 0까지의 범위에 있다는 것을 나타낸다(예를 들어, "약 -1100nm/mm2 보다 작은" 이라는 zdd는 약 -1100nm/mm2부터 약 0까지의 범위에 있는 zdd를 말한다). zdd는 웨이퍼의 여러 반경을 가로질러 측정되고 평균될 수 있다. 이차 도함수는 또한 웨이퍼를 여러 섹터들(예를 들어, 2, 4, 8, 또는 16개의 섹터들)로 나누고 각 섹터마다 평균 전면측 프로파일을 계산함으로써 측정될 수 있다. zdd는 각 섹터의 평균 전면측 프로파일에 대해 결정된 다음 섹터의 이차 도함수가 평균될 수 있다. 이러한 점에서, 본 명세서에서 언급된 zdd 양은 달리 언급되지 않는 한 16개 웨이퍼 섹터에 대해 zdd를 평균함으로써 결정된다.
핸들 웨이퍼 및/또는 도너 웨이퍼의 ROA를 줄임으로써, 종래의 핸들 웨이퍼 및 도너 웨이퍼로부터 생성된 접합된 구조체와 비교하여, 접합된 구조체의 주변 에지 부분에서 유전체 층과 핸들 웨이퍼 사이의 접합이 개선된다(즉, 빈공간이 줄어들고 접합된 영역이 증가되며, 접합이 원주 에지에 더 가까이 연장한다). 개선된 접합의 결과로서, 결과적인 SOI 구조체의 실리콘 층은 클리빙 이후에 접합되는 핸들 웨이퍼의 에지에 더 가까이 연장한다. (즉, 클리빙 이전의) 접합된 구조체에서, 유전체 층은 접합이 접합된 실리콘 온 인슐레이터 구조체의 중심축으로부터 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 약 98.9%의 지점까지 그리고 몇몇 실시예에서는 그 반경의 적어도 약 99.2%의 지점까지, 그 반경의 적어도 약 99.4%의 지점까지 또는 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 약 99.6%의 지점까지(예를 들어, 반경의 약 98.9%부터 약 99.9%의 지점까지, 약 99.2%부터 약 99.9%의 지점까지 또는 접합된 실리콘 온 인슐레이터 구조체의 반경의 약 99.5%부터 약 99.9%의 지점까지) 연장하도록 적어도 부분적으로 핸들 웨이퍼에 접합된다. 예를 들어, 300mm의 접합된 실리콘 온 인슐레이터 구조체에서, 유전체 층과 핸들 웨이퍼 간의 접합은 구조체의 중심축으로부터 접합된 구조체의 중심축으로부터의 약 148.35mm까지, 또는 중심축으로부터의 적어도 약 148.8mm까지, 적어도 약 149.4mm까지(예를 들어, 약 148.35mm부터 약 149.85mm까지, 약 148.8mm부터 약 149.85mm까지 또는 약 149.25mm부터 약 149.85mm까지) 연장할 수 있다. 접합된 구조체에서 접합이 이루어지는 범위를 결정하기 위하여, 접합된 웨이퍼는 절반이 클리빙되어 분석되거나 또는 결과적인 SOI 구조체가 실리콘 층의 존재 여부에 대해 분석될 수 있다. 이러한 ㅍ점에서, "적어도 부분적으로 접합된"이라는 문구는 달리 언급되지 않는 한 접합이 핸들 웨이퍼 및/또는 도너 웨이퍼의 원주 에지에까지 연장하는 배열을 포함할 수 있다. 이러한 점에서, 어떤 실시예에서, 핸들 웨이퍼의 반경은 (예를 들어, 클리빙 이후 부분적인 접합의 결과로서의 SOI 구조체에서) 유전체 층 및/또는 실리콘 층의 반경과 다를 수 있다는 것과, 본 명세서에서 사용된 "SOI 구조체의 반경"은 달리 언급되지 않는 한 핸들 웨이퍼의 반경을 말하는 것임을 이해하여야 한다.
접합된 구조체에서의 주변 접합의 이러한 증가는 실리콘 층 및 유전체 층이 이들이 결과적인 SOI 구조체에 접합되는 핸들 웨이퍼의 원주 에지까지 더 가깝게 연장하게 해준다. 여러 예시적인 실시예에서, 결과적인 SOI 구조체는 핸들 웨이퍼의 중심축으로부터 핸들 웨이퍼의 반경의 적어도 약 98.9%의 지점까지 그리고 일부 실시예에서, 반경의 적어도 약 99.2%의 지점까지, 반경의 적어도 약 99.4%의 지점까지 또는 핸들 웨이퍼의 반경의 적어도 약 99.6%의 지점까지(예를 들어, 반경의 약 98.9%부터 약 99.9%의 지점까지, 약 99.2%부터 약 99.9%의 지점까지 또는 핸들 웨이퍼의 반경의 약 99.5%부터 약 99.9%의 지점까지) 연장하는 실리콘 층(및 전형적으로 또한 유전체 층)을 포함한다. 예를 들어, 300mm의 SOI 구조체에서, 실리콘 층은 핸들 웨이퍼의 중심축으로부터 약 148.35mm까지, 또는 핸들 웨이퍼의 중심축으로부터 적어도 약 148.8mm까지, 적어도 약 149.1mm까지 또는 적어도 약 149.4mm까지(예를 들어, 약 148.35mm부터 약 149.85mm까지, 약 148.8mm부터 약 149.85mm까지 또는 약 149.25mm부터 약 149.85mm까지) 연장한다.
실리콘 층이 핸들 웨이퍼의 에지까지 연장하는 범위는, 예를 들어, 노마스키 차동 간섭 대비(Nomarski differential interference contrast: DIC) 현미경과 같은 (예를 들어, 5x 배율 대물렌즈를 갖춘) 광학 현미경 하에서 구조체를 봄으로써 결정될 수 있다. SOI 구조체의 상부의 예시적인 이미지는 도 5에 도시된다. SOI 구조체는 부분적으로 실리콘 층(65)에 의해 덮여 있다. 이 구조체는 실리콘 층(65)의 에지(52)로부터 웨이퍼의 에지(50)까지 연장하는 비접합 부분(69)을 포함한다(즉, 핸들 웨이퍼의 표면은 비접합 영역(69)에서 볼 수 있다).
이러한 점에서, 본 명세서에서 사용된 바와 같이, 비접합 부분(69)의 폭(60)은 웨이퍼의 베벨형(beveled) 영역(67)을 포함하지 않음을 이해하여야 한다. 베벨형 부분(67)은 이미지에서 빛의 띠처럼 보이는 웨이퍼 꼭대기(54)로부터 참조부호("50")로 참조된 대비의 변화 부분까지 연장한다. 달리 말하자면, 비접합 영역(69)은 꼭대기(54)에서부터 실리콘 웨이퍼 에지(52)까지 라기보다 베벨형 영역의 에지(50)로부터 실리콘 층(65)의 에지(52)까지 연장한다. 꼭대기(54) 위의 어두운 영역은 현미경 관찰 동안 발생한 그림자이며 웨이퍼의 부분을 구성하는 것은 아니다.
비교적 낮은 ROA를 갖는 것 이외에도, SOI 구조체에서 사용된 핸들 및 도너 웨이퍼는 또한 각각의 웨이퍼의 전면 표면상에서 낮은 양의 브라이트필드 결함(brightfield defect)을 갖는 것을 특징으로 한다. 도너 웨이퍼 및/또는 핸들 웨이퍼의 표면 상의 브라이트필드 결함은 그 결함 부위에서 도너 웨이퍼와 핸들 웨이퍼 간의 접합을 약하게 하며 빈공간이 SOI 실리콘 층 내에 형성되게 한다. 아래에서 기술된 웨이퍼 연마 및 세정 시퀀스는 웨이퍼의 전면 표면 상에 약 6nm보다 큰 크기의 약 3개 이하의 브라이트필드 결함이 생기게 하며, 일부 실시예에서는, 약 6nm보다 큰 크기의 브라이트필드 결함이 약 2개 이하 또는 약 1개 이하로 생기게 하거나 또는 심지어 그러한 브라이트필드 결함이 없게도 한다는 것을 알게 되었다. 대안으로 또는 부가적으로, 웨이퍼는 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 6개보다 적게 가질 수 있거나 또는 웨이퍼의 전면 표면에서 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 4개보다 적게 또는 약 2개보다 적게 가질 수 있거나, 또는 심지어 그러한 브라이트필드 결함이 없을 수 있다.
몇몇 특정 실시예에서, 웨이퍼의 표면은 약 6nm보다 큰 크기의 눈에 띄는 어떠한 브라이트필드 결함도 포함하지 않으며 약-700nm보다 작은(예를 들어, 약 -600nm보다 작은, 약 -500nm보다 작은, 약 -400nm보다 작은, 약 -300nm보다 작은 또는 약 -250nm보다 작은) ROA를 갖는다. 아래에서 기술된 연마 및 세정 방법이 핸들 웨이퍼 및/또는 도너 웨이퍼를 참조하여 기술되지만, 이러한 방법은, 예를 들어, 벌크형 단결정 실리콘 웨이퍼를 포함하여 웨이퍼들에 일반적으로 적용될 수 있다. 이 방법은 일반적으로 웨이퍼들이 브라이트필드 결함의 총계가 낮은 것(예를 들어, 크기가 6nm보다 큰 브라이트필드 결함이 없는 것)을 추가의 특징으로 하는 낮은 ROA를 갖게 한다.
결과적인 SOI 구조체는 또한 여러 층들 간의 계면들에서 브라이트필드 결함의 총계가 줄어들어서 구조체의 여러 층들 간의 접합을 더 강하게 해주고 실리콘 소자 층 내에 빈공간이 더 적게 형성되게 하는 것을 특징으로 할 수 있다. SOI 구조체는 유전체 층과 핸들 웨이퍼 사이의 계면 및 유전체 층과 실리콘 층 사이의 계면을 포함한다. 여러 실시예에서, 핸들 웨이퍼는 유전체 층과의 계면에서 약 6nm보다 큰 크기의 약 3개 이하의 브라이트필드 결함을 가질 수 있거나 또는 다른 실시예에서 처럼, 유전체 층과의 계면에서 6nm보다 큰 크기의 약 2개 이하 또는 약 1개 이하의 브라이트필드 결함을 가질 수 있거나 또는 심지어 그러한 브라이트필드 결함이 없을 수 있다. 이러한 실시예 및 다른 실시예에서, 핸들 웨이퍼는 약 4.8nm보다 큰 크기의 약 6개보다 적은 브라이트필드 결함을 가질 수 있거나 또는 유전체 층과의 계면에서 약 4.8nm보다 큰 크기의 약 4개보다 적은 또는 약 2개보다 적은 브라이트필드 결함을 가질 수 있거나 심지어 그러한 브라이트필드 결함이 없을 수 있다.
대안으로 또는 그 외에, 실리콘 층은 유전체 층과의 계면에서 약 6nm보다 큰 크기의 브라이트필드 결함을 약 3개 이하로 가질 수 있거나 또는 6nm보다 큰 크기의 브라이트필드 결함을 약 2개 이하 또는 약 1개 이하로 가질 수 있거나 심지어 그러한 브라이트필드 결함이 없을 수 있다. 이들 실시예 및 다른 실시예에서, 실리콘 층은 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 6개보다 적게 가질 수 있거나 또는 유전체 층과의 계면에서 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 4개보다 적게 또는 약 2개보다 적게 가질 수 있거나 또는 심지어 그러한 브라이트필드 결함이 없을 수 있다.
브라이트필드 결함의 검출은 당업자에게 공지된 통상의 기술에 의해 수행될 수 있다. 적합한 것으로, KLA Tencor Surfscan SP2 웨이퍼 검사 시스템과 같은 브라이트필드 검출기를 갖는 브라이트필드 웨이퍼 검사 툴 또는 다크필드 검사 툴이 브라이트필드 결함을 검출하는데 이용될 수 있다.
클리브 면에서 도너 웨이퍼를 클리빙한 이후에 형성된 SOI 구조체는 SOI 구조체를 생성하는데 이용된 핸들 웨이퍼 및/또는 도너 웨이퍼의 ROA와 실질적으로 유사한 여러 웨이퍼 계면들에서의 ROA를 특징으로 할 수 있다. 핸들 웨이퍼는 유전체 층과의 계면에서 약 -700nm보다 작은 ROA를 가질 수 있으며, 다른 실시예에서, 유전체 층과의 계면에서 약 -600nm보다 작은, 약 -500nm보다 작은, 약 -400nm보다 작은, 약 -300nm보다 작은, 약 -250nm보다 작은 또는 약 -10nm부터 약 -700nm까지, 약 -50nm부터 약 -600nm까지, 약 -100nm부터 약 -500nm까지, 약 -100nm부터 약 -400nm까지 또는 약 -100nm부터 약 -300nm까지의 ROA를 가질 수 있다.
SOI 구조체를 생성하는데 이용된 도너 및/또는 핸들 웨이퍼는 초크랄스키 프로세스에 의해 형성된 잉곳으로부터 웨이퍼를 슬라이스하고 웨이퍼를 추가 처리함으로써 획득될 수 있다. 예를 들어, 웨이퍼는 "거친(rough)" 연마 및 "마감(finish)" 연마를 받을 수 있다. 유리하게, 비교적 낮은 ROA를 갖고 매우 적은 브라이트필드 결함을 갖는 또는 어떠한 브라이트필드 결함도 없는 핸들 웨이퍼 및 도너 웨이퍼를 준비하는 방법이 발견되었다.
도너 및/또는 핸들 웨이퍼를 준비하는 하나 이상의 실시예에서, 전면 표면 그리고 옵션으로 배면 표면을 연마하는 일차 연마 단계가 수행된다(즉, 양면 연마가 수행된다). 일반적으로, 연마는 웨이퍼(예를 들어, 도너, 핸들 또는 벌크 웨이퍼)의 표면 거칠기를 약 1㎛ x 약 1㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 원자력 현미경(atomic force microscope: AFM)을 이용하여 측정된 것으로서 약 3.5Å보다 낮게 내지는 심지어 약 2.5Å 만큼 낮게 또는 심지어 약 2Å 만큼 낮게 줄이는 "거친" 연마이다. 본 발명의 목적상, 표면 거칠기는 달리 표시하지 않는 한 평균 제곱근(RMS)으로서 표현된다. 거친 연마는 전형적으로 웨이퍼의 표면으로부터 물질을 약 1㎛ 내지 약 20㎛를 제거하는 결과를 가져오며, 더 전형적으로는 약 5㎛부터 약 15㎛까지 제거하는 결과를 가져온다.
거친 연마 (및 아래에서 기술되는 마감 연마)는, 예를 들어, 화학-기계 평탄화(CMP)에 의해 달성될 수 있다. CMP는 전형적으로 연마제 슬러리 내의 웨이퍼의 침지 및 중합체 패드에 의한 웨이퍼의 연마를 포함한다. 화학 및 기계적 수단의 조합을 통하여 웨이퍼의 표면이 매끄럽게 된다. 전형적으로, 연마는 화학 및 열적 정상 상태(steady state)가 성취될 때까지 그리고 웨이퍼가 목표로 하는 형상이 성취되고 평탄화될 때까지 수행된다. 거친 연마는 Peter Wolters(예를 들어, AC2000 연마제; 독일 렌츠부르크), Fujikoshi(일본 도쿄), Speedfam(일본 카나가와) 또는 Lapmaster SFT(예를 들어, LGP-708, 일본 치요다쿠)로부터 상업적으로 구입가능한 양면 연마제로 수행될 수 있다. 실리콘 연마용 스탁 제거 패드(stock removal pad)는 Psiloquest(플로리다 올랜도) 및 Rohm & Haas(펜실베니아 필라델피아)로부터 구입가능하며 실리카 기반 슬러리는 Rohm & Haas, Cabot(매사추세츠 보스톤), Nalco(일리노이 나퍼빌), Bayer MaterialScience(독일 레버쿠젠) 및 DA NanoMaterials(애리조나 템피)로부터 구매될 수 있다.
거친 연마 단계는 약 300 내지 약 600 초 동안 그리고 약 150 g/cm2 내지 약 700 g/cm2의 패드 압력에서 약 75 g/cm2 내지 약 125 g/cm2의 슬러리 유동 속도로 이루어질 수 있다. 그러나, 본 발명의 범주를 일탈하지 않고 다른 연마 시간, 패드 압력 및 슬러리 유동 속도가 이용될 수 있음은 물론이다.
거친 연마가 완료된 후, 웨이퍼는 린싱되고 건조된다. 그 외에, 웨이퍼는 습식 벤치(wet bench) 또는 스핀(spin) 세정을 받을 수 있다. 습식 벤치 세정은, 옵션으로, 상승된 온도(예를 들어, 약 50℃ 내지 약 80℃)에서, 웨이퍼를 SC-1 세정 용액(즉, 암모늄 수산화물 및 과산화수소)과 접촉시키는 과정을 포함할 수 있다. 스핀 세정은 HF 용액 및 오존수와 접촉시키는 과정을 포함하며 실온에서 수행될 수 있다.
세정 후, 제2 연마 단계가 수행될 수 있다. 제2 연마 단계는 전형적으로 마감 연마이다. 마감 연마는 웨이퍼(예를 들어, 핸들, 도너 또는 벌크 웨이퍼)의 표면 거칠기를 약 10㎛ x 약 10㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 AFM 에 의해 측정된 것으로서 약 2.0Å 보다 작게 줄인다. 마감 연마는 심지어 표면 거칠기를 약 10㎛ x 약 10㎛ 내지 약 100㎛ x 약 100㎛의 스캔 크기에서 약 1.5Å 보다 작게 또는 약 1.2Å 보다 작게 줄일 수 있다. 마감 연마는 표면 층으로부터 물질의 단지 약 0.5㎛ 이하만을 제거한다.
마감 연마에 적합한 연마제는 Lapmaster SFT(예를 들어, LGP-708, 일본 치요다쿠)로부터 구할 수 있다. 본 발명의 실시예에 따르면, 마감 연마용으로 사용된 패드는 Fujimi(일본 키요소)로부터 구입가능한 SURFIN 패드, Chiyoda KK(일본 오사카)로부터 구입가능한 CIEGAL 패드 또는 Rohm and Haas로부터 구입가능한 SPM 패드와 같은 스웨드형(suede-type) 패드(또한 폴리우레탄 폼 패드라고도 지칭함)이다. 이러한 점에서, 본 발명의 목적상, 본 명세서에 언급된 바와 같이, "폴리우레탄 폼 패드"는 Rohm and Haas로부터 구입가능한 SUBA 패드와 같은 폴리우레탄 함침 폴리에틸렌 패드를 포함하지 않는다는 것을 주목하여야 한다. 그러나, SUBA 패드는 다른 실시예에서 본 발명의 범주를 일탈함이 없이 사용될 수 있다. 폴리우레탄 폼 패드를 사용하는 것 이외에도, 사용된 연마 슬러리는 콜로이드 실리카의 용액(예를 들어, Syton-HT50의 혼합물; Du Pont Air Products NanoMaterials(애리조나 템피) 및 가성 용액(예를 들어, KOH); 또는 Fujimi의 Glanzox 3900)일 수 있다. 일부 실시예에서, Syton-HT50의 혼합물 및 가성액은 마감 연마의 첫 단계에서 사용될 수 있으며 Glanzox 3900은 두 번째 단계에서 사용될 수 있다. 이와 관련하여, 마감 연마에 사용된 폴리우레탄 폼 패드 및 콜로이드 실리카 용액도 거친 연마용도로 사용될 수 있으나, 다른 스탁 패드 및 슬러리가 본 발명의 범주를 일탈함이 없이 거친 연마용도로 사용될 수 있음을 유념해야 한다.
마감 연마는 적어도 약 60초동안 또는 심지어 약 90, 120 또는 180초 동안 이루어질 수 있다. 슬러리 유동 속도는 약 500ml/min 내지 약 750ml/min을 범위로 하며 패드 압력은 약 75g/cm2 내지 약 125g/cm2의 범위로 할 수 있으나, 본 발명의 범주를 일탈함이 없이 다른 연마 시간, 패드 압력 및 슬러리 유동 속도가 사용될 수 있음을 알아야 한다.
일반적으로, 전술한 연마 및 세정 단계는 웨이퍼들의 전면 표면 상에서 ROA가 비교적 낮으며(예를 들어, 약 -700nm보다 작은, 약 -600nm보다 작은, 약 -500nm보다 작은, 약 -400nm보다 작은, 약 -300nm보다 작은, 약 -250nm보다 작은, 또는 약 -10nm부터 약 -700nm, 약 -50nm부터 약 -600nm, 약 -100nm부터 약 -500nm, 약 -100nm부터 약 -400nm또는 약 -100nm부터 약 -300nm) 웨이퍼들의 전면 표면 상에서 브라이트필드 결함이 비교적 적은(예를 들어, 웨이퍼의 표면 상에서 약 6nm보다 큰 크기의 브라이트필드 결함을 약 3개 이하, 또는 약 6nm보다 큰 크기의 브라이트필드 결함을 약 2개 이하 또는 약 1개 이하 또는 심지어 그러한 브라이트필드 결함이 없는 및/또는 전면 표면에서 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 6개보다 적게 또는 약 4.8nm보다 큰 크기의 브라이트필드 결함을 약 4개보다 적게 또는 약 2개보다 적게 또는 심지어 그러한 브라이트필드 결함이 없는) 웨이퍼를 생성한다. 본 명세서에서 언급된 본 발명의 연마 및 세정 프로세스 및 롤-오프 양 및 브라이트필드 결함의 총계는 전형적으로 SOI 구조체를 생성하는데 사용된 핸들 웨이퍼 또는 도너 웨이퍼와 관련하여 기술되지만, 본 방법들은 벌크 단결정 실리콘 웨이퍼를 생성하는데 사용될 수 있으며 이 웨이퍼는 언급된 롤-오프 양 및 브라이트필드 결함을 특징으로 할 수 있음을 또한 이해하여야 한다. 또한, 어떤 실시예에서, 각각의 웨이퍼가 위에서 언급한 롤-오프 양 및 브라이트필드 결함의 총계를 특징으로 하는 웨이퍼들의 개체군(예를 들어, 웨이퍼들의 카세트와 같은 보관 유닛 내 웨이퍼들의 집합)이 제공될 수 있다. 웨이퍼들의 개체군은 적어도 약 10개 웨이퍼, 적어도 약 25개 웨이퍼, 적어도 약 50개 웨이퍼, 적어도 약 100개 웨이퍼 또는 심지어 적어도 약 1000개 웨이퍼를 포함할 수 있다.
실시예
실시예 1: 변수 ROA 를 갖는 SOI 구조체의 비접합 폭
핸들 웨이퍼를 도너 웨이퍼의 표면 상에서 유전체 층(145nm 두께)을 갖는 도너 웨이퍼에 접합한 다음 도너 웨이퍼 내에 형성된 클리브 면을 따라서 클리빙함으로써 여섯 개의 300mm SOI 구조체를 준비하였다. 36 KeV의 에너지에서 1 x 1016 ions/cm2의 주입량의 He+ 이온을 주입한 다음 48 KeV의 에너지에서 5 x 1015 ions/cm2의 주입량의 H2 + 이온을 주입(Applied Materials(캘리포니아 산타클라라)의 Quantum H Implanter(모델 Q843))함으로써 클리브 면을 형성하였다. 350℃로 가열(ASM(네덜란드 알미르)의 A412 Furnace)함으로써 클리빙하였다.
각기 약 -800nm의 두께 ROA를 갖는 도너 웨이퍼 및 핸들 웨이퍼로부터 한 쌍의 SOI 구조체를 준비하였다. 약 -800nm의 두께 ROA를 갖는 핸들 웨이퍼 및 약 -200nm의 도너 웨이퍼로부터 다른 쌍을 만들었다. 각기 약 -200nm의 두께 ROA를 갖는 핸들 웨이퍼 및 도너 웨이퍼로부터 다른 쌍을 만들었다. 폴리우레탄 폼 패드를 이용하여 거친 연마를 한 다음 세정하고 폴리우레탄 폼 패드로 마감 연마함으로써 모두 약 -200nm의 두께 ROA를 갖는 핸들 웨이퍼 및/또는 도너 웨이퍼를 준비하였다. KLA-Tencor WaferSight Analysis 소프트웨어를 사용하여 ROA를 측정하였으며 웨이퍼 두께 프로파일을 결정하고 평균 두께 프로파일에서 구조체의 중심으로부터 124mm 지점과 140mm 지점 사이에 일차 라인을 맞추고 기준 라인과 중심으로부터 149mm 지점 사이의 거리를 결정함으로써 ROA를 결정하였다.
도 7은 전술한 웨이퍼들의 비접합 영역 폭을 두께 ROA의 함수로서 그래프로 예시한다. 도 7로부터 볼 수 있는 바와 같이, 약 -200nm의 두께 ROA를 갖는 핸들 웨이퍼 및 도너 웨이퍼로부터 만들어진 SOI 구조체의 유전체 층은 핸들 웨이퍼의 에지(즉, "비접합 영역 폭")로부터 약 1mm보다 적게(구체적으로 각기 0.71mm 및 0.62mm까지) 연장하였지만, 반면에 다른 SOI 구조체들은 비접합 폭이 훨씬 컸다.
도 8은 전술한 웨이퍼의 비접합 영역 폭을 전면 표면 ROA의 함수로서 그래프로 예시하며 도 9는 비접합 영역 폭을 전면 표면 형상(zdd)의 이차 도함수의 함수로서 예시한다. 이들 도면으로부터 알 수 있는 바와 같이, 전면 표면 ROA는 비접합 폭과 잘 상관되지 않으며 전면 표면 이차 도함수는 잘 상관된다.
실시예 2: 본 발명과 종래의 도너 웨이퍼 및/또는 핸들 웨이퍼로부터 제조된 SOI 구조체 내 비접합 폭의 비교
아래에 도시된 도너 웨이퍼 및 핸들 웨이퍼의 각종 조합으로 네 세트의 300mm SOI 구조체를 준비하였다.
(a) 종래의 도너 웨이퍼 및 종래의 핸들 웨이퍼(즉, 도너 웨이퍼 또는 핸들 웨이퍼에 대해 거친 연마 및 마감 연마 중간에 어떠한 세정도 하지 않음)
(b) 본 발명의 도너 웨이퍼(폴리우레탄 폼 패드로 거친 연마한 다음 세정하고 그런 다음 폴리우레탄 폼 패드로 마감 연마함) 및 종래의 핸들 웨이퍼
(c) 미지의 프로세스에 의해 제조된 본 발명의 도너 웨이퍼 및 핸들 웨이퍼, 및
(d) 본 발명의 도너 웨이퍼 및 본 발명의 핸들 웨이퍼.
각 그룹(a)-(d)으로부터 만든 두 웨이퍼를 분석하여 두께 ROA, 전면 표면 ROA 및 전면 표면 형상(zdd)의 이차 도함수를 결정하였다. 웨이퍼 그룹 (a)-(d)의 두께 ROA는 도 10에 그래프로 예시된다. 웨이퍼 그룹 (a)-(d)의 전면 표면 ROA는 도 11에 그래프로 도시된다. 웨이퍼 그룹 (a)-(d)의 전면 표면 형상의 이차 도함수는 도 12에 그래프로 도시된다. 도 10 내지 도 12로부터 볼 수 있는 바와 같이, 두께 ROA(도 10) 및 이차 도함수 파라미터(도 12)는 함께 모아지며 전면 표면 ROA(도 11)는 더 분산된다. 종래의 네 개의 핸들 웨이퍼들(그룹 A 및 그룹 B의 종래 웨이퍼들)의 평균 두께 ROA는 약 -814nm 이었다. 종래의 두 개의 도너 웨이퍼들(그룹 A)의 평균 두께 ROA는 약 -771nm 이었다. 본 발명의 여섯 개의 도너 웨이퍼들(그룹 B, C 및 D의 본 발명의 도너 웨이퍼들)의 평균 두께 ROA는 약 -203nm 이었다. 본 발명의 핸들 웨이퍼들(그룹 D의 핸들 웨이퍼들)의 평균 두께 ROA는 -162nm 이었다.
각각의 도너 웨이퍼 및 핸들 웨이퍼를 초크랄스키 프로세스에 의해 성장시킨 단결정 실리콘으로 구성하였다. 본 발명의 프로세스(폴리우레탄 폼 패드로 거친 연마한 다음 세정하고 이 단계 다음에 폴리우레탄 폼 패드로 마감 연마)에 의해 제조한 각각의 도너 웨이퍼 및 핸들 웨이퍼는 약 6nm보다 큰 크기의 어떠한 브라이트필드 결함도 갖고 있지 않았으며 약 4.8nm보다 큰 크기를 2개 이하 갖고 있었다.
실리콘 산화물 유전체 층을 도너 웨이퍼 상에 형성하고 유전체 층을 핸들 웨이퍼에 접합함으로써 각 SOI 구조체를 준비하였다. 통상의 방법으로 도너 웨이퍼를 클리브하여 실리콘 층 뒤에 남게 하였다. Nikon의 Nomarski Optical Microscope를 통해 각 SOI 구조체를 분석하여 실리콘 소자 층이 SOI 구조체 에지(즉, 핸들 웨이퍼의 주변 에지)까지 연장하지 않은 영역의 폭을 결정하였다.
도 13으로부터 볼 수 있는 바와 같이, 대체로 종래의 도너 웨이퍼 및 핸들 웨이퍼를 사용한 SOI 구조체((a))는 SOI 구조체의 중심으로부터 그 중심으로부터의 약 148.0mm (반경의 98.7%)까지 연장된 실리콘 층을 가지며, 본 발명의 도너 웨이퍼 및 종래 핸들 웨이퍼를 사용하여 생성된 SOI 구조체((b))는 SOI 구조체의 중심으로부터 그 중심으로부터의 약 148.5mm (반경의 99.0%)까지 연장된 실리콘 층을 가지며, 본 발명의 도너 웨이퍼 및 상업적으로 입수한 핸들 웨이퍼를 사용하여 생성된 SOI 구조체((c))는 SOI 구조체의 중심으로부터 그 중심으로부터의 약 149mm (반경의 99.3%)까지 연장된 실리콘 층을 가지며, 본 발명의 도너 웨이퍼 및 본 발명의 핸들 웨이퍼를 사용하여 생성된 SOI 구조체((d))는 SOI 구조체의 중심으로부터 그 중심에서 약 149.3mm(반경의 99.5%)까지 연장된 실리콘 층을 갖는다. 본 발명의 도너 및/또는 핸들 웨이퍼는 유리하게 실리콘 층 반경을 증가시키며 그래서 브라이트필드 결함의 개수를 허용할 수 없는 수준까지(예를 들면, 6nm 이상의 크기의 결함의 총계가 1개 이상까지 또는 4.8nm보다 큰 크기의 브라이트 결함의 총계가 3개 이상까지) 증가시키지 않고도 소자 제조에 사용할 수 있는 영역을 늘려준다는 것을 알 수 있다.
(폴리우레탄 폼 패드로 거친 연마를 한 다음 세정하고 이 단계 이후 폴리우레탄 폼 패드로 마감 연마한) 본 발명의 도너 웨이퍼 및 본 발명의 핸들 웨이퍼로부터 생성된 SOI 구조체의 Nikon Nomarski의 광학 현미경의 이미지는 도 5에 도시되어 있다. 비접합 영역(69)의 폭(60)은 0.57mm이었다. 종래의 도너 웨이퍼 및 종래의 핸들 웨이퍼로부터 생성된(즉, 거친 연마와 마감 연마 도중에 세정 단계를 거치지 않음) SOI 구조체의 Nikon Nomarski의 광학 현미경의 이미지는 도 6에 도시되어 있다. 비접합 영역(69)의 폭(60)은 2.28mm이었다.
본 발명의 구성요소 또는 본 발명의 바람직한 실시예(들)를 시작할 때, 관사 "한", "하나", "그" 및 "상기"는 하나 또는 그 이상의 구성요소가 있음을 의미하고자 한다. "포함하는", "구비하는" 및 "갖는"이라는 용어는 포괄적이면서 열거된 구성요소와 다른 추가의 구성요소가 있을 수 있다는 것을 의미하고자 한다.
전술한 장치 및 방법에서 본 개시내용의 범주를 일탈하지 않고도 여러 가지 변경이 이루어질 수 있으므로, 전술한 설명에 포함되고 첨부 도면에 도시된 모든 사항은 예시적인 것이지 제한적인 의미로 해석되지 않아야 할 것이다.

Claims (26)

  1. 접합된 실리콘 온 인슐레이터 구조체로서,
    상기 접합된 구조체는, 핸들 웨이퍼, 도너 웨이퍼, 및 상기 핸들 웨이퍼와 상기 도너 웨이퍼 사이의 유전체 층을 포함하며,
    상기 유전체 층은 상기 핸들 웨이퍼에 부분적으로 접합되며,
    상기 접합된 실리콘 온 인슐레이터 구조체는 중심축, 원주 에지, 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 가지며,
    상기 유전체 층과 상기 핸들 웨이퍼 간의 접합은 상기 접합된 실리콘 온 인슐레이터 구조체의 중심축으로부터 상기 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 99.6%의 지점까지 연장하며,
    상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나는 -600nm보다 작은 두께 롤-오프 양(thickness roll-off amount: thickness ROA)을 가지며,
    상기 두께 ROA는 상기 도너 웨이퍼 또는 핸들 웨이퍼의 두께 프로파일에 기초하는 이하의 측정 프로토콜:
    상기 두께 프로파일 상의 제1 개별 지점과 제2 개별 지점 사이에 기준 라인을 형성하는 것 - 상기 제1 개별 지점 및 제2 개별 지점 각각은 상기 구조체의 중심축으로부터의 거리이고, 상기 제1 개별 지점 및 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 82.7％이고, 상기 제2 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 93.3％임 - ; 및
    상기 기준 라인과 상기 웨이퍼의 두께 프로파일 상의 제3 개별 지점 사이의 거리를 측정하는 것 - 상기 제3 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 99.3%임 -
    에 의해 정의되는, 접합된 실리콘 온 인슐레이터 구조체.
  2. 제1항에 있어서, 상기 유전체 층과 상기 핸들 웨이퍼 간의 접합은 상기 접합된 실리콘 온 인슐레이터 구조체의 중심축으로부터 상기 접합된 실리콘 온 인슐레이터 구조체의 반경의 99.6% 내지 99.9%의 지점까지 연장하는, 접합된 실리콘 온 인슐레이터 구조체.
  3. 제1항에 있어서, 상기 도너 웨이퍼는 -600nm보다 작은 두께 ROA를 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  4. 제1항에 있어서, 상기 핸들 웨이퍼 및 상기 도너 웨이퍼 중 적어도 하나는 -400nm보다 작은 두께 ROA를 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  5. 제1항에 있어서, 상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나는 전면 표면 형상의 이차 도함수가 -1100nm/mm2 보다 작은, 접합된 실리콘 온 인슐레이터 구조체.
  6. 제1항에 있어서, 상기 유전체 층 및 상기 핸들 웨이퍼는 계면을 형성하고, 상기 핸들 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  7. 제1항에 있어서, 상기 유전체 층 및 상기 핸들 웨이퍼는 계면을 형성하고, 상기 핸들 웨이퍼는 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  8. 제1항에 있어서, 상기 유전체 층 및 상기 도너 웨이퍼는 계면을 형성하고, 상기 도너 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  9. 제1항에 있어서, 상기 유전체 층 및 상기 도너 웨이퍼는 계면을 형성하고, 상기 도너 웨이퍼는 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  10. 접합된 실리콘 온 인슐레이터 구조체로서,
    상기 접합된 구조체는 핸들 웨이퍼, 도너 웨이퍼, 및 상기 핸들 웨이퍼와 상기 도너 웨이퍼 사이의 유전체 층을 포함하며,
    상기 유전체 층은 상기 도너 웨이퍼에 부분적으로 접합되며,
    상기 접합된 실리콘 온 인슐레이터 구조체는 중심축, 원주 에지, 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 가지며,
    상기 유전체 층과 상기 도너 웨이퍼 간의 접합은 상기 접합된 실리콘 온 인슐레이터 구조체의 중심축으로부터 상기 접합된 실리콘 온 인슐레이터 구조체의 반경의 적어도 99.6% 내지 99.9%의 지점까지 연장하며,
    상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나는 -600nm보다 작은 두께 롤-오프 양(thickness roll-off amount: thickness ROA)을 가지며,
    상기 두께 ROA는 상기 도너 웨이퍼 또는 핸들 웨이퍼의 두께 프로파일에 기초하는 이하의 측정 프로토콜:
    상기 두께 프로파일 상의 제1 개별 지점과 제2 개별 지점 사이에 기준 라인을 형성하는 것 - 상기 제1 개별 지점 및 제2 개별 지점 각각은 상기 구조체의 중심축으로부터의 거리이고, 상기 제1 개별 지점 및 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 82.7％이고, 상기 제2 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 93.3％임 - ; 및
    상기 기준 라인과 상기 웨이퍼의 두께 프로파일 상의 제3 개별 지점 사이의 거리를 측정하는 것 - 상기 제3 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 99.3%임 -
    에 의해 정의되는, 접합된 실리콘 온 인슐레이터 구조체.
  11. 제10항에 있어서, 상기 핸들 웨이퍼는 -600nm보다 작은 두께 ROA를 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  12. 제10항에 있어서, 상기 핸들 웨이퍼 및 상기 도너 웨이퍼 중 적어도 하나는 -400nm보다 작은 두께 ROA를 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  13. 제10항에 있어서, 상기 도너 웨이퍼 및 상기 핸들 웨이퍼 중 적어도 하나는 전면 표면 형상의 이차 도함수가 -1100nm/mm2 보다 작은, 접합된 실리콘 온 인슐레이터 구조체.
  14. 제10항에 있어서, 상기 유전체 층 및 상기 핸들 웨이퍼는 계면을 형성하고, 상기 핸들 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  15. 제10항에 있어서, 상기 유전체 층 및 상기 핸들 웨이퍼는 계면을 형성하고, 상기 핸들 웨이퍼는 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  16. 제10항에 있어서, 상기 유전체 층 및 상기 도너 웨이퍼는 계면을 형성하고, 상기 도너 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  17. 제10항에 있어서, 상기 유전체 층 및 상기 도너 웨이퍼는 계면을 형성하고, 상기 도너 웨이퍼는 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 접합된 실리콘 온 인슐레이터 구조체.
  18. 실리콘 온 인슐레이터 구조체로서,
    상기 구조체는 핸들 웨이퍼, 실리콘 층, 상기 핸들 웨이퍼와 상기 실리콘 층 사이의 유전체 층, 및 상기 유전체 층과 상기 핸들 웨이퍼 사이의 계면을 포함하며,
    상기 핸들 웨이퍼는 중심축, 원주 에지, 및 상기 중심축에서부터 상기 원주 에지까지 연장하는 반경을 가지며,
    상기 실리콘 층은 상기 핸들 웨이퍼의 중심축에서부터 상기 핸들 웨이퍼의 반경의 적어도 98.9%의 지점까지 연장하며,
    상기 핸들 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 가지며,
    상기 핸들 웨이퍼는 -600nm보다 작은 두께 롤-오프 양(thickness roll-off amount: thickness ROA)을 가지며,
    상기 두께 ROA는 상기 핸들 웨이퍼의 두께 프로파일에 기초하는 이하의 측정 프로토콜:
    상기 두께 프로파일 상의 제1 개별 지점과 제2 개별 지점 사이에 기준 라인을 형성하는 것 - 상기 제1 개별 지점 및 제2 개별 지점 각각은 상기 구조체의 중심축으로부터의 거리이고, 상기 제1 개별 지점 및 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 82.7％이고, 상기 제2 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 93.3％임 - ; 및
    상기 기준 라인과 상기 웨이퍼의 두께 프로파일 상의 제3 개별 지점 사이의 거리를 측정하는 것 - 상기 제3 개별 지점과 상기 구조체의 중심축 사이의 거리는 상기 구조체의 반경의 99.3%임 -
    에 의해 정의되는, 실리콘 온 인슐레이터 구조체.
  19. 제18항에 있어서, 상기 실리콘 층은 상기 핸들 웨이퍼의 중심축으로부터 상기 핸들 웨이퍼의 반경의 적어도 99.4%의 지점까지 연장하는, 실리콘 온 인슐레이터 구조체.
  20. 제18항에 있어서, 상기 유전체 층은 상기 핸들 웨이퍼의 중심축으로부터 상기 핸들 웨이퍼의 반경의 적어도 98.9%의 지점까지 연장하는, 실리콘 온 인슐레이터 구조체.
  21. 제18항에 있어서, 상기 핸들 웨이퍼는 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함이 없는, 실리콘 온 인슐레이터 구조체.
  22. 제18항에 있어서, 상기 핸들 웨이퍼는 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 실리콘 온 인슐레이터 구조체.
  23. 제18항에 있어서, 상기 유전체 층 및 상기 실리콘 층은 계면을 형성하고, 상기 실리콘 층은 상기 계면에서 6nm보다 큰 크기의 브라이트필드 결함을 3개 이하로 갖는, 실리콘 온 인슐레이터 구조체.
  24. 제18항에 있어서, 상기 유전체 층 및 상기 실리콘 층은 계면을 형성하고, 상기 실리콘 층은 상기 계면에서 4.8nm보다 큰 크기의 브라이트필드 결함을 6개 미만으로 갖는, 실리콘 온 인슐레이터 구조체.
  25. 제18항에 있어서, 상기 핸들 웨이퍼는 -400nm보다 작은 두께 ROA를 갖는, 실리콘 온 인슐레이터 구조체.
  26. 제18항에 있어서, 상기 핸들 웨이퍼는 전면 표면 형상의 이차 도함수가 -1100nm/mm2 보다 작은, 실리콘 온 인슐레이터 구조체.
KR1020187012785A 2010-02-25 2011-02-07 Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체 KR101972286B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US30818510P 2010-02-25 2010-02-25
US61/308,185 2010-02-25
PCT/US2011/023937 WO2011106144A1 (en) 2010-02-25 2011-02-07 Methods for reducing the width of the unbonded region in soi structures and wafers and soi structures produced by such methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022324A Division KR101882026B1 (ko) 2010-02-25 2011-02-07 Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체

Publications (2)

Publication Number Publication Date
KR20180052773A true KR20180052773A (ko) 2018-05-18
KR101972286B1 KR101972286B1 (ko) 2019-04-24

Family

ID=43927950

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127022324A KR101882026B1 (ko) 2010-02-25 2011-02-07 Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체
KR1020187012785A KR101972286B1 (ko) 2010-02-25 2011-02-07 Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127022324A KR101882026B1 (ko) 2010-02-25 2011-02-07 Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체

Country Status (8)

Country Link
US (2) US8440541B2 (ko)
EP (1) EP2539928B1 (ko)
JP (1) JP6066729B2 (ko)
KR (2) KR101882026B1 (ko)
CN (1) CN102770955B (ko)
SG (2) SG183175A1 (ko)
TW (1) TWI518779B (ko)
WO (1) WO2011106144A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8637381B2 (en) * 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP6314019B2 (ja) * 2014-03-31 2018-04-18 ニッタ・ハース株式会社 半導体基板の研磨方法
US10128146B2 (en) 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
JP6749394B2 (ja) * 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US9806025B2 (en) 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US10679908B2 (en) * 2017-01-23 2020-06-09 Globalwafers Co., Ltd. Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures
WO2018157937A1 (de) 2017-03-02 2018-09-07 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum bonden von chips
CN109425315B (zh) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 半导体结构的测试载具及测试方法
US10818540B2 (en) * 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
DE69332407T2 (de) 1992-06-17 2003-06-18 Harris Corp Herstellung von Halbleiteranordnungen auf SOI substraten
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
GB2343550A (en) 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
US6265314B1 (en) * 1998-06-09 2001-07-24 Advanced Micro Devices, Inc. Wafer edge polish
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
DE60029578T2 (de) 1999-10-14 2007-07-26 Shin-Etsu Handotai Co., Ltd. Verbundscheiben-herstellungsmethode
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
KR100882389B1 (ko) * 2000-10-26 2009-02-05 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
KR100401655B1 (ko) 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
WO2003038884A2 (en) 2001-10-29 2003-05-08 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
JP3664676B2 (ja) * 2001-10-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法及びウェーハ研磨用研磨パッド
US6849548B2 (en) 2002-04-05 2005-02-01 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
US6824622B2 (en) * 2002-06-27 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Cleaner and method for removing fluid from an object
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
DE10355728B4 (de) 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP2009503907A (ja) 2005-08-03 2009-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 結晶化度が改善された歪シリコン層を有する歪シリコンオンインシュレータ（ｓｓｏｉ）構造
EP1840955B1 (en) 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Also Published As

Publication number Publication date
EP2539928B1 (en) 2016-10-19
US20110204471A1 (en) 2011-08-25
TWI518779B (zh) 2016-01-21
CN102770955A (zh) 2012-11-07
JP6066729B2 (ja) 2017-01-25
JP2013520838A (ja) 2013-06-06
EP2539928A1 (en) 2013-01-02
US8440541B2 (en) 2013-05-14
KR20120121905A (ko) 2012-11-06
CN102770955B (zh) 2015-06-17
SG183175A1 (en) 2012-09-27
SG189816A1 (en) 2013-05-31
KR101972286B1 (ko) 2019-04-24
WO2011106144A1 (en) 2011-09-01
US20110207246A1 (en) 2011-08-25
KR101882026B1 (ko) 2018-07-25
US8330245B2 (en) 2012-12-11
TW201140694A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
KR101972286B1 (ko) Ｓｏｉ 구조체 및 웨이퍼 내 미접합 영역의 폭을 줄이는 방법 및 그러한 방법에 의해 생성된 ｓｏｉ 구조체
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
US7560313B2 (en) SOI wafer and method for producing the same
JP2013520838A5 (ko)
US7276427B2 (en) Method for manufacturing SOI wafer
EP2770524B1 (en) Method for reclaiming peeled-off wafer
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
TW201806075A (zh) 用於製作應變式絕緣體上半導體底材之方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
TWI313483B (ko)
US11367649B2 (en) Semiconductor substrate polishing methods
EP1548822A1 (en) Method for manufacturing soi wafer
Mäkinen et al. Thick-film SOI wafers: Preparation and properties
Mäkinen et al. Thick-film silicon-on-insulator wafers preparation and properties
US20100144119A1 (en) Method of producing bonded wafer
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant