CN117438472A - 混合栅碳化硅场效应管器件及其制备方法 - Google Patents

混合栅碳化硅场效应管器件及其制备方法 Download PDF

Info

Publication number
CN117438472A
CN117438472A CN202311655586.0A CN202311655586A CN117438472A CN 117438472 A CN117438472 A CN 117438472A CN 202311655586 A CN202311655586 A CN 202311655586A CN 117438472 A CN117438472 A CN 117438472A
Authority
CN
China
Prior art keywords
gate dielectric
conductive region
gate
silicon carbide
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311655586.0A
Other languages
English (en)
Inventor
申占伟
岳世忠
林润康
孙佳倩
王智杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202311655586.0A priority Critical patent/CN117438472A/zh
Publication of CN117438472A publication Critical patent/CN117438472A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种混合栅碳化硅场效应管器件,包括:碳化硅外延层,包括第一导电区域、第二导电区域以及第三导电区域,第二导电区域与第三导电区域位于第一导电区域的两侧,第二导电区域和第三导电区域的导电类型相同,并区别于第一导电区域的导电类型;栅介质层,包括第一栅介质、第二栅介质和第三栅介质,第一栅介质覆盖设置于第一导电区域,第二栅介质覆盖设置于第二导电区域,第三栅介质覆盖设置于第三导电区域;第一栅介质为硅基材料,第二栅介质与第三栅介质被构造成紧邻于第一栅介质的两端,第二栅介质与第三栅介质的介电常数均大于第一栅介质的介电常数。

Description

混合栅碳化硅场效应管器件及其制备方法
技术领域
本公开的至少一种实施例涉及半导体领域,更具体地,涉及一种混合栅碳化硅场效应管器件及其制备方法。
背景技术
碳化硅(SiC)基的金属氧化物半导体场效晶体管器件(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种功率半导体器件,其具有宽带隙、高热导性、高临界电场、高饱和电子漂移速率等优点,还具有优异的物理化学稳定性和机械强度,可以广泛应用于高压、高频和高温等应用场景中。
SiC基的金属氧化物半导体(Metal-Oxide-Semiconductor,MOS)结构是制作SiC基MOS场效应管器件的基础。由于SiC内的临界击穿电场达到2-5MV/cm,而这将造成栅介质层中的电场等比例增加(基于高斯定理)。尤其是当器件工作在高栅压或者高漏压状态时,MOS结构中的栅介质层电场急剧升高,导致器件漏电升高。在高温栅偏或者高温反偏等可靠性测试方面,SiC基MOS场效应管器件的失效通常是由于栅介质的退化引起的。现有技术中,为解决上述问题,一方面,通过增大SiO2层的厚度、减小MOS结构中的JFET的宽度、增加栅介质的厚度等手段以提升SiC基MOS场效应管器件的高温、高场可靠性,然而这些方法常常牺牲了器件的导通特性或其他电学特性,未能兼顾器件各方面性能的提升。另一方面,也采用高介电常数材料(高k材料)作为栅介质材料,利用其更高的电容以及更大的物理厚度以提升SiC基MOS场效应管器件的高温、高场可靠性,但高k介质与SiC基底的不完美界面效应也会影响到电子的输运,其对电子导通特性的提升并不理想。此外,现有技术中SiC基MOS器件需要首先热氧化表面以获得栅介质层,且热氧化的温度通常高于1100℃。然而与Si氧化不同,SiC氧化涉及到Si和C两种元素的氧化反应,容易在SiO2/SiC界面形成C原子相关的界面陷阱。另外,当Si原子在氧化不完全时,容易在界面形成Si的次氧化物和界面态。这些界面态不仅减少了SiC基MOS场效应管器件沟道中导电载流子,同时会形成散射中心进一步降低沟道迁移率,严重影响了栅介质与SiC的界面质量,使得器件的导通电阻高,工作频率低。
由此,亟需寻找一种栅介质结构和相应的低温制备方法,在保证电学性能的前提下,切实提升SiC基MOS场效应管器件在高温、高场下的稳定性。
发明内容
为解决现有技术中的所述以及其他方面的至少一种技术问题,本公开提供一种混合栅碳化硅场效应管器件及其制备方法,综合利用不同栅介质的物理特性,在保证电学性能的情况下,提高了器件在高场下的可靠性。
本公开的实施例一方面提供一种混合栅碳化硅场效应管器件,包括:碳化硅外延层,包括第一导电区域、第二导电区域以及第三导电区域,所述第二导电区域与所述第三导电区域位于所述第一导电区域的两侧,其中,所述第二导电区域和所述第三导电区域的导电类型相同,并区别于所述第一导电区域的导电类型;栅介质层,包括第一栅介质、第二栅介质和第三栅介质,其中,第一栅介质覆盖设置于所述第一导电区域,所述第二栅介质覆盖设置于所述第二导电区域,以及所述第三栅介质覆盖设置于所述第三导电区域;其中,所述第一栅介质为硅基材料,所述第二栅介质与所述第三栅介质被构造成紧邻于所述第一栅介质的两端,所述第二栅介质与所述第三栅介质的介电常数均大于所述第一栅介质的介电常数。
根据本公开的实施例,所述第二栅介质与所述第三栅介质的物理厚度均大于所述第一栅介质的物理厚度。
根据本公开的实施例,所述第一栅介质被构造成分别与所述第二栅介质和所述第三栅介质至少有部分重合,以分别构成第一重叠部和第二重叠部。
根据本公开的实施例,所述第一栅介质的宽度大于所述第一导电区域的宽度,所述第一栅介质至少有一部分覆盖于所述第二导电区域和所述第三导电区域。
根据本公开的实施例,所述第一重叠部被构造成所述第二栅介质覆盖于所述第一栅介质,所述第二重叠部被构造成所述第三栅介质覆盖于所述第一栅介质。
根据本公开的实施例,所述第一栅介质的材质为氧化硅或氮化硅。
本公开的实施例的另一方面,还提供了一种制备上述混合栅碳化硅场效应管器件的制备方法,包括:利用离子注入法对碳化硅外延材料进行掺杂处理,以在所述碳化硅外延材料的第一面生成第一导电区域、第二导电区域及第三导电区域;在所述第一导电区域上生成第一栅介质,在所述第二导电区域上生成第二栅介质,在所述第三导电区域上生成第三栅介质,其中,所述第二栅介质和所述第三栅介质紧邻于所述第一栅介质的两端,并与所述第一栅介质部分重叠,其中,所述第一栅介质、所述第二栅介质和所述第三栅介质构成栅介质层;对所述栅介质层进行退火处理;在与所述第一面相对的第二面生成背电极,在栅介质层上生成栅电极,得到混合栅碳化硅场效应管器件。
根据本公开的实施例,在所述第一导电区域上生成第一栅介质,在所述第二导电区域上生成第二栅介质,在所述第三导电区域上生成第三栅介质,包括:在所述碳化硅外延材料的表面原位生长硅原子,并氧化或氮化所述硅原子,以生成所述第一栅介质;在所述碳化硅外延材料的表面沉积铝原子,并氧化或氮化所述铝原子,以生成所述第二栅介质;在所述碳化硅外延材料的表面沉积铪原子,并氧化或氮化所述铪原子,以生成所述第三栅介质。
根据本公开的实施例,所述氧化或氮化的温度范围均为400-1050℃。
根据本公开的实施例,所述栅介质层的退火温度为400℃-1300℃,退火气氛为氮气(N2)、氩气(Ar)、一氧化氮(NO)、氨气(NH3)或一氧化二氮(N2O)其中一种,退火时间为0.2-3小时。
根据本公开提供的混合栅碳化硅场效应管器件及其制备方法,通过设置硅基的第一栅介质和低温制备工艺以减少与碳化硅外延层的界面态密度,保证栅介质层的导通性能。再通过在第一栅介质的两端设置有相对第一栅介质有更高介电常数的第二栅介质及第三栅介质,以承载更高的电场和更多的载流子以保护第一栅介质,从而在保证了混合栅碳化硅场效应管器件的电学性能的情况下,提高其在高场下的可靠性。
附图说明
图1是根据本公开的一种示意性的实施例的混合栅碳化硅场效应管器件的结构示意图;
图2是图1中所示的示意性实施例的混合栅碳化硅场效应管器件的栅介质层的细部图;
图3是图1中所示的另一意性实施例的混合栅碳化硅场效应管器件的栅介质层的细部图;
图4是碳化硅混合栅碳化硅场效应管器件的制备方法流程图;
S401是图4所示流程图中掺杂生成各导电区域的步骤;
S402是图4所示流程图中生成各栅介质的步骤;
S403是图4所示流程图中对栅介质层进行退火处理的步骤;
S404是图4所示流程图中生成背电极及栅电极的步骤;
所述附图中,附图标记含义具体如下:
100-碳化硅衬底;
110-第一导电区域;
120-第二导电区域;
130-第三导电区域;
140-栅电极;
150-背电极;
160-栅源隔离介质;
170-高浓度P型基区;
200-栅介质层;
210-第一栅介质;
220-第二栅介质;
230-第三栅介质;
310-第一重叠部;
320-第二重叠部;
400-源极;
500-漏极。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开作进一步的详细说明。
在此使用的术语仅仅是为了描述具体实施例,而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在,但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语包括技术和科学术语具有本领域技术人员通常所理解的含义,除非另外定义。应注意,这里使用的术语应解释为具有与本说明书的上下文相一致的含义,而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释例如,“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等。在使用类似于“A、B或C等中至少一个”这样的表述的情况下,一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释例如,“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等。
碳化硅(SiC)MOS器件因其优异的物理特性被广泛地应用于高场的工作场景中,但是当器件工作在高栅压或者高漏压的状态时,栅介质层的电场也相应地有极大的升高,导致器件漏电升高,从而导致碳化硅MOS器件的失效。在现有技术中,为解决抑制栅介质层漏电升高、提高碳化硅MOS器件在高场下的稳定性,常利用高k材料作为栅介质层的材料,或增加栅介质层的厚度,但是这样的技术手段则往往会导致碳化硅MOS管器件电学性能的降低。
为此,基于现有技术的上述不足,如何设计碳化硅MOS管器件的栅介质层结构以及提供相应的制备方法成为亟待解决的技术问题。
有鉴于此,本公开提供了一种混合栅碳化硅场效应管器件及其制备方法。
图1是根据本公开的一种示意性的实施例的混合栅碳化硅场效应管器件的结构示意图;图2是图1中所示的混合栅碳化硅场效应管器件的栅介质层的细部图。
如图1-图2所示,本公开实施例提供的混合栅碳化硅场效应管器件包括:碳化硅外延层,包括第一导电区域110、第二导电区域120以及第三导电区域130,第二导电区域与第三导电区域位于第一导电区域的两侧。其中,第二导电区域120和第三导电区域130的导电类型相同,并区别于第一导电区域110的导电类型。栅介质层,包括第一栅介质210、第二栅介质220和第三栅介质230,其中,第一栅介质210覆盖设置于第一导电区域,第二栅介质220覆盖设置于第二导电区域120,以及第三栅介质230覆盖设置于第三导电区域。其中,第一栅介质210为硅基材料,第二栅介质220与第三栅介质230被构造成紧邻于第一栅介质210的两端,第二栅介质220与第三栅介质230的介电常数均大于第一栅介质210的介电常数。
根据上述设置方式,将第一栅介质210覆盖设置于第一导电区域110,由于第一栅介质为硅基栅,其与碳化硅外延层的界面态密度较低,可以保证载流子迁移率,进而保证了沟道区域的低阻特性,在栅介质层中主要起导通的作用。另外将第二栅介质220、第三栅介质230设置在第一栅介质210的两端,第二栅介质220与第三栅介质230的介电常数相比于第一栅介质210的介电常数更大,相对于第一栅介质能够容纳更多的电子,在高场的情况下可以容纳尽量多的电子以平衡施加在第一栅介质上的电场,防止第一栅介质被击穿,从而提升了混合栅场效应器件的高场耐受性。且由于设置了三种不同的栅介质,可以根据实际应用场景对栅介质进行调整,以满足不同的使用需求。
根据本公开的实施例,第二栅介质为氧化铝(Al2O3)、氮化铝(AlN)等高k栅介质。
根据本公开的实施例,第三栅介质为二氧化铪(HfO2)、铪氧化铝(HfAlO)等高k栅介质。
根据本公开的实施例,第一导电区域110为P型导电,第二导电区域120及第三导电区域130为N型导电,其中第一导电区域的掺杂源为硼(B)或者铝(Al)原子,第二导电区域及第三导电区域的掺杂源为氮(N)或者磷(P)原子。
在一种示意性的实施例中,如图2所示,第二栅介质220与第三栅介质230的物理厚度均大于第一栅介质的物理厚度。
根据上述设置方式,由于第二、三栅介质有较大的厚度,可以有效抑制漏电流的产生。另外,由于第二、三栅介质拥有较大的厚度,与栅电极之间形成的电容相对较小,充放电更快,提高了开关的性能。且第二、三栅介质更大的厚度也能够提高混合栅碳化硅场效应管器件在高温下的稳定性。
根据本公开的实施例,第一栅介质210的厚度在30-100nm之间,第二栅介质220及第三栅介质230的厚度在90-300nm之间。
在一种示意性的实施例中,如图2所示,第一栅介质210被构造成分别与第二栅介质220和第三栅介质230至少有部分重合,以分别构成第一重叠部310和第二重叠部320。
根据上述设置方式,能够辅助对第一栅介质210的保护。在PN结交界处,由于载流子浓度的急剧变化,电场强度较高,容易导致第一栅介质210被击穿,通过使第二栅介质220和第三栅介质230与第一栅介质210有部分重叠,由于第二栅介质220和第三栅介质230抑制电场能力更强。基于这种垂直方向的堆叠结构,形成局域化的场板保护作用,通过第二栅介质220和第三栅介质230共同耦合作用帮助调节栅介质界面与体区PN结中的电场,起到对第一栅介质210和体内结区的保护作用。
根据本公开的实施例,第一重叠部310以及第二重叠部320沿栅介质层长度方向的长度在0.05-0.2μm。
在一种示意性的实施例中,如图2所示,第一栅介质210的宽度大于第一导电区域110的宽度,第一栅介质210至少有一部分覆盖于第二导电区域120和第三导电区域130。
根据上述设置方式,可以完全基于第一栅介质210形成完整的反型导电沟道,以降低导通电阻。
在一种示意性的实施例中,第一重叠部被构造成第二栅介质覆盖于第一栅介质,第二重叠部被构造成第三栅介质覆盖于第一栅介质。
根据上述的设置方式,由于硅基材料是制备MOS管器件工艺中的关键材料,而使第二、三栅介质覆盖于硅基的第一栅介质,可以在不改变整个工艺流程的前提下,引入其他材质的栅介质,也有利于对器件的电学性能的调控。
在一种示意性的实施例中,第一栅介质的材质为氧化硅或氮化硅,通过低温工艺制备而成。
根据上述的设置方式,可以减少第一栅介质210与碳化硅外延层的界面态密度,保证栅介质层的导通性能。
图3是图1中所示的另一意性实施例的混合栅碳化硅场效应管器件的栅介质层的细部图。
在一种示意性的实施例中,如图3所示,第二栅介质220可以根据实际的需要与第三栅介质230调换位置。
在一种示意性的实施中,如图1所示,当给栅电极140施加正的栅电压时,混合栅碳化硅场效应管器件第一导电区域110表面形成高密度电子导电层,此时在漏极500施加正电压,电子沿着源极400进入第二导电区域120,并经由第一导电区域110表面传输至第三导电区域130,然后沿着垂直方向传输最后流向漏极。
图4是碳化硅混合栅碳化硅场效应管器件的制备方法流程图。
如图4所示,本公开还提供一种用于制备上述混合栅碳化硅场效应管器件的制备方法包括:
S401:利用离子注入法对碳化硅外延材料进行掺杂处理,以在碳化硅外延材料的第一面生成第一导电区域110、第二导电区域120及第三导电区域130。
S402:在第一导电区域110上生成第一栅介质210,在第二导电区域120上生成第二栅介质220,在第三导电区域130上生成第三栅介质230,其中,第二栅介质220和第三栅介质230紧邻于第一栅介质210的两端,并与第一栅介质210部分重叠,其中,第一栅介质210、第二栅介质220和第三栅介质230构成栅介质层。
S403:对栅介质层进行退火处理。
S404:在与第一面相对的第二面生成背电极150,在栅介质层上生成栅电极140,得到混合栅碳化硅场效应管器件。
在本实施例中,还需要对碳化硅外延材料进行清洗,具体步骤如下:
依次用丙酮和乙醇超声清洗三遍,再用去离子水冲洗。
将有机超声后的碳化硅外延材料放入放在浓硫酸和双氧水溶液中至少煮10分钟。
将煮过浓硫酸的碳化硅外延材料依次用一号液和二号液煮15分钟,再用去离子水冲洗干净后用氮气吹干待用。一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水︰过氧化氢︰去离子水=1︰2︰5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸︰过氧化氢︰去离子水=1︰2︰5。
将冲洗后的碳化硅外延材料放入稀释的氢氟酸(按体积比氟化氢:去离子水=1:3)内浸泡1分钟,去除表面的氧化物,并用去离子水清洗,再烘干。
根据本公开的实施例,碳化硅外延材料的结构参数为8-15μm,5×1015cm-3-1×1016cm-3
在一种示意性的实施例中,离子注入温度为室温或者500℃,其中第一导电区域110为P型导电,第二导电区域120为N型导电,第三导电区域130为N型导电。第一导电区域110具有反型掺杂分布(retrograde型),即底部掺杂高于表面掺杂。第二导电区域120的掺杂浓度在1×1019cm-3-1×1021cm-3量级。第三导电区域130的掺杂浓度为5×1015cm-3-1×1017cm-3。在完成掺杂处理后,在碳化硅外延材料上进行碳膜覆盖,并对第一导电区域110、第二导电区域120、第三导电区域130进行高温退火激活,退火气氛可以是SiH4或者Ar氛围,退火温度为1250-1800℃。
在一种示意性的实施中,在第一导电区域110上生成第一栅介质210,包括:采用热氧化法、化学气相沉积法以及物理气相沉积法中的一种在外延材料表面形成第一栅介质210。
在一种示意性的实施例中,上述热氧化法,包括,在碳化硅外延材料的表面原位生长硅原子,并于400-1050℃氧化或氮化硅原子,以生成第一栅介质210。
根据上述设置方式,通过原位硅原子生长,并于400-1050℃氧化或者氮化硅原子,减小了高温与碳原子相关界面陷阱的形成几率。此外的第一栅介质210可以是SiO2或者Si3N4,当为Si3N4时,可以通过调整N原子的比例,以有效钝化界面悬挂键和空位陷阱,降低界面态的密度。
在一种示意性的实施例中,第二栅介质220可以为Al2O3、AlN等高k栅介质,可以通过沉积Al原子,并与400-1050℃氧化或氮化Al原子以形成第二栅介质220。
在一种示意性的实施例中,第三栅介质230可以为HfO2、HfAlO等高k栅介质,可以通过沉积Hf原子,并于400-1050℃氧化或氮化Hf原子以形成第三栅介质230。
在一种示意性的实施例中,栅介质层的退火温度为400℃-1300℃,退火气氛为N2、Ar、NO、NH3或N2O其中一种,退火时间为0.2-3小时。
根据上述设置方式,可以优化混合栅碳化硅场效应器件的界面特性。
在一种示意性的实施例中,利用电子束蒸发或者溅射等方法在碳化硅外延材料背面制作背电极150,并利用电子束蒸发或者溅射或者物理或者化学气相沉积等方法在上述的第一栅介质210、第二栅介质220以及第三栅介质230上沉积栅电极140,在使用光刻图形化技术,形成栅电极140。
在一种示意性的实施例中,在栅介质层200的表面,通过电子束蒸发或溅射等方法淀积金属薄膜,金属薄膜可以是Ti、Al、Ni、W、Mo、Ag、Au、Pt以及它们的复合金属层,或者通过化学气相沉积等手段沉积多晶硅栅,结合光刻及刻蚀技术,使得淀积的金属薄膜或者多晶硅栅形成栅电极140。
在一种示意性的实施例中,通过电子束蒸发或溅射等方法在碳化硅外延材料的第二面淀积金属薄膜层,第二面的金属薄膜层可以是Ni、Ti、W、Ag、Au等以及它们的复合金属层。再通过退火处理形成欧姆接触,从而完成背电极150的制作。
在本实施例中,退火温度为800-1100℃,退火气氛为N2或Ar等。
在一种示意性的实施例中,栅电极140全面覆盖第一栅介质110和第三栅介质130,栅电极140左边界距离第二栅介质220的边界具有一定的距离,在0.1-1μm之间。
基于上述的技术方案,本公开的混合栅碳化硅场效应管器件,具有如下有益效果之一或其中的一部分:
1、将传统单一栅介质结构替换为多种薄膜材料的混合栅介质结构通过,设置不同类型的栅介质,可以根据需要对栅介质进行调整,以实现场效应管器件不同的电学特性。
2、通过设置硅基的第一栅介质以及有更大介电常数的第二栅介质和第三栅介质,可以提高源区和JFET区域的抗击穿能力,抑制漏电流的产生,有效提高混合栅碳化硅场效应管器件的高场耐受力。
3、使第二栅介质及第三栅介质的物理厚度大于第一栅介质的物理厚度,有效降低了器件的米勒电容、栅源电容,提高了器件的开关速度。且第二、三栅介质较厚的厚度可以适当提高源区和JFET区域的载流子传输的寄生电阻,从而降低器件饱和区域的漏极电流大小,进而提高混合栅碳化硅场效应管器件的短路耐量。
4、通过设置第一栅介质左右两端分别与第二栅介质和第三栅介质部分重叠,配合源区和JFET区域的第二、三栅介质的高介电常数的场板保护作用,提高器件的雪崩击穿能力。
还需要说明的是,实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本公开的保护范围。贯穿附图,相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时,将省略常规结构或构造。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种混合栅碳化硅场效应管器件,其特征在于,包括:
碳化硅外延层,包括第一导电区域、第二导电区域以及第三导电区域,所述第二导电区域与所述第三导电区域位于所述第一导电区域的两侧,其中,所述第二导电区域和所述第三导电区域的导电类型相同,并区别于所述第一导电区域的导电类型;
栅介质层,包括第一栅介质、第二栅介质和第三栅介质,其中,第一栅介质覆盖设置于所述第一导电区域,所述第二栅介质覆盖设置于所述第二导电区域,以及所述第三栅介质覆盖设置于所述第三导电区域;
其中,所述第一栅介质为硅基材料,所述第二栅介质与所述第三栅介质被构造成紧邻于所述第一栅介质的两端,所述第二栅介质与所述第三栅介质的介电常数均大于所述第一栅介质的介电常数。
2.根据权利要求1所述的混合栅碳化硅场效应管器件,其特征在于,所述第二栅介质与所述第三栅介质的物理厚度均大于所述第一栅介质的物理厚度。
3.根据权利要求1所述的混合栅碳化硅场效应管器件,其特征在于,所述第一栅介质被构造成分别与所述第二栅介质和所述第三栅介质至少有部分重合,以分别构成第一重叠部和第二重叠部。
4.根据权利要求3所述的混合栅碳化硅场效应管器件,其特征在于,所述第一栅介质的宽度大于所述第一导电区域的宽度,所述第一栅介质至少有一部分覆盖于所述第二导电区域和所述第三导电区域。
5.根据权利要求4所述的混合栅碳化硅场效应管器件,其特征在于,所述第一重叠部被构造成所述第二栅介质覆盖于所述第一栅介质,所述第二重叠部被构造成所述第三栅介质覆盖于所述第一栅介质。
6.根据权利要求1所述的混合栅碳化硅场效应管器件,其特征在于,所述第一栅介质的材质为氧化硅或氮化硅。
7.一种用于制备如权利要求1-6任一项所述的混合栅碳化硅场效应管器件的制备方法,其特征在于,包括:
利用离子注入法对碳化硅外延材料进行掺杂处理,以在所述碳化硅外延材料的第一面生成第一导电区域、第二导电区域及第三导电区域;
在所述第一导电区域上生成第一栅介质,在所述第二导电区域上生成第二栅介质,在所述第三导电区域上生成第三栅介质,其中,所述第二栅介质和所述第三栅介质紧邻于所述第一栅介质的两端,并与所述第一栅介质部分重叠,其中,所述第一栅介质、所述第二栅介质和所述第三栅介质构成栅介质层;
对所述栅介质层进行退火处理;
在与所述第一面相对的第二面生成背电极,在栅介质层上生成栅电极,得到混合栅碳化硅场效应管器件。
8.根据权利要求7所述的制备方法,其特征在于,在所述第一导电区域上生成第一栅介质,在所述第二导电区域上生成第二栅介质,在所述第三导电区域上生成第三栅介质,包括:
在所述碳化硅外延材料的表面原位生长硅原子,并氧化或氮化所述硅原子,以生成所述第一栅介质;
在所述碳化硅外延材料的表面沉积铝原子,并氧化或氮化所述铝原子,以生成所述第二栅介质;
在所述碳化硅外延材料的表面沉积铪原子,并氧化或氮化所述铪原子,以生成所述第三栅介质。
9.根据权利要求8所述的制备方法,其特征在于,所述氧化或氮化的温度范围均为400-1050℃。
10.根据权利要求7所述的制备方法,其特征在于,所述栅介质层的退火温度为400℃-1300℃,退火气氛为N2、Ar、NO、NH3或N2O其中一种,退火时间为0.2-3小时。
CN202311655586.0A 2023-12-05 2023-12-05 混合栅碳化硅场效应管器件及其制备方法 Pending CN117438472A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311655586.0A CN117438472A (zh) 2023-12-05 2023-12-05 混合栅碳化硅场效应管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311655586.0A CN117438472A (zh) 2023-12-05 2023-12-05 混合栅碳化硅场效应管器件及其制备方法

Publications (1)

Publication Number Publication Date
CN117438472A true CN117438472A (zh) 2024-01-23

Family

ID=89546253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311655586.0A Pending CN117438472A (zh) 2023-12-05 2023-12-05 混合栅碳化硅场效应管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117438472A (zh)

Similar Documents

Publication Publication Date Title
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
JP4872217B2 (ja) 炭化珪素半導体素子の製造方法
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
US20160056266A1 (en) Trench gate type semiconductor device and method of producing the same
US7538352B2 (en) Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same
JP6168945B2 (ja) 半導体装置およびその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP4965576B2 (ja) 半導体装置及びその製造方法
WO2012131898A1 (ja) 炭化珪素半導体装置
CN108417617B (zh) 碳化硅沟槽型MOSFETs及其制备方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
US11342433B2 (en) Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
WO2004025735A1 (ja) 半導体装置
CN112820769A (zh) 一种碳化硅mosfet器件及其制备方法
JP2012160485A (ja) 半導体装置とその製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
CN114927559A (zh) 一种新型碳化硅基超结沟槽型mosfet及制备方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN109686792B (zh) 一种常关型SiC基DMOSFET器件及其制备方法
JP7204547B2 (ja) 半導体装置
CN117438472A (zh) 混合栅碳化硅场效应管器件及其制备方法
CN209963064U (zh) 一种SiC基DMOSFET器件
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination