TWI311814B - Silicon carbide semiconductor device and method for producing the same - Google Patents

Silicon carbide semiconductor device and method for producing the same Download PDF

Info

Publication number
TWI311814B
TWI311814B TW095131754A TW95131754A TWI311814B TW I311814 B TWI311814 B TW I311814B TW 095131754 A TW095131754 A TW 095131754A TW 95131754 A TW95131754 A TW 95131754A TW I311814 B TWI311814 B TW I311814B
Authority
TW
Taiwan
Prior art keywords
oxide film
film
semiconductor device
carbide semiconductor
sic
Prior art date
Application number
TW095131754A
Other languages
English (en)
Other versions
TW200729491A (en
Inventor
Satoshi Tanimoto
Noriaki Kawamoto
Takayuki Kitou
Mineo Miura
Original Assignee
Nissan Motor
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor, Rohm Co Ltd filed Critical Nissan Motor
Publication of TW200729491A publication Critical patent/TW200729491A/zh
Application granted granted Critical
Publication of TWI311814B publication Critical patent/TWI311814B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1311814 (1) 九、發明說明 【發明所屬之技術領域】 , 本發明係有關於具有高可靠度的金屬絕緣體半導 MIS )結構之碳化矽半導體裝置，並且也有關於此碳 半導體裝置製造方法。 • 【先前技術】 就功率裝置而言，在導通電阻與反相阻絕電壓之 B 原則上藉由禁帶隙而有特定的妥協關係。因此，在目
Si功率裝置中，很難得到超出由禁帶所決定的理論 外的高效能。然而，藉由具有寬禁帶隙的半導體材料 造出的功率裝置可大大地降低傳統的妥協關係，藉此 顯著改善導通電阻與反相阻絕電壓中的至少之一之裝 因熱激勵而使溫度增加爲大量產生電子正電洞對 半導體不能分辨出P型區與η型區，或不能控制載體 | ，而很難使此裝置運作。在具有1.12eV的禁帶隙之 導體的情況中，電子正電洞成對自約5 00K ( =227°C . 會大量增加，因此，在連續運作的前提上，如半導體 的實際上限溫度爲1 8 0 °c。使用寬禁帶材料製造半導 置（不受限於功率裝置）將大大增加操作溫度區（例 大於或等於30(TC)，而大大地使半導體裝置的應用 〇 依據本發明的碳化矽（之後以「Sic」表示）半 爲可改善效能之寬禁帶半導體材料中的其一。近來， 體（ 化矽 間， 前的 限制 而製 達成 置。 時， 密度 Si半 )時 裝置 體裝 如， 變寬 導體 隨著 -5- (2) 1311814 單晶基底的發展，具有相對良好品質及具有大於或等於3 英吋的直徑之特性的晶圓（3C，6H，4H)爲商業上可用 的。SiC具有禁帶隙，特別而言，3C晶體系統具有 2.23eV，6H晶體系統具有2.93eV，而4H晶體系統具有 3.26eV，每一種足以比Si的禁帶隙寬。 與其他寬禁帶半導體相較，SiC在化學上極穩定且機 構上很強固。使用SiC半導體，可以與製造Si半導體的 方法類似之方法形成pn接面、控制雜質密度及選擇性地 形成雜質區。 此外，SiC特別是顯著優於其他寬禁帶半導體。特別 而言，與Si類似，SiC爲可藉由熱氧化而產生氧化矽（ Si 〇2 )的獨特半導體，此爲優點。具有此情況，可預期的 是，正常爲截止型的 MOS驅動裝置（例如，功率 MOSFET (金氧半場效電晶體）或功率IGBT (絕緣閘極雙 載子電晶體））可藉由SiC達成，而使各種公司極欲發展 SiC。
然而，達成MOS驅動SiC裝置會產生各種問題。除 了別的之外，閘極氧化膜的可靠度之強烈改善爲最大的問 題。基本上，SiC熱氧化膜有以下特性：1) Si〇2/SiC介 面的傳導電子之能障原則上比S i C熱氧化膜的小，以及2 )當作殘料之顯著C (碳）量係包含於Si〇2中。因此， 可預期的是，SiC熱氧化膜原則上會比Si熱氧化膜產生 更多的漏電流，並且發現很難產生與Si熱氧化膜所產生 的可靠度一樣高的可靠度（根本原因）。然而，實際SiC (3) 1311814 熱氧化膜的可靠度係低於以上的預期’而產生進一步的退 化。 將解釋爲此的原因。已知用於藉由將具有晶體缺陷（ 差排及類似）的表面之基底熱氧化而形成的Si熱氧化膜 之Si裝置於低電場時會產生絕緣崩潰電壓，會使依時性 介電質崩潰電壓（TDDB )壽命顯著降低。SiC熱氧化膜 會產生類似效應。在Tanimato等的延續摘要（2004年之 東京大學技術的第51次春季會議）；曰本應用物理學會 及相關協會之演講號29p-ZM-5中的第434頁（之後稱爲 「非專利文件 1」）中，本發明者（Satoshi Tanimato爲 本發明者）報告如下：具有實際區域之功率MO SFET的 閘極氧化膜之TDDB壽命取決於可歸因所使用的SiC基底 之表面上的大量差排之缺陷。因此，與Si熱氧化膜（沒 有相同缺陷）相較，Sic熱氧化膜的TDDB壽命會降低大 於或等於兩位數字。 雖然尙未做很多的報告，但是使用堆層（閘極）絕緣 膜可解決以上SiC熱氧化膜的可靠度問題。在以上之中， ΟΝΟ閘極絕緣膜爲最想要且實際的。在「ΟΝΟ」中，「〇 」代表Si02膜（氧化矽膜），而「N」代表Si3N4膜（氮 化矽膜。另外，簡化起見，代表「SiN膜」）。 在「IEEE電子裝置會刊」之46捲（ 1999年）中的第 5 25頁（之後稱爲「非專利文件2」）中，L.A.Lipkin等 硏究具有以下結構之金屬絕緣體半導體（MIS )結構的可 靠度： -7 - (4) 1311814 在i ) n +型4H-SiC基底（具有成長η·型磊晶層的 )與ii) Mo/Au閘極電極之間，ΟΝΟ聞極絕緣膜係 中間，其包含： 1 ) SiC熱氧化膜， 2)藉由LPCVD (低壓化學氣相沈積）所產生的 膜，以及 3 )藉由將以上2 )中的SiN膜之表面熱氧化而 的Si02膜。 L.A.Lipkin等的硏究已得到最大絕緣崩潰電壓 BEox =約 1 3 .1 MV/cm (所轉換的 Si02 )，而最大應 流強度 BJox =約 0.25 mA/cra2。 其中，代表半導體的導電性（負或正）之「η」写 」上的上標「+」及上標「-」分別代表高密度及低密 同時，在「IEEE電子裝置會刊」之47捲（2000 中的第45 8頁（之後稱爲「非專利文件3」）中，3 Wang等揭露對MIS結構的可靠度評估，在此，藉 Si02/SiN膜（藉由JVD (噴射氣相沈積）所堆層）的 熱氧化而形成的ΟΝΟ閘極絕緣膜係夾於6H-SiC基 A1閘極電極之間，藉此得到BEox =約12.5 MV/cm ( 換的 S i 02 )及 B J ο X = 3 mA/cm2。 根據非專利文件2及非專利文件3之以上兩個 閘極絕緣膜中的每一個比S i C熱氧化膜的可靠度低。 上，在「材料科學論壇」之43 3-436捲（2003年） 第725頁（之後稱爲「非專利文件4」）中，本發 表面 夾於
SiN 形成 強度 力電 度。 年） ：.W. 由將 表面 底與 所轉 ΟΝΟ 實際 中的 明者 (5) 1311814 - Satoshi Tanimato等報告藉由使用包含4H-SiC基底的熱 氧化膜之MOS結構，而達成ΒΕοχ=ΐ3·2 MV/cm且BJox> " 100 mA/cm2。如藉由與非專利文件4的結果比較而顯然可 知的是，就ΒΕοχ及BJox的觀點而言，根據非專利文件2 . 及非專利文件3之以上兩個ΟΝ Ο閘極絕緣膜係比藉由本 發明者所得到之Sic熱氧化膜的可靠度低。 依據以上背景，可瞭解0N0閘極絕緣膜的潛在可能 φ 性’本發明者硏究將ΟΝΟ閘極絕緣膜應用於實際功率 Μ 0 S裝置的結構或製程之方法。藉由以下運作，本發明 者成功達成BEox = 21 MV/cm且BJ〇x>10 A/cm2，其效能 遠比根據非專利文件2及非專利文件3之以上兩個ΟΝΟ 閘極絕緣膜及非專利文件1中的傳統S i C熱氧化膜之效能 爲佳。 1)在多晶矽閘極電極與SiC基底之間，夾著ΟΝΟ絕 緣膜，在此i) SiC熱氧化膜、ii) CVD氮化矽膜、以及 φ iii ) Π )中的CVD氮化矽膜之熱氧化膜係循序堆層。 2 )分別產生多晶矽熱氧化膜及氮化矽側面熱氧化膜 於閘極電極的側面及氮化矽膜的側面上。 參照Satoshi Tanimato等的「材料科學論壇」之483-485捲（2005年）中的第677頁（之後稱爲「非專利文件 5」）。此ΟΝΟ絕緣膜結構具有 QBD=約30 C/cm2的 TDDB壽命（直到絕緣崩潰電壓之通過每單位面積的電荷 量），其爲比SiC熱氧化膜的TDDB壽命高至少兩位數字 ，並且實質上等效於非缺陷的單晶S i基底上之熱氧化膜 -9- (6) 1311814 的T D D B壽命。 【發明內容】 根據傳統技術（非專利文件5 ) ，ΟΝΟ閘極絕緣膜的 TDD Β壽命大大地改善成達Si熱氧化膜的TDDB壽命之此 種程度，但是在高於Si ( MOS )裝置的實際上限溫度之溫 度時，ΟΝ Ο閘極絕緣膜不必然足以用於長時間的運作， 因此TDDB壽命需進一步改善。 本發明的目的係提出改善實際上限溫度溫度之碳化矽 半導體裝置’以及此碳化矽半導體裝置之製造方法。
根據本發明的第一觀點，係提出一種碳化矽半導體裝 置’包括：1 )碳化矽基底；2 )閘極電極，由多晶矽所組 成；以及3 ) ΟΝΟ絕緣膜，夾於碳化矽基底與閘極電極之 間’藉此形成閘極結構，ΟΝ Ο絕緣膜包括循序自碳化矽 基底形成之下列事物：a)第一氧化矽膜（〇) ，b) SiN 膜（N)，以及c) SiN熱氧化膜（〇)，其中氮係包含於 下列位置中至少之一 ：i )在第一氧化矽膜（〇 )中且鄰近 碳化矽基底’以及ii)在碳化矽基底與第一氧化矽膜（〇 )之間的介面中。 根據本發明的第二觀點，係提出根據第一觀點之碳化 矽半導體裝置製造方法，其中第一氧化矽膜（〇)係在形 成前驅氧化矽膜之後且沈積SiN膜（N)之前的期間，藉 由於氮氧化物（N〇x)的氣體氛圍中的熱處理而形成。 根據本發明的第三觀點，係提出根據第一觀點之碳化 -10- (7) 1311814 矽半導體裝置製造方法，其中第—氧化矽膜（Ο) 成前驅氧化矽膜之後且沈積SiN膜（Ν )之前的期 由於氮氧化物（NOx )的氣體氛圍中的再氧化而形j 根據本發明的第四觀點，係提出根據第一觀點 矽半導體裝置製造方法，其中第一氧化矽膜（0) 於氮氧化物（NOx)的氣體氛圍中，將碳化矽基底 熱氧化而形成。 根據本發明的第五觀點，係提出根據第一觀點 矽半導體裝置製造方法，其中第一氧化矽膜（0) 下列循序運作而形成：1 )藉由下列子運作其中之 成薄氧化矽膜：i)在形成前驅氧化矽膜之後且 SiN膜（N )之前的期間，於氮氧化物（NOx )的 圍中的熱處理，ii )在形成前驅氧化矽膜之後且沈 膜（N)之前的期間，於氮氧化物（NOx)的氣體 的再氧化，以及iii)於氮氧化物（NOx)的氣體氛 將碳化矽基底的表面熱氧化，以及2)將藉由除了 之外的運作所形成的另一氧化矽膜沈積於薄氧化矽 本發明的其他特性、優點及好處將從結合以下 以下說明中變成顯然可知。 【實施方式】 之後，參照圖式，本發明的不同實施例將詳細 除非其他特定的，否則術語「基底」爲磊晶層、其 其他電極中的任一種形成於其上之SiC基底。 係在形 間，藉 虎。 之碳化 係藉由 的表面 之碳化 係藉由 一而形 沈積該 氣體氛 積SiN 氛圍中 圍中， 熱氧化 膜上。 圖式的 提及。 他膜及 -11 - (8) 1311814 在以下的圖式中，相同或類似元件係由相同或類似參 -考標號或訊號表示，並且就情況而簡化或省略其說明。圖 式爲槪要的’因此就可能的情況而言，i)相對於平面圖 尺寸的厚度，ii)或每層的厚度比及類似不是真實的。因 此，特定厚度或尺寸應該參照以下解釋而決定。此外，就 可能的情況而言，圖式間的相對尺寸或比率不是真實的。 _ <<第一實施例>> <結構> 圖1係根據本發明的第一實施例之具有包含高可靠度 ΟΝΟ堆層膜的MIS結構（電容）之碳化矽半導體裝置90 的基本部分之截面圖，在此MIS代表金屬絕緣體半導體 〇 在圖1中，係提出具有高雜質密度（氮>lxl019/cm3 )的n +型4H-SiC磊晶基底1。在n+型4H-SiC磊晶基底1 φ 的上表面上’ 型磊晶層係同質磊晶成長。可使用具有如 6Η、3C及15R的其他結構系統之基底，在此Η代表六角 形系統，C代表立方形系統，而R代表菱面形系統。 此外，可使用具有以結構的基底： i) ρ型磊晶層或Ρ型SiC基底，或 ii) 成長於半絕緣 SiC基底上之ρ型或η型磊晶層。 在SiC磊晶基底1上，係放置厚度大於或等於數百 nm的場絕緣膜3。 場絕緣膜3包含i )藉由將SiC基底（技術上爲磊晶 -12- (9) 1311814 層）熱氧化而形成薄下絕緣膜4，以及ii )藉由將SiC基 底（技術上爲磊晶層）熱氧化之外的運作（例如， LPCVD[低壓化學氣相沈積]或類似運作）而形成且堆於薄 下絕緣膜4上之厚上絕緣膜5。場絕緣膜3係形成具有打 開的閘極窗6。 由多晶矽所組成的閘極電極7係以覆蓋閘極窗6的此 種方式而放置。在多晶矽閘極電極7的至少一側面，係藉 由熱氧化而形成多晶矽熱氧化膜8。在SiC磊晶基底1( 閘極窗6的基部）與閘極電極7之間，具有3層結構的 ΟΝΟ閘極絕緣膜9係夾於中間。在SiC磊晶基底1與多 晶矽閘極電極7之間，ΟΝΟ閘極絕緣膜9包含i)第一氧 化矽膜 10 ( 〇 ) ，ii ) SiN 膜 1 1 ( N )，以及 iii ) SiN 熱 氧化膜12(0:第二氧化矽膜），其係循序自SiC磊晶基 底1配置。半導體裝置90具有夾著ΟΝΟ閘極絕緣膜9的 閘極結構。 ΟΝΟ閘極絕緣膜9之3層結構的最低部分（SiC磊晶 基底1側）（亦即，第一氧化矽膜1 〇 )包含位於下列位 置中至少之一的N (氮）：i)在第一氧化矽膜10與SiC 磊晶基底1之間的介面中，以及ii)鄰近此介面。第一氧 化矽膜1 〇的局部係位於閘極窗6的區域附近。氧化矽膜 1〇具有3.5 nm至25 nm的厚度，特別是4 nm至10 nm 的厚度會有極佳的結果。 氧化矽膜1 〇係藉由以下循序運作而形成： i )將SiC磊晶基底1的表面熱氧化，以及 -13- (10) 1311814 - ii )於氮氧化物（NOx )的氣體氛圍中進行熱處理或 '再氧化。 * 對於形成氧化砂膜10而言，另一種是’ SiC幕晶基 底1的表面可直接藉由氮氧化物（N〇X)氣體而熱氧化。 在因半導體裝置90的結構限制而不能使用SiC熱氧 化膜的情況中，氧化矽膜1 0可藉由以下運作而形成：藉 m 由化學氣相沈積（CVD )所沈積的Si02膜係在氮氧化物 φ (NOx)的氣體氛圍中進行熱處理或再氧化。 在ΟΝΟ閘極絕緣膜9的3層結構中，SiN膜1 1爲藉 由LPCVD及類似運作所沈積的中間層（=N )，而藉由將 SiN膜1 1的表面氧化而成長的SiN熱氧化膜12 (亦即， Si〇2膜）爲最上層（=〇) 。SiN膜11及SiN熱氧化膜12 係形成爲延伸於場絕緣膜3上。SiN膜1 1及SiN熱氧化 膜12分別具有例如是53 nm及5 nm的厚度。在SiN膜 1 1的外緣側面上，係放置藉由將SiN膜1 1熱氧化而成長 φ 的薄SiN側面熱氧化膜13 (亦即，Si02膜）。當於平面 上觀看時，多晶矽閘極電極7具有置於SiN膜1 1的外緣 N內部之外緣G。 在閘極電極7及場絕緣膜3上，會形成層間介電膜 14(爲了簡化，另外稱爲「ILD膜14」）。ILD膜14中 的閘極接觸窗1 5爲打開，以使閘極電極7通過。取代如 圖1中所顯示之閘極窗6的是，閘極接觸窗15可具有置 於閘極電極7 (延伸於場絕緣膜3上）上的此種結構。經 由閘極接觸窗1 5，內接線1 6係將閘極電極7連接至相同 -14- (11) 1311814 基底上的其他電路元件或連接至外部電路。 在Sic磊晶基底丨的背面，係放置具有極低電阻的歐 姆接觸電極17。歐姆接觸電極17係藉由以下循序運作而 形成：i)如Ni的接觸金屬係真空沈積於SiC磊晶基底i 的背面’ ii )在低於ΟΝΟ閘極絕緣膜9的氧化矽膜ι〇( 亦即’ SiC熱氧化膜）之熱氧化溫度的溫度（例如，相對 於1100 °c時的熱氧化之1000 °c)時，藉由快速熱處理而 得到與SiC的合金。 <製造方法> 然後，參照圖2(a)至圖6(i)，將解釋根據本發 明的第一實施例之包含ΟΝΟ閘極絕緣膜9的MIS結構（ 見圖1 )之製造方法。 運作（a):偏離8°的（000 1 ) Si面切割具有上表面 的n +型4H-SiC磊晶基底1，在此所成長的高品質n_型磊 晶層係藉由RC A清洗及類似清洗而充分洗淨。 其中，RCA清洗爲結合H2〇2+NH4OH混合溶液清洗 及H202 +HCL混合溶液清洗的半導體基底清洗法。 然後，在乾氧化之後，如圖2 ( a )中所顯示’在SiC 磊晶基底1的上表面上，場絕緣膜3係形成具有薄下絕緣 膜4及厚上絕緣膜5。下絕緣膜4爲藉由將SiC磊晶基底 1的表面於氧氣中乾氧化所形成之SiC熱氧化膜。同時， 上絕緣膜5係藉由熱氧化之外的運作而形成且具有某種厚 度，例如，上絕緣膜5爲藉由使用氧氣及矽烷的氣壓 -15- (12) 1311814 CVD所形成之Si02膜且具有4 0 0nm的厚度。下絕緣膜4 的熱氧化不受限於乾氧化，也可使用其他的氧化運作，如 i)濕氧化及Π)使用其他氧化氣體。下絕緣膜4具有小 於5 0 nm的厚度，較佳爲5 nm至20 nm。如上述，上絕 緣膜5的形成可在下絕緣膜4成長於SiC磊晶基底1的表 面上之後。與此相反的是，在形成上絕緣膜5，接著熱氧 化之後，下絕緣膜4可成長於SiC磊晶基底1與上絕緣膜 5之間。在圖2(a)中，在形成下絕緣膜4中，會產生自 動形成於SiC磊晶基底1的背面上之第一暫態SiC熱氧化 膜201。第一暫態SiC熱氧化膜201係用於有效移除SiC 磊晶基底1的背面上之極深的硏磨損壞層。 運作（b):然後，光阻掩罩{未顯示於圖2(b)中} 係藉由微影而形成於SiC磊晶基底1的表面上，接著以緩 衝的氫氟酸溶液（BHF=NH4F+HF混合溶液）將SiC磊晶 基底1濕蝕刻，藉此形成閘極窗6於場絕緣膜3的某個位 置，如圖2 ( b )中所顯示。以上的濕蝕刻會移除第一暫 態SiC熱氧化膜201。對於形成微細的閘極窗6而言，可 使用具有CF4氣體電漿之如反應離子蝕刻（RIE )及類似 的乾鈾刻。然而，在此情況中，首先，會實施乾蝕刻，藉 由遺留具有厚度數十nm的場絕緣膜3，然後使用以上的 BHF酸溶液之濕蝕刻取代乾蝕刻。僅對閘極窗6的通過開 口使用乾蝕刻，會因電漿而損壞SiC表面，因此使以接下 來的運作（c )而形成之閘極絕緣膜9惡化。在蝕刻閘極 窗6之後，會剝除{見圖2(b) }光阻掩罩{未顯示於圖2 -16- (13) 1311814 (b )中}。 •運作（c ):然後，SiC磊晶基底1再次藉由RCA清 •洗而洗淨。在RCA清洗的最後步驟（藉由RCA清洗而移 除開口部分的表面上所產生之化學氧化膜），SiC磊晶基 底1係浸泡於BHF酸溶液5秒至1 0秒，接著以超純水完 成於BHF酸溶液的沖洗，並且接著還進行乾燥。然後， ’ 會實施以下的運作（c 1 )至運作（c4 )中之任一運作，以 g 在閘極窗6的基部之磊晶層的表面上形成氧化矽膜10, 其包含位於下列位置中至少之一的N (氮）：i )在氧化 矽膜10與SiC磊晶基底1之間的介面中，以及ii)鄰近 此介面{見圖2 ( c) }。 運作（cl ):首先，SiC磊晶基底1係熱氧化（例如 ，在溫度116(TC時乾氧化），藉此將SiC熱氧化膜成長 於閘極窗6的基部之磊晶層的表面上。 然後，SiC磊晶基底1係於氮氧化物（NOx )的氣體 Φ 氛圍中進行熱處理（或再氧化），藉此將SiC熱氧化膜轉 換成氧化矽膜10。用於熱處理（或再氧化）之氮氧化物 氣體（NOx )的例子包含i ) N20 (氧化亞氮），ii ) NO ( 一氧化氮），iii ) N02 (二氧化氮），iv ) i )至iii )中 至少之二的混合物，v ) i )至iii )中之任一的稀釋氣體 ，以及vi) iv)中的混合物之稀釋氣體，每一種均適合使 用。熱處理（或再氧化）的溫度可選自100CTC至1400°c 的範圍。然而，鑑於較短的處理時間及較低的處理裝置成 本’ 1100°c至1 3 5 0°c爲可實施且較佳的。 -17- (14) 1311814 運作（c2 ) : SiC磊晶基底1的表面係藉由氮氧化物 •氣體（NOx)進行直接熱氧化，藉此形成氧化矽膜10。用 •於直接熱氧化之氮氧化物氣體（NOx)的例子包含i) N20 (氧化亞氮），U ) NO (—氧化氮），iii ) N02 (二氧化 氮），iv ) i )至iii )中至少之二的混合物，v ) i )至iii )中之任一的稀釋氣體，以及vi) iv)中的混合物之稀釋 ' 氣體，每一種均適合使用。熱處理（或再氧化）的溫度可 _ 選自1〇〇〇°C至1 400°C的範圍。然而，鑑於較短的處理時 間及較低的處理裝置成本，1 100 °C至1 3 5 0 °C爲可實施且 較佳的。 運作（c3 ):首先，藉由將SiC熱氧化之外的運作， 具有某種厚度的Si02膜形成於SiC磊晶基底1的表面上 。形成Si02膜的運作之例子包含i)使用氧及矽烷（SiH4 )當作原料的化學氣相沈積（CVD )，以及U )其他的形 成運作。特別而言，首先，薄多晶矽膜或薄非多晶矽膜係 φ 沈積於SiC磊晶基底1的整個表面上，接著於900°C進行 完全乾氧化（熱氧化），藉此形成Si02膜。 然後，SiC磊晶基底1係於氮氧化物（NOx)的氣體 氛圍中進行熱處理（或再氧化），藉此將Si02沈積膜轉 換成氧化矽膜1〇。用於熱處理（或再氧化）之氮氧化物 氣體（NOx)的例子包含i) N20 (氧化亞氮），ii) NO ( ~氧化氮），iii) N〇2(二氧化氮），iv) i)至iii)中 至少之二的混合物，v) i)至iii)中之任一的稀釋氣體 ，以及vi) iv)中的混合物之稀釋氣體，每一種均適合使 -18- (15) 1311814 用。熱處理（或再氧化）的溫度可選自1 000°C至1400°C 的範圍。然而，鑑於較短的處理時間及較低的處理裝置成 本，1100 °C至1350 °c爲可實施且較佳的。 於NOx氣體中的熱處理（或再氧化）會增加氧化矽 膜10的密度，就可能的情況而言，膜厚度會降低數個百 分比至數十個百分比。降低膜厚度之以上增加的密度可進 一步改善可靠度。 運作（C4 ):首先，藉由運作（cl )至運作（C3 )中 之任一運作，包含i ) 在第一氧化矽膜1〇與SiC磊晶基 底1之間的介面中，以及ii)鄰近此介面之N (氮）的氧 化矽膜（中間物）係形成爲具有比某種厚度薄之厚度。然 後，在氧化矽膜（中間物）上，Si02膜係藉由將SiC熱氧 化之外的運作{例如，使用氧及矽烷（SiH4 )當作原料的 化學氣相沈積（CVD )}而沈積至得到某種厚度的此種程 度，藉此形成與氧化矽膜（中間物）結合之氧化矽膜1 0 〇 槪括而言，形成氧化矽膜10可有不同的運作，因此 ，運作（c 1 )至運作（C4 )中之任一運作可達成本發明的 效應。氧化矽膜1 〇及其形成方法爲改善ΟΝ Ο閘極絕緣膜 9的TDDB (依時性介電質崩潰電壓）壽命的基礎。 形成氧化矽膜10的運作（cl)至（C4) 一般於高溫 時，使用氮氧化物氣體（NOx)實施熱處理（包含氧化及 再氧化）。然而，就設定熱處理溫度的觀點而言，要點摘 要如下： -19- (16) 1311814 較佳而言，熱處理溫度應該設定爲高於形成氧化矽膜 ' 1 0後之所有運作的任何熱處理溫度。依據本發明’就可 * 能的情況而言，不符合以上較佳的熱處理溫度所形成之 ΟΝΟ閘極絕緣膜9會使TDDB壽命比預期的降低’或使 氧化矽膜10與SiC之間的介面惡化。 然後，具有形成於閘極窗6的基部之氧化矽膜10， ' SiN膜1 1 ( =ONO閘極絕緣膜9的第二層）係藉由使用 0 SiH2Cl2及02的LPCVD而沈積於SiC磊晶基底1的整個 表面上。在沈積之後，SiC磊晶基底1立即於950°C進行 高溫所產生氧化，藉此成長具有某種厚度的SiN熱氧化膜 12(= ΟΝΟ閘極絕緣膜9的第三層）於SiN膜11的表面 上。圖2(c)顯示於此運作中的此步驟時，SiC磊晶基底 1的截面結構。
SiC磊晶基底1具有背面，其爲在形成氧化矽膜10 的運作中，自動形成的暫態氧化矽膜2 02。同樣地，暫態 φ SiN膜203及暫態SiN熱氧化膜2〇4係藉由分別是SiN膜 11的沈積及SiN熱氧化膜12的成長，而自動形成於Sic 磊晶基底1的背面上。與第一暫態SiC熱氧化膜201{見 圖2(a) }類似的是，暫態氧化矽膜2〇2可有效移除siC 嘉晶基底1的背面上之硏磨損壞層，此外，在接下來的運 作中解釋之基本功能的特性爲保護Sic磊晶基底1的背面 免於移除背面上的多晶矽時所產生之乾触刻損壞。此外， 暫態氧化砍膜2〇2可降低氧化矽膜(背面電極1〇)的 接觸電阻。 -20- (17) 1311814 -其中，經由運作（c3 )及運作（c4 )中的任一運作所 •形成之截面結構的更詳細圖式顯示位於場絕緣膜3上的氧 * 化矽膜1〇，如圖3 ( c’）中所顯示《圖3 ( c’）實質上與 圖2 ( c )相同的是閘極窗6的基部覆蓋氧化矽膜1 0，因 此，圖3(c’）可槪略地繪示如圖2(c)，以解釋接下來 的運作，而不會使依據本發明的製造方法之基本說明錯誤 ' 。爲了簡化的緣故，接下來的運作係僅依據圖2 ( c )的 | 結構而提及。 其中，依據本發明，在運作（cl )中，SiC磊晶基底 1首先會熱氧化，藉此成長SiC熱氧化膜於閘極窗6的基 部之磊晶層的表面上，在運作（c3)中，具有某種厚度的 Si02膜首先會藉由將SiC熱氧化之外的運作而形成於SiC 磊晶基底1的表面上。運作（cl)中的SiC熱氧化膜及運 作（C3 )中的Si02膜中的每一個係稱爲「前驅氧化矽膜 」。然後，在氮氧化物（NOX )的氣體氛圍中加熱；新的 φ 熱氧化膜係形成於前驅氧化矽膜（如S i C熱氧化膜）與 SiC基底之間，在此，此種運作係稱爲「再氧化」，同時 ，當未形成新的熱氧化膜時，此種運作係稱爲「熱處理」 。之後也使用以上再氧化及熱處理的定義。 運作（d):然後，藉由使用矽烷當作原料的低壓 CVD (成長溫度爲 600 °C至 700 °C )，具有 300nm至 4 0 0nm的厚度之多晶矽膜係形成於SiC磊晶基底1的整個 表面及背面上。然後，P (磷）係藉由使用氯酸磷（P〇C13 )及氧的已知熱擴散法（處理溫度爲900 °C至950 °C)而 -21 - (18) 1311814 添加至多晶矽膜，藉此產生導電率。對於產生P型導電率 而言，可添加B (硼）來取代P (磷）。 然後，光阻掩罩係藉由微影而形成於SiC磊晶基底1 的表面上，然後，多晶矽膜、SiN熱氧化膜12及SiN膜 11係藉由使用SF6的反應離子蝕刻（RIE)而循序地蝕刻 ，藉此實質上界定（預先界定）i)多晶矽閘極電極7，ii )SiN熱氧化膜12及iii ) SiN膜1 1的外緣。使用以上運 作，ON層（0 : SiN熱氧化膜1 2，N : SiN膜1 1 )的非基 本部分係以藉由與多晶矽閘極電極7的光阻掩罩相同之光 阻掩罩的自對齊方式而精確地蝕刻（移除），使得ON層 可共用外緣。 然後’完全移除如此使用的光阻掩罩，然後實施背面 的乾蝕刻，而藉由將具有大於或等於1 # m的厚度之抗蝕 材料（可爲光阻）再次塗於SiC磊晶基底1的整個表面而 保護SiC磊晶基底1的表面，然後，循序移除多晶矽膜（ 未顯示）、暫態SiN熱氧化膜204、以及暫態SiN膜203 { 見圖2(c)}(此三者係沈積於背面側上），然後，剝除 用於表面保護的抗蝕材料，藉此形成圖4(d)中所顯示 的截面結構。 運作（e ):然後，SiC磊晶基底丨係再次進行rcA 清洗，接著純化及乾燥，並且更接著於950 °C時濕氧化（ 胃熱所產生的氧化），藉此分別同時成長多晶矽熱氧化膜 8及S iN側面熱氧化膜丨3於i )多晶矽閘極電極7的側面 及上面部分上，以及i i ) S i N膜1 1的側面上。 -22- (19) 1311814 其中，爲了改善包含ΟΝΟ閘極絕緣膜9的MIS結構 之可靠度，係定義三個極基本的要點： 1 )首先，具有高漏出可能性之特性的SiN膜1 1之外 緣部分（此膜係因以上的閘極蝕刻而受損）係藉由轉換成 SiN側面熱氧化膜13而移除。 2 )第二，多晶矽閘極電極7的外緣G係相對於SiN 膜1 1的外緣N而稍微朝內往後移動，藉此降低SiN膜1 1 的外緣N處之閘極電場。對於使多晶矽閘極電極7的外 緣G往後移動而言，比SiN膜的氧化速度（SiN膜1 1 ) 快之多晶矽的氧化速度（閘極電極7 )係用於根據本發明 的第一實施例之製造方法中。 3 )第三，加入多晶矽熱氧化膜8及SiN側面熱氧化 膜13會產生局部位於閘極電極7下的ΟΝΟ閘極絕緣膜9 係藉由熱穩定材料（亦即，多晶矽、SiC及熱氧化膜）而 密封及保護之結構。 如此產生的結構基本上用來抑制ON 0閘極絕緣膜9 退化，此退化會因與周邊構件或與接下來的高溫接觸退火 (1000 °C ’ 2分鐘）及類似之互相反應而產生。 運作（f):在形成多晶矽熱氧化膜8及SiN側面熱 氧化膜1 3之後，ILD膜1 4係沈積於S i C磊晶基底1的整 個表面上{見圖5(f) }。ILD膜14的合適材料包含i)藉 由使用矽烷及氧當作原料的氣壓CVD所沈積之Si02膜（ 厚度約1/zm)及ii)矽酸磷玻璃（pSG)，其爲磷（p) 加入以上的i) ’但是不限於以上。可禁得起接下來的各 -23- (20) 1311814 • 種熱處理運作之其他材料也可用於ILD膜14。然後，將
SiC磊晶基底1放入平常的擴散爐，接著於\2氣體中進 ‘ 行無風熱處理十分鐘’藉此增加ILD膜14的密度。以上 運作的熱處理溫度（例如，9 0 0 〇C至1 0 0 0 °C )較佳爲低於 _ 形成氧化矽膜1 〇的溫度。 運作（g ):然後，將光阻塗於Sic磊晶基底1的整 個表面上，然後充分實施硬烤，然後使光阻的揮發元件完 φ 全蒸發’然後將SiC磊晶基底1沈浸於BHF酸溶液中， 然後完全移除仍位於Sic磊晶基底1的背面上之第二暫態 SiC熱氧化膜202 {見圖5 ( f) }，然後以超純水清除BHF 酸溶液。SiC磊晶基底1之如此曝露的背面之C面爲乾淨 且無損壞或污染物。C面大大地有助於降低歐姆接觸的電 阻。 然後，使用超純水而變濕的SiC磊晶基底1會變乾， 然後立即處於保持高度真空的真空沈積器中，然後某種歐 φ 姆接觸原料係真空沈積至SiC磊晶基底1的背面。歐姆接 觸原料的例子包含具有50 nm至100 nm的厚度之Ni膜， 但不特別受限於此。 在歐姆接觸原料的真空沈積之後，SiC磊晶基底1的 表面上之抗蝕劑係使用特別剝除溶液而完全剝除，然後 Sic磊晶基底1係充分沖洗且乾燥，然後立即放入快速熱 處理裝置中，之後在1000。(：時，於100%的高純度Ar氣 中實施接觸退火2分鐘。在熱處理之後，如圖5(g)中 所顯示，Ni膜係與低電阻SiC基底成爲合金（矽化物） -24- (21) 1311814 • ，藉此形成具有至少1(Γ6Ω cm2 ( 10·6Ω cm2至低於1〇-5 ' Ω cm2)的極低電阻之歐姆接觸電極17。 • 運作（h):然後，光阻掩罩（未顯示）係藉由微影 而形成於SiC磊晶基底1的表面上。然後，當作保護膜的 光阻係塗於SiC磊晶基底1的整個表面上，接著充分乾燥 ，之後藉由使用BHF酸溶液的蝕刻，使ILD膜14及多晶 矽熱氧化膜8 (上面部分）中之閘極接觸窗15打開。SiC φ 磊晶基底1的背面上之保護光阻的形成可忽略。然而，由 於以下的作用’所以形成保護光阻於SiC磊晶基底1的背 面上爲較佳的： 1) 防止歐姆接觸電極17於洗提至BHF酸溶液之後 消失或退化。 2) 防止自SiC磊晶基底1的背面上所洗提之歐姆接 觸材料污染SiC磊晶基底1的表面。 在鈾刻結束之後，光阻掩罩係藉由特別的剝除溶液而 • 完全剝除’藉此形成圖6(h)中所顯示的結構。 運作（i ):然後，SiC磊晶基底1係充分地洗淨及沖 洗’接著乾燥’然後立即放入高真空磁電管濺鍍裝置中。 然後’某種接線材料（例如，具有1 V m的厚度之A1 )係 真空沈積至SiC磊晶基底1的整個表面上。 然後’藉由微影’光阻掩罩（未顯示）係藉由微影而 形成於SiC幕晶基底1 (以A1膜形成）的表面上，然後 再一次’背面電極保護光阻係塗於sic磊晶基底1的背面 ’然後以上的抗蝕劑係充分乾燥，然後A1膜係使用磷酸 -25- (22) 1311814 蝕刻溶液圖案化，藉此形成內接線1 6。SiC磊晶基底1的 背面之抗蝕劑防止背面上的歐姆接觸電極17消失或改變 ，此消失或改變可能因歐姆接觸電極17於磷酸飩刻溶液 中洗提而產生。不擔心以上的消失或改變，或當A1膜係 藉由RIE而蝕刻時，SiC磊晶基底1的背面之抗蝕劑之形 成可省略。 最後，抗蝕掩罩及背面電極保護抗蝕劑係.藉由特別的 剝除溶液而完全移除，接著充分清洗基底且乾燥，藉此形 成圖6 ( i )中的最後結構。使用以上的運作，係達成根據 本發明的第一實施例之具有包含ΟΝΟ閘極絕緣膜9的 MIS結構之碳化矽半導體裝置90 圖7顯示根據本發明的第一實施例之半導體裝置90 的ΟΝΟ閘極絕緣膜9之特徵。在圖7中，#ΟΝΟ-1及 #ΟΝΟ -2 爲韋伯分佈（Weibull distribution)的圖形，係 顯示如此準備的ΟΝΟ閘極絕緣膜電容（樣本大小=約50 )±之恆電流應力TDDB (依時性介電質崩潰電壓）測試 的結果。#〇ΝΟ-1具有藉由運作（cl )所形成的氧化矽膜 10，而#ONO-2具有藉由運作（c3)所形成的氧化矽膜10 。雖然在圖7中未顯示，但是藉由運作（c2)及運作（c4 )所形成的ΟΝΟ閘極絕緣膜9 ’ 9顯示類似的測試結果。 與本發明相較，本發明者依據以上的非專利文件5中之傳 統技術所揭露的資料（#〇ΝΟ-〇 )也顯示於圖7中。 圖7具有代表通過到達TDDB (依時性介電質崩潰電 壓）的閘極絕緣膜之每單位面積的電荷強度Qbd ( C/cm2 -26- (23) 1311814 )之橫座標，而縱座標中的F代表累計失敗率。QBD代表 量測對應於壽命的可靠度之基本指標。
測試樣本具有面積（開口部分）爲3 · 1 4x 1 0·4 cm2之 閘極窗6，所有ΟΝΟ閘極絕緣膜9具有厚度約40 ntn的 Si〇2膜轉換膜，並且SiN膜11及SiN熱氧化膜12之厚 度分別爲53 nm及5 nm。依據本發明的#〇ΝΟ-1及#〇NO-2對於氧化矽膜1〇具有共同的處理溫度條件，特別而言 ，會使用N20，於1 27 5°C時持續20分鐘。 與傳統技術之#〇NO-0的測試結果相較，當保持韋伯 分佈曲線的斜角時，根據本發明的第一實施例之測試結果 #ΟΝΟ-1及#ONO-2會使TDDB壽命移位至較長壽命側。 與傳統技術相較，以上結果代表根據第一實施例之TDDB 壽命係在不使分佈範圍變寬之下，藉由固定大小而均勻延 長。從圖7的圖形中，在累計失敗率F = 50%時，QBD ( #ONO-0 ) =30 C/cm2，Qbd ( #〇ΝΟ-1 ) =64 C/cm2，而 Qbd (#ONO-2 ) =408 C/cnx2。與傳統技術（#〇NO-0 )相較， 根據本發明的第一實施例之TDDB壽命成功地改善爲2.1 倍（=64/30，#ΟΝΟ-1 )至 13.6 倍（=408/30，#ONO-2 ) 。已知單晶Si基底上之熱氧化膜（厚度4 0nm，多晶矽閘 極）的TDDB壽命較佳爲QBD(#Si) =40 C/cm2。因此， 根據本發明的第一實施例，單晶Si基底上之熱氧化膜的 TDDB 壽命改善爲 1.6 倍（=64/40，#ΟΝΟ-1)至 10.2 倍 (=408/40 > #〇NO-2 )。 如以上所提及，根據傳統技術（非專利文件5 )， -27- (24) 1311814 * ΟΝΟ閘極絕緣膜的TDDB壽命大大地改善成達Si熱氧化 * 膜的TDDB壽命之此種程度，但是在高於Si ( MOS )裝置 * 的實際上限溫度之溫度時，ΟΝΟ閘極絕緣膜不必然足以 用於長時間的運作（第一個問題），因此TDDB壽命需進 一步改善。 此外，根據傳統技術（非專利文件5 )之ON 0閘極 絕緣膜爲如此結構，以形成具有SiC熱氧化膜的第一氧化 φ 矽膜（其接觸Sic)。藉此，傳統閘極絕緣膜的高可靠度 技術不能應用（第二個問題）於由於裝置的結構限制及類 似情形而無法使用SiC熱氧化膜的特定MOS ( MIS )結構 裝置。以上之特定MOS ( MIS )結構裝置的例子包含4H-SiC上的渠溝UMOS閘極功率電晶體，在此閘極絕緣膜係 形成於具有不同熱氧化速度的多個結晶面上。 依據本發明，具有MOS結構的碳化矽半導體裝置90 及其製造方法可同時解決傳統技術（非專利文件5 )之第 φ 一個問題及第二個問題中的任一問題或兩個問題。 <效果> 如從圖7中的結果之解釋中而顯然可知的是，本發明 的第一實施例解決傳統技術（非專利文件5 )之以下的第 —個問題。 ΟΝΟ閘極絕緣膜的TDDB壽命大大地改善成達Si熱 氧化膜的TDDB壽命之此種程度，但是在高於Si ( MOS ) 裝置的實際上限溫度之溫度時，ΟΝΟ閘極絕緣膜不必然 -28 · (25) 1311814 足以用於長時間的運作。 此外，根據本發明的第一實施例，經由運作（c3 )及 運作（C4)中的任一運作，氧化矽膜10可藉由將SiC熱 氧化之外的運作而形成，在此情況中，也達成TDDB壽命 遠大於（由數字差）傳統技術的TDDB壽命。亦即，本發 明的第一實施例解決傳統技術（非專利文件5 )之以下的 第二個問題。 根據傳統技術（非專利文件5 )之ΟΝΟ閘極絕緣膜 爲如此結構，以形成具有SiC熱氧化膜的第一氧化矽膜（ 其接觸SiC)。藉此，傳統閘極絕緣膜的高可靠度技術不 能應用於由於裝置的結構限制及類似情形而無法使用SiC 熱氧化膜的特定MOS ( MIS )結構裝置。 如以上所提及，根據第一實施例之碳化矽半導體裝置 包括：1)碳化砂基底1; 2)間極電極7，由多晶砍所組 成；以及3 ) ΟΝΟ絕緣膜9，夾於碳化矽基底1與閘極電 極7之間，藉此形成閘極結構，ΟΝΟ絕緣膜包括循序自 碳化矽基底1形成之下列事物：a )第一氧化矽膜1 〇，b )SiN膜1 1，以及c) SiN熱氧化膜12，其中氮係包含於 下列位置中至少之一 ：i)在第一氧化矽膜10中且鄰近碳 化砂基底1，以及ii)在碳化砂基底1與第一氧化砂膜1〇 之間的介面中。 以上結構可解決傳統技術（非專利文件5 )之第一個 問題及第二個問題中的一個問題，或同時解決兩個問題。 亦即’就解決第一個問題的觀點而言，〇 Ν Ο閘極絕緣膜 9 -29- (26) 1311814 的TDDB壽命可進一步改善，並且在高於Si(MOS)裝置 的實際上限溫度之溫度時，0N0閘極絕緣膜9可長時間 運作。此外，就解決第二個問題的觀點而言，傳統閘極絕 緣膜的高可靠度技術可應用於由於裝置的結構限制及類似 情形而無法使用s i C熱氧化膜的特定Μ 0 S ( Μ IS )結構裝 置，以上之特定MO S ( MIS )結構裝置的例子包含4Η-SiC上的渠溝UMOS閘極功率電晶體，在此閘極絕緣膜係 形成於具有不同熱氧化速度的多個結晶面上。 第一氧化矽膜10具有3·5 nm至25 nm的厚度，對以 上效果有較佳的結果。 第一氧化砂膜10具有4 nm至10 nm的厚度，對以上 效果有更較佳的結果。 第一氧化矽膜ίο爲具有增加密度之非sic熱氧化膜 ，因此進一步改善可靠度。 碳化矽半導體裝置90爲MOS電容，因此達成具有以 上效果的MOS電容。 在根據第一實施例之碳化矽半導體裝置90的製造方 法中，第一氧化矽膜10係在形成前驅氧化矽膜之後且沈 積SiN膜1 1之前的期間，藉由於氮氧化物（NOx )的氣 體氛圍中的熱處理而形成，見運作（cl)及運作（c3)。 藉此，在SiC介面中或鄰近SiC介面之包含N的氧化矽 膜1 〇可輕易形成，因此輕易製造出產生如改善ΟΝ Ο閘極 絕緣膜9的TDDB壽命之效果的碳化矽半導體裝置90。 在根據第一實施例之碳化矽半導體裝置90的製造方 -30- (27) 1311814 法中，第一氧化矽膜10係在形成前驅氧化矽膜之後且沈 積SiN膜11之前的期間，藉由於氮氧化物（NOx)的氣 體氛圍中的再氧化而形成，見運作（cl)及運作（c3)。 藉此，在SiC介面中或鄰近SiC介面之包含N的氧化矽 膜1 0可輕易形成，因此輕易製造出產生如改善ΟΝΟ閘極 絕緣膜9的TDD Β壽命之效果的碳化矽半導體裝置90。 在根據第一實施例之碳化矽半導體裝置90的製造方 法中，第一氧化矽膜1〇係藉由於氮氧化物（NOx)的氣 體氛圍中，將碳化矽基底1的表面熱氧化而形成，見運作 (c2)。藉此，在SiC介面中或鄰近SiC介面之包含N的 氧化矽膜1〇可輕易形成，因此輕易製造出產生如改善 ΟΝΟ閘極絕緣膜9的TDDB壽命之效果的碳化矽半導體 裝置90。 在根據第一實施例之碳化矽半導體裝置90的製造方 法中，第一氧化矽膜10係藉由下列循序運作而形成：1) | 藉由下列子運作其中之一而形成薄氧化矽膜：i)運作（ cl):在形成前驅氧化矽膜之後且沈積SiN膜11之前的 期間，於氮氧化物（NOx )的氣體氛圍中的熱處理，ii) 運作（c2):在形成前驅氧化矽膜之後且沈積SiN膜11 之前的期間，於氮氧化物（NOx )的氣體氛圍中的再氧化 ，以及iii )運作（c3 ):於氮氧化物（NOx )的氣體氛圍 中，將碳化矽基底1的表面熱氧化，以及2 )運作（C4 ) :將藉由除了熱氧化之外的運作所形成的另一氧化矽膜沈 積於薄氧化矽膜上。藉此，在SiC介面中或鄰近SiC介面 -31 - (28) 1311814 • 之包含N的氧化矽膜10可輕易形成，因此輕易製造出產 • 生如改善ΟΝΟ閘極絕緣膜9的TDDB壽命之效果的碳化 • 矽半導體裝置90。 氮氧化物（NOx)的氣體氛圍係藉由供應下列氣體中 之任一而形成：i) N20(氧化亞氮），ii) NO (—氧化氮 )，iii ) N〇2 (二氧化氮），iv ) i )至iii )中至少之二 的混合物，V ) i )至iii )中之任一的稀釋氣體，以及vi I ) iv)中的該混合物之稀釋氣體。藉此，在Sic介面中或 鄰近SiC介面之包含N的氧化矽膜10可輕易形成，因此 輕易製造出產生如改善ΟΝΟ閘極絕緣膜9的TDDB壽命 之效果的碳化矽半導體裝置90。 於氮氧化物（NOx )的氣體氛圍中之熱處理、再氧化 及熱氧化中的任一種係在l〇〇〇°C至140(TC的溫度範圍中 實施，見運作（cl )至運作（c4 )。藉此，在SiC介面中 或鄰近SiC介面之包含N的氧化矽膜10可輕易形成，因 φ 此輕易製造出產生如改善ΟΝΟ閘極絕緣膜9的TDDB壽 命之效果的碳化矽半導體裝置90。 於氮氧化物（NOx )的氣體氛圍中之熱處理、再氧化 及熱氧化中的任一種係在1100°C至1 3 50°c的溫度範圍中 實施，見運作（cl)至運作（c4)。鑑於較短的處理時間 及較低的處理裝置成本，1 l〇〇°C至1 3 5 0 °C爲可實施且較 佳的。 前驅氧化矽膜係藉由將碳化係基底1的表面熱氧化而 形成，見運作（cl)。藉此，在SiC介面中或鄰近SiC介 -32- (29) 1311814 面之包含N的氧化矽膜10可輕易形成，因此輕易製造出 產生如改善ΟΝΟ閘極絕緣膜9的TDDB壽命之效果的碳 化矽半導體裝置90。 前驅氧化矽膜係藉由熱氧化之外的沈積運作而形成， 見運作（c3)。藉此，在SiC介面中或鄰近SiC介面之包 含N的氧化矽膜1〇可輕易形成，因此輕易製造出產生如 改善ΟΝΟ閘極絕緣膜9的TDDB壽命之效果的碳化矽半 導體裝置90。 熱氧化之外的沈積運作爲化學氣相沈積，見運作（c3 )。藉此，在SiC介面中或鄰近SiC介面之包含N的氧 化矽膜1 〇可輕易形成，因此輕易製造出產生如改善ΟΝΟ 閘極絕緣膜9的TDDB壽命之效果的碳化矽半導體裝置 90 〇 前驅氧化矽膜係藉由將由化學氣相沈積所沈積之多晶 矽及非晶矽膜中的任一種熱氧化而形成，見運作（c3 )。 藉此，在SiC介面中或鄰近SiC介面之包含N的氧化矽 膜1 〇可輕易形成，因此輕易製造出產生如改善ΟΝΟ閘極 絕緣膜9的TDDB壽命之效果的碳化矽半導體裝置90。 形成第一氧化矽膜10之後的運作係在低於或等於在 氮氧化物（NOx )的氣體氛圍中之熱處理、再氧化及熱氧 化中的任一溫度之溫度實施，見運作（c 1 )至運作（C4 ) 。藉此，可防止TDDB壽命降低，或氧化矽膜10與SiC 之間的介面退化。 -33- (30) 1311814 • <<第二實施例>> 根據第一實施例，係揭露具有位於閘極區的兩側上之 • 場絕緣膜3之ΟΝΟ堆層膜的mis結構（電容）。然而， 本發明不受限於具有以上場絕緣膜3之MIS結構，並且 . 可應用於產生類似效果之無場絕緣膜3的結構。 <結構> φ 圖8係根據本發明的第二實施例之具有包含高可靠度 ΟΝΟ堆層膜的MIS結構（電容）之碳化矽半導體裝置90 的基本部分之截面圖。實質上與根據第一實施例的結構元 件相同之第二實施例的結構元件係藉由相同參考標號所表 示’並且大槪的解釋將簡化，或就可能的情況而言，爲了 避免冗長會省略。 所提出的是包含具有 型磊晶層的上面之N +型 SiC 磊晶基底1。至少在多晶矽閘極電極7的側面上，會產生 φ 藉由熱氧化而成長的多晶矽熱氧化膜8。在SiC磊晶基底 1與多晶矽閘極電極7之間，具有3層結構的ΟΝΟ閘極 絕緣膜9係夾於中間。 ΟΝΟ閘極絕緣膜9之3層結構的最低部分（SiC磊晶 基底1側）（亦即，薄氧化矽膜1 0 )包含位於下列位置 中至少之一的N (氮）：i)在第一氧化矽膜1〇與SiC磊 晶基底1之間的介面中，以及Π )鄰近此介面。氧化矽膜 10具有3.5 nm至25 nm的厚度，特別是4 nm至10 nm 的厚度會有極佳的結果。 -34- (31) 1311814 在ΟΝΟ閘極絕緣膜9的3層結構中，SiN 由LPCVD及類似運作所沈積的中間層（=n) SiN膜11的表面氧化而成長的siN熱氧化膜1 (=〇) 。SiN膜1 1 (包含SiN側面熱氧化膜 熱氧化膜12中的每一個係形成爲共用具有閘 包含多晶矽熱氧化膜8)的外緣。SiN膜11及 膜12分別具有例如是5 3 nm及5 nm的厚度 11的外緣側面上，係放置藉由將SiN膜11熱 的薄SiN側面熱氧化膜13 (亦即，Si〇2膜） 熱氧化膜13爲確保ΟΝΟ閘極絕緣膜9的可靠 件。 此外，多晶矽閘極電極7的外緣G係置於 的外緣Ν內部。無法符合以上外緣g的位置 低ΟΝΟ聞極絕緣膜9的可靠度，因此，與第 似’外緣G及外緣Ν之兩者的位置應該根據 而精確地控制。 在閘極電極7及氧化矽膜1〇(閘極電極 上，會形成ILD膜14。ILD膜14係形成具有 極7而打開的閘極接觸窗15。經由閘極接觸, 線1 6係將閘極電極7連接至相同基底上的其 或連接至外部電路。
在SiC磊晶基底1的背面，係放置具有極 姆接觸電極17。歐姆接觸電極17係藉由以下 形成：i)如Ni的接觸金屬係真空沈積於siC 膜1 1爲藉 ，而藉由將 2爲最上層 13 )及 SiN 極電極7 ( SiN熱氧化 。在SiN膜 氧化而成長 。S i N側面 度之基本元 • SiN 膜 11 將顯著地降 一實施例類 第二實施例 7的周圍） 經過間極電 3 15，內接 他電路元件 低電阻的歐 循序運作而 磊晶基底1 -35- (32) 1311814 的背面，ii )在低於ΟΝΟ閘極絕緣膜9的氧化矽膜10 ( 亦即，SiC熱氧化膜）之熱氧化溫度的溫度（例如，相對 於1100°C時的熱氧化之100(TC)時，藉由快速熱處理而 得到與S i C的合金。 <製造方法> 然後，參照圖9(a)至圖11(f)，將解釋根據本發 明的第二實施例之包含ΟΝΟ閘極絕緣膜9的MIS結構（ 見圖8 )之製造方法。 運作（a):偏離8°的（0001 ) Si面切割具有上表面 的Π +型4H-SiC磊晶基底1，在此所成長的高品質n_型磊 晶層係藉由RCA清洗及類似清洗而充分洗淨。然後，在 乾氧化之後，會成長具有約1〇 nm厚度的SiC熱氧化膜， 之後立即將SiC磊晶基底1沈浸於緩衝的氫氟酸溶液（ BHF = NH4F + HF混合溶液）中，然後移除BHF酸溶液。 以上的犧牲氧化運作可防止i) SiC磊晶基底1表面 上之污染物或Π)可歸因於晶體瑕疵的潛在缺陷進入氧化 矽膜10至某種程度。在犧牲氧化之後的SiC磊晶基底1 會再次進行RCA清洗，然後沈浸於BHF酸溶液5秒至10 秒，以在清洗的最後步驟，移除SiC磊晶基底1的表面上 所產生之化學氧化膜。在以上的運作之後，BHF酸溶液係 以超純水而完全沖除，藉此使SiC磊晶基底1變乾。 立即，藉由根據第一實施例之運作（cl)至運作（c4 )中的任一運作，氧化矽膜1〇係成長於SiC磊晶基底1 -36- (33) 1311814 的整個表面上。其中，於氮氧化物（NOx)的氣體氛圍中 之熱處理係設定爲比接下來的運作中之任何其他的熱處理 溫度高。圖9 ( a )顯示於此運作中的此步驟時，MIS結 構的截面結構。 在圖9 ( a)中，SiC磊晶基底1具有背面，其爲在形 成氧化矽膜10的運作中，自動形成的暫態氧化矽膜202 。暫態氧化矽膜202可有效移除SiC磊晶基底1的背面上 之硏磨損壞層，此外，在接下來的運作中解釋之基本功能 的特性爲保護SiC磊晶基底1的背面免於移除背面上的多 晶矽時所產生之乾蝕刻損壞。 運作（b):在形成氧化矽膜10之後，SiN膜11 ( = ONO閘極絕緣膜9的第二層）係藉由使用SiH2Cl2及02 的LPCVD而沈積於SiC磊晶基底1的整個表面上。在沈 積之後，SiC磊晶基底1立即於95 0°C進行高熱所產生氧 化，藉此成長具有某種厚度的SiN熱氧化膜1 2 ( =ONO閘 極絕緣膜9的第三層）於SiN膜11的表面上。圖9(b) 顯示於此運作中的此步驟時，SiC磊晶基底1的截面結構 。暫態SiN膜203及暫態SiN熱氧化膜204係藉由分別是 SiN膜11的沈積及SiN熱氧化膜12的成長，而自動形成 於SiC磊晶基底1的背面上。 運作（c ):然後，藉由使用矽烷當作原料的低壓 CVD (成長溫度爲 600 t至 700 °C )，具有 3 00nm至 40 Onm的厚度之多晶矽膜係形成於SiC磊晶基底1的整個 表面及背面上。然後，藉由使用氯酸磷（POCl3 )及氧的 -37- (34) 1311814 已知熱擴散法（處理溫度爲900°C至95 0°C ) ’具有η型 雜質的Ρ(磷）係添加至多晶矽膜，藉此產生導電率。可 取代以上η型雜質的是’可添加Ρ型雜質。 然後，光阻掩罩（未顯示）係藉由微影而形成於SiC 磊晶基底1的表面上，然後，多晶矽膜、SiN熱氧化膜12 及SiN膜1 1係藉由使用SF6的反應離子鈾刻（RIE )而循 序地蝕刻，藉此實質上界定（預先界定）i )多晶矽閘極 電極7，ii) SiN熱氧化膜12及iii) SiN膜11的外緣。 使用以上運作，ON層（〇 : SiN熱氧化膜12，N : SiN膜 1 1 )的非基本部分係以藉由與多晶矽閘極電極7的光阻掩 罩相同之光阻掩罩的自對齊方式而精確地飩刻（移除）， 使得ON層可共用外緣。然而，在此運作中的此步驟時， 多晶矽閘極電極7的外緣G與SiN膜11的外緣N之間的 微米級位置關係取決於所使用的RIE裝置或蝕刻劑氣體， 因此爲可變。多晶矽閘極電極7的外緣G可置於SiN膜 1 1的外緣N的外側，或可產生於於反相位置。 循序蝕刻運作重要的提醒是，亦即，遺留氧化矽膜 10，換言之’不完全移除氧化矽膜10。完全移除氧化矽 膜10的過蝕使因電漿所產生的晶格損壞可進入如此曝露 之SiC晶晶基底1的表面。具有此情況，在SiN膜11的 RIE中’會使用具有Si 〇2的高選擇性之蝕刻氣體，並且 會精確感測出鈾刻終點，藉此保護過蝕。 在循序蝕刻運作之後，所使用的抗蝕劑會完全移除， 然後SiC磊晶基底1的背面會進行乾蝕刻，而藉由將具有 -38- (35) 1311814 大於或等於的厚度之抗蝕材料（可爲光阻）再次塗 於SiC磊晶基底1的整個表面而保護表面，然後，循序移 除暫態多晶矽膜（包含其熱氧化膜，但未顯示）、暫態 SiN熱氧化膜204、暫態SiN膜203 {見圖9 ( b ) }(其係 沈積於背面側上），然後，剝除用於表面保護的抗蝕材料 ，藉此形成圖10(c)中所顯示的截面結構。 運作（d):然後，SiC磊晶基底1係再次進行RC A 清洗，純化及乾燥，接著於950°C時濕氧化（高熱所產生 的氧化），藉此分別同時成長多晶矽熱氧化膜8及SiN側 面熱氧化膜1 3於i )多晶矽閘極電極7的側面及上面部分 上，以及ii ) SiN膜1 1的側面上。 其中，爲了改善包含ΟΝΟ閘極絕緣膜9的MIS結構 之可靠度，有三個極基本的要點： Π首先，具有高漏出可能性之特性的SiN膜11之外 緣部分（此膜係因以上的閘極蝕刻而受損）係藉由轉換成 siN側面熱氧化膜13而移除。 2)第二’多晶矽閘極電極7的外緣g係相對於SiN 膜11的外緣N而稍微朝內往後移動，藉此降低SiN膜11 的外緣N處之閘極電場。 對於使多晶矽閘極電極7的外緣G往後移動而言， 比SiN膜的氧化速度（SiN膜丨丨）快之多晶矽的氧化速度 (閘極電極7 )係用於根據本發明的第二實施例之製造方 法中。 3 )第三，加入多晶矽熱氧化膜8及siN側面熱氧化 -39- (36) 1311814 膜13會產生局部位於閘極電極7下的〇N◦閘極絕緣膜9 係藉由熱穩定材料（亦即，多晶矽、SiC及熱氧化膜）而 密封及保護之結構。 如此產生的結構基本上用來抑制ΟΝ Ο閘極絕緣膜9 退化，此退化會因與周邊構件或與接下來的高溫接觸退火 (1 000 °C，2分鐘）及類似之互相反應而產生。 運作（e):在形成多晶矽熱氧化膜8及SiN側面熱 氧化膜13之後，ILD膜14係沈積於SiC磊晶基底1的整 個表面上{見圖11(e) }°ILD膜14的合適材料包含Ο 藉由使用矽烷及氧當作原料的氣壓CVD所沈積之si〇2M (厚度約l/zm)，以及ii)矽酸磷玻璃（PSG)，其爲磷 (P )加入以上的i )，但是不限於以上。可禁得起接下 來的各種熱處理運作之其他材料也可用於ILD膜14。 然後，將SiC磊晶基底1放入平常的擴散爐，接著於 1氣體中進行無風熱處理十分鐘，藉此增加ILD膜14的 密度。以上運作的熱處理溫度（例如，900 °C至1〇〇 〇°C ) 較佳爲低於形成氧化矽膜1 〇的溫度。 運作（f):然後，將光阻塗於SiC磊晶基底1的表 面，然後充分實施硬烤，然後使抗蝕劑的揮發元件完全蒸 發，然後將SiC磊晶基底1沈浸於BHF酸溶液中，然後 完全移除仍位於SiC磊晶基底1的背面上之第二暫態SiC 熱氧化膜2〇2{見圖1 1 ( e ) }，然後以超純水清除BHF酸 溶液。SiC磊晶基底1之如此曝露的背面之C面爲乾淨且 無損壞或污染物。C面大大地有助於降低歐姆接觸的電阻 -40- (37) 1311814 然後，使用超純水而變濕的s i c磊晶基底1會變乾， 然後立即處於保持高度真空的真空沈積器中，然後某種歐 姆接觸原料係真空沈積至Sic磊晶基底1的背面。歐姆接 觸原料的例子包含具有50 nm至100 nm的厚度之Ni膜， 但不特別受限於此。 在歐姆接觸原料的真空沈積之後，SiC磊晶基底1的 表面上之抗蝕劑係使用特別剝除溶液而完全剝除，然後 SiC磊晶基底1係充分沖洗且乾燥，然後立即放入快速熱 處理裝置中，之後在1000°C時，於100%的高純度Ar氣 中實施接觸退火2分鐘。在熱處理之後，如圖11 (f)中 所顯示，Ni膜係與低電阻SiC基底成爲合金（矽化物） ’藉此形成具有至少1〇·6Ω cm2 ( 10_6Ω cm2至低於1〇·5 Ω cm2)的極低電阻之歐姆接觸電極17。 運作（g):之後，藉由實質上與根據第一實施例的 運作相同之運作，根據第二實施例之閘極接觸窗1 5及內 接線16係沈積於SiC磊晶基底1上。然後，根據本發明 的第二實施例，完成顯示於圖8中之具有ΟΝΟ閘極絕緣 膜9的MIS結構。 <效果> 根據第二實施例之包含ΟΝΟ閘極絕緣膜9之如此製 備出的MIS結構顯示出與根據圖7中的第一實施例之 TDDB壽命一樣良好的TDDB壽命。亦即，本發明的第二 -41 - (38) 1311814 - 實施例解決傳統技術（非專利文件5)之以下的第 " 題。 • ΟΝΟ閘極絕緣膜的TDDB壽命大大地改善成· 氧化膜的TDDB壽命之此種程度，但是在高於Si ( 裝置的實際上限溫度之溫度時，ΟΝΟ閘極絕緣膜 足以用於長時間的運作。 此外，根據本發明的第二實施例，經由與運作 φ 結合的運作（c3)中的任一運作，氧化矽膜10可 上將SiC熱氧化之外的運作而形成，在此情況中， TDDB壽命遠大於（由數字差）傳統技術的TDDB 亦即，本發明的第二實施例解決傳統技術（非專利 )之以下的第二個問題。 根據傳統技術（非專利文件5 )之ΟΝΟ閘極 爲如此結構，以形成具有SiC熱氧化膜的第一氧化 其接觸SiC )。藉此，傳統閘極絕緣膜的高可靠度 φ 能應用於由於裝置的結構限制及類似情形而無法使 熱氧化膜的特定MOS (MIS)結構裝置。 <<第三實施例>> 根據本發明的第三實施例，係揭露標準η通道 功率MOSFET單元。其中，本發明可應用於任何 式’包含：方形單元、六角形單元、圓形單元、雙 (線性）單元及類似單元。
一個問 i Si熱 MOS ) 不必然 (c4 ) 藉由以 也達成 壽命。 文件5 絕緣膜 矽膜（ 技術不 用SiC 型平面 單元形 櫛齒狀 -42- (39) 1311814 <結構> 圖12係根據本發明的第三實施例之功率MOSFET單 元的基本部分之截面圖。 在圖12中，係提出n +型單晶SiC基底100。在n +型 單晶SiC基底100的上表面（上側上的主面）上，添加氮 (lxl016/cm3)的第一 ΓΤ型磊晶層200(厚度爲lOym) 係同質磊晶成長。在分別根據第一實施例的圖1及第二實 施例的圖8中，雖然未顯示，但是ιΓ型磊晶層具有與根據 第三實施例之圖12中的第一 型磊晶層200相同結構之 結構。可使用具有如4Η、6Η、3C及15R的其他結構系統 之基底，在此Η代表六角形系統，C代表立方形系統，而 R代表菱面形系統。 在xT型磊晶層200之表面層的某個區域中，會產生ρ 型基部區53a，53b’每一區具有某種深度且稍微添加ρ 型雜質於其中。在各自的Ρ型基部區53a，53b之每一區 的表面層之某個區域中，比P型基部區53a，53b窄的n + 型源極區54a，54b係形成離各自的ρ型基部區53a, 53b 之外緣邊界固定距離。在ρ型基部區53a，53b中央的基 底表面層上，比ρ型基部區53a，53b窄的p +型基部接觸 區57係夾於n +型源極區54a，54b之間。 選擇性地形成於SiC基底100的表面上是ΟΝΟ閘極 絕緣膜9a，9b。ΟΝΟ閘極絕緣膜9a，9b中的每一個具有 3層結構，其具有自較低側（S i C基底1 〇 〇側）的循序沈 積物，包含氧化砂膜l〇a，10b、SiN膜lla，iib、以及 -43- (40) (40)
1311814
SiN熱氧化膜12a，12b。不需說的是， 1 〇b爲薄的，並且包含位於下列位置中至 ):i)在氧化矽膜1〇&，101>與3丨(：基庭 中，以及ii)鄰近此介面。氧化矽膜10 個具有3.5 nm至25 nm的厚度，特別是 厚度會有極佳的結果。在SiN膜1 la，1 別會放置藉由將SiN膜1 la，1 lb熱氧化 面熱氧化膜13a，13b。 在ΟΝΟ閘極絕緣膜9a，9b上，分另 所組成的導電閘極電極7 a，7b。在多晶 7b的上部及側面上，分別會產生多晶矽 ，8 b 〇 在包含多晶矽側面熱氧化膜8 a，8b 上，會形成ILD膜14a，14b。於ILD膜 源極窗63會通過n +型源極區54a，54b 區57»在源極窗63的基部，會形成源棰 極接觸電極64係藉由以下循序運作而充 薄金屬膜原料係選擇性地沈積於源極窗 藉由快速熱處理而得到與SiC的合金。 達成同時與n +型源極區54a，54b及ρ· 的歐姆接觸。在SiC基底100的背面上 極接觸電極64的運作類似之運作而形成 經由源極窗63，內接線16係將源: 接至相同基底上的其他電路元件或連接3 氧化砂膜1 〇 a， :少之一的N (氮 :100之間的介面 a，1 Ob中的每一 4 nm 至 10 nm 的 1 b的側面上，分 t而成長的SiN側 會產生由多晶矽 砂閘極電極 7 a， 側面熱氧化膜8 a 的SiC基底 100 14a，14b打開的 及P +型基部接觸 :接觸電極64。源 ;成：i )如N i的 63的基部，ii ) 源極接觸電極64 型基部接觸區57 ，有藉由與形成源 的汲極電極1 7。 亟接觸電極64連 E外部電路。 -44- (41) 1311814 <製造方法> 然後，參照圖13(a)至圖16(h)，將解釋根據本 發明的第三實施例之平面型功率MOSFET單元的製造方 法。 運作（a):首先，n +型SiC基底1〇〇會製備具有n_ 型嘉晶層200係同質磊晶成長於其上之主面，然後，具有 20 nm至30 nm的厚度之CVD氧化膜20係沈積於n-型磊 晶層2 0 0的表面上。然後，在如此得到的之上，當作離子 佈植掩罩的多晶矽膜（厚度約1 · 5 // m )係藉由LP C VD ( 低壓化學氣相沈積）而形成。除了多晶矽膜之外，可使用 藉由CVD所形成之Si02膜及PSG (矽酸磷玻璃）膜中的 任一種。CVD氧化膜20可省略。然而，當多晶矽膜用來 當作離子佈植掩罩時，由於有用的效果及功能（見底下） ，較佳會使用CVD氧化膜20 : (1)作爲保護膜，用以防止多晶矽膜產生與IT型磊 晶層2 0 0之意外的反應， (2 )感測多晶矽膜的非等向性蝕刻之終點，並且作 爲蝕刻停止膜， (3)作爲ρ型基部雜質的離子佈植中之表面保護膜 〇 然後，使用如微影、反應性離子蝕刻（RIE )及類似 的非等向性蝕刻運作，在形成P型基部區53a’ 53b的區 域上之多晶矽膜會垂質地移除，之後形成第一離子佈植掩 -45- 131
W754號專利申請案 織書1 r修正頁
(42) ，脾⑺修(更)正替換頁I 98年1月21日修正 罩2 1 a，2 1 b。用於多晶矽膜的Ri ε之如S F 6的蝕刻劑氣 體能i )熱氧化膜的高選擇性蝕刻，以及i i )終點感測， 防止Sic基底100之表面’特別是通道區的電漿損壞。 然後’會佈植P型雜質離子，藉此形成P型基部區 53a’ 53b，如圖13 (a)中所顯示。事實上，多晶矽膜係 黏附於SiC基底100的背面，然而未顯示於圖13(a)中 。用於P型基部區53a，53b之選擇離子佈植條件之一例
包含： 雜質： A1 +離子 基底溫度： 7 5 0 t 加速電壓/劑量： 3 60keV/5xl(T13cnr2 在P型基部的離子佈植之後，CVD氧化膜20及第一 離子佈植掩罩2 1 a，2 1 b係藉由濕蝕刻而移除。 運作（b):然後，藉由實施實質上與p型基部區 5 3a，53b之選擇離子佈植相同運作的運作，而形成n+型 源極區54a，Mb及p +型基部接觸區57，如圖13(b)中 所顯示。 用於n +型源極區54a，54b之選擇離子佈植條件之例 子包含： 雜質： P +離子
基底溫度： 5 0 0 °C 加速電壓 / 劑量： 1 60keV/2.0xl 015cnT2 1 00keV/l .Ox 1 015 cm'2 -46- (43)1311814 70keV/6.0xl 014 cm'2 40keV/5.0xl014 cm'2 此外，用於P +型基部接觸區57之選擇離子佈植條件 之一例包含： 雜質= 基底溫度： 加速電壓/劑量 A1 +離子 75 0。。 100keV/3.0xl015cm. 70keV/2.0xl015 cm' 50keV/l .0x1015 cm' 30keV/l .0x1015 cm' 在所有離子佈植運作結束之後’ SiC基底100係沈浸 於氫氟酸及硝酸的混合溶液中，而完全移除1 )所使用的 全部掩罩，以及Π)黏附於SiC基底100的背面之不必要 的掩罩材料。爲了移除掩罩，sic基底100可交替地沈浸 於熱磷酸溶液及BHF溶液中’藉此循序移除多晶矽膜及 Si〇2 膜。 然後，已移除掩罩的siC基底100會洗淨且乾燥，接 著在高純度氣壓Ar氣中’於1 70 0°C時進行熱處理1分鐘 ，藉此使P型基部區53a，53b、n +型源極區54a，54b及 P +型基部接觸區57上所離子佈植的所有導電雜質徹底動 作。 運作（c ):然後，藉由RC A清洗及類似而充分洗淨 -47- 1311814 (44) 乃年/月>/日修(更)正替換頁 —-—----- 的SlC基底100係於乾氧氣中熱氧化，藉此成長熱氧化膜 於Sic基底100的表面及背面上，然後，立即以BHF酸 溶液移除此膜。犧牲氧化膜具有小於5 〇 nm的厚度，較佳 爲5 1!„!至20 nm。在犧牲氧化之後的siC基底100會再 次藉由RCA清洗而充分洗淨。然後，厚絕緣膜係藉由熱 氧化、CVD及類似而形成於SiC基底100的表面上，藉 此’藉由i )已知的微影及ii )已知的乾或濕蝕刻而形成 1)具有厚絕緣膜的場區（未顯示）及2)無厚絕緣膜的 元件區（單元單元）70(參照圖12)。在上文中，在此 運作中的此步驟時，雖然差異爲元件區70的外部周圍係 形成具有場區（未顯示），但是元件區70實質上與圖13 (b )中的形狀相同。 然後，SiC基底100會再次藉由rCa清洗及類似而 充分洗淨。爲了於清洗的最後步驟，移除元件區7 0的表 面上所產生之化學氧化膜（Si02)，元件區70(SiC基底 1 〇 〇 )係沈浸於稀釋氫氟酸溶液5秒至1 〇秒，接著，以超 純水’並且更接著藉由乾燥而完全沖除稀釋氫氟酸溶液。 在此之後’氧化矽膜1 ，1 Ob (亦即，0N0閘極絕緣膜 9a，9b的第一層）係形成於元件區70的SiC基底100的 表面上。對於形成氧化矽膜l〇a，i〇b而言，可任意使用 根據第一實施例之運作（c 1 )至運作（c 4)中的任一運作。 然後，SiN膜11a’ lib (第二層）係藉由LPCVD而 沈積於氧化矽膜10a’ 10b上。最後’ SiN膜11a，lib會 熱氧化（例如，高熱所產生的氧化），以成長S iN熱氧化 (45) 1311814 膜12a，12b (第三層）於表面上，藉此得到圖13 ( c)中 的結構。具有ΟΝΟ結構的膜也形成於磊晶基底100的表 面上，然而未顯示於圖13(c)中。形成根據第三實施例 的每一膜之條件實質上可與根據本發明的第一實施例及第 二實施例之條件相同。 其中，要點爲氧化矽膜l〇a，10b的ΝΟχ熱處理溫度 應該設定爲高於接下來運作中的任一熱處理溫度。之後於 1000 °C時實施快速熱處理，以達成表面上的源極接觸電極 64與背面上的汲極電極之間的歐姆接觸。因此，較高溫 度（例如，1275°C)可選擇用於氧化矽膜l〇a，l〇b的熱 處理。 運作（d):然後’在SiC基底100的整個表面及背 面上’藉由使用矽烷當作原料的低壓CVD (成長溫度爲 600°C至70 0°C )，係形成具有300nm至400nm的厚度之 多晶矽膜。然後’η型雜質P (磷）係藉由使用氯酸磷（ POCU)及氧的已知熱擴散法（處理溫度爲9〇〇。(：至950。〇 )而添加至多晶矽膜’藉此產生導電率。可添加如B (硼 )及類似的p型雜質來取代P (磷）。 然後，藉由微影及反應離子飩刻（RIE )(其使用 CZF6及氧當作蝕刻劑）’不必要的部分係循序自〇磊晶 基底10 0側的表面上之多晶矽膜，以及ii ) ΟΝΟ閘極絕 緣膜9a，9b的SiN熱氧化膜12a，12b及SiN膜11a， lib移除。然後，移除光阻會產生圖14(d)中的結構。 在此運作中’會界定（位置指定）閘極電極7a，7b。其 -49- 1311814 !--- : (46) J炸’月4日修(更)正替換頁 y ____ 中，多晶砍膜也形成於磊晶基底100的背面上，然而未顯 示於圖14 ( d )中。 運作（e):然後’在RIE之後，SiC磊晶基底1〇〇 係進行RCA清洗，接著於95 0 °C進行純化-乾燥及濕氧 化（高熱所產生的氧化），藉此分別同時成長多晶砂熱氧 化膜8a，8b及SiN側面熱氧化膜13a，13b於i )多晶砂 閘極電極7a，7b的側面及上部上，以及ii) SiN膜11a， 丨 1 1 b的側面上，如圖1 4 ( e )中所顯示。 在此運作（e )中，漏電流S iN膜的外緣部分處之側 面（其因運作（d)中的閘極餓刻而受損）係藉由將側面 轉換爲熱氧化膜13a，l3b而移除，且如圖14(e)中所 顯示，多晶砂閘極電極7a，7b中的每一電極之外緣〇係 相對於S iN膜1 1 a，1 1 b中的每一膜之外緣N而稍微朝內 往後移動，藉此降低SiN膜1 1的外緣N處之閘極電場。 對於使多晶砂鬧極電極7a’ 71)中的每一電極之外緣G往 , 後移動而言，比SiN膜的氧化速度（siN膜11a，lib)快 之多晶矽的氧化速度（閘極電極7a，7b係用於根據本發 明的第三實施例之製造方法中。 此外，在此運作（e )中，加入多晶矽熱氧化膜8 a， 8 b及S i N側面熱氧化膜1 3 a ’ 1 3 b會產生局部位於閘極電 極7a，7b下的ΟΝΟ閘極絕緣膜9a，9b係藉由熱穩定材 料（亦即，多晶矽、S iC及熱氧化膜）而密封及保護之結 構。如此產生的結構基本上用來抑制ONO閘極絕緣膜9a ，9 b退化，此退化會因與周邊構件或與接下來的高溫接 -50- (47) 1311814 . 觸退火（ 1000 °C，2分鐘）及類似之互相反應而產生。其 中’多晶矽熱氧化膜8a，8b可形成於閘極電極7a，7b的 • 上部（不僅是其側面）’而降低多晶矽閘極電極7a，7b 的厚度。鑑於如此降低的厚度，會指定多晶矽閘極電極 7a，7b的初始厚度。 運作（Ο :然後，如圖15(f)中所顯示，ILD膜 14係沈積於SiC基底100的整個表面上。：[LD膜14的合 | 適材料包含Ο藉由使用矽烷及氧當作原料的氣壓CVD所 沈積之Si02膜（=NSG，厚度約1/zni) 、ii)矽酸磷玻璃 (PSG )，其爲磷（P )加入以上的i )、以及iii )矽酸 磷硼玻璃（BPSG )，其爲硼加入以上的ii )，但是不限 於以上。 接著，將SiC基底100放入平常的擴散爐，接著於N 氣體中進行無風熱處理十分鐘，藉此增加ILD膜14的密 度。以上運作的熱處理溫度（例如，9 0 0 °C至1 0 0 0 °C )較 φ 佳爲低於形成（熱氧化）氧化矽膜1 〇a，1 Ob的溫度。 運作（g):然後，i)藉由已知微影及ii)已知乾或 濕蝕刻，源極窗63係a)於SiC基底100的表面上之加 ILD膜14中，以及b)在氧化矽膜10a，10b (其每一個 爲ΟΝΟ閘極絕緣膜9的SiC熱氧化膜）中打開。形成於 圖12中的元件區70附近之閘極接觸窗（未顯示）係同時 以以上運作而打開。當蝕刻劑溶液或氣體進入SiC基底 1 00的背面時，背面上之暫態多晶矽膜上的熱氧化膜（未 顯示）也同時移除。 -51 - (48) 1311814 在蝕刻ILD膜14及氧化矽膜i〇a，i〇b之後 觸電極原料25係藉由如DC (直流）濺鍍及類似 運作而真空沈積於Sic基底100的整個表面上， 具有厚度（例如，50 nm)的Ni膜或CO膜之光 罩可用於源極接觸電極原料25。 在源極接觸電極原料25的真空沈積之後， 1 〇〇係沈浸於特別光阻剝除器中，藉此完全移 SiC基底100的表面上之光阻。具有此情況，如 )中所顯示，會形成源極接觸電極原料25係僅 極窗63上及閘極接觸窗（圖式線及符號未顯示 之結構。 運作（h):然後，SiC基底100係充分沖 ，然後具有大於或等於1 m的厚度之保護抗蝕 阻爲可允許的）係塗於SiC基底100的整個表面 藉由乾飩刻循序移除仍位於SiC基底100的背面 矽膜、SiN熱氧化膜及SiN膜（未顯示）。以上 蝕劑係用來防止源極接觸電極原料2 5及氧化矽 1 〇b退化，此退化會因電漿損壞、充電或乾蝕刻 物而產生。 然後，S i C基底1 0 0係沈浸於B H F酸溶液中 除在氧化矽膜l〇a，10b的形成中所形成之暫態 化膜（未顯示），因此使磊晶基底1 〇〇的背面上 面曝露出來。BHF酸溶液係以超純水而完全沖除 燥，然後s i C基底1 0 0立即設定於保持高真空的 ，源極接 的膜形成 在此，仍 阻蝕刻掩 SiC基底 除保持於 圖 15 ( g 沈積於源 )的基部 洗及乾燥 材料（光 上，之後 上之多晶 的保護抗 膜 1 0 a， 中的污染 ，藉此移 SiC熱氧 之純結晶 ，接著乾 真空沈積 -52- (49) 1311814 器中，藉此將某種汲極接觸電極原料（未顯示）真空沈積 於背面上。背面上的某種汲極接觸電極原料之例子包含具 有50nm至lOOnm的厚度之Ni膜或CO膜。 然後，用於保護表面的抗蝕劑係使用特別剝除溶液而 完全剝除，然後磊晶基底1 00係充分洗淨、沖洗及乾燥， 然後磊晶基底1 00立即設置於快速熱處理裝置中，然後在 l〇〇〇°C時，於高純度Ar氣中進行快速熱處理（接觸退火 )2分鐘。藉由以上的熱處理，沈積於i)源極窗63的基 部{見圖15 ( g)中的源極接觸電極原料25}、U )閘極接 觸窗（未顯示）的基部、以及Ui )閘極接觸窗（未顯示 )的背面上之接觸電極原料（Ni膜）係分別與I ) n +型源 極區54a’ 54b (或p +型基部接觸區57{見圖13 (b) }、II )多晶矽閘極電極接觸區（未顯示）、以及ΠΙ ) n +型SiC 晶晶基底100的背面成爲合金，因此分別形成A)源極接 觸電極64、B)閘極電極（未顯示）、以及C)汲極電極 17 ’此三者會產生具有極低電阻的特性之歐姆接觸，藉此 形成圖1 6 ( h )中的基底結構。 蓮作（i ):最後，接觸退火後的SiC基底100係設 保持於高度真空中的磁電管濺鍍裝置中。然後，某種 接線材料（例如，的厚度之A1膜）係真空沈積至 SiC基底100的整個表面上。 然後，藉由微影，光阻掩罩係形成於SiC基底100 ( 以A1膜形成）的表面上，然後背面電極保護光阻係塗於 SlC基底100的背面，然後此光阻係充分乾燥，然後A1 -53- (50) 1311814 膜係藉由RIE而圖案化，藉此形成內接 連接至內接線16(連接至源極接觸電奉 極電極接點，如圖1 2中所顯示。 最後，抗蝕掩罩係以特別的剝除溶 且Sic基底100係充分沖洗且乾燥，藉 的最後結構。使用以上的運作，因此完 之根據本發明的第三實施例之平面型 <效果> 根據本發明的第三實施例之如此製 MOSFET單元具有包含ΟΝΟ閘極絕緣® 構，其顯示比具有平常簡單的Sic熱氧 面型功率MOSFET單元之電晶體特徵 〇
根據第三實施例之包含ΟΝΟ閘極 MIS結構之部分顯示出與第一實施例的 樣高之TDDB壽命分佈（參照圖7 )。 的第三實施例之包含ΟΝΟ閘極絕緣膜 率MOSFET單元已解決傳統技術（非· 平面型功率MOSFET之以下的第一個問 ΟΝΟ閘極絕緣膜的TDDB壽命大：； 氧化膜的TDD Β壽命之此種程度’但是 裝置的實際上限溫度之溫度時’ ONO 線（未顯示），其 I 64)及連接至閘 液而完全移除，並 此形成圖6 ( i )中 成圖1 2中所顯示 ;率 MOSFET單元 備出的平面型功率 t 9a，9b 的 MIS 結 化閘極氧化膜的平 更佳之電晶體特徵 絕緣膜9 a，9 b的 TDDB壽命分佈一 亦即，根據本發明 9a，9b的平面型功 [利文件5)之傳統 題。 <地改善成達S i熱 在闻於Si(MOS) 閘極絕緣膜不必然 -54- (51) 1311814 足以用於長時間的運作。 此外，根據本發明的第三實施例，經由運作（c3 )及 運作（c4 )中的任一運作，氧化矽膜l〇a，l〇b係藉由將 SiC熱氧化之外的運作而形成。亦即，本發明的第三實施 例解決傳統技術（非專利文件5 )之以下的第二個問題。 根據傳統技術（非專利文件5 )之ΟΝ Ο閘極絕緣膜 爲如此結構，以形成具有SiC熱氧化膜的第一氧化矽膜（ 其接觸SiC )。藉此，傳統閘極絕緣膜的高可靠度技術不 能應用於由於裝置的結構限制及類似情形而無法使用SiC 熱氧化膜的特定MOS ( MIS)結構裝置。 第三實施例係極有效地用於製造具有形成於SiC基底 的渠溝處之ΟΝΟ閘極絕緣膜的功率UMOSFET。 <<第四實施例>> 根據第三實施例，本發明的ΟΝΟ閘極絕緣膜結構係 應用於平面型功率MOSFET單元。然而，本發明不受限 於以上。ΟΝΟ閘極絕緣膜結構也可應用於根據本發明的 第四實施例之具有類似元件結構的IGBT (絕緣閘極雙載 子電晶體）單元。根據第四實施例，實質上可產生與根據 第三實施例之平面型功率MOSFET單元所產生的效果相 同之效果。 以上的第一實施例至第四實施例係有益於對本發明的 理解，因此’並未限制本發明。因此，以上的四個實施例 所揭露之元件可包含本發明的技術範圍內之所有設計改變 -55- (52) 1311814 或其等效。 此外，申請專利範圍的結構元件係相對於根據實施例 的結構元件而提及。特別而言，根據實施例的SiC磊晶基 底1 (圖12中的SiC基底100及磊晶層200)對應於申請 專利範圍的碳化矽基底，根據實施例的氧化矽膜1 0，1 〇a ，1 Ob對應於申請專利範圍的第一氧化矽膜，SiN膜1 1， 11a，lib對應於申請專利範圍的氮化矽膜，根據實施例 的SiN熱氧化膜1 2對應於申請專利範圍的氮化矽熱氧化 膜，以及根據實施例的ΟΝΟ閘極絕緣膜9對應於申請專 利範圍的ΟΝΟ絕緣膜。 此申請案係依據習知的日本專利申請案號 2005-247175 (2005年8月29日於日本申請）。主張優 先權之日本專利申請案號2005-247175的全部內容在此倂 入做爲參考，以對翻譯錯誤或忽略部分做某種保護。 本發明的範圍係參考以下申請專利範圍而界定。 產業可利用性 本發明可提供改善實際上限溫度溫度之碳化矽半導體 裝置’以及此裝置的製造方法。 【圖式簡單說明】 圖1係根據本發明的第—實施例之半導體裝置的基本 部分之截面圖； 圖2係根據本發明的第一實施例之半導體裝置的製造 -56- (53) 1311814 運作之截面圖； 圖3係根據本發明的第一實施例之半導體裝置的製造 運作之截面圖； 圖4係根據本發明的第一實施例之半導體裝置的製造 運作之截面圖； 圖5係根據本發明的第一實施例之半導體裝置的製造 運作之截面圖； 圖6係根據本發明的第一實施例之半導體裝置的製造 運作之截面圖； 圖7顯示根據本發明的第一實施例之半導體裝置的閘 極絕緣膜之特徵； 圖8係根據本發明的第二實施例之半導體裝置的基本 部分之截面圖； 圖9係根據本發明的第二實施例之半導體裝置的製造 運作之截面圖； 圖10係根據本發明的第二實施例之半導體裝置的製 造運作之截面圖； 圖11係根據本發明的第二實施例之半導體裝置的製 造運作之截面圖； 圖12係根據本發明的第三實施例之半導體裝置的基 本部分之截面圖； 圖13係根據本發明的第三實施例之半導體裝置的製 造運作之截面圖； 圖14係根據本發明的第三實施例之半導體裝置的製 -57- (54) 1311814 造運作之截面圖： 圖15係根據本發明的第三實施例之半導體裝置的製 造運作之截面圖；以及 圖16係根據本發明的第三實施例之半導體裝置的製 造運作之截面圖。 【主要元件符號說明】 1 : n +型4H-SiC磊晶基底 3 :場絕緣膜 4 :薄下絕緣膜 5 :厚上絕緣膜 6 :聞極窗 7 :閘極電極 8 :多晶矽熱氧化膜 9 : ΟΝΟ閘極絕緣膜 I 0 :第一氧化矽膜 II : SiN 膜 12 : SiN熱氧化膜 13 :薄SiN側面熱氧化膜 1 4 :層間介電膜 1 5 :閘極接觸窗 1 6 :內接線 1 7 :歐姆接觸電極 90:碳化矽半導體裝置 -58- (55) (55)1311814 201 :第一暫態SiC熱氧化膜 202 :暫態氧化矽膜 203 :暫態SiN膜 204 :暫態SiN熱氧化膜 7 a :閘極電極 7 b :閘極電極 8 a :多晶矽熱氧化膜 8b :多晶矽熱氧化膜 9a: ΟΝΟ閘極絕緣膜 9b : ΟΝΟ閘極絕緣膜 10a :氧化矽膜 10b :氧化矽膜 1 1 a : S i N 膜 1 lb : SiN熱氧化膜 12a : SiN熱氧化膜 12b : SiN熱氧化膜 13a : SiN側面熱氧化膜 13b : SiN側面熱氧化膜 14a : ILD 膜 14b : ILD 膜 20 : CVD氧化膜 2 1 a :第一離子佈植掩罩 21b:第一離子佈植掩罩 2 5 :源極接觸電極原料 -59 (56) (56)1311814 5 3 a : p型基部區 5 3 b : p型基部區 54a : n +型源極區 5 4 b : η型源極區 57 : ρ +型基部接觸區 63 :源極窗 64 :源極接觸電極 7 0 :兀件區 100 : η+型單晶SiC基底 200 :第一 n_型磊晶層
-60-

Claims (1)

1311814
十、申請專利範圍 第95 1 3 1 754號專利申請案 中文申請專利範圍修正本 民國98年1月21日修正 1· 一種碳化矽半導體裝置，包括： 碳化矽基底； 閘極電極，由多晶矽所組成；以及 ΟΝΟ絕緣膜，夾於該碳化矽基底與該閘極電極之間， 藉此形成閘極結構，該ΟΝΟ絕緣膜包括循序自該碳化矽 基底形成之下列之膜= 第一氧化矽膜（〇 )， SiN膜（Ν )，以及 SiN熱氧化膜（0 )， 其中氮係包含於下列位置中至少之一： 在該第一氧化矽膜（〇)中且在該碳化矽基底極 近處中，以及 在該碳化矽基底與該第一氧化矽膜（0 )之間的 介面中。 2.如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化砍膜（0)之厚度爲3.5nm至25nm。 3 ·如申請專利範圍第2項之碳化矽半導體裝置，其 中該第一氧化砍膜（◦)之厚度爲4nm至10nm。 4.如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化矽膜（〇 )係密度增加的非S i C熱氧化膜。 1311814 5 .如申請專利範圍第1項之碳化矽半導體裝置，其 中該碳化矽半導體裝置係MOS電容器，該MOS代表金屬 氧化物半導體。 6. 如申請專利範圍第1項之碳化矽半導體裝置，其 中該碳化矽半導體裝置係代表金氧半場效電晶體的 MOSFET。 7. 如申請專利範圍第1項之碳化矽半導體裝置，其 中該碳化矽半導體裝置係代表絕緣閘極雙載子電晶體的 IGBT。 8- 一種碳化矽半導體裝置製造方法，該碳化矽半導 體裝置係如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化矽膜（0)係在形成前驅氧化矽膜之後且沈 積該SiN膜（N)之前的期間，藉由於氮氧化物（NOx) 的氣體氛圍中的熱處理而形成。 9.如申請專利範圍第8項之碳化矽半導體裝置製造 方法’其中該氮氧化物（NOx )的氣體氛圍係藉由供應下 列氣體中之任一而形成： N2〇 (氧化亞氮）， NO (—氧化氮）， N02 (二氧化氮）， N20、NO及N〇2中至少之二的混合物， N20、NO及N02中之任一的稀釋氣體，以及 N20、NO及N〇2中至少之二的混合物之稀釋氣體。 1 0 ·如申請專利範圍第8項之碳化矽半導體裝置製造 -2- 1311814 方法’其中於氮氧化物（Ν Ο χ )的氣體氛圍中的熱處理係 在1 0 0 01至1 4 0 0 °C的溫度範圍中實施。 1 1 ·如申請專利範圍第1 0項之碳化矽半導體裝置製 造方法，其中於氮氧化物（NOx )的氣體氛圍中的熱處理 係在1100 °C至1350 °C的溫度範圍中實施。 1 2 .如申請專利範圍第8項之碳化矽半導體裝置製造 力法’其中該前驅氧化矽膜係藉由將該碳化矽基底的表面 熱氧化而形成。 1 3 .如申請專利範圍第8項之碳化矽半導體裝置製造 方法’其中該前驅氧化矽膜係藉由除了熱氧化之外的沈積 運作而形成。 1 4.如申請專利範圍第1 3項之碳化矽半導體裝置製 造方法’其中除了熱氧化之外的該沈積運作係化學氣相沈 積。 1 5 ·如申請專利範圍第8項之碳化矽半導體裝置製造 力法’其中該前驅氧化矽膜係藉由將化學氣相沈積所沈積 的多晶矽及非晶矽膜中之任一熱氧化而形成。 1 6.如申請專利範圍第8項之碳化矽半導體裝置製造 方法’其中形成該第一氧化矽膜（Ο )之後的運作係在低 於或等於氮氧化物（NOx )的氣體氛圍中的熱處理之溫度 的溫度中實施。 17. —種碳化矽半導體裝置製造方法，該碳化矽半導 體裝置係如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化矽膜（0 )係在形成前驅氧化矽膜之後且沈 -3- 1311814 * 積該SiN膜（N)之前的期間’藉由於氮氧化物（N0x) * 的氣體氛圍中的爯氧化而形成。 * ：1 8 •如申請專利範圍第1 7項之碳化砂半導體裝置製 造方法，其中該氮氧化物（N0x )的氣體氛圍係藉由供應 下列氣體中之任一而形成： N 2 0 (氧化亞氮）’ N 0 (—氧化氮）， # N〇2 (二氧化氮）’ N20、no及N〇2中至少之二的混合物， N20、NO及N02中之任一的稀釋氣體，以及 NW、NO及N〇2中至少之二的混合物之稀釋氣體。 1 9.如申請專利範圍第1 7項之碳化矽半導體裝置製 造方法’其中於氮氧化物（N〇X )的氣體氛圍中的再氧化 係在1 0 0 0 °C至1 4 0 0 °C的溫度範圍中實施。 20.如申請專利範圍第19項之碳化矽半導體裝置製 # 造方法，其中於氮氧化物（NOx )的氣體氛圍中的再氧化 係在1 1 0 0 °C至1 3 5 0 °C的溫度範圍中實施。 2 1 ·如申請專利範圍第1 7項之碳化矽半導體裝置製 造方法，其中該前驅氧化矽膜係藉由將該碳化矽基底的表 面熱氧化而形成。 22.如申請專利範圍第1 7項之碳化矽半導體裝置製 造方法，其中該前驅氧化矽膜係藉由除了熱氧化之外的沈 積運作而形成。 23 ·如申請專利範圍第22項之碳化矽半導體裝置製 -4- 1311814 造方法，其中除了熱氧化之外的該沈積運作係化學氣相沈 積。 24.如申請專利範圍第1 7項之碳化矽半導體裝置製 造方法，其中該前驅氧化矽膜係藉由將化學氣相沈積所沈 積的多晶矽及非晶矽膜中之任一熱氧化而形成。 25 .如申請專利範圍第1 7項之碳化矽半導體裝置製 造方法，其中形成該第一氧化矽膜（〇 )之後的運作係在 低於或等於氮氧化物（NOx )的氣體氛圍中的再氧化之溫 度的溫度中實施。 2 6 . —種碳化矽半導體裝置製造方法，該碳化矽半導 體裝置係如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化矽膜（◦)係藉由於氮氧化物（NOx )的氣 體氛圍中，將該碳化矽基底的表面熱氧化而形成。 27. 如申請專利範圍第26項之碳化矽半導體裝置製 造方法，其中該氮氧化物（NOx )的氣體氛圍係藉由供應 下列氣體中之任一而形成： N20 (氧化亞氮）， NO (—氧化氮）， N02 (二氧化氮）， N20、NO及N〇2中至少之二的混合物， N20、NO及N02中之任一的稀釋氣體，以及 N20、NO及N02中至少之二的混合物之稀釋氣體。 28. 如申請專利範圍第26項之碳化矽半導體裝置製 造方法，其中於氮氧化物（NOx )的氣體氛圍中的熱氧化 -5 - 1311814 ' 係在1 000 °C至140 ot的溫度範圍中實施。 ' 2 9 ·如申請專利範圍第2 8項之碳化矽半導體裝置製 ' 造方法，其中於氮氧化物（NOx)的氣體氛圍中的熱氧化 係在1 1 0 0 °C至1 3 5 〇t的溫度範圍中實施。 30.如申請專利範圍第26項之碳化矽半導體裝置製 造方法，其中形成該第一氧化矽膜（〇 )之後的運作係在 低於或等於氮氧化物（NOx)的氣體氛圍中的熱氧化之溫 φ 度的溫度中實施。 3 1 . —種碳化矽半導體裝置製造方法，該碳化矽半導 體裝置係如申請專利範圍第1項之碳化矽半導體裝置，其 中該第一氧化矽膜（〇 )係藉由下列循序運作而形成： 藉由下列子運作其中之一而形成薄氧化矽膜： 在形成前驅氧化矽膜之後且沈積該SiN膜（N) 之前的期間’於氮氧化物（NOx)的氣體氛圍中的熱處理 5 φ 在形成前驅氧化矽膜之後且沈積該SiN膜（N) 之前的期間，於氮氧化物（NOx )的氣體氛圍中的再氧化 ，以及 於氮氧化物（NOx )的氣體氛圍中，將碳化矽基 底的表面熱氧化，以及 將藉由除了熱氧化之外的運作所形成的另一氧化矽膜 沈積於該薄氧化矽膜上。 3 2 ·如申請專利範圍第3 1項之碳化矽半導體裝置製 造方法，其中形成該第一氧化矽膜（〇 )之後的運作係在 -6 - 1311814 低於或等於氮氧化物（N ◦ x )的氣體氛圍中的熱處理、再 氧化及熱氧化中之任一之溫度的溫度中實施。
1311814 七、指定代表圖： (一） 、本案指定代表圖為：第（1 )圖 (二） 、本代表圖之元件代表符號簡單說明： 1 : n +型4H-SiC磊晶基底 3 :場絕緣膜 4 :薄下絕緣膜 5 :厚上絕緣膜 6 :閘極窗 7 :閘極電極 8 =多晶矽熱氧化膜 9 : ΟΝΟ閘極絕緣膜 10 第一氧 化 矽 膜 11 SiN膜 12 SiN熱 氧 化 膜 13 薄S iN 側 面 熱 氧 化膜 14 層間介 電 膜 15 聞極接 觸 窗 16 內接線 17 歐姆接 觸 電 極 90 碳化矽 半 導 體 裝 置 八、本案若有化學式時，請揭示最能顯示發明特徵的化學 式··
-4-
TW095131754A 2005-08-29 2006-08-29 Silicon carbide semiconductor device and method for producing the same TWI311814B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247175A JP2007066944A (ja) 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200729491A TW200729491A (en) 2007-08-01
TWI311814B true TWI311814B (en) 2009-07-01

Family

ID=37332640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131754A TWI311814B (en) 2005-08-29 2006-08-29 Silicon carbide semiconductor device and method for producing the same

Country Status (7)

Country Link
US (4) US8222648B2 (zh)
EP (1) EP1929535B8 (zh)
JP (1) JP2007066944A (zh)
KR (1) KR100980527B1 (zh)
CN (1) CN101253633B (zh)
TW (1) TWI311814B (zh)
WO (1) WO2007026622A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793293B2 (ja) 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US8471267B2 (en) 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
DE102010031153A1 (de) * 2010-07-09 2012-01-12 Robert Bosch Gmbh Feldeffekttransistoren für Gassensoren
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
JP5360011B2 (ja) * 2010-07-30 2013-12-04 日産自動車株式会社 炭化珪素半導体装置の製造方法
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP2012151400A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
CN103326234B (zh) * 2012-03-20 2016-01-06 山东华光光电子有限公司 一种大功率半导体激光器过渡热沉及其制备方法
US9214516B2 (en) * 2012-03-30 2015-12-15 Hitachi, Ltd. Field effect silicon carbide transistor
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
JP6299102B2 (ja) 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法
US10229836B2 (en) 2015-05-18 2019-03-12 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
US11121235B2 (en) 2018-07-25 2021-09-14 National Tsing Hua University Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法
CN111403280A (zh) * 2020-03-31 2020-07-10 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6362051B1 (en) * 2000-08-25 2002-03-26 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using low energy nitrogen implantation
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2003031808A (ja) 2001-07-16 2003-01-31 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP2003243653A (ja) 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP3983094B2 (ja) * 2002-04-25 2007-09-26 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005019951A (ja) 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
US20050040479A1 (en) * 2003-08-20 2005-02-24 Pdf Solutions Oxide-Nitride-Oxide spacer with oxide layers free of nitridization
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
US20060027833A1 (en) * 2004-08-04 2006-02-09 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2007066944A (ja) 2007-03-15
EP1929535A1 (en) 2008-06-11
CN101253633A (zh) 2008-08-27
US8497218B2 (en) 2013-07-30
KR100980527B1 (ko) 2010-09-06
CN101253633B (zh) 2010-06-23
WO2007026622A1 (en) 2007-03-08
US20130309859A1 (en) 2013-11-21
EP1929535B8 (en) 2017-07-12
US20090050898A1 (en) 2009-02-26
US20130309877A1 (en) 2013-11-21
EP1929535B1 (en) 2017-02-15
US20120064731A1 (en) 2012-03-15
KR20080025209A (ko) 2008-03-19
US8222648B2 (en) 2012-07-17
US8722497B2 (en) 2014-05-13
TW200729491A (en) 2007-08-01
US8716087B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
JP4029595B2 (ja) ＳｉＣ半導体装置の製造方法
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4525958B2 (ja) 半導体装置の製造方法
JP2002151680A (ja) 半導体装置
CN102804349A (zh) 碳化硅半导体器件及其制造方法
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2008117878A (ja) 半導体装置の製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
CN108231560A (zh) 一种控制电极制备方法及mosfet功率器件
WO2007004595A2 (en) Semiconductor device and manufacturing method thereof
JP5460768B2 (ja) 炭化珪素半導体装置の製造方法
JP5360011B2 (ja) 炭化珪素半導体装置の製造方法
JP6707927B2 (ja) 炭化珪素半導体装置の製造方法
JP6155553B2 (ja) 炭化珪素半導体装置の製造方法
CN113496884A (zh) 碳化硅基板的底部氧化层增厚的制作方法
CN113496882A (zh) 碳化硅栅极氧化层迁移率改善的制作方法
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
JP2021044355A (ja) 半導体装置および半導体装置の製造方法
CN113496883A (zh) 碳化硅基板的底部氧化层增厚的制作方法
JP2008235448A (ja) 半導体装置の製造方法