JP2002151680A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002151680A JP2002151680A JP2000346455A JP2000346455A JP2002151680A JP 2002151680 A JP2002151680 A JP 2002151680A JP 2000346455 A JP2000346455 A JP 2000346455A JP 2000346455 A JP2000346455 A JP 2000346455A JP 2002151680 A JP2002151680 A JP 2002151680A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- impurity concentration
- buried channel
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 35
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】炭化珪素基板を用いた半導体装置において、埋
め込みチャネル型のＭＩＳトランジスターとし、その構
造や炭化珪素基板の面方位を最適化することによりノー
マリーオンにならず、しかも高いホットキャリア耐性
や、高パンスルー耐性、あるいは、高チャネル移動度を
有する埋め込みチャネル領域型のトランジスターである
半導体装置を提供する。 【解決手段】Ｐ型の炭化珪素の半導体基板を用いたＭＩ
Ｓトランジスタで、埋め込みチャネル領域を形成する。
その埋め込みチャネル領域の形成される深さを最適化し
て高い移動度が得られるようにするために、埋め込みチ
ャネル領域の接合深さ（Lbc）と、ソースとドレイン領
域の接合部の深さ（Xj）との比（Lbc÷Xj）が0.2以上、
1.0以下にする。また、トランジスタは六方晶あるいは
菱面体晶炭化珪素の（1,1,-2,0）面の上に形成する。
め込みチャネル型のＭＩＳトランジスターとし、その構
造や炭化珪素基板の面方位を最適化することによりノー
マリーオンにならず、しかも高いホットキャリア耐性
や、高パンスルー耐性、あるいは、高チャネル移動度を
有する埋め込みチャネル領域型のトランジスターである
半導体装置を提供する。 【解決手段】Ｐ型の炭化珪素の半導体基板を用いたＭＩ
Ｓトランジスタで、埋め込みチャネル領域を形成する。
その埋め込みチャネル領域の形成される深さを最適化し
て高い移動度が得られるようにするために、埋め込みチ
ャネル領域の接合深さ（Lbc）と、ソースとドレイン領
域の接合部の深さ（Xj）との比（Lbc÷Xj）が0.2以上、
1.0以下にする。また、トランジスタは六方晶あるいは
菱面体晶炭化珪素の（1,1,-2,0）面の上に形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、炭化珪素基板上
に作製した、金属−絶縁膜−半導体（MIS）電界効果型
トランジスタである半導体装置に関し、特に、基板の結
晶面方位を規定し、不純物拡散層を最適化した半導体装
置に関している。
に作製した、金属−絶縁膜−半導体（MIS）電界効果型
トランジスタである半導体装置に関し、特に、基板の結
晶面方位を規定し、不純物拡散層を最適化した半導体装
置に関している。
【０００２】
【従来の技術】埋め込みチャネル領域を有するMIS電界
効果型トランジスタについては、既にいくつかの発明が
開示されている。
効果型トランジスタについては、既にいくつかの発明が
開示されている。
【０００３】例えば、アメリカ合衆国特許（ＵＳＡ．Ｐ
ＡＴ．Ｎｏ．US5864157号公報）に、２重ゲートを有す
るフラッシュメモリーの下側のゲートにＰ型電極を用
い、埋め込みチャネル領域にＮ型不純物を用いた構造が
記載されている。しかし、この記載は、２重ゲートを有
するフラッシュメモリーについてであり、本発明とは構
造が異なる。また、P型ポリシリコン電極の濃度と埋め
込みチャネル領域の不純物濃度及びソース領域あるいは
ドレイン領域の深さとチャネル領域の深さの関係につい
ては記載されていない。
ＡＴ．Ｎｏ．US5864157号公報）に、２重ゲートを有す
るフラッシュメモリーの下側のゲートにＰ型電極を用
い、埋め込みチャネル領域にＮ型不純物を用いた構造が
記載されている。しかし、この記載は、２重ゲートを有
するフラッシュメモリーについてであり、本発明とは構
造が異なる。また、P型ポリシリコン電極の濃度と埋め
込みチャネル領域の不純物濃度及びソース領域あるいは
ドレイン領域の深さとチャネル領域の深さの関係につい
ては記載されていない。
【０００４】また、日本国特許（特開平8−186179号公
報）には、LDD構造を有するNチャネルトランジスタにお
いて、ゲート電極にＰ型電極を用い、埋め込みチャネル
領域にＮ型不純物を用いた構造が記載されている。しか
し、この公報においては、P型ポリシリコン電極の不純
物濃度及びソース領域あるいはドレイン領域の深さとチ
ャネル領域の深さの関係については記載されていない。
報）には、LDD構造を有するNチャネルトランジスタにお
いて、ゲート電極にＰ型電極を用い、埋め込みチャネル
領域にＮ型不純物を用いた構造が記載されている。しか
し、この公報においては、P型ポリシリコン電極の不純
物濃度及びソース領域あるいはドレイン領域の深さとチ
ャネル領域の深さの関係については記載されていない。
【０００５】また、日本国特許（特開平7−131016号公
報）には、トランジスタのチャネル形成面が六方晶炭化
珪素単結晶基板の（1,1,-2,0）面に対して平行であるこ
とを特徴とするMIS電界効果トランジスタ構造が記載さ
れている。しかし、この公報においては、ゲート電極に
Ｐ型電極を用いた埋め込みチャネル領域型のMIS電界効
果型トランジスタについては記載されていない。
報）には、トランジスタのチャネル形成面が六方晶炭化
珪素単結晶基板の（1,1,-2,0）面に対して平行であるこ
とを特徴とするMIS電界効果トランジスタ構造が記載さ
れている。しかし、この公報においては、ゲート電極に
Ｐ型電極を用いた埋め込みチャネル領域型のMIS電界効
果型トランジスタについては記載されていない。
【０００６】
【発明が解決しようとする課題】一般に、炭化珪素基板
を用いた酸化膜-炭化珪素界面は、界面準位密度がシリ
コンＭＩＳトランジスタに比べて、約一桁高く、それに
より、炭化珪素基板を用いたMIS電界効果型トランジス
タは、シリコン基板をもちいたMIS電界効果型トランジ
スタよりもチャネル移動度が約１桁低いという問題があ
った。シリコンＭＩＳトランジスタの場合は、電子がソ
ースからドレインに流れるときに、上記の酸化膜と炭化
珪素との界面の影響を受けにくくするため、埋め込みチ
ャネル領域型のMIS電界効果型トランジスタが優れてい
ることが知られている。しかし、炭化珪素基板上のシリ
コンＭＩＳトランジスタを埋め込みチャネル領域型にす
る場合の構造は最適化されておらず、ノーマリーオン
（ゲート電圧がゼロでもソースとドレイン間に電流が流
れる現象）になりやすい。また、最適化が図られていな
い場合には、ホットキャリア耐性が悪く、十分なパンチ
スルー耐性も得られない。
を用いた酸化膜-炭化珪素界面は、界面準位密度がシリ
コンＭＩＳトランジスタに比べて、約一桁高く、それに
より、炭化珪素基板を用いたMIS電界効果型トランジス
タは、シリコン基板をもちいたMIS電界効果型トランジ
スタよりもチャネル移動度が約１桁低いという問題があ
った。シリコンＭＩＳトランジスタの場合は、電子がソ
ースからドレインに流れるときに、上記の酸化膜と炭化
珪素との界面の影響を受けにくくするため、埋め込みチ
ャネル領域型のMIS電界効果型トランジスタが優れてい
ることが知られている。しかし、炭化珪素基板上のシリ
コンＭＩＳトランジスタを埋め込みチャネル領域型にす
る場合の構造は最適化されておらず、ノーマリーオン
（ゲート電圧がゼロでもソースとドレイン間に電流が流
れる現象）になりやすい。また、最適化が図られていな
い場合には、ホットキャリア耐性が悪く、十分なパンチ
スルー耐性も得られない。
【０００７】この発明は上記に鑑み提案されたもので、
炭化珪素基板を用いた半導体装置において、埋め込みチ
ャネル領域型ＭＩＳトランジスタの構造や炭化珪素基板
の面方位を最適化することによりノーマリーオンになら
ず、しかも高いホットキャリア耐性や、高パンスルー耐
性、あるいは、高チャネル移動度を有する埋め込みチャ
ネル領域型のトランジスタである半導体装置を提供する
ことを目的としている。
炭化珪素基板を用いた半導体装置において、埋め込みチ
ャネル領域型ＭＩＳトランジスタの構造や炭化珪素基板
の面方位を最適化することによりノーマリーオンになら
ず、しかも高いホットキャリア耐性や、高パンスルー耐
性、あるいは、高チャネル移動度を有する埋め込みチャ
ネル領域型のトランジスタである半導体装置を提供する
ことを目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明は、デバイス構造に関係して
おり、Ｐ型の炭化珪素からなる領域が形成された半導体
基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成
と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に
形成された構成と、該ゲート絶縁膜の下の半導体層に埋
め込みチャネル領域を形成するのに十分な不純物濃度の
Ｎ型不純物領域が形成された構成と、上記のゲート絶縁
膜とゲート電極に隣接してトランジスタを構成するソー
スとドレイン領域がＮ型不純物領域からなる構成とを有
することを特徴としている。
に、請求項１に記載の発明は、デバイス構造に関係して
おり、Ｐ型の炭化珪素からなる領域が形成された半導体
基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成
と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に
形成された構成と、該ゲート絶縁膜の下の半導体層に埋
め込みチャネル領域を形成するのに十分な不純物濃度の
Ｎ型不純物領域が形成された構成と、上記のゲート絶縁
膜とゲート電極に隣接してトランジスタを構成するソー
スとドレイン領域がＮ型不純物領域からなる構成とを有
することを特徴としている。
【０００９】請求項２に記載の発明はまたデバイス構造
に関係しており、埋め込みチャネル領域の形成される深
さを最適化して高い移動度が得られるようにするため
に、請求項１に記載の発明に加えて、ゲート絶縁膜と炭
化珪素との界面からの埋め込みチャネル領域の接合深さ
（Lbc）と、ゲート絶縁膜と炭化珪素との界面からの上
記のソースとドレイン領域の接合部の深さ（Xj）との比
（Lbc÷Xj）が0.2以上、1.0以下の範囲にあることを特
徴としている。
に関係しており、埋め込みチャネル領域の形成される深
さを最適化して高い移動度が得られるようにするため
に、請求項１に記載の発明に加えて、ゲート絶縁膜と炭
化珪素との界面からの埋め込みチャネル領域の接合深さ
（Lbc）と、ゲート絶縁膜と炭化珪素との界面からの上
記のソースとドレイン領域の接合部の深さ（Xj）との比
（Lbc÷Xj）が0.2以上、1.0以下の範囲にあることを特
徴としている。
【００１０】請求項３に記載の発明は、ゲート電極に関
するものであり、請求項１あるいは請求項２に記載の発
明に加えて、ゲート電極は、ボロンあるいはアルミニウ
ムが拡散され、その不純物濃度が1×1016cm-3〜1×1021
cm-3の範囲にある多結晶シリコンであることを特徴とし
ている。
するものであり、請求項１あるいは請求項２に記載の発
明に加えて、ゲート電極は、ボロンあるいはアルミニウ
ムが拡散され、その不純物濃度が1×1016cm-3〜1×1021
cm-3の範囲にある多結晶シリコンであることを特徴とし
ている。
【００１１】請求項４に記載の発明は、埋め込みチャネ
ル領域に関するものであり、請求項１あるいは請求項２
に記載の発明に加えて、埋め込みチャネル領域は、窒素
あるいは燐あるいは砒素が拡散され、その最大不純物濃
度が5×1015cm-3〜1×1018cm -3であることを特徴として
いる。
ル領域に関するものであり、請求項１あるいは請求項２
に記載の発明に加えて、埋め込みチャネル領域は、窒素
あるいは燐あるいは砒素が拡散され、その最大不純物濃
度が5×1015cm-3〜1×1018cm -3であることを特徴として
いる。
【００１２】請求項5に記載の発明は、ゲート電極の低
抵抗化に関するものであり、請求項１乃至４に記載の発
明に加えて、上記のゲート電極は、高融点金属のシリサ
イド層を含むことを特徴としている。
抵抗化に関するものであり、請求項１乃至４に記載の発
明に加えて、上記のゲート電極は、高融点金属のシリサ
イド層を含むことを特徴としている。
【００１３】請求項6に記載の発明は、 請求項5に記載
の高融点金属のシリサイド層に関するものであり、請求
項５に記載の発明に加えて、高融点金属のシリサイド層
はタングステンあるいはモリブデンあるいはチタンのシ
リサイド層であることを特徴とする半導体装置。
の高融点金属のシリサイド層に関するものであり、請求
項５に記載の発明に加えて、高融点金属のシリサイド層
はタングステンあるいはモリブデンあるいはチタンのシ
リサイド層であることを特徴とする半導体装置。
【００１４】請求項7に記載の発明は、ホットキャリア
耐性を向上させる技術に関するものであり、請求項１な
いし6に記載の発明に加えて、埋め込みチャネル領域の
形成される領域と、ソース領域あるいはドレイン領域と
の間に埋め込みチャネル領域を形成するための不純物拡
散層領域の最大不純物濃度以上でソース領域あるいはド
レイン領域の不純物濃度以下の不純物濃度をもつ領域を
有することを特徴としている。
耐性を向上させる技術に関するものであり、請求項１な
いし6に記載の発明に加えて、埋め込みチャネル領域の
形成される領域と、ソース領域あるいはドレイン領域と
の間に埋め込みチャネル領域を形成するための不純物拡
散層領域の最大不純物濃度以上でソース領域あるいはド
レイン領域の不純物濃度以下の不純物濃度をもつ領域を
有することを特徴としている。
【００１５】請求項８に記載の発明は、ホットキャリア
耐性を向上させる技術に関するものであり、請求項７に
記載の発明に加えて、埋め込みチャネル領域の形成され
る領域領域とソース領域あるいはドレイン領域との間
に、最大不純物濃度が5×1016cm-3〜5×1019cm-3の窒
素、燐あるいは砒素の拡散層を含むことを特徴としてい
る。
耐性を向上させる技術に関するものであり、請求項７に
記載の発明に加えて、埋め込みチャネル領域の形成され
る領域領域とソース領域あるいはドレイン領域との間
に、最大不純物濃度が5×1016cm-3〜5×1019cm-3の窒
素、燐あるいは砒素の拡散層を含むことを特徴としてい
る。
【００１６】請求項9に記載の発明は、パンチスルー耐
性の向上に関するものであり、請求項1乃至8に記載の発
明に加えて、埋め込みチャネル領域の形成される領域に
隣接する直下に上記の半導体基板の不純物濃度よりも高
いP型の不純物拡散領域があることを特徴としている。
性の向上に関するものであり、請求項1乃至8に記載の発
明に加えて、埋め込みチャネル領域の形成される領域に
隣接する直下に上記の半導体基板の不純物濃度よりも高
いP型の不純物拡散領域があることを特徴としている。
【００１７】請求項10に記載の発明は、請求項９に記載
の発明に加えて、埋め込みチャネル領域の形成される領
域に隣接する直下の高濃度P型不純物拡散領域の最大不
純物濃度が1×1017cm-3〜1×1019cm-3のアルミニウムあ
るいはボロンの拡散層を含むことを特徴としている。
の発明に加えて、埋め込みチャネル領域の形成される領
域に隣接する直下の高濃度P型不純物拡散領域の最大不
純物濃度が1×1017cm-3〜1×1019cm-3のアルミニウムあ
るいはボロンの拡散層を含むことを特徴としている。
【００１８】請求項11に記載の発明は、チャネル移動度
の向上に関するものであり、請求項１乃至10に記載の半
導体装置が、六方晶あるいは菱面体晶炭化珪素の（1,1,
-2,0）面の上に形成されたことを特徴としている。
の向上に関するものであり、請求項１乃至10に記載の半
導体装置が、六方晶あるいは菱面体晶炭化珪素の（1,1,
-2,0）面の上に形成されたことを特徴としている。
【００１９】
【発明の実施の形態】以下にこの発明の実施の形態を図
を用いて詳細に説明する。先ず、実施例１として請求項
７、８及び１１以外に記載されている半導体装置の具体
的な製造プロセスを図１（ａ）から図１（ｃ）を用いて
説明する。その後、請求項７、８及び１１以外に記載さ
れている効果について説明する。次いで、実施例２とし
て請求項７、８に記載されている半導体装置の具体的な
製造プロセスを図１（ａ）から図１（ｄ）を用いて説明
する。その後に請求項７、８に記載されている効果につ
いて説明する。最後に、実施例３として、請求項１１に
記載されている面方位の効果をについて、（0,0,0,1）
面と（1,1,-2,0）面上にMIS電界効果型トランジスタの
チャネル移動度を比較した結果について説明する。
を用いて詳細に説明する。先ず、実施例１として請求項
７、８及び１１以外に記載されている半導体装置の具体
的な製造プロセスを図１（ａ）から図１（ｃ）を用いて
説明する。その後、請求項７、８及び１１以外に記載さ
れている効果について説明する。次いで、実施例２とし
て請求項７、８に記載されている半導体装置の具体的な
製造プロセスを図１（ａ）から図１（ｄ）を用いて説明
する。その後に請求項７、８に記載されている効果につ
いて説明する。最後に、実施例３として、請求項１１に
記載されている面方位の効果をについて、（0,0,0,1）
面と（1,1,-2,0）面上にMIS電界効果型トランジスタの
チャネル移動度を比較した結果について説明する。
【００２０】
【実施例】［実施例1］図１（ａ）のP型炭化珪素基板１
（4H-SiC、不純物濃度：5×1015cm-3）を通常のRCA洗浄
をした後に、P型炭化珪素基板１にフォトリソグラフィ
ー用のアライメントマークをRIE（Reactiveion etchin
g）で形成した。次いで、いくつかの試料はパンチスル
ー耐性の向上に対する効果を調べるために、埋め込みチ
ャネル領域の直下に相当する深さに、アルミニウムをイ
オン注入することにより、P型炭化珪素基板１よりも高
濃度の1×1016cm-3〜1×1019cm-3になるパンチスルー防
止領域３を形成した。
（4H-SiC、不純物濃度：5×1015cm-3）を通常のRCA洗浄
をした後に、P型炭化珪素基板１にフォトリソグラフィ
ー用のアライメントマークをRIE（Reactiveion etchin
g）で形成した。次いで、いくつかの試料はパンチスル
ー耐性の向上に対する効果を調べるために、埋め込みチ
ャネル領域の直下に相当する深さに、アルミニウムをイ
オン注入することにより、P型炭化珪素基板１よりも高
濃度の1×1016cm-3〜1×1019cm-3になるパンチスルー防
止領域３を形成した。
【００２１】次いで、埋め込みチャネル領域２を形成す
るが、これには窒素、燐、砒素などのN型不純物のイオ
ン注入を行い形成する。例えば、燐で接合深さ(Lbc)0.3
μmの埋め込みチャネル領域を形成する場合は、40keV〜
250keVで総ドーズ量が7×1015cm-2となるように多段注
入し、所望のプロファイルを形成する。本実施例では、
図１（ｂ）に示すソース５、ドレイン６の深さ（Xj）と
Lbcの比とチャネル移度の関係を調べるために、Lbc＝0.
1、0.2、0.3、0.4、0.5μmの深さの埋め込みチャネル領
域２を形成した。チャネル移動度に対する埋め込みチャ
ネル領域２の濃度依存性を調べるために、Lbc＝0.3μm
において、5×1015cm-3〜5×1017cm-3のイオン注入をし
た試料を作製した。
るが、これには窒素、燐、砒素などのN型不純物のイオ
ン注入を行い形成する。例えば、燐で接合深さ(Lbc)0.3
μmの埋め込みチャネル領域を形成する場合は、40keV〜
250keVで総ドーズ量が7×1015cm-2となるように多段注
入し、所望のプロファイルを形成する。本実施例では、
図１（ｂ）に示すソース５、ドレイン６の深さ（Xj）と
Lbcの比とチャネル移度の関係を調べるために、Lbc＝0.
1、0.2、0.3、0.4、0.5μmの深さの埋め込みチャネル領
域２を形成した。チャネル移動度に対する埋め込みチャ
ネル領域２の濃度依存性を調べるために、Lbc＝0.3μm
において、5×1015cm-3〜5×1017cm-3のイオン注入をし
た試料を作製した。
【００２２】次いで、図１（ｂ）に示すようにソース領
域あるいはドレイン領域のイオン注入用マスク４を熱酸
化膜やCVD（ChemicalVapor Deposition）によるSiO2膜
で形成する。本実施例では、図１（ｂ）に示すようにイ
オン注入マスクとして、LTO(Lowtemperature oxide)膜
を用いた。LTO膜は、シランと酸素を４００℃〜８００
℃で反応させて二酸化珪素をP型炭化珪素基板１に堆積
することにより形成した。次いで、フォトリソグラフィ
ーでソース・ドレイン領域を形成した後に、HF（フッ
酸）でLTOをエッチングしてイオン注入されるソース領
域あるいはドレイン領域を開口した。次いで、図１
（ｂ）に示したソース５あるいはドレイン６を形成する
ために500℃で、窒素、燐あるいは砒素を深さ(Xj)0.5μ
mになるようにイオン注入する。本実施例では、埋め込
みチャネル領域２の形成と同じように多段注入により、
燐を用いて不純物濃度が5×1019cm-3になるように形成
した。その後、アルゴン雰囲気中で1500℃で30分間にわ
たる活性化アニールを行った。次いで、図１（ｃ）に示
すように1200℃で150分間酸化して、約50nmのゲート絶
縁膜７を形成した。次いで、アルゴン中で30分間アニー
ルした後に室温までアルゴン中で冷却した。
域あるいはドレイン領域のイオン注入用マスク４を熱酸
化膜やCVD（ChemicalVapor Deposition）によるSiO2膜
で形成する。本実施例では、図１（ｂ）に示すようにイ
オン注入マスクとして、LTO(Lowtemperature oxide)膜
を用いた。LTO膜は、シランと酸素を４００℃〜８００
℃で反応させて二酸化珪素をP型炭化珪素基板１に堆積
することにより形成した。次いで、フォトリソグラフィ
ーでソース・ドレイン領域を形成した後に、HF（フッ
酸）でLTOをエッチングしてイオン注入されるソース領
域あるいはドレイン領域を開口した。次いで、図１
（ｂ）に示したソース５あるいはドレイン６を形成する
ために500℃で、窒素、燐あるいは砒素を深さ(Xj)0.5μ
mになるようにイオン注入する。本実施例では、埋め込
みチャネル領域２の形成と同じように多段注入により、
燐を用いて不純物濃度が5×1019cm-3になるように形成
した。その後、アルゴン雰囲気中で1500℃で30分間にわ
たる活性化アニールを行った。次いで、図１（ｃ）に示
すように1200℃で150分間酸化して、約50nmのゲート絶
縁膜７を形成した。次いで、アルゴン中で30分間アニー
ルした後に室温までアルゴン中で冷却した。
【００２３】その後にP型ゲート電極８を形成するが、
その方法としては、次のようにいくつかの方法が知られ
ている。 １）CVD法で多結晶ポリシリコンを形成した後に、ボロ
ンやフッ化ボロンをイオン注入することによりP型多結
晶シリコンを形成する。 2）CVD法で多結晶ポリシリコンを形成した後に、ボロン
を含んだSiO2膜をCVD法やスピン塗布により形成し、800
℃〜1100℃で熱処理して拡散することにより、P型多結
晶シリコンを形成する。 3）シランとジボランを一緒に流して600℃で熱処理する
ことにより多結晶シリコンをボロンを拡散しながら成長
させてP型多結晶シリコンを形成する。 以上の方法などがあるが、本実施例では、2）の方法を
用いて、900℃で拡散時間を変えることにより不純物濃
度1×1015cm-3〜1×1021cm-3のP型多結晶シリコンを形
成して、P型ゲート電極の不純物濃度とチャネル移動度
の関係を調べた。いくつかの試料は、シリサイド膜の効
果を調べるためにP型多結晶シリコン上にWSi 2膜、MoSi2
膜及びTiSi2膜の高融点金属シリサイド膜９を形成し
た。次いで、P型多結晶シリコンあるいは、シリサイド
膜とP型ポリシリコン膜の複合膜とゲート絶縁膜をエッ
チングすることによりゲート電極を形成した。引き続い
て、ソース領域あるいはドレイン領域上の酸化膜をエッ
チングしてコンタクト孔を開口する。次いで、ニッケ
ル、チタン、アルミニウムを含有した金属あるいはこれ
らの積層膜を蒸着あるいは、スパッタ法で形成した後
に、RIEあるいは、ウエットエッチングにより金属配線
１０を形成する。本実施例ではニッケルを蒸着した後に
ウエットエッチングした。次いで、良好なオーミックコ
ンタクトを形成するために1000℃のアルゴン中で5分間
の熱処理を行い、MIS電界効果型トランジスタを完成さ
せた。
その方法としては、次のようにいくつかの方法が知られ
ている。 １）CVD法で多結晶ポリシリコンを形成した後に、ボロ
ンやフッ化ボロンをイオン注入することによりP型多結
晶シリコンを形成する。 2）CVD法で多結晶ポリシリコンを形成した後に、ボロン
を含んだSiO2膜をCVD法やスピン塗布により形成し、800
℃〜1100℃で熱処理して拡散することにより、P型多結
晶シリコンを形成する。 3）シランとジボランを一緒に流して600℃で熱処理する
ことにより多結晶シリコンをボロンを拡散しながら成長
させてP型多結晶シリコンを形成する。 以上の方法などがあるが、本実施例では、2）の方法を
用いて、900℃で拡散時間を変えることにより不純物濃
度1×1015cm-3〜1×1021cm-3のP型多結晶シリコンを形
成して、P型ゲート電極の不純物濃度とチャネル移動度
の関係を調べた。いくつかの試料は、シリサイド膜の効
果を調べるためにP型多結晶シリコン上にWSi 2膜、MoSi2
膜及びTiSi2膜の高融点金属シリサイド膜９を形成し
た。次いで、P型多結晶シリコンあるいは、シリサイド
膜とP型ポリシリコン膜の複合膜とゲート絶縁膜をエッ
チングすることによりゲート電極を形成した。引き続い
て、ソース領域あるいはドレイン領域上の酸化膜をエッ
チングしてコンタクト孔を開口する。次いで、ニッケ
ル、チタン、アルミニウムを含有した金属あるいはこれ
らの積層膜を蒸着あるいは、スパッタ法で形成した後
に、RIEあるいは、ウエットエッチングにより金属配線
１０を形成する。本実施例ではニッケルを蒸着した後に
ウエットエッチングした。次いで、良好なオーミックコ
ンタクトを形成するために1000℃のアルゴン中で5分間
の熱処理を行い、MIS電界効果型トランジスタを完成さ
せた。
【００２４】図２にゲート電極がP型多結晶シリコン、N
型多結晶シリコン、アルミニウムを用いたMIS電界効果
型トランジスタの閾値電圧とチャネル移動度の測定によ
って得られた関係を示す。ゲート電極にP型多結晶シリ
コンを用いることにより同じ閾値電圧で比較するとP型
多結晶シリコンを用いた場合には、N型多結晶シリコ
ン、アルミニウムをゲート電極に用いた場合よりもチャ
ネル移動度が大きくなる。これは、ゲート電極の極性に
より、同じ閾値にする場合に必要な、チャンネル部への
イオン注入量の違いによるものであり、以下のように考
えられる。N型不純物を埋め込みチャネル領域２に注入
するとゲート絶縁膜とP型炭化珪素基板１との界面から
はなれた深い位置にチャネルの中心が形成されるので、
界面近傍の高電界の影響を受けにくくなるキャリアの数
が増えるのでチャネル移動度が増加する。同様に、チャ
ネル領域に注入するＰ型不純物濃度が小さければ、移動
度が増加する。しかし、チャネル移動度を増加しようと
して、埋め込みチャネル領域２のN型不純物を増加する
と、閾値電圧が低下して負電圧になってしまい、電圧が
ゼロでも電流が流れる状態、つまり、ノーマリーオンの
状態になってしまうので実際の使用は困難になる。一般
に、MIS電界効果型トランジスタの閾値電圧は、ゲート
電極と半導体の仕事関数差が大きいほど、閾値電圧は大
きくなることが知られている。また、ゲート電極と半導
体の仕事関数差は、ゲート電極にアルミニウムとN型多
結晶シリコンを用いた場合は、ほとんど変わらないが、
P型ポリシリコンを用いると、それに比べて、約1V大き
くなることも知られている。したがって、P型ポリシリ
コンを用いることにより、N型不純物をチャンネル部へ
注入しても閾値電圧が負になってノーマリーオンの状態
になることを抑制することができ、同じ閾値電圧でも、
埋め込みチャネル領域２に、より高濃度の不純物を注入
できるのでチャネル移動度を増加することができる。
型多結晶シリコン、アルミニウムを用いたMIS電界効果
型トランジスタの閾値電圧とチャネル移動度の測定によ
って得られた関係を示す。ゲート電極にP型多結晶シリ
コンを用いることにより同じ閾値電圧で比較するとP型
多結晶シリコンを用いた場合には、N型多結晶シリコ
ン、アルミニウムをゲート電極に用いた場合よりもチャ
ネル移動度が大きくなる。これは、ゲート電極の極性に
より、同じ閾値にする場合に必要な、チャンネル部への
イオン注入量の違いによるものであり、以下のように考
えられる。N型不純物を埋め込みチャネル領域２に注入
するとゲート絶縁膜とP型炭化珪素基板１との界面から
はなれた深い位置にチャネルの中心が形成されるので、
界面近傍の高電界の影響を受けにくくなるキャリアの数
が増えるのでチャネル移動度が増加する。同様に、チャ
ネル領域に注入するＰ型不純物濃度が小さければ、移動
度が増加する。しかし、チャネル移動度を増加しようと
して、埋め込みチャネル領域２のN型不純物を増加する
と、閾値電圧が低下して負電圧になってしまい、電圧が
ゼロでも電流が流れる状態、つまり、ノーマリーオンの
状態になってしまうので実際の使用は困難になる。一般
に、MIS電界効果型トランジスタの閾値電圧は、ゲート
電極と半導体の仕事関数差が大きいほど、閾値電圧は大
きくなることが知られている。また、ゲート電極と半導
体の仕事関数差は、ゲート電極にアルミニウムとN型多
結晶シリコンを用いた場合は、ほとんど変わらないが、
P型ポリシリコンを用いると、それに比べて、約1V大き
くなることも知られている。したがって、P型ポリシリ
コンを用いることにより、N型不純物をチャンネル部へ
注入しても閾値電圧が負になってノーマリーオンの状態
になることを抑制することができ、同じ閾値電圧でも、
埋め込みチャネル領域２に、より高濃度の不純物を注入
できるのでチャネル移動度を増加することができる。
【００２５】図３にソース・ドレイン拡散層の接合深さ
Xj=0.5μmでの、Lbc÷Xj依存性を示す。図３の縦軸は、
チャネル移動度を埋め込みチャネル領域がない試料のチ
ャネル移動度で規格化した場合を示している。この評価
はLbcが0.2以上で行い、0.2でも効果があることを確認
した。よって、横軸の下限は0.2に制限される。一方、
横軸が1より大きくなるとチャネル移動度は大きくなる
が、閾値が負になりノーマリーオンになり実際に使うの
は困難である。したがって、横軸（Lbc÷Xj）は、0.2〜
1.0に限定される。特に、0.4〜1.0の範囲で有効であ
る。
Xj=0.5μmでの、Lbc÷Xj依存性を示す。図３の縦軸は、
チャネル移動度を埋め込みチャネル領域がない試料のチ
ャネル移動度で規格化した場合を示している。この評価
はLbcが0.2以上で行い、0.2でも効果があることを確認
した。よって、横軸の下限は0.2に制限される。一方、
横軸が1より大きくなるとチャネル移動度は大きくなる
が、閾値が負になりノーマリーオンになり実際に使うの
は困難である。したがって、横軸（Lbc÷Xj）は、0.2〜
1.0に限定される。特に、0.4〜1.0の範囲で有効であ
る。
【００２６】図４にP型ポリシリコンゲートの不純物濃
度と閾値電圧の測定によって得られた関係を示す。P型
ポリシリコンゲート電極中の不純物濃度が高いほど、ゲ
ート電極と半導体の仕事関数差が大きくなるので、閾値
が大きくなる。反対に、不純物濃度が小さいほど、閾値
電圧は小さくなり、1×1016cm-3でゼロになるので、不
純物濃度の下限は1×1016cm-3である。多結晶シリコン
に注入可能なボロンの濃度は、1×1021cm-3なので、上
限は、1×1021cm-3になる。
度と閾値電圧の測定によって得られた関係を示す。P型
ポリシリコンゲート電極中の不純物濃度が高いほど、ゲ
ート電極と半導体の仕事関数差が大きくなるので、閾値
が大きくなる。反対に、不純物濃度が小さいほど、閾値
電圧は小さくなり、1×1016cm-3でゼロになるので、不
純物濃度の下限は1×1016cm-3である。多結晶シリコン
に注入可能なボロンの濃度は、1×1021cm-3なので、上
限は、1×1021cm-3になる。
【００２７】図５に埋め込みチャネル領域２の不純物濃
度とチャネル移動度（不純物濃度ゼロの時の値での規格
値）の測定によって得られた関係を示す。評価した不純
物濃度の下限値は5×1015cm-3であるが、この値で十分
に効果がでているので下限値は5×1015cm-3になる。一
方、1×1018cm-3以上で閾値電圧が負になり実際の使用
が難しくなるので上限値は、1×1018cm-3となる。
度とチャネル移動度（不純物濃度ゼロの時の値での規格
値）の測定によって得られた関係を示す。評価した不純
物濃度の下限値は5×1015cm-3であるが、この値で十分
に効果がでているので下限値は5×1015cm-3になる。一
方、1×1018cm-3以上で閾値電圧が負になり実際の使用
が難しくなるので上限値は、1×1018cm-3となる。
【００２８】パンチスルーを抑制するために埋め込みチ
ャネル領域２の直下に設けたP+領域であるパンチスルー
防止領域の不純物濃度が、1×1017cm-3より低濃度では
パンチスルーを起こすゲート電圧は、P+領域がない場合
と同じであり効果はない。1×1017cm-3以上でパンチス
ルーを起こすゲート電圧が増加するので、不純物濃度の
下限は1×1017cm-3である。
ャネル領域２の直下に設けたP+領域であるパンチスルー
防止領域の不純物濃度が、1×1017cm-3より低濃度では
パンチスルーを起こすゲート電圧は、P+領域がない場合
と同じであり効果はない。1×1017cm-3以上でパンチス
ルーを起こすゲート電圧が増加するので、不純物濃度の
下限は1×1017cm-3である。
【００２９】一方、不純物濃度が1×1019cm-3以上で
は、活性化アニール時に不純物が拡散して、その上にあ
る埋め込みチャネル領域中のN型不純物を相殺してしま
い、埋め込みチャネル領域としての機能を果たさなくな
るので、上限は、1×1019cm-3に制限される。
は、活性化アニール時に不純物が拡散して、その上にあ
る埋め込みチャネル領域中のN型不純物を相殺してしま
い、埋め込みチャネル領域としての機能を果たさなくな
るので、上限は、1×1019cm-3に制限される。
【００３０】また、ボロンが高濃度に注入された多結晶
シリコンの抵抗値は、数mΩcmであるが、高融点金属の
シリサイド、例えばMoSi2，WSi2とTiSi2の比抵抗値は、
各々、60μΩcm、50μΩcm、15μΩcmなので不純物が注
入された多結晶シリコンよりも多結晶シリコンとシリサ
イドの複合膜の方がゲート電極の抵抗値が下がるので細
長いゲート電極の抵抗やこのゲート電極形成層による配
線の低抵抗化を図ることができるので、この配線の抵抗
による時定数を小さくでき、動作速度を向上することが
できる。
シリコンの抵抗値は、数mΩcmであるが、高融点金属の
シリサイド、例えばMoSi2，WSi2とTiSi2の比抵抗値は、
各々、60μΩcm、50μΩcm、15μΩcmなので不純物が注
入された多結晶シリコンよりも多結晶シリコンとシリサ
イドの複合膜の方がゲート電極の抵抗値が下がるので細
長いゲート電極の抵抗やこのゲート電極形成層による配
線の低抵抗化を図ることができるので、この配線の抵抗
による時定数を小さくでき、動作速度を向上することが
できる。
【００３１】［実施例２］図１（ａ）のP型炭化珪素基
板１（不純物濃度：5×1015cm-3）を通常のRCA洗浄をし
た後にP型炭化珪素基板１にフォトリソグラフィー用の
アライメントマークをRIE（Reactiveion etching）で形
成した。次いで、500℃で40keV〜250keVで総ドーズ量が
7×1015cm-2の燐の多段イオン注入により接合深さLbc＝
0.3μmの埋め込みチャネル領域２を形成した。次いで、
図１（ｄ）に示すようにイオン注入用のマスクとしてLT
Oで全面を覆い、フォトリソグラフィーでゲート電極部
分のレジストを残してフッ酸でLTO膜をエッチングし
た。次いで、ホットキャリア耐性に対する埋め込みチャ
ネル領域２とソース５あるいはドレイン６の間の不純物
濃度の効果を調べるために埋め込みチャネル領域２とソ
ース５あるいはドレイン６の間の不純物濃度が5×1016c
m-3〜5×1020cm-3になるように燐を500℃でイオン注入
し低不純物濃度領域１１を形成した。次いで、ソース領
域５あるいはドレイン領域６を形成するために全面をLT
Oで全面を覆い、フォトリソグラフィーによりソース領
域あるいはドレイン領域をフォトレジストで規定した後
に、HF（フッ酸）でLTOをエッチングして、イオン注入
されるソース領域あるいはドレイン領域を開口した。次
いで、500℃で、燐の多段イオン注入により、不純物濃
度が5×1019cm-3になるようにソース５あるいはドレイ
ン６を形成した。その後、アルゴン雰囲気中で1500℃で
30分間にわたる活性化アニールを行った。次いで、1200
℃で150分間酸化して、図１（ｃ）に示すように約50nm
のゲート絶縁膜７を形成した。次いで、アルゴン中で30
分間アニールした後に、室温までアルゴン中で冷却し
た。また、P型ゲート電極８は、CVD法で多結晶ポリシリ
コンを形成した後に、その上にボロンを含んだ酸化物膜
をスピン塗布により形成して後、900℃で30分の熱処理
を行い、ボロンを含んだ酸化物からポリシリコンへボロ
ンを拡散することにより形成した。次いで、P型多結晶
シリコンとゲート絶縁膜をエッチングすることによりゲ
ート電極を形成した。引き続いて、LTOを酸化膜全面に
堆積した後に、ソース５あるいはドレイン６上の酸化膜
６をエッチングしてコンタクト孔を開口した。次いで、
その上にニッケル膜を電子ビーム蒸着法で形成した後
に、ウエットエッチングにより金属配線１０を形成し
た。次いで、良好なオーミックコンタクトを形成するた
めに1000℃のアルゴン中で5分間の熱処理を行い、MIS電
界効果型トランジスタを完成させた。
板１（不純物濃度：5×1015cm-3）を通常のRCA洗浄をし
た後にP型炭化珪素基板１にフォトリソグラフィー用の
アライメントマークをRIE（Reactiveion etching）で形
成した。次いで、500℃で40keV〜250keVで総ドーズ量が
7×1015cm-2の燐の多段イオン注入により接合深さLbc＝
0.3μmの埋め込みチャネル領域２を形成した。次いで、
図１（ｄ）に示すようにイオン注入用のマスクとしてLT
Oで全面を覆い、フォトリソグラフィーでゲート電極部
分のレジストを残してフッ酸でLTO膜をエッチングし
た。次いで、ホットキャリア耐性に対する埋め込みチャ
ネル領域２とソース５あるいはドレイン６の間の不純物
濃度の効果を調べるために埋め込みチャネル領域２とソ
ース５あるいはドレイン６の間の不純物濃度が5×1016c
m-3〜5×1020cm-3になるように燐を500℃でイオン注入
し低不純物濃度領域１１を形成した。次いで、ソース領
域５あるいはドレイン領域６を形成するために全面をLT
Oで全面を覆い、フォトリソグラフィーによりソース領
域あるいはドレイン領域をフォトレジストで規定した後
に、HF（フッ酸）でLTOをエッチングして、イオン注入
されるソース領域あるいはドレイン領域を開口した。次
いで、500℃で、燐の多段イオン注入により、不純物濃
度が5×1019cm-3になるようにソース５あるいはドレイ
ン６を形成した。その後、アルゴン雰囲気中で1500℃で
30分間にわたる活性化アニールを行った。次いで、1200
℃で150分間酸化して、図１（ｃ）に示すように約50nm
のゲート絶縁膜７を形成した。次いで、アルゴン中で30
分間アニールした後に、室温までアルゴン中で冷却し
た。また、P型ゲート電極８は、CVD法で多結晶ポリシリ
コンを形成した後に、その上にボロンを含んだ酸化物膜
をスピン塗布により形成して後、900℃で30分の熱処理
を行い、ボロンを含んだ酸化物からポリシリコンへボロ
ンを拡散することにより形成した。次いで、P型多結晶
シリコンとゲート絶縁膜をエッチングすることによりゲ
ート電極を形成した。引き続いて、LTOを酸化膜全面に
堆積した後に、ソース５あるいはドレイン６上の酸化膜
６をエッチングしてコンタクト孔を開口した。次いで、
その上にニッケル膜を電子ビーム蒸着法で形成した後
に、ウエットエッチングにより金属配線１０を形成し
た。次いで、良好なオーミックコンタクトを形成するた
めに1000℃のアルゴン中で5分間の熱処理を行い、MIS電
界効果型トランジスタを完成させた。
【００３２】ここで、ホットキャリア耐性は、MIS電界
効果型トランジスタに、一定時間、以下に記述する電気
的なストレスを印加して、閾値電圧の変化量で評価し
た。閾値電圧の変動量が小さいほど、ホットキャリア耐
性は良好である。ここで、閾値電圧は、ドレインに0.1V
を印加した状態で、0Vから30Vまでのゲート電圧をつい
て、ドレイン電流の2分の1乗のプロット電圧軸と交差す
る電圧として求めた。電気的なストレスとしては、ドレ
インに5V、ゲートに2.5Vが5分間印加された。また、埋
め込みチャネル領域とソース領域あるいはドレイン領域
との間の不純物濃度が5×1016cm-3〜5×1019cm-3になる
ように燐をイオン注入した。この部分の不純物濃度が低
いと、ドレイン近傍での電界が小さくなり、この部分を
通過する電子が高エネルギー状態になるのを抑制できる
ので、散乱されて基板からゲート絶縁膜へ注入される電
子数は減少してホットキャリア耐性が向上する。しか
し、この部分の不純物濃度が低すぎると、この部分の抵
抗値が大きくなりトランジスタの駆動力が低下するの
で、下限は、5×1016cm-3となる。一方、濃度が高過ぎ
ると、ドレイン近傍での電界を緩和する効果がなく、充
分なホットキャリア耐性が得られない。測定の結果、5
×1019cm-3以上だと閾値電圧の変化量が、10％を超える
ことが分かった。これは、実際に使用されない値に相当
する。したがって、上限は、5×1019cm-3になる。
効果型トランジスタに、一定時間、以下に記述する電気
的なストレスを印加して、閾値電圧の変化量で評価し
た。閾値電圧の変動量が小さいほど、ホットキャリア耐
性は良好である。ここで、閾値電圧は、ドレインに0.1V
を印加した状態で、0Vから30Vまでのゲート電圧をつい
て、ドレイン電流の2分の1乗のプロット電圧軸と交差す
る電圧として求めた。電気的なストレスとしては、ドレ
インに5V、ゲートに2.5Vが5分間印加された。また、埋
め込みチャネル領域とソース領域あるいはドレイン領域
との間の不純物濃度が5×1016cm-3〜5×1019cm-3になる
ように燐をイオン注入した。この部分の不純物濃度が低
いと、ドレイン近傍での電界が小さくなり、この部分を
通過する電子が高エネルギー状態になるのを抑制できる
ので、散乱されて基板からゲート絶縁膜へ注入される電
子数は減少してホットキャリア耐性が向上する。しか
し、この部分の不純物濃度が低すぎると、この部分の抵
抗値が大きくなりトランジスタの駆動力が低下するの
で、下限は、5×1016cm-3となる。一方、濃度が高過ぎ
ると、ドレイン近傍での電界を緩和する効果がなく、充
分なホットキャリア耐性が得られない。測定の結果、5
×1019cm-3以上だと閾値電圧の変化量が、10％を超える
ことが分かった。これは、実際に使用されない値に相当
する。したがって、上限は、5×1019cm-3になる。
【００３３】［実施例3］六方晶炭化珪素（0,0,0,1）面
と（1,1,-2,0）面（不純物濃度：5×1015cm-3）のそれ
ぞれのP型炭化珪素基板１を通常のRCA洗浄をした後にP
型炭化珪素基板１にフォトリソグラフィー用のアライメ
ントマークをRIE（Reactiveion etching）で形成した。
次いで、注入エネルギー40keV〜250keVで総ドーズ量が7
×1015cm-2の燐の多段イオン注入により接合深さLbc＝
0.3μmの埋め込みチャネル領域２を形成した。次いで、
図１（ｂ）に示すようにソース領域あるいはドレイン領
域のイオン注入用マスク４を熱酸化膜やCVD（ChemicalV
apor Deposition）によるSiO 2膜で形成する。本実施例
では、図１（ｂ）に示すようにイオン注入マスクとし
て、LTO(Lowtemperature oxide)膜を用いた。LTO膜は、
シランと酸素を４００℃〜８００℃で反応させて二酸化
珪素をP型炭化珪素基板１上に堆積することにより形成
した。次いで、フォトリソグラフィーによりレジストで
ソース領域あるいはドレイン領域を規定した後に、HF
（フッ酸）でLTOをエッチングしてイオン注入されるソ
ース領域あるいはドレイン領域を開口した。次いで、50
0℃で、燐の多段イオン注入により、不純物濃度が5×10
19cm-3になるように図１（ｂ）に示すソース５あるいは
ドレイン６を形成した。その後、アルゴン雰囲気中で15
00℃で30分間にわたる活性化アニールを行った。次い
で、図１（ｃ）に示すように1200℃で150分間酸化し
て、約50nmのゲート絶縁膜７を形成した。次いで、アル
ゴン中で30分間アニールした後に室温までアルゴン中で
冷却した。その後にP型ゲート電極８は、CVD法で多結晶
ポリシリコンを形成した後に、その上にボロンを含んだ
酸化膜をスピン塗布により形成した後、900℃で30分の
熱処理を行い、ボロンを含んだ酸化膜からポリシリコン
へボロンを拡散することにより形成した。次いで、P型
多結晶シリコンとゲート絶縁膜をエッチングすることに
よりゲート電極を形成した。引き続いて、ソース領域あ
るいはドレイン領域上の酸化膜をエッチングしてコンタ
クト孔を開口した。次いで、ニッケルを電子ビーム蒸着
法で形成した後に、ウエットエッチングにより金属配線
１０を形成した。次いで、良好なオーミックコンタクト
を形成するために1000℃のアルゴン中で5分間の熱処理
を行い、MIS電界効果型トランジスタを完成させた。
と（1,1,-2,0）面（不純物濃度：5×1015cm-3）のそれ
ぞれのP型炭化珪素基板１を通常のRCA洗浄をした後にP
型炭化珪素基板１にフォトリソグラフィー用のアライメ
ントマークをRIE（Reactiveion etching）で形成した。
次いで、注入エネルギー40keV〜250keVで総ドーズ量が7
×1015cm-2の燐の多段イオン注入により接合深さLbc＝
0.3μmの埋め込みチャネル領域２を形成した。次いで、
図１（ｂ）に示すようにソース領域あるいはドレイン領
域のイオン注入用マスク４を熱酸化膜やCVD（ChemicalV
apor Deposition）によるSiO 2膜で形成する。本実施例
では、図１（ｂ）に示すようにイオン注入マスクとし
て、LTO(Lowtemperature oxide)膜を用いた。LTO膜は、
シランと酸素を４００℃〜８００℃で反応させて二酸化
珪素をP型炭化珪素基板１上に堆積することにより形成
した。次いで、フォトリソグラフィーによりレジストで
ソース領域あるいはドレイン領域を規定した後に、HF
（フッ酸）でLTOをエッチングしてイオン注入されるソ
ース領域あるいはドレイン領域を開口した。次いで、50
0℃で、燐の多段イオン注入により、不純物濃度が5×10
19cm-3になるように図１（ｂ）に示すソース５あるいは
ドレイン６を形成した。その後、アルゴン雰囲気中で15
00℃で30分間にわたる活性化アニールを行った。次い
で、図１（ｃ）に示すように1200℃で150分間酸化し
て、約50nmのゲート絶縁膜７を形成した。次いで、アル
ゴン中で30分間アニールした後に室温までアルゴン中で
冷却した。その後にP型ゲート電極８は、CVD法で多結晶
ポリシリコンを形成した後に、その上にボロンを含んだ
酸化膜をスピン塗布により形成した後、900℃で30分の
熱処理を行い、ボロンを含んだ酸化膜からポリシリコン
へボロンを拡散することにより形成した。次いで、P型
多結晶シリコンとゲート絶縁膜をエッチングすることに
よりゲート電極を形成した。引き続いて、ソース領域あ
るいはドレイン領域上の酸化膜をエッチングしてコンタ
クト孔を開口した。次いで、ニッケルを電子ビーム蒸着
法で形成した後に、ウエットエッチングにより金属配線
１０を形成した。次いで、良好なオーミックコンタクト
を形成するために1000℃のアルゴン中で5分間の熱処理
を行い、MIS電界効果型トランジスタを完成させた。
【００３４】このように（0,0,0,1）面上に作製されたM
IS電界効果型トランジスタのチャネル移動度は、70cm2/
Vsであるが、（1,1,-2,0）面に作製されたMIS電界効果
型トランジスタのチャネル移動度は、100cm2/Vsであ
り、（1,1,-2,0）面にMIS電界効果型トランジスタを作
製することにより、チャネル移動度が向上した。
IS電界効果型トランジスタのチャネル移動度は、70cm2/
Vsであるが、（1,1,-2,0）面に作製されたMIS電界効果
型トランジスタのチャネル移動度は、100cm2/Vsであ
り、（1,1,-2,0）面にMIS電界効果型トランジスタを作
製することにより、チャネル移動度が向上した。
【００３５】
【発明の効果】この発明は上記した構成からなるので、
以下に説明するような効果を奏することができる。
以下に説明するような効果を奏することができる。
【００３６】請求項１に記載の発明では、P型ゲート電
極を用いることにより、ノーマリーオンにすることなく
N-領域を比較的高濃度にすることが可能になり、チャネ
ル移動度を向上することができた。
極を用いることにより、ノーマリーオンにすることなく
N-領域を比較的高濃度にすることが可能になり、チャネ
ル移動度を向上することができた。
【００３７】また、請求項２に記載の発明では、ソース
・ドレイン領域の接合深さXjと埋めこみチャンネル形成
用の接合深さLbcの比を最適化することによりチャネル
移動度を向上することができた。
・ドレイン領域の接合深さXjと埋めこみチャンネル形成
用の接合深さLbcの比を最適化することによりチャネル
移動度を向上することができた。
【００３８】また、請求項３に記載の発明では、請求項
１あるいは２に記載の発明において、P型多結晶シリコ
ンの濃度を最適化することによりチャネル移動度を向上
することができた。
１あるいは２に記載の発明において、P型多結晶シリコ
ンの濃度を最適化することによりチャネル移動度を向上
することができた。
【００３９】また、請求項４に記載の発明では、請求項
１あるいは２に記載の発明において、埋め込みチャネル
領域の濃度を最適化することによりチャネル移動度を向
上することができた。
１あるいは２に記載の発明において、埋め込みチャネル
領域の濃度を最適化することによりチャネル移動度を向
上することができた。
【００４０】また、請求項５に記載の発明では、請求項
１乃至請求項４に記載の半導体装置において、P型多結
晶シリコンゲート電極の上に高融点金属のシリサイド膜
を積層することによりゲート電極の抵抗値を下げて駆動
力を向上することができた。
１乃至請求項４に記載の半導体装置において、P型多結
晶シリコンゲート電極の上に高融点金属のシリサイド膜
を積層することによりゲート電極の抵抗値を下げて駆動
力を向上することができた。
【００４１】また、請求項６に記載の発明では、請求項
５に記載の半導体装置において、タングステンあるいは
モリブデンあるいはチタンのシリサイド膜を用いること
により半導体装置の動作速度を向上することができた。
５に記載の半導体装置において、タングステンあるいは
モリブデンあるいはチタンのシリサイド膜を用いること
により半導体装置の動作速度を向上することができた。
【００４２】また、請求項７および８に記載の発明で
は、請求項１乃至請求項6に記載の半導体装置におい
て、埋め込みチャネル領域とソース領域あるいはドレイ
ン領域の間に埋め込みチャネル領域の不純物濃度以上で
ソース領域あるいはドレイン領域の不純物濃度以下の不
純物濃度の領域を設けることによりホットキャリア耐性
を向上することができた。
は、請求項１乃至請求項6に記載の半導体装置におい
て、埋め込みチャネル領域とソース領域あるいはドレイ
ン領域の間に埋め込みチャネル領域の不純物濃度以上で
ソース領域あるいはドレイン領域の不純物濃度以下の不
純物濃度の領域を設けることによりホットキャリア耐性
を向上することができた。
【００４３】また、請求項９および１０に記載の発明で
は、請求項1乃至請求項8に記載の半導体装置において、
埋め込みチャネル領域直下にP型炭化珪素基板１の不純
物濃度領域を設けることにより、あるいは、その濃度を
最適化することによりパンチスルー耐性を向上すること
ができた。
は、請求項1乃至請求項8に記載の半導体装置において、
埋め込みチャネル領域直下にP型炭化珪素基板１の不純
物濃度領域を設けることにより、あるいは、その濃度を
最適化することによりパンチスルー耐性を向上すること
ができた。
【００４４】請求項11に記載の発明では、請求項１乃至
請求項8に記載の半導体装置が、六方晶あるいは菱面体
晶炭化珪素単結晶の（1,1,-2,0）面の上に形成された構
成とすることにより、チャネル移動度を向上することが
できた。
請求項8に記載の半導体装置が、六方晶あるいは菱面体
晶炭化珪素単結晶の（1,1,-2,0）面の上に形成された構
成とすることにより、チャネル移動度を向上することが
できた。
【００４５】以上の説明では炭化珪素の場合について取
り扱ったが、半導体基板としては、ダイヤモンド、シリ
コン、窒化ガリウムなどの半導体でも上記と同様な効果
があることは容易に理解できる。
り扱ったが、半導体基板としては、ダイヤモンド、シリ
コン、窒化ガリウムなどの半導体でも上記と同様な効果
があることは容易に理解できる。
【図１】P型ゲート電極と埋め込みチャネル領域を有す
るMIS電界効果型トランジスタの作製手順を示す模式図
である。
るMIS電界効果型トランジスタの作製手順を示す模式図
である。
【図２】ゲート電極がP型多結晶シリコン、N型多結晶シ
リコン、アルミニウムを用いたMIS電界効果型トランジ
スタのチャネル移動度と閾値電圧の関係を示す図で、L
bc＝0.3μm、Xj=0.5μm、埋め込みチャネル領域の不純
物濃度は2×1016cm-3、P型多結晶シリコンの不純物濃度
は5×1020cm-3である。
リコン、アルミニウムを用いたMIS電界効果型トランジ
スタのチャネル移動度と閾値電圧の関係を示す図で、L
bc＝0.3μm、Xj=0.5μm、埋め込みチャネル領域の不純
物濃度は2×1016cm-3、P型多結晶シリコンの不純物濃度
は5×1020cm-3である。
【図３】不純物濃度5×1020cm-3のP型多結晶シリコンの
ゲート電極においてLbc＝0.3μm、Xj=0.5μm、埋め込み
チャネル領域の不純物濃度が2×1016cm-3の場合のチャ
ネル移動度のLbc÷Xj依存性を示す図である。
ゲート電極においてLbc＝0.3μm、Xj=0.5μm、埋め込み
チャネル領域の不純物濃度が2×1016cm-3の場合のチャ
ネル移動度のLbc÷Xj依存性を示す図である。
【図４】P型多結晶シリコンゲートの不純物濃度と閾値
電圧の関係を示す図で、Lbc＝0.3μm、Xj=0.5μmで埋め
込みチャネル領域の不純物濃度は2×1016cm-3である。
電圧の関係を示す図で、Lbc＝0.3μm、Xj=0.5μmで埋め
込みチャネル領域の不純物濃度は2×1016cm-3である。
【図５】チャネル移動度と埋め込みチャネル領域の不純
物濃度の関係を示す図で、Lbc＝0.3μm、Xj=0.5μmでP
型多結晶シリコンの不純物濃度は5×1020cm-3である。
物濃度の関係を示す図で、Lbc＝0.3μm、Xj=0.5μmでP
型多結晶シリコンの不純物濃度は5×1020cm-3である。
１ P型炭化珪素基板 ２ 埋め込みチャネル領域 ３ パンチスルー防止領域 ４ イオン注入用マスク ５ ソース ６ ドレイン ７ ゲート絶縁膜 ８ P型ゲート電極 ９ 高融点金属シリサイド膜 １０ 金属配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 和雄 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 先崎 純寿 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 原田 信介 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 小杉 亮治 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 (72)発明者 安達 和広 英国 エヌイー１ ７アールユー ニュー キャッスル アポン タイン ケンジント ン テラス ６ ニューキャッスル アポ ン タイン大学内 Ｆターム(参考） 5F040 DA17 DA21 DC02 EC07 EC26 EE05 EM02 FC11
Claims (11)
- 【請求項１】 Ｐ型の炭化珪素からなる領域が形成され
た半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成さ
れた構成と、Ｐ型の特性を示すゲート電極が該ゲート絶
縁膜上に形成された構成と、該ゲート絶縁膜の下の半導
体層に埋め込みチャネル領域を形成するのに十分な不純
物濃度のＮ型不純物領域が形成された構成と、上記のゲ
ート絶縁膜とゲート電極に隣接してトランジスタを構成
するソースとドレイン領域がＮ型不純物領域からなる構
成とを有することを特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、
ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネ
ル領域の接合深さ（Lbc）と、ゲート絶縁膜と炭化珪素
との界面からの上記のソースとドレイン領域の接合部の
深さ（Xj）との比（Lbc÷Xj）が0.2以上、1.0以下の範
囲にあることを特徴とする半導体装置。 - 【請求項３】 請求項１あるいは請求項２に記載の半導
体装置において、ゲート電極は、ボロンあるいはアルミ
ニウムが拡散され、その不純物濃度が1×1016cm-3〜1×
1021cm-3の範囲にある多結晶シリコンであることを特徴
とする半導体装置。 - 【請求項４】 請求項１あるいは請求項２に記載の半導
体装置において、埋め込みチャネル領域は、窒素あるい
は燐あるいは砒素が拡散され、その最大不純物濃度が5
×1015cm-3〜1×1018cm-3であることを特徴とする半導
体装置。 - 【請求項５】 請求項１、２，３あるいは４に記載の半
導体装置において、上記のゲート電極は、高融点金属の
シリサイド層を含むことを特徴とする半導体装置。 - 【請求項６】 請求項5に記載の半導体装置において、
高融点金属のシリサイド層はタングステンあるいはモリ
ブデンあるいはチタンのシリサイド層であることを特徴
とする半導体装置。 - 【請求項７】 請求項１、２、３、４、５、あるいは6
に記載の半導体装置において、埋め込みチャネル領域の
形成される領域と、ソース領域あるいはドレイン領域と
の間に、埋め込みチャネル領域を形成するための不純物
拡散層領域の最大不純物濃度以上でソース領域あるいは
ドレイン領域の不純物濃度以下の不純物濃度をもつ領
域、を有することを特徴とする半導体装置。 - 【請求項８】 請求項7に記載の半導体装置において、
埋め込みチャネル領域の形成される領域領域とソース領
域あるいはドレイン領域との間に、最大不純物濃度が5
×1016cm-3〜5×1019cm-3の窒素、燐あるいは砒素の拡
散層を含むことを特徴とする半導体装置。 - 【請求項９】 請求項1、２、３、４、５、６、７、あ
るいは8に記載の半導体装置において、埋め込みチャネ
ル領域の形成される領域に隣接する直下に上記の半導体
基板の不純物濃度よりも高いP型の不純物拡散領域があ
ることを特徴とする半導体装置。 - 【請求項１０】 請求項9に記載の半導体装置におい
て、埋め込みチャネル領域の形成される領域に隣接する
直下の高濃度P型不純物拡散領域の最大不純物濃度が1×
1017cm-3〜1×1019cm-3のアルミニウムあるいはボロン
の拡散層を含むことを特徴とする半導体装置。 - 【請求項１１】 請求項１、２、３、４、５、６、７、
８、９、あるいは１０に記載の半導体装置が、六方晶あ
るいは菱面体晶炭化珪素単結晶の（1,1,-2,0）面の上に
形成されたことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000346455A JP3881840B2 (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
| EP01309581A EP1205981A3 (en) | 2000-11-14 | 2001-11-13 | SiC MISFET |
| US09/987,271 US6759684B2 (en) | 2000-11-14 | 2001-11-14 | SiC semiconductor device |
| KR1020010070801A KR100860891B1 (ko) | 2000-11-14 | 2001-11-14 | ＳｉＣ 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000346455A JP3881840B2 (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151680A true JP2002151680A (ja) | 2002-05-24 |
| JP3881840B2 JP3881840B2 (ja) | 2007-02-14 |
Family
ID=18820322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000346455A Expired - Lifetime JP3881840B2 (ja) | 2000-11-14 | 2000-11-14 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6759684B2 (ja) |
| EP (1) | EP1205981A3 (ja) |
| JP (1) | JP3881840B2 (ja) |
| KR (1) | KR100860891B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Ｍｏｓデバイス |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| JP2009212366A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP2011146426A (ja) * | 2010-01-12 | 2011-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| DE10394372B4 (de) * | 2002-06-28 | 2011-07-28 | National Institute Of Advanced Industrial Science And Technology | Verfahren zur Herstellung einer Halbleitervorrichtung |
| JPWO2004036655A1 (ja) | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
| JP4063050B2 (ja) * | 2002-10-31 | 2008-03-19 | 豊田合成株式会社 | ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法 |
| WO2004049449A1 (ja) * | 2002-11-25 | 2004-06-10 | National Institute Of Advanced Industrial Science And Technology | 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器 |
| US7221010B2 (en) | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US7410846B2 (en) * | 2003-09-09 | 2008-08-12 | International Business Machines Corporation | Method for reduced N+ diffusion in strained Si on SiGe substrate |
| US7275357B2 (en) * | 2004-03-30 | 2007-10-02 | Cnh America Llc | Cotton module program control using yield monitor signal |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7179696B2 (en) * | 2004-09-17 | 2007-02-20 | Texas Instruments Incorporated | Phosphorus activated NMOS using SiC process |
| US7476594B2 (en) * | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| EP2631951B1 (en) * | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8835987B2 (en) * | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| KR100817093B1 (ko) * | 2007-03-16 | 2008-03-26 | 삼성전자주식회사 | 아일랜드 영역을 포함하는 반도체 소자 |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8188538B2 (en) | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| KR101386135B1 (ko) * | 2012-11-29 | 2014-04-17 | 한국전기연구원 | ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법 |
| JP5928429B2 (ja) * | 2013-09-30 | 2016-06-01 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| EP3076431B1 (en) | 2013-11-28 | 2020-07-08 | Rohm Co., Ltd. | Semiconductor device |
| CN106663631B (zh) * | 2014-12-08 | 2019-10-01 | 富士电机株式会社 | 碳化硅半导体装置及其制造方法 |
| CN107093548B (zh) * | 2017-04-20 | 2019-09-03 | 泰科天润半导体科技（北京）有限公司 | 制备SiC基MOS器件栅介质薄膜的方法 |
| US10644018B2 (en) | 2018-04-12 | 2020-05-05 | Macronix International Co., Ltd. | 3D memory having plural lower select gates |
| CN115083920B (zh) * | 2022-08-22 | 2022-11-15 | 泰科天润半导体科技（北京）有限公司 | 电荷平衡阈值电压可调的碳化硅mosfet的制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017888A (en) * | 1975-12-31 | 1977-04-12 | International Business Machines Corporation | Non-volatile metal nitride oxide semiconductor device |
| US4714519A (en) * | 1987-03-30 | 1987-12-22 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| JP3084301B2 (ja) | 1991-04-23 | 2000-09-04 | ティーディーケイ株式会社 | 低エネルギー電子分光を用いた炭化水素膜の物性の評価方法 |
| US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
| TW435820U (en) * | 1993-01-18 | 2001-05-16 | Semiconductor Energy Lab | MIS semiconductor device |
| JP2910573B2 (ja) | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| US5736753A (en) * | 1994-09-12 | 1998-04-07 | Hitachi, Ltd. | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide |
| US5627385A (en) * | 1995-08-28 | 1997-05-06 | Motorola, Inc. | Lateral silicon carbide transistor |
| JPH11261061A (ja) * | 1998-03-11 | 1999-09-24 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| DE19809554B4 (de) * | 1997-03-05 | 2008-04-03 | Denso Corp., Kariya | Siliziumkarbidhalbleitervorrichtung |
| US5952701A (en) * | 1997-08-18 | 1999-09-14 | National Semiconductor Corporation | Design and fabrication of semiconductor structure having complementary channel-junction insulated-gate field-effect transistors whose gate electrodes have work functions close to mid-gap semiconductor value |
| TW383909U (en) | 1997-12-19 | 2000-03-01 | United Microelectronics Corp | Memory cell for flash erasable read only memory |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JP2000040791A (ja) * | 1998-07-22 | 2000-02-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3428459B2 (ja) * | 1998-09-01 | 2003-07-22 | 富士電機株式会社 | 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 |
-
2000
- 2000-11-14 JP JP2000346455A patent/JP3881840B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-13 EP EP01309581A patent/EP1205981A3/en not_active Withdrawn
- 2001-11-14 KR KR1020010070801A patent/KR100860891B1/ko not_active IP Right Cessation
- 2001-11-14 US US09/987,271 patent/US6759684B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261275A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | Ｍｏｓデバイス |
| JP2008235331A (ja) * | 2007-03-16 | 2008-10-02 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US7772058B2 (en) | 2007-03-16 | 2010-08-10 | Nissan Motor Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| JP2009212366A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| US7994035B2 (en) | 2008-03-05 | 2011-08-09 | Oki Semiconductor Co., Ltd. | Semiconductor device fabricating method including thermal oxidation of a substrate, forming a second oxide, and thermal processing a gate electrode |
| JP2011146426A (ja) * | 2010-01-12 | 2011-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881840B2 (ja) | 2007-02-14 |
| US6759684B2 (en) | 2004-07-06 |
| EP1205981A2 (en) | 2002-05-15 |
| KR20020037447A (ko) | 2002-05-21 |
| EP1205981A3 (en) | 2005-01-12 |
| US20020047125A1 (en) | 2002-04-25 |
| KR100860891B1 (ko) | 2008-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151680A (ja) | 半導体装置 | |
| JP3940560B2 (ja) | 半導体装置の製造方法 | |
| US9559188B2 (en) | Trench gate type semiconductor device and method of producing the same | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| CN101174569B (zh) | 制造碳化硅半导体器件的方法 | |
| JP5584823B2 (ja) | 炭化珪素半導体装置 | |
| JP5558392B2 (ja) | 半導体装置とその製造方法 | |
| JP4188637B2 (ja) | 半導体装置 | |
| JP2006216918A (ja) | 半導体素子の製造方法 | |
| JP2003086792A (ja) | 半導体装置の作製法 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| JP4842527B2 (ja) | 半導体装置の製造方法 | |
| JP2006269641A (ja) | 半導体装置及びその製造方法 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP6041311B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2007299845A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| JPH08241984A (ja) | 半導体装置の製造方法 | |
| JP2007019095A (ja) | 半導体装置の製造方法 | |
| JP2002280573A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP2006245306A (ja) | 半導体装置の製造方法 | |
| CN112086360B (zh) | 一种SiC平面MOSFET及其自对准工艺 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0437163A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3881840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |