CN106663631B - 碳化硅半导体装置及其制造方法 - Google Patents

碳化硅半导体装置及其制造方法 Download PDF

Info

Publication number
CN106663631B
CN106663631B CN201580031266.5A CN201580031266A CN106663631B CN 106663631 B CN106663631 B CN 106663631B CN 201580031266 A CN201580031266 A CN 201580031266A CN 106663631 B CN106663631 B CN 106663631B
Authority
CN
China
Prior art keywords
polysilicon
film
manufacturing
silicon carbide
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580031266.5A
Other languages
English (en)
Other versions
CN106663631A (zh
Inventor
胁本节子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN106663631A publication Critical patent/CN106663631A/zh
Application granted granted Critical
Publication of CN106663631B publication Critical patent/CN106663631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的目的在于提供提高被覆多晶硅电极的层间绝缘膜的阶梯被覆性，提高绝缘耐压的碳化硅半导体装置及其制造方法。所述制造方法包括：在碳化硅基板上形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成多晶硅膜的工序；将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到上述多晶硅膜的工序；在上述多晶硅膜上选择性地形成掩模的工序；利用各向同性干式蚀刻除去上述多晶硅膜的露出部分，可以形成被多晶硅电极的与栅极绝缘膜接触的下表面和多晶硅电极的侧面所夹的下端部的倾斜角为60°以下的多晶硅电极。

Description

碳化硅半导体装置及其制造方法
技术领域
本发明涉及具有多晶硅电极的碳化硅半导体装置及其制造方法。
背景技术
碳化硅半导体装置有平面型MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、沟槽型MOSFET、IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)、绝缘栅型晶闸管等种类，并在元件上部具备包括栅极绝缘膜、多晶硅电极、层间绝缘膜和铝布线的结构。在这些碳化硅半导体装置中，对于绝缘耐压、电流容量等的要求级别比以往显著提高，提高层间绝缘膜的耐压成为重要课题之一。
为了提高层间绝缘膜的耐压，需要进一步提高层间绝缘膜的阶梯被覆性。例如，使用等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法形成层间绝缘膜时，如图5的(a)所示，使层间绝缘膜4沿着多晶硅电极3的边缘悬伸(overhang)，会形成V字型的凹陷N。如果在其上形成铝布线5，则如图的5(b)所示，在阶梯部形成锐角形状的铝被覆，所以因电场集中而导致绝缘耐压降低，不满足要求级别。
作为其对策，专利文献1中记载了在利用等离子体CVD法形成BPSG(Borophohosilicate Glass：硼磷硅玻璃)膜之后，在930℃进行20分钟回流处理，使阶梯部的被覆形状平缓的方法。
另一方面，专利文献2中记载了在将硅基板保持在50℃以上且100℃以下温度的同时进行化学干式蚀刻等各向同性干式蚀刻，以41°以上且65°以下的角度使多晶硅电极的侧面倾斜的方法。
现有技术文献
专利文献
专利文献1：日本专利第5181545号公报
专利文献2：日本特开2004-235247号公报
发明内容
技术问题
然而，使BPSG膜回流的方法因高温热处理而导致碳化硅与栅极绝缘膜界面劣化，因此不优选。提高工作台温度而进行各向同性干式蚀刻的方法虽然对于硅基板效果大，但对于碳化硅基板效果小。发明人在碳化硅基板上也研究了专利文献2中记载的干式蚀刻方法，但倾斜角68°为极限。
因此，本发明的目的在于提供改善被覆多晶硅电极的层间绝缘膜的阶梯被覆形状，提高绝缘耐压的碳化硅半导体装置及其制造方法。
技术方案
为了实现上述目的，本发明的碳化硅半导体装置的特征在于，具备：碳化硅基板；形成在上述碳化硅基板上的栅极绝缘膜；以及形成在上述栅极绝缘膜上的多晶硅电极，在上述多晶硅电极中含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上的掺杂剂，被上述多晶硅电极的与栅极绝缘膜接触的下表面和上述多晶硅电极的侧面所夹的下端部的第一倾斜角为60°以下。
根据上述发明，能够提供改善层间绝缘膜的阶梯被覆形状而绝缘耐压更高的碳化硅半导体装置。
在本发明的碳化硅半导体装置中，优选被上述多晶硅电极的上表面与上述多晶硅电极的侧面所夹的肩部所形成的第二倾斜角为100°以上的钝角，上述上表面对应于多晶硅电极的与栅极绝缘膜接触的面的背面侧。
根据上述方式，能够提供改善层间绝缘膜的阶梯被覆形状而绝缘耐压高的碳化硅半导体装置。
在本发明的碳化硅半导体装置中，优选上述掺杂剂相对于上述多晶硅电极的含量为1×1014/cm2以上且1×1021/cm2以下。
根据上述方式，能够提供具有第一倾斜角为60°以下的多晶硅电极的碳化硅半导体装置。
本发明的碳化硅半导体装置的制造方法之一的特征在于，包括：在碳化硅基板上形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成多晶硅膜的工序；将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到上述多晶硅膜的工序；在上述多晶硅膜上选择性地形成掩模的工序；利用各向同性干式蚀刻除去上述多晶硅膜的露出部分而形成多晶硅电极的工序；除去上述掩模的工序；以及在上述多晶硅电极上形成层间绝缘膜的工序。
根据上述发明，能够减小多晶硅电极的第一倾斜角，例如为60°以下，能够改善层间绝缘膜的阶梯被覆形状。
另外，本发明的碳化硅半导体装置的制造方法的另一个的特征在于，包括：在碳化硅基板上形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成多晶硅膜的工序；将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入上述多晶硅膜的工序；除去上述多晶硅膜的表面层厚度50nm以上到300nm以下的工序；在上述多晶硅膜上选择性地形成掩模的工序；利用各向同性干式蚀刻除去上述多晶硅膜的露出部分而形成多晶硅电极的工序；除去上述掩模的工序；以及在上述多晶硅电极上形成层间绝缘膜的工序。
根据上述发明，能够增大多晶硅电极的第二倾斜角，例如增大为100°以上，能够改善层间绝缘膜的阶梯被覆形状。
根据本发明的碳化硅半导体装置的制造方法，在将上述掺杂剂以离子方式注入到上述多晶硅膜的工序中，优选上述掺杂剂的注入量以总量计为1×1014/cm2以上且1×1021/cm2以下。
根据上述方式，多晶硅膜容易被沿横向蚀刻，容易使第一倾斜角为60°以下。
根据本发明的碳化硅半导体装置的制造方法，在将上述掺杂剂以离子方式注入到上述多晶硅膜的工序中，优选将上述掺杂剂的离子注入角度设为60°以下。
根据上述方式，多晶硅膜容易被沿横向蚀刻，容易使第一倾斜角为60°以下。
根据本发明的碳化硅半导体装置的制造方法，在对上述多晶硅膜进行各向同性干式蚀刻的工序中，优选将碳化硅基板保持在50℃以上。
根据上述方式，多晶硅膜容易被沿横向蚀刻，容易使第一倾斜角为60°以下。
根据本发明的碳化硅半导体装置的制造方法，在上述多晶硅电极上形成层间绝缘膜的工序中，优选将层间绝缘膜的形成温度设为900℃以下。
根据上述方式，由于即使在低温下也能够形成阶梯被覆性良好的层间绝缘膜，所以能够在不损害电气特性的情况下制造绝缘耐压优异的碳化硅半导体装置。
发明效果
根据本发明，由于以多晶硅电极的下端部的倾斜角成为60°以下的方式进行加工，所以多晶硅电极上的层间绝缘膜的阶梯被覆形状由悬伸形状得到改善，V字型的凹陷变浅而电场集中变弱。因此，能够得到层间绝缘膜的绝缘耐压优异的碳化硅半导体装置。
附图说明
图1是示意地表示本发明的碳化硅半导体装置的一个实施方式的截面图。
图2是示意地表示本发明的碳化硅半导体装置的一个制造方法的工序图。
图3是示意地表示掺杂剂的浓度分布与干式蚀刻形状之间的关系的截面图。
图4是示意地表示本发明的碳化硅半导体装置的另一制造方法的工序图。
图5是示意地表示现有的碳化硅半导体装置的一个实施方式的截面图。
符号说明
1：SiC基板
2：栅极绝缘膜
3：多晶硅膜(多晶硅电极)
4：层间绝缘膜
5：铝布线
6：掩模
N：V字型的凹陷
θ：多晶硅电极下端部的第一倾斜角
多晶硅电极肩部的第二倾斜角
ψ：离子注入角
具体实施方式
本发明的碳化硅(SiC)半导体装置只要具备多晶硅电极就没有特别限定，具体而言可举出平面型MOSFET、沟槽型MOSFET、IGBT、绝缘栅型晶闸管等。
在图1中示意性地示出本发明的SiC半导体装置的一个实施方式的主要部分的截面(并未如实地表示实际的形状、尺寸比)。在SiC基板1上形成有栅极绝缘膜2、形成在该栅极绝缘膜2上的多晶硅电极3、被覆该多晶硅电极3的层间绝缘膜4、形成在该层间绝缘膜4上的铝布线5。
本发明的SiC半导体装置的特征是，被多晶硅电极3的与栅极绝缘膜2接触的下表面和多晶硅电极3的侧面所夹的下端部的第一倾斜角θ为60°以下。另外，优选被多晶硅电极的上表面与多晶硅电极的侧面所夹的肩部所形成的第二倾斜角为100°以上的钝角，其中，多晶硅电极的上述上表面对应于多晶硅电极的与栅极绝缘膜接触的面的背面侧。如果这样加工多晶硅电极，则层间绝缘膜的阶梯被覆形状由悬伸形状得到改善，阶梯部中的电场集中弱，绝缘耐压提高。
相反，在第一倾斜角θ大于60°的情况下，层间绝缘膜在阶梯部成为悬伸形状，在阶梯差下部，在层间绝缘膜的表面形成V字型的凹陷，电场在此集中，绝缘耐压降低，因此不优选。另外，在第二倾斜角小于100°的情况下也是，层间绝缘膜在阶梯部成为悬伸形状，在阶梯差下部，在层间绝缘膜的表面形成V字型的凹陷，电场在此集中，绝缘耐压降低，因此不优选。
另外，在本发明中，可以在多晶硅膜中，以1×1014/cm2以上且1×1021/cm2以下的含量含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上的掺杂剂。上述掺杂剂具有提高多晶硅的干式蚀刻速度的效果，利用该效果能够控制多晶硅电极的侧面的倾斜角。具体而言，如果以使多晶硅膜的上部层的掺杂剂浓度高于膜下部层的方式具有浓度梯度，则对多晶硅膜而言，越在上部层越快速地向横向(相对于基板面为水平方向)蚀刻，因此得到第一倾斜角θ小且第二倾斜角大的锥形面。
另外，在上述掺杂剂中，P、As、Sb、B具有降低多晶硅电极的电阻而提高SiC半导体装置的开关性能的作用，成品中的这些元素的浓度优选为1×1018/cm3以上。
接下来，对各部的详细情况进行说明。
在本发明中，SiC基板1没有特别限定，可以使用多型(Polytype)4H、6H、3C的SiC基板，但在功率半导体素装置中，优选载流子迁移率高的4H。另外，为了降低表面缺陷密度，可以在SiC基板的表面形成SiC外延层。
在本发明中，栅极绝缘膜2没有特别限定，例如可以使用热氧化形成的氧化硅膜、利用CVD法形成的氧化硅膜、对氧化硅膜的表面进行了氮化处理而得到的氧氮化硅膜、用CVD法交替地层叠了氧化硅膜与氮化硅膜而得到的层叠膜等。
在本发明中，多晶硅电极3可以以对多晶硅膜等进行蚀刻加工的方式形成，其中，该多晶硅膜以单硅烷等为原料并利用减压CVD法而形成，或者通过热处理使利用等离子体CVD法形成的非晶硅重结晶化而成。应予说明，为了降低多晶硅膜的电阻，可以在多晶硅成膜时在原料中适当混合磷化氢、砷化氢、乙硼烷等气体而掺杂P、As、B，也可以通过成膜后的离子注入进行掺杂。
在本发明中，被覆多晶硅电极3的层间绝缘膜4没有特别限定，例如可以使用通过常压CVD、等离子体CVD、减压CVD、臭氧反应CVD、高密度等离子体CVD等形成的氧化硅膜、氮化硅膜或者氧化硅与氮化硅膜的层叠膜。对于成膜方法而言，若考虑到量产性、成本、膜质，则在上述中优选常压CVD、等离子体CVD、减压CVD。另外，为了调整膜质，层间绝缘膜4可以含有其它元素，例如B、P等，可以在成膜后进行回流处理，但成膜和回流温度优选为900℃以下。如果在高于900℃的温度下进行热处理，则因高温热处理而导致碳化硅与栅极绝缘膜界面劣化，因此不优选。另外，层间绝缘膜4是高耐湿性的即可，应力小即可，可以是BPSG、PSG(Phosphosilicate Glass：磷硅玻璃)、NSG(Nondoped Silicate Glass：无掺杂硅酸盐玻璃)中的1种，也可以将多个它们组合。
接下来，使用附图对本发明的SiC半导体装置的制造方法进行说明。
在图2中，通过按工序顺序排列而成的SiC半导体装置的截面示意图示出本发明的制造方法的一个方式。省略直到形成栅极绝缘膜2为止的工序。本发明的特征是包括：(a)在栅极绝缘膜2上形成多晶硅膜3，(b)以离子方式向多晶硅膜3注入掺杂剂，(c)利用光刻法形成掩模6，(d)利用各向同性干式蚀刻除去多晶硅膜3的露出部分，(e)形成多晶硅电极3，(f)除去掩模6，(g)在形成层间绝缘膜4之后将连接孔(未图示)开口，(h)形成铝布线5的工序，特别是(b)在多晶硅膜3进行离子注入之后，(d)对多晶硅膜3进行各向同性干式蚀刻。
在上述离子注入工序中，作为向多晶硅膜3注入的掺杂剂，优选选自N、P、As、Sb、B、Al、Ar中的1种或2种以上，上述掺杂剂的注入量优选总量为1×1014/cm2以上且1×1021/cm2以下，更优选5×1014/cm2以上且5×1015/cm2以下，特别优选1×1015/cm2以上且3×1015/cm2以下。如果注入量小于1×1014/cm2，则第一倾斜角θ变大，层间绝缘膜4成为悬伸形状，因此不优选。如果增加注入量，则能够减小多晶硅电极的第一倾斜角θ，但由于离子注入时间也变长，所以与生产量权衡。
另外，掺杂剂离子的加速电压优选为10keV～50keV，更优选为30keV～50keV。如果这样设定加速电压，则如图3的(a)所示，接近多晶硅膜的表面的掺杂剂浓度低，而在接近多晶硅膜的表面的一侧(上部层)具有掺杂剂浓度的峰，如果越过峰，则具有朝向栅极绝缘膜的表面而浓度逐渐降低的浓度分布。在高温下进行干式蚀刻时，表面附近成为低浓度不是什么大的问题，形成优选的形状的多晶硅电极3。但是，如果逐渐降低蚀刻温度，则在接近多晶硅膜的表面的掺杂剂浓度低的部分不进行横向的蚀刻，侧壁成为以陡峭的角度上升的图3的(b)中示出的形状，因此不优选。另一方面，在图3的(c)中示出由于加速电压过高，所以在多晶硅膜的下部层存在掺杂剂浓度的峰，对上层部的掺杂剂浓度变低的多晶硅膜进行干式蚀刻时的多晶硅电极3的不优选的形状。由于多晶硅膜的上层部的掺杂剂浓度低，所以横向的蚀刻不进行，侧壁以陡峭的角度上升，第二倾斜角小于100°。在图3的(b)、图3的(c)所示出的多晶硅电极的形状中，层间绝缘膜容易成为悬伸形状。
多晶硅膜内的掺杂剂浓度的分布与离子注入角度ψ也相关。在此，对于离子注入角度ψ而言，将使离子相对于SiC基板垂直入射的方向定义为0°。如果减小离子注入角度ψ，则注入变深，相反，如果增大离子注入角度ψ，则注入变浅。将离子的加速电压设为10keV～50keV时，优选离子注入角度ψ为60°以下。
另外，在本发明中，多晶硅膜3优选各向同性干式蚀刻。各向同性干式蚀刻没有特别限定，优选离子的贡献少的干式蚀刻装置，例如在与被加工物分离的场所具有等离子体源的干式蚀刻装置。作为用于对多晶硅进行蚀刻的反应气体，例如可使用CF4与O2的混合气体。载置被加工物的工作台的温度优选为50℃以上，更优选70℃以上。如果温度低于50℃，则多晶硅膜3的横向的蚀刻速度降低，第一倾斜角θ变大，第二倾斜角变小，因此不优选。
在图4中，利用按工序顺序排列而成的SiC半导体装置的截面示意图示出本发明的制造方法的另一方式。省略直到形成栅极绝缘膜2为止的工序。本发明的特征是包括：(a)在栅极绝缘膜2上形成多晶硅膜3之后，(b)以离子方式向多晶硅膜3注入后述的掺杂剂之后，(c)除去多晶硅膜3的表面层厚度50nm以上到300nm以下，(d)利用光刻法形成掩模6，(e)对多晶硅膜3的露出部分进行各向同性干式蚀刻，(f)形成多晶硅电极3，(g)除去掩模6，(h)在形成层间绝缘膜4之后将未图示的连接孔开口，(i)形成铝布线5的工序，特别是进行(b)在多晶硅膜3进行离子注入之后，(c)除去多晶硅膜3的表面层，(e)对多晶硅膜3进行各向同性干式蚀刻。
例如，在多晶硅膜3的表面层中，掺杂剂浓度低，如图3的(b)所示，在成为多晶硅电极的肩部陡峭的干式蚀刻形状的情况下，作为其对策，可以除去多晶硅膜3的表面层厚度50nm以上到300nm以下。这样，能够将掺杂剂浓度高的部分配置在多晶硅膜的上层，因此能够对多晶硅膜3进行各向同性干式蚀刻而得到图3的(a)的形状。
除去多晶硅膜的表面层的方法只要是900℃以下的处理方法就没有特别限定，例如可以采用利用干式蚀刻进行的整面回蚀刻(etch back)、CMP(化学机械研磨)、在900℃以下将多晶硅表面氧化，并利用氢氟酸水溶液进行蚀刻的方法等。如果在高于900℃的温度下进行热处理，则会因高温热处理而导致SiC基板1与栅极绝缘膜2的界面劣化，因此不优选。
实施例
[实施例1]
在SiC基板上形成栅极绝缘膜，利用减压CVD法堆积膜厚500nm的多晶硅膜之后，按加速电压30keV、注入角度0°、注入量1×1015/cm2的条件以离子方式注入As+离子。接下来，在利用光刻法形成抗蚀掩模之后，使用化学干式蚀刻装置，利用反应气体CF4-50％O2，在工作台温度70℃的条件下对多晶硅膜进行各向同性干式蚀刻。其后，除去抗蚀剂，通过常压CVD法堆积膜厚1000nm的氧化硅膜。
[实施例2]
将As离子注入时的注入角度设为45°，除此以外，按照实施例1的方法进行。
[实施例3]
将As离子注入时的注入角度设为60°，除此以外，按照实施例1的方法进行。
[实施例4]
将As离子注入量设为5×1014/cm2，除此以外，按照实施例1的方法进行。
[实施例5]
将As离子注入量设为3×1015/cm2，除此以外，按照实施例1的方法进行。
[实施例6]
将As离子注入量设为3×1015/cm2，将各向同性蚀刻时的工作台温度设为50℃，除此以外，按照实施例1的方法进行。
[实施例7]
将As离子注入量设为3×1015/cm2，在离子注入之后利用干式蚀刻，从表面起到50nm对多晶硅膜进行整面蚀刻，以及将各向同性干式蚀刻时的工作台温度设为50℃，除此以外，按照实施例1的方法进行。
[比较例1]
在SiC基板上形成栅极绝缘膜，利用减压CVD法堆积膜厚500nm的多晶硅膜之后，通过光刻法形成抗蚀掩模，使用化学干式蚀刻装置，利用反应气体CF4-50％O2，在基板温度100℃的条件下对多晶硅膜进行各向同性干式蚀刻。其后，除去抗蚀剂，利用常压CVD法堆积膜厚1000nm的氧化硅膜。
[比较例2]
在Si基板上形成栅极绝缘膜，利用减压CVD法堆积膜厚500nm的多晶硅膜之后，通过光刻法形成抗蚀掩模，使用化学干式蚀刻装置，利用反应气体CF4-50％O2，在工作台温度100℃的条件下对多晶硅膜进行各向同性干式蚀刻。其后，除去抗蚀剂，利用常压CVD法堆积膜厚1000nm的氧化硅膜。
[评价方法]
根据样品的断开面的扫描型电子显微镜像，测定第一倾斜角θ与第二倾斜角
[结果]
在表1中示出工艺条件、第一倾斜角θ和第二倾斜角的测定值。
表1
比较例1使用SiC基板，比较例2使用Si基板。多晶硅膜的成膜条件相同，都不进行离子注入。将多晶硅膜的各向同性干式蚀刻的工作台温度均设为100℃。在Si基板上，第一倾斜角为40°，是较小的，但在SiC基板上，第一倾斜角为68°，是较大的，根据现有方法，在SiC基板中无法实现第一倾斜角为60°以下。
在实施例1～6中，在向多晶硅膜注入了As+离子之后，对多晶硅膜进行各向同性干式蚀刻，形成多晶硅电极。
根据实施例1～3可知，如果增加离子注入角度，则第一倾斜角变大，但即使离子注入角度为60°，也能够形成倾斜角60°以下的多晶硅电极。
根据实施例4、实施例5可知，即使在离子注入量减小到5×1014/cm2的情况下(实施例4)，使离子注入量增加到3×1015/cm2的情况下(实施例5)，也能够以倾斜角60°以下进行加工。
实施例6表示即使将干式蚀刻装置的工作台温度降低到50℃，也能够以第一倾斜角为60°以下进行加工。然而，如果第二倾斜角为90°，则成为肩部陡峭的形状，因此不优选。
对于实施例7，作为其对策，在图案化之前，从表面起到50nm对多晶硅膜进行整面蚀刻。在工作台温度50℃下进行各向同性干式蚀刻，但可以除去肩部的角，使第二倾斜角为100°。
以上，通过在多晶硅膜形成之后进行离子注入，然后进行各向同性干式蚀刻，从而成为多晶硅电极的侧面的第一倾斜角为60°以下的平缓的形状，能够改善形成于其上的氧化硅膜的阶梯被覆形状。

Claims (4)

1.一种碳化硅半导体装置的制造方法，其特征在于，包括：
在碳化硅基板上形成栅极绝缘膜的工序；
在所述栅极绝缘膜上形成多晶硅膜的工序；
将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到所述多晶硅膜的工序；
除去所述多晶硅膜的表面层厚度50nm以上到300nm以下的工序；
在所述多晶硅膜上选择性地形成掩模的工序；
利用各向同性干式蚀刻除去所述多晶硅膜的露出部分而形成多晶硅电极的工序；
除去所述掩模的工序；以及
在所述多晶硅电极上形成层间绝缘膜的工序。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在将所述掺杂剂以离子方式注入到所述多晶硅膜的工序中，
所述掺杂剂的注入量的总量为1×1014/cm2以上且1×1021/cm2以下。
3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在对所述多晶硅膜进行各向同性干式蚀刻的工序中，将碳化硅基板保持在50℃以上。
4.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，在所述多晶硅电极上形成层间绝缘膜的工序中，将层间绝缘膜的形成温度设为900℃以下。
CN201580031266.5A 2014-12-08 2015-10-26 碳化硅半导体装置及其制造方法 Active CN106663631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-248253 2014-12-08
JP2014248253 2014-12-08
PCT/JP2015/080108 WO2016092960A1 (ja) 2014-12-08 2015-10-26 炭化ケイ素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN106663631A CN106663631A (zh) 2017-05-10
CN106663631B true CN106663631B (zh) 2019-10-01

Family

ID=56107155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580031266.5A Active CN106663631B (zh) 2014-12-08 2015-10-26 碳化硅半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10366893B2 (zh)
JP (1) JP6233531B2 (zh)
CN (1) CN106663631B (zh)
WO (1) WO2016092960A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063087B (zh) * 2017-11-29 2019-10-29 北京燕东微电子有限公司 一种角度可控的SiC衬底缓坡刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232558A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56124272A (en) 1980-03-05 1981-09-29 Toshiba Corp Manufacture of semiconductor device
US4404576A (en) * 1980-06-09 1983-09-13 Xerox Corporation All implanted MOS transistor
JPS62133757A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPH0497523A (ja) 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
JPH06168916A (ja) 1992-11-30 1994-06-14 Sony Corp ポリシリコンのエッチング方法
JPH0794718A (ja) 1993-09-27 1995-04-07 Nippon Steel Corp ポリシリコンゲート電極の形成方法
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
JPH0817934A (ja) * 1994-07-01 1996-01-19 Ricoh Co Ltd デュアルゲートｃｍｏｓ半導体装置とその製造方法
JP2679668B2 (ja) * 1995-03-17 1997-11-19 日本電気株式会社 半導体装置およびその製造方法
JPH10125906A (ja) * 1996-10-18 1998-05-15 Rohm Co Ltd 半導体装置及びその製造方法
JPH10229197A (ja) 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6534826B2 (en) * 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US20030124824A1 (en) * 2001-12-28 2003-07-03 Manoj Mehrotra High yield and high speed CMOS process
JP4127064B2 (ja) 2003-01-28 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP2005057042A (ja) * 2003-08-04 2005-03-03 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法
US7306746B2 (en) * 2004-01-30 2007-12-11 Taiwan Semiconductor Manufacturing Co. Ltd. Critical dimension control in a semiconductor fabrication process
JP4561114B2 (ja) * 2004-02-09 2010-10-13 富士電機システムズ株式会社 半導体装置の製造方法
KR100574317B1 (ko) * 2004-02-19 2006-04-26 삼성전자주식회사 게이트 구조물, 이를 갖는 반도체 장치 및 그 형성 방법
JP4473051B2 (ja) 2004-06-10 2010-06-02 株式会社日立ハイテクノロジーズ エッチング装置及びエッチング方法
JP2006032410A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100560819B1 (ko) * 2004-08-02 2006-03-13 삼성전자주식회사 피모스를 구비하는 반도체 소자의 형성 방법
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7224021B2 (en) * 2005-09-09 2007-05-29 International Business Machines Corporation MOSFET with high angle sidewall gate and contacts for reduced miller capacitance
JP5056418B2 (ja) 2005-11-14 2012-10-24 日本電気株式会社 半導体装置およびその製造方法
JP2007188969A (ja) 2006-01-11 2007-07-26 Toshiba Corp 半導体装置およびその製造方法
JP5181545B2 (ja) 2007-06-21 2013-04-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232558A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Also Published As

Publication number Publication date
US20170092500A1 (en) 2017-03-30
JPWO2016092960A1 (ja) 2017-05-25
WO2016092960A1 (ja) 2016-06-16
US10366893B2 (en) 2019-07-30
JP6233531B2 (ja) 2017-11-22
CN106663631A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN103915500B (zh) 垂直功率mosfet
US10020391B2 (en) Semiconductor device and manufacturing method of the same
US8729608B2 (en) Semiconductor device and method of manufacturing the device
US20070108513A1 (en) Method for fabricating a semiconductor component
US8791002B2 (en) Semiconductor device and fabrication method for the same
US9293549B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
CN101060081A (zh) 碳化硅半导体器件及其制造方法
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
CN101859706A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP2007242744A (ja) 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
CN108257859B (zh) 一种栅氧化层的制备方法及mosfet功率器件
CN108257861B (zh) 一种栅氧化层的制备方法及mos功率器件
CN103295888A (zh) 半导体装置及其制造方法
KR20140041863A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20130137254A1 (en) Method for manufacturing semiconductor device
CN106663631B (zh) 碳化硅半导体装置及其制造方法
JP4434080B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
CN103930996A (zh) 半导体器件
WO2015050615A2 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JP2003229569A (ja) 超接合半導体素子の製造方法
KR20130141339A (ko) 반도체 장치의 제조 방법
US8829605B2 (en) Semiconductor device having deep and shallow trenches
CN109661728A (zh) 碳化硅半导体装置及其制造方法
CN106206251A (zh) 半导体装置及半导体装置的制造方法
US8748276B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant