WO2016092960A1 - 炭化ケイ素半導体装置及びその製造方法 - Google Patents
炭化ケイ素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- WO2016092960A1 WO2016092960A1 PCT/JP2015/080108 JP2015080108W WO2016092960A1 WO 2016092960 A1 WO2016092960 A1 WO 2016092960A1 JP 2015080108 W JP2015080108 W JP 2015080108W WO 2016092960 A1 WO2016092960 A1 WO 2016092960A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- polysilicon
- film
- silicon carbide
- insulating film
- semiconductor device
- Prior art date
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 68
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 145
- 229920005591 polysilicon Polymers 0.000 claims abstract description 145
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 239000002019 doping agent Substances 0.000 claims abstract description 35
- 238000001312 dry etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 229910052796 boron Inorganic materials 0.000 claims abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 12
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 11
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 10
- 229910052786 argon Inorganic materials 0.000 claims abstract description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Definitions
- the present invention relates to a silicon carbide semiconductor device having a polysilicon electrode and a method of manufacturing the same.
- the silicon carbide semiconductor devices include types such as planar type MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), trench type MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), and insulated gate type thyristors.
- the structure comprises an electrode, an interlayer insulating film, and an aluminum interconnection.
- the required levels such as withstand voltage and current capacity are significantly higher than those in the prior art, and improvement in withstand voltage of the interlayer insulating film is one of the major issues.
- the interlayer insulating film 4 In order to improve the withstand voltage of the interlayer insulating film, it is necessary to further improve the step coverage of the interlayer insulating film.
- the interlayer insulating film is formed by plasma CVD (Chemical Vapor Deposition) method
- the interlayer insulating film 4 overhangs along the outer edge of the polysilicon electrode 3 as shown in FIG.
- the letter-shaped depression N is formed.
- the aluminum wiring 5 is formed on this, as shown in FIG. 5B, since an acute-angled aluminum coating is formed on the step portion, the breakdown voltage is lowered due to the concentration of the electric field and the required level is not satisfied.
- Patent Document 1 describes a method of forming a BPSG (Borophosphosilicate Glass) film by plasma CVD method and then performing reflow processing at 930 ° C. for 20 minutes to make the covering shape of the step portion smooth. .
- BPSG Biphosphosilicate Glass
- Patent Document 2 performs isotropic dry etching such as chemical dry etching while maintaining the silicon substrate at a temperature of 50 ° C. or more and 100 ° C. or less so that the side surface of the polysilicon electrode is 41 ° or more and 65 ° or less A method of tilting at an angle is described.
- Patent No. 5181545 gazette JP 2004-235247 A
- the method of reflowing the BPSG film is not preferable because the interface between the silicon carbide and the gate insulating film is deteriorated by the high temperature heat treatment.
- the method of performing isotropic dry etching by raising the stage temperature has a large effect on a silicon substrate but has a small effect on a silicon carbide substrate.
- an object of the present invention is to provide a silicon carbide semiconductor device having an improved withstand voltage by improving the step coverage shape of an interlayer insulating film covering a polysilicon electrode and a method of manufacturing the same.
- a silicon carbide semiconductor device comprises a silicon carbide substrate, a gate insulating film formed on the silicon carbide substrate, and a polysilicon electrode formed on the gate insulating film.
- the first inclination angle of the skirt portion sandwiched with the side surface of the polysilicon electrode is 60 ° or less.
- the step coverage shape of the interlayer insulating film can be improved to provide a silicon carbide semiconductor device having a higher withstand voltage.
- a second inclination angle formed by a shoulder portion sandwiched by the upper surface of the polysilicon electrode and the side surface of the polysilicon electrode, the upper surface being the back of the surface contacting the gate insulating film of the polysilicon electrode. Is preferably an obtuse angle of 100 ° or more.
- the step coverage shape of the interlayer insulating film can be improved to provide a silicon carbide semiconductor device having a high withstand voltage.
- the content of the dopant with respect to the polysilicon electrode is preferably 1 ⁇ 10 14 / cm 2 or more and 1 ⁇ 10 21 / cm 2 or less.
- One of the methods for manufacturing a silicon carbide semiconductor device includes the steps of: forming a gate insulating film on a silicon carbide substrate; forming a polysilicon film on the gate insulating film; A step of ion implanting one or more dopants selected from P, As, Sb, B, Al and Ar, a step of selectively forming a mask on the polysilicon film, and the polysilicon Removing the exposed portion of the film by isotropic dry etching to form a polysilicon electrode; removing the mask; and forming an interlayer insulating film on the polysilicon electrode. It features.
- the first inclination angle of the polysilicon electrode can be reduced to, for example, 60 ° or less to improve the step coverage shape of the interlayer insulating film.
- another method of manufacturing a silicon carbide semiconductor device includes a step of forming a gate insulating film on a silicon carbide substrate, a step of forming a polysilicon film on the gate insulating film, and the polysilicon film.
- the second tilt angle of the polysilicon electrode can be increased, for example, to 100 ° or more, and the step coverage shape of the interlayer insulating film can be improved.
- the implantation dose of the dopant is 1 ⁇ 10 14 / cm 2 or more and 1 ⁇ 10 21 / cm in total. It is preferable that it is 2 or less.
- the polysilicon film can be easily etched in the lateral direction, and the first tilt angle can be easily made to be 60 ° or less.
- the ion implantation angle of the dopant is preferably 60 ° or less.
- the polysilicon film can be easily etched in the lateral direction, and the first tilt angle can be easily made to be 60 ° or less.
- the silicon carbide substrate be maintained at 50 ° C. or higher in the step of isotropic dry etching the polysilicon film.
- the polysilicon film can be easily etched in the lateral direction, and the first tilt angle can be easily made to be 60 ° or less.
- the formation temperature of the interlayer insulating film is preferably 900 ° C. or less.
- the interlayer insulating film having good step coverage can be formed even at a low temperature, it is possible to manufacture a silicon carbide semiconductor device excellent in withstand voltage without impairing the electrical characteristics.
- the step coverage shape of the interlayer insulating film on the polysilicon electrode is improved from the overhang shape, The V-shaped depression is shallow and the electric field concentration is weakened.
- a silicon carbide semiconductor device excellent in the withstand voltage of the interlayer insulating film can be obtained.
- the silicon carbide (SiC) semiconductor device of the present invention is not particularly limited as long as it has a polysilicon electrode, and specific examples thereof include a planar MOSFET, a trench MOSFET, an IGBT, and an insulated gate thyristor.
- FIG. 1 schematically shows the cross section of the main part according to an embodiment of the SiC semiconductor device of the present invention (it does not faithfully represent the actual shape and dimensional ratio).
- a gate insulating film 2, a polysilicon electrode 3 on the gate insulating film 2, an interlayer insulating film 4 covering the polysilicon electrode 3, and an aluminum wiring 5 on the interlayer insulating film 4 are formed on a SiC substrate 1. It is done.
- the first inclination angle ⁇ of the skirt portion sandwiched between the lower surface of the polysilicon electrode 3 in contact with the gate insulating film 2 and the side surface of the polysilicon electrode 3 is 60 ° or less It is characterized by Further, the second inclination angle ⁇ formed by the shoulder portion sandwiched between the upper surface of the polysilicon electrode corresponding to the back side of the surface in contact with the gate insulating film of the polysilicon electrode and the side surface of the polysilicon electrode is an obtuse angle of 100 ° or more Is preferred.
- the interlayer insulating film has an overhang shape at the step portion, and a V-shaped recess is formed on the surface of the interlayer insulating film at the lower portion of the step. It is not preferable because the electric field concentrates on the Further, even when the second inclination angle ⁇ is smaller than 100 °, the interlayer insulating film has an overhang shape at the step portion, and a V-shaped recess is formed on the surface of the interlayer insulating film at the lower portion of the step. This is not preferable because the electric field is concentrated and the withstand voltage is lowered.
- the polysilicon film contains one or more dopants selected from N, P, As, Sb, B, Al, and Ar at a content of 1 ⁇ 10 14 / cm 2 or more. It can be contained at x 10 21 / cm 2 or less.
- the dopant has the effect of increasing the dry etching rate of polysilicon, and this effect can be used to control the inclination angle of the side surface of the polysilicon electrode. Specifically, when the dopant concentration of the upper layer of the polysilicon film is made higher than that of the lower layer, the polysilicon film becomes faster in the lateral direction (horizontal direction with respect to the substrate surface) toward the upper layer. Since the etching is performed, a tapered surface having a small first inclination angle ⁇ and a large second inclination angle ⁇ can be obtained.
- P, As, Sb, and B have the role of lowering the electrical resistance of the polysilicon electrode to enhance the switching performance of the SiC semiconductor device, and the concentration of these elements in the finished product is 1 ⁇ It is preferable that it is 10 ⁇ 18 > / cm ⁇ 3 > or more.
- the SiC substrate 1 is not particularly limited, and polytype 4H, 6H, 3C SiC substrates can be used, but 4H having high carrier mobility is preferable in the power semiconductor device.
- a SiC epitaxial layer can be formed on the surface of the SiC substrate.
- the gate insulating film 2 is not particularly limited.
- a silicon oxide film formed by thermal oxidation, a silicon oxide film formed by a CVD method, a silicon oxynitride film obtained by nitriding the surface of a silicon oxide film, oxidation A stacked film or the like in which a silicon film and a silicon nitride film are alternately stacked by a CVD method can be used.
- the polysilicon electrode 3 is formed by etching a polysilicon film formed by low pressure CVD using monosilane or the like as a raw material, or a polysilicon film formed by recrystallizing amorphous silicon formed by plasma CVD by heat treatment. Can be formed.
- P, As, and B may be doped by appropriately mixing gases such as phosphine, arsine, and diborane with the raw material at the time of polysilicon film formation. It may be doped by later ion implantation.
- the interlayer insulating film 4 covering the polysilicon electrode 3 is not particularly limited.
- a film, a silicon nitride film, or a stacked film of a silicon oxide film and a silicon nitride film can be used.
- normal pressure CVD, plasma CVD, and low pressure CVD are preferable in consideration of mass productivity, cost, and film quality.
- the interlayer insulating film 4 can contain other elements such as B and P for film quality adjustment, and reflow processing may be performed after film formation, but the film formation and reflow temperature is preferably 900 ° C.
- the interlayer insulating film 4 preferably has high moisture resistance and low stress, and may be any one of BPSG, PSG (Phosphosilicate Glass), NSG (Nondoped Silicate Glass), or a combination thereof. .
- FIG. 2 one aspect of the manufacturing method of the present invention is shown by the cross-sectional schematic diagram of the SiC semiconductor device arranged in order of process.
- the process up to forming the gate insulating film 2 is omitted.
- a polysilicon film 3 is formed on the gate insulating film 2
- ion implantation of a dopant into the polysilicon film 3
- a mask 6 is formed by photolithography
- Exposed portions of polysilicon film 3 are removed by isotropic dry etching to form (e) polysilicon electrode 3,
- (f) mask 6 removed and (g) formation after interlayer insulating film 4.
- H opening the hole (not shown), and (h) forming the aluminum wiring 5.
- the dopant implanted into the polysilicon film 3 is preferably one or more selected from N, P, As, Sb, B, Al and Ar, and
- the injection amount is preferably 1 ⁇ 10 14 / cm 2 or more and 1 ⁇ 10 21 / cm 2 or less in total, more preferably 5 ⁇ 10 14 / cm 2 or more and 5 ⁇ 10 15 / cm 2 or less, and 1 ⁇ 10 15 Particularly preferred is 2 cm 2 or more and 3 ⁇ 10 15 cm 2 or less. If the implantation amount is less than 1 ⁇ 10 14 / cm 2 , the first tilt angle ⁇ becomes large, and the interlayer insulating film 4 has an overhang shape, which is not preferable. When the implantation amount is increased, the first tilt angle ⁇ of the polysilicon electrode can be reduced, but the ion implantation time also becomes long, which is a trade-off with the throughput.
- the acceleration voltage of the dopant ion is preferably 10 keV to 50 keV, and more preferably 30 keV to 50 keV.
- the acceleration voltage is set in this way, as shown in FIG. 3A, the dopant concentration near the surface of the polysilicon film is low, but the peak of the dopant concentration on the side closer to the surface of the polysilicon film (upper layer) There is a concentration distribution in which the concentration decreases toward the surface of the gate insulating film when the peak is exceeded. In the case of dry etching at high temperature, the low concentration in the vicinity of the surface is not a serious problem, and the polysilicon electrode 3 having a preferable shape is formed.
- FIG. 3C when the acceleration voltage is too high, the peak of the dopant concentration is in the lower layer of the polysilicon film, and the polysilicon film having the lower dopant concentration in the upper layer is dry etched. An undesirable shape of the polysilicon electrode 3 is shown. Since the upper layer portion of the polysilicon film has a low dopant concentration, lateral etching does not proceed, and the side walls rise at a steep angle, and the second inclination angle ⁇ is smaller than 100 °. In the shape of the polysilicon electrode shown in FIGS. 3B and 3C, the interlayer insulating film tends to be in an overhang shape.
- the distribution of dopant concentration in the polysilicon film is also related to the ion implantation angle ⁇ .
- the ion implantation angle ⁇ is defined such that the direction in which the ions are perpendicularly incident on the SiC substrate is 0 °.
- the ion implantation angle ⁇ is preferably 60 ° or less.
- the polysilicon film 3 is preferably isotropic dry etching.
- the isotropic dry etching is not particularly limited, and a dry etching apparatus having a small contribution of ions, for example, a dry etching apparatus having a plasma source at a location away from the workpiece is suitable.
- a reaction gas for etching polysilicon for example, a mixed gas of CF 4 and O 2 can be used.
- 50 degreeC or more is preferable and, as for the temperature of the stage which mounts a to-be-processed object, 70 degreeC or more is more preferable.
- the temperature is lower than 50 ° C., the etching rate in the lateral direction of the polysilicon film 3 is reduced, the first inclination angle ⁇ is increased, and the second inclination angle ⁇ is reduced, which is not preferable.
- FIG. 4 Another aspect of the manufacturing method of the present invention is shown in FIG. 4 by a schematic cross-sectional view of the SiC semiconductor device arranged in the order of steps.
- the process up to forming the gate insulating film 2 is omitted.
- the mask 6 is formed by photolithography, (e) the exposed portion of the polysilicon film 3 is isotropically dry etched, and (f) the polysilicon electrode 3 is removed.
- the dopant concentration is low in the surface layer of the polysilicon film 3 and the shoulder portion of the polysilicon electrode has a sharp dry etching shape as shown in FIG.
- the third surface layer can be removed over a thickness of 50 nm or more and 300 nm or less. In this way, the portion having a high dopant concentration can be placed on the polysilicon film, so that the polysilicon film 3 can be isotropically dry etched to obtain the shape of FIG.
- the method for removing the surface layer of the polysilicon film is not particularly limited as long as it is a processing method at 900 ° C. or less, and for example, the entire surface etch back by dry etching, CMP (chemical mechanical polishing), oxidized polysilicon surface at 900 ° C. or less. Then, a method of etching with an aqueous solution of hydrofluoric acid can be employed. Heat treatment at a temperature higher than 900 ° C. is not preferable because the interface between the SiC substrate 1 and the gate insulating film 2 is deteriorated by high temperature heat treatment.
- Example 1 A gate insulating film is formed on a SiC substrate, and a polysilicon film having a thickness of 500 nm is deposited by low pressure CVD, and then As + ions are accelerated at an acceleration voltage of 30 keV, an implantation angle of 0 °, and an implantation dose of 1 ⁇ 10 15 / cm 2 Ion implantation was performed under the conditions.
- a resist mask was formed by photolithography, and then the polysilicon film was isotropically dry etched under the conditions of a stage temperature of 70 ° C. with a reactive gas CF 4 ⁇ 50% O 2 using a chemical dry etching apparatus. Thereafter, the resist was removed, and a silicon oxide film with a thickness of 1000 nm was deposited by atmospheric pressure CVD.
- Example 2 The method of Example 1 was followed except that the implantation angle at the As ion implantation was 45 °.
- Example 3 The method of Example 1 was followed except that the implantation angle at the As ion implantation was 60 °.
- Example 4 The method of Example 1 was followed except that the As ion implantation amount was 5 ⁇ 10 14 / cm 2 .
- Example 5 The method of Example 1 was followed except that the As ion implantation amount was 3 ⁇ 10 15 / cm 2 .
- Example 6 The method of Example 1 was followed except that the As ion implantation amount was 3 ⁇ 10 15 / cm 2 and the stage temperature during isotropic etching was 50 ° C.
- Example 7 The As ion implantation amount is 3 ⁇ 10 15 / cm 2 , the entire surface of the polysilicon film is etched 50 nm from the surface by dry etching after the ion implantation, and the stage temperature during isotropic dry etching is 50 ° C. The procedure of Example 1 was followed except.
- Comparative Example 1 A gate insulating film is formed on a SiC substrate, and a polysilicon film having a film thickness of 500 nm is deposited by low pressure CVD, and then a resist mask is formed by photolithography. Reaction gas CF 4 -50 is used using a chemical dry etching system. The polysilicon film was isotropically dry etched with% O 2 at a substrate temperature of 100 ° C. Thereafter, the resist was removed, and a silicon oxide film with a thickness of 1000 nm was deposited by atmospheric pressure CVD.
- Comparative Example 2 Forming a gate insulating film on the Si substrate, after depositing a polysilicon film having a film thickness of 500nm by vacuum CVD method, a resist mask is formed by photolithography, using a chemical dry etching apparatus, reactive gas CF 4 -50 The polysilicon film was isotropically dry etched with% O 2 at a stage temperature of 100 ° C. Thereafter, the resist was removed, and a silicon oxide film with a thickness of 1000 nm was deposited by atmospheric pressure CVD.
- the first tilt angle ⁇ and the second tilt angle ⁇ were measured from the scanning electron microscope image of the cleavage cross section of the sample.
- Table 1 shows process conditions, and measured values of the first inclination angle ⁇ and the second inclination angle ⁇ .
- Comparative Example 1 uses a SiC substrate
- Comparative Example 2 uses a Si substrate.
- the film formation conditions of the polysilicon film are the same, and neither ion implantation is performed. Both isotropic dry etching of the polysilicon film made the stage temperature 100.degree.
- the first tilt angle is as small as 40 ° on the Si substrate, it is as large as 68 ° on the SiC substrate, and the first tilt angle of 60 ° or less can not be realized with the SiC substrate according to the conventional method.
- Examples 1 to 6 after As + ions were implanted into the polysilicon film, the polysilicon film was subjected to isotropic dry etching to form a polysilicon electrode.
- the first tilt angle increases as the ion implantation angle is increased, it is possible to form a polysilicon electrode having a tilt angle of 60 ° or less even at the ion implantation angle of 60 °. Is shown.
- Example 6 shows that the first tilt angle can be processed at 60 ° or less even if the stage temperature of the dry etching apparatus is lowered to 50 ° C.
- the second inclination angle is not preferable because the shoulder portion has a sharp angle of 90 °.
- the polysilicon film is etched by 50 nm over the entire surface before patterning.
- isotropic dry etching was performed at a stage temperature of 50 ° C., the corner of the shoulder was removed, and the second tilt angle could be made 100 °.
- the first tilt angle of the side surface of the polysilicon electrode is made to be a gentle shape of 60 ° or less by performing isotropic dry etching after ion implantation after forming the polysilicon film, and the silicon oxide film formed thereon
- the step coverage shape could be improved.
- SiC substrate 2 gate insulating film 3: polysilicon film (polysilicon electrode) 4: Interlayer insulating film 5: Aluminum interconnection 6: Mask N: V-shaped depression ⁇ : first inclination angle of polysilicon electrode foot: second inclination angle of polysilicon electrode shoulder ⁇ : ion implantation angle
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本発明の目的は、ポリシリコン電極を被覆する層間絶縁膜の段差被覆性を向上させて、絶縁耐圧を高めた炭化ケイ素半導体装置及びその製造方法を提供することにある。炭化ケイ素基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントをイオン注入する工程と、前記ポリシリコン膜上に選択的にマスクを形成する工程と、前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去して、ポリシリコン電極のゲート絶縁膜に接する下面と、ポリシリコン電極の側面とに挟まれた裾部の傾斜角を60°以下とするポリシリコン電極を形成することができる。
Description
本発明は、ポリシリコン電極を有する炭化ケイ素半導体装置及びその製造方法に関する。
炭化ケイ素半導体装置には、プレーナー型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、トレンチ型MOSFET、IGBT(Insulated Gate Bipolar Transistor)、絶縁ゲート型サイリスタ等の種類があり、素子上部にゲート絶縁膜、ポリシリコン電極、層間絶縁膜、及びアルミニウム配線からなる構造を備える。これらの炭化ケイ素半導体装置において、絶縁耐圧や電流容量などの要求レベルは、従来よりも格段に上がっており、層間絶縁膜の耐圧向上が大きな課題のひとつになっている。
層間絶縁膜の耐圧を向上させるためには、層間絶縁膜の段差被覆性を更に向上させる必要がある。例えば、プラズマCVD(Chemical Vapor Deposition)法を用いて層間絶縁膜を形成すると、図5(a)に示すように、ポリシリコン電極3の外縁に沿って、層間絶縁膜4がオーバーハングし、V字型の窪みNが形成されてしまう。この上にアルミニウム配線5を形成すると、図5(b)に示すように、段差部に鋭角形状のアルミニウム被覆が形成されるため、電界集中により絶縁耐圧が低下し、要求レベルを満たさない。
その対策として、特許文献1には、プラズマCVD法によってBPSG(Borophosphosilicate Glass)膜を形成した後、930℃で20分間リフロー処理して、段差部の被覆形状をなだらかにする方法が記載されている。
一方、特許文献2には、シリコン基板を50℃以上100℃以下の温度に保持しながら、ケミカルドライエッチング等の等方性ドライエッチングをおこない、ポリシリコン電極の側面を41°以上65°以下の角度で傾斜させる方法が記載されている。
しかしながら、BPSG膜をリフローする方法は、高温熱処理によって炭化ケイ素とゲート絶縁膜界面が劣化するので好ましくない。ステージ温度を上げて等方性ドライエッチングする方法は、シリコン基板に対して効果は大きいが、炭化ケイ素基板に対しては効果は小さい。発明者は、特許文献2に記載されたドライエッチング方法を、炭化ケイ素基板上でも検討したが、傾斜角は68°が限界であった。
よって、本発明の目的は、ポリシリコン電極を被覆する層間絶縁膜の段差被覆形状を改善して、絶縁耐圧を高めた炭化ケイ素半導体装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明の炭化ケイ素半導体装置は、炭化ケイ素基板と、前記炭化ケイ素基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたポリシリコン電極とを備え、前記ポリシリコン電極中にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントが含有され、前記ポリシリコン電極のゲート絶縁膜に接する下面と、前記ポリシリコン電極の側面とに挟まれた裾部の第1傾斜角が60°以下であることを特徴とする。
上記発明によれば、層間絶縁膜の段差被覆形状を改善して、絶縁耐圧のより高い炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置において、前記ポリシリコン電極のゲート絶縁膜と接する面の裏側にあたる前記ポリシリコン電極の上面と、前記ポリシリコン電極の側面とに挟まれた肩部がなす第2傾斜角が100°以上の鈍角であることが好ましい。
上記態様によれば、層間絶縁膜の段差被覆形状を改善して、絶縁耐圧の高い炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置において、前記ポリシリコン電極に対する前記ドーパントの含有量が、1×1014/cm2以上1×1021/cm2以下であることが好ましい。
上記態様によれば、第1傾斜角が60°以下のポリシリコン電極を有する炭化ケイ素半導体装置を提供することができる。
本発明の炭化ケイ素半導体装置の製造方法のひとつは、炭化ケイ素基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントをイオン注入する工程と、前記ポリシリコン膜上に選択的にマスクを形成する工程と、前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、前記マスクを除去する工程と、前記ポリシリコン電極上に層間絶縁膜を形成する工程と、を含むことを特徴とする。
上記発明によれば、ポリシリコン電極の第1傾斜角を小さくし、例えば60°以下にして、層間絶縁膜の段差被覆形状を改善することができる。
また、本発明の炭化ケイ素半導体装置の製造方法のもうひとつは、炭化ケイ素基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントをイオン注入する工程と、前記ポリシリコン膜の表面層を厚さ50nm以上300nm以下に亘って除去する工程と、前記ポリシリコン膜上に選択的にマスクを形成する工程と、前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、前記マスクを除去する工程と、前記ポリシリコン電極上に層間絶縁膜を形成する工程と、を含むことを特徴とする。
上記発明によれば、ポリシリコン電極の第2傾斜角を大きくして、例えば100°以上にして、層間絶縁膜の段差被覆形状を改善することができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、前記ドーパントの注入量は、合計量で1×1014/cm2以上1×1021/cm2以下であることが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第1傾斜角を60°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、前記ドーパントのイオン注入角度が60°以下であることが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第1傾斜角を60°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン膜を等方性ドライエッチングする工程おいて、炭化ケイ素基板を50℃以上に保持することが好ましい。
上記態様によれば、ポリシリコン膜が横方向にエッチングされ易くなり、第1傾斜角を60°以下にし易くすることができる。
本発明の炭化ケイ素半導体装置の製造方法は、前記ポリシリコン電極上に層間絶縁膜を形成する工程において、層間絶縁膜の形成温度を900℃以下とすることが好ましい。
上記態様によれば、低温でも段差被覆性のよい層間絶縁膜を形成できるので、電気特性を損なうことなく、絶縁耐圧に優れた炭化ケイ素半導体装置を製造することができる。
本発明によれば、ポリシリコン電極の裾部の傾斜角が60°以下となるように加工されているので、ポリシリコン電極上の層間絶縁膜の段差被覆形状がオーバーハング形状から改善されて、V字型の窪みが浅くなり電界集中が弱められる。これによって、層間絶縁膜の絶縁耐圧に優れた炭化ケイ素半導体装置を得ることができる。
本発明の炭化ケイ素(SiC)半導体装置は、ポリシリコン電極を備えるものならば、特に限定されず、具体的にはプレーナー型MOSFET、トレンチ型MOSFET、IGBT、絶縁ゲート型サイリスタ等が挙げられる。
図1には、本発明のSiC半導体装置の一実施形態に係る主要部の断面が模式的(実際の形状、寸法比を忠実に表すものではない)に示されている。SiC基板1上に、ゲート絶縁膜2、該ゲート絶縁膜2の上にポリシリコン電極3、該ポリシリコン電極3を被覆する層間絶縁膜4、該層間絶縁膜4の上にアルミニウム配線5が形成されている。
本発明のSiC半導体装置は、ポリシリコン電極3のゲート絶縁膜2に接する下面と、ポリシリコン電極3の側面とに挟まれた裾部の第1傾斜角θが60°以下とされていることを特徴とする。また、ポリシリコン電極のゲート絶縁膜と接する面の裏側にあたるポリシリコン電極の上面と、ポリシリコン電極の側面とに挟まれた肩部がなす第2傾斜角φが100°以上の鈍角であることを好適とする。このようにポリシリコン電極を加工すると、層間絶縁膜の段差被覆形状がオーバーハング形状から改善されて、段差部における電界集中が弱まり、絶縁耐圧が向上する。
逆に、第1傾斜角θが60°よりも大きい場合は、段差部で層間絶縁膜がオーバーハング形状になり、段差下部において層間絶縁膜の表面にV字型の窪みが形成されて、そこに電界集中し、絶縁耐圧が低下するので好ましくない。また、第2傾斜角φが100°よりも小さい場合も、段差部で層間絶縁膜がオーバーハング形状になり、段差下部において層間絶縁膜の表面にV字型の窪みが形成されて、そこに電界集中し、絶縁耐圧が低下するので好ましくない。
また、本発明においては、ポリシリコン膜に、N、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントを含有量1×1014/cm2以上1×1021/cm2以下で含有させることができる。上記ドーパントには、ポリシリコンのドライエッチング速度を高める効果があり、この効果を利用してポリシリコン電極の側面の傾斜角を制御することができる。具体的には、ポリシリコン膜の上部層のドーパント濃度を膜下部層よりも高くなるように濃度勾配をもたせると、ポリシリコン膜は上部層ほど横方向(基板面に対して水平方向)に速くエッチングされるため、第1傾斜角θが小さく、第2傾斜角φが大きいテーパー面が得られる。
また、上記ドーパントのうち、P、As、Sb、Bには、ポリシリコン電極の電気抵抗を下げて、SiC半導体装置のスイッチング性能を高める役割があり、完成品におけるこれらの元素の濃度は1×1018/cm3以上であることが好ましい。
次に、各部の詳細について説明する。
本発明において、SiC基板1は、特に限定されず、ポリタイプ4H、6H、3CのSiC基板を使用できるが、パワー半導体素装置ではキャリア移動度が高い4Hを好適とする。また、表面欠陥密度を低減するため、SiC基板の表面にSiCエピタキシャル層を形成することができる。
本発明において、ゲート絶縁膜2は、特に限定されず、例えば熱酸化して形成した酸化ケイ素膜、CVD法で形成した酸化ケイ素膜、酸化ケイ素膜の表面を窒化処理した酸窒化ケイ素膜、酸化ケイ素膜と窒化ケイ素膜をCVD法で交互に積層した積層膜等を用いることができる。
本発明において、ポリシリコン電極3は、モノシラン等を原料とし減圧CVD法によって形成したポリシリコン膜、又はプラズマCVD法によって形成したアモルファスシリコンを熱処理で再結晶化させたポリシリコン膜等をエッチング加工して形成することができる。なお、ポリシリコン膜の電気抵抗を下げるために、ポリシリコン成膜時に、原料にホスフィン、アルシン、ジボラン等のガスを適宜混合して、P、As、Bをドープしてもよいが、成膜後のイオン注入によってドープしてもよい。
本発明において、ポリシリコン電極3を被覆する層間絶縁膜4は、特に限定されず、例えば、常圧CVD、プラズマCVD、減圧CVD、オゾン反応CVD、高密度プラズマCVD、等によって形成されるシリコン酸化膜、シリコン窒化膜、又はシリコン酸化膜とシリコン窒化膜の積層膜を用いることできる。成膜方法は、量産性、コスト、膜質を考慮すると、上記のうち常圧CVD、プラズマCVD、減圧CVDが好ましい。また、層間絶縁膜4は、膜質調整のため他の元素、例えばB、P等を含むことができ、成膜後にリフロー処理してもよいが、成膜及びリフロー温度は、900℃以下が好ましい。900℃よりも高い温度で熱処理すると、高温熱処理によって炭化ケイ素とゲート絶縁膜界面が劣化するので好ましくない。また、層間絶縁膜4は、高耐湿性のものがよく、応力は小さいものがよく、BPSG、PSG(Phosphosilicate Glass)、NSG(Nondoped Silicate Glass)のいずれか1種でも、それら複数の組み合わせでもよい。
次に、本発明のSiC半導体装置の製造方法について図面を用いて説明する。
図2には、本発明の製造方法の一つの態様が、工程順に並べられたSiC半導体装置の断面模式図によって示されている。ゲート絶縁膜2を形成するまでの工程は省略されている。本発明は、(a)ゲート絶縁膜2上にポリシリコン膜3を形成し、(b)ポリシリコン膜3へドーパントをイオン注入し、(c)フォトリソグラフィによってマスク6を形成し、(d)ポリシリコン膜3の露出部分を等方性ドライエッチングで除去して、(e)ポリシリコン電極3を形成し、(f)マスク6を除去し、(g)層間絶縁膜4を形成した後に接続孔(図示しない)を開口し、(h)アルミニウム配線5を形成する工程を含み、特に(b)ポリシリコン膜3にイオン注入した後に、(d)ポリシリコン膜3を等方性ドライエッチングすることを特徴とする。
上記イオン注入工程において、ポリシリコン膜3に注入するドーパントとしては、N、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上であることが好ましく、前記ドーパントの注入量は、合計量で1×1014/cm2以上1×1021/cm2以下が好ましく、5×1014/cm2以上5×1015/cm2以下がより好ましく、1×1015/cm2以上3×1015/cm2以下が特に好ましい。注入量が1×1014/cm2未満であると、第1傾斜角θが大きくなり、層間絶縁膜4がオーバーハング形状となるので好ましくない。注入量を増やすと、ポリシリコン電極の第1傾斜角θを小さくすることができるが、イオン注入時間も長くなるので、スループットとのトレードオフとなる。
また、ドーパントイオンの加速電圧は、10keV~50keVが好ましく、30keV~50keVがより好ましい。加速電圧をこのように設定すると、図3(a)に示されるように、ポリシリコン膜の表面近くのドーパント濃度は低いが、ポリシリコン膜の表面に近い側(上部層)にドーパント濃度のピークがあり、ピークを越えるとゲート絶縁膜の表面に向かって濃度が低下していく濃度分布を有する。高温でドライエッチングする場合は、表面近傍が低濃度になっていることは大きな問題にはならず、好ましい形状のポリシリコン電極3が形成される。しかし、エッチング温度を下げていくと、ポリシリコン膜の表面近くのドーパント濃度の低い部分で横方向のエッチングが進まなくなり、側壁が急角度で立ち上がる、図3(b)に示される形状となり、好ましくない。一方、図3(c)には、加速電圧が高すぎるために、ポリシリコン膜の下部層にドーパント濃度のピークがあり、上層部のドーパント濃度が低くなっているポリシリコン膜をドライエッチングした時の、ポリシリコン電極3の好ましくない形状が示されている。ポリシリコン膜の上層部はドーパント濃度が低いので、横方向のエッチングが進まず、側壁が急角度で立ち上がり、第2傾斜角φが100°よりも小さくなっている。図3(b)、(c)に示したポリシリコン電極の形状では、層間絶縁膜がオーバーハング形状となり易くなる。
ポリシリコン膜内におけるドーパント濃度の分布は、イオン注入角度ψにも関係している。ここで、イオン注入角度ψは、イオンをSiC基板に対して垂直入射させる方向を0°として定義されている。イオン注入角度ψを小さくすると注入が深くなり、逆にイオン注入角度ψを大きくすると注入が浅くなる。イオンの加速電圧を10keV~50keVとした場合は、イオン注入角度ψは60°以下であることが好ましい。
また、本発明において、ポリシリコン膜3は等方性ドライエッチングであることが好ましい。等方性ドライエッチングは、特に限定されず、イオンの寄与が少ないドライエッチング装置、例えば被加工物から離れた場所にプラズマ源を有するドライエッチング装置が適する。ポリシリコンをエッチングするための反応ガスとしては、例えばCF4とO2の混合ガスを用いることができる。被加工物を載置するステージの温度は、50℃以上が好ましく、70℃以上がより好ましい。50℃よりも温度が低くなると、ポリシリコン膜3の横方向のエッチング速度が低下し、第1傾斜角θが大きくなり、第2傾斜角φが小さくなるので、好ましくない。
図4には、本発明の製造方法の他の態様が、工程順に並べられたSiC半導体装置の断面模式図によって示されている。ゲート絶縁膜2を形成するまでの工程は省略されている。本発明は、(a)ゲート絶縁膜2上にポリシリコン膜3を形成した後、(b)ポリシリコン膜3へ後述するドーパントをイオン注入した後、(c)ポリシリコン膜3の表面層を厚さ50nm以上300nm以下に亘って除去し、(d)フォトリソグラフィによってマスク6を形成し、(e)ポリシリコン膜3の露出部分を等方性ドライエッチングして、(f)ポリシリコン電極3を形成し、(g)マスク6を除去し、(h)層間絶縁膜4を形成した後に図示しない接続孔を開口し、(i)アルミニウム配線5を形成する工程を含み、特に(b)ポリシリコン膜3にイオン注入した後に、(c)ポリシリコン膜3の表面層を除去し、(e)ポリシリコン膜3を等方性ドライエッチングすることを特徴とする。
例えば、ポリシリコン膜3の表面層においてドーパント濃度が低く、図3(b)に示されるように、ポリシリコン電極の肩部が切り立ったドライエッチング形状になる場合は、その対策として、ポリシリコン膜3の表面層を厚さ50nm以上300nm以下に亘って除去することができる。このようにすると、ドーパント濃度の高い部分をポリシリコン膜の上層におくことができるので、ポリシリコン膜3を等方性ドライエッチングして、図3(a)の形状を得ることができる。
ポリシリコン膜の表面層を除去する方法は、900℃以下の処理方法であれば特に限定されず、例えばドライエッチングによる全面エッチバック、CMP(化学機械研磨)、900℃以下でポリシリコン表面を酸化してフッ化水素酸水溶液でエッチングする方法等を採用することができる。900℃よりも高い温度で熱処理すると、高温熱処理によってSiC基板1とゲート絶縁膜2の界面が劣化するので好ましくない。
[実施例1]
SiC基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、As+イオンを加速電圧30keV、注入角度0°、注入量1×1015/cm2の条件でイオン注入した。次いで、フォトリソグラフィ法でレジストマスクを形成した後、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、ステージ温度70℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
SiC基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、As+イオンを加速電圧30keV、注入角度0°、注入量1×1015/cm2の条件でイオン注入した。次いで、フォトリソグラフィ法でレジストマスクを形成した後、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、ステージ温度70℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
[実施例2]
Asイオン注入時の注入角度を45°としたこと以外は、実施例1の方法に従った。
Asイオン注入時の注入角度を45°としたこと以外は、実施例1の方法に従った。
[実施例3]
Asイオン注入時の注入角度を60°としたこと以外は、実施例1の方法に従った。
Asイオン注入時の注入角度を60°としたこと以外は、実施例1の方法に従った。
[実施例4]
Asイオン注入量を5×1014/cm2としたこと以外は、実施例1の方法に従った。
Asイオン注入量を5×1014/cm2としたこと以外は、実施例1の方法に従った。
[実施例5]
Asイオン注入量を3×1015/cm2としたこと以外は、実施例1の方法に従った。
Asイオン注入量を3×1015/cm2としたこと以外は、実施例1の方法に従った。
[実施例6]
Asイオン注入量を3×1015/cm2としたこと、等方性エッチング時のステージ温度を50℃としたこと以外は、実施例1の方法に従った。
Asイオン注入量を3×1015/cm2としたこと、等方性エッチング時のステージ温度を50℃としたこと以外は、実施例1の方法に従った。
[実施例7]
Asイオン注入量を3×1015/cm2としたこと、イオン注入後にドライエッチングによってポリシリコン膜を表面から50nm全面エッチングしたこと、及び等方性ドライエッチング時のステージ温度を50℃としたこと以外は、実施例1の方法に従った。
Asイオン注入量を3×1015/cm2としたこと、イオン注入後にドライエッチングによってポリシリコン膜を表面から50nm全面エッチングしたこと、及び等方性ドライエッチング時のステージ温度を50℃としたこと以外は、実施例1の方法に従った。
[比較例1]
SiC基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、基板温度100℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
SiC基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、基板温度100℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
[比較例2]
Si基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、ステージ温度100℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
Si基板上にゲート絶縁膜を形成し、減圧CVD法で膜厚500nmのポリシリコン膜を堆積した後、フォトリソグラフィ法でレジストマスクを形成し、ケミカルドライエッチング装置を用い、反応ガスCF4-50%O2により、ステージ温度100℃の条件で、ポリシリコン膜を等方性ドライエッチングした。その後、レジストを除去し、常圧CVD法により膜厚1000nmの酸化ケイ素膜を堆積した。
[評価方法]
サンプルのへき開断面の走査型電子顕微鏡像から、第1傾斜角θと第2傾斜角φを測定した。
サンプルのへき開断面の走査型電子顕微鏡像から、第1傾斜角θと第2傾斜角φを測定した。
[結果]
表1にプロセス条件と第1傾斜角θと第2傾斜角φの測定値を示す。
表1にプロセス条件と第1傾斜角θと第2傾斜角φの測定値を示す。
比較例1はSiC基板を使用し、比較例2はSi基板を使用している。ポリシリコン膜の成膜条件は同じで、どちらもイオン注入は行っていない。ポリシリコン膜の等方性ドライエッチングはどちらもステージ温度を100℃とした。Si基板上では第1傾斜角が40°と小さいが、SiC基板上では68°と大きく、従来方法によればSiC基板では第1傾斜角60°以下は実現できない。
実施例1~6では、ポリシリコン膜にAs+イオンを注入した後に、ポリシリコン膜を等方性ドライエッチングして、ポリシリコン電極を形成した。
実施例1~3によれば、イオン注入角度を増やしていくと第1傾斜角は大きくなっていくが、イオン注入角度60°でも傾斜角60°以下のポリシリコン電極形成が実現可能であることを示している。
実施例4、5によれば、イオン注入量を5×1014/cm2まで減らした場合(実施例4)でも、イオン注入量を3×1015/cm2まで増やした場合(実施例5)でも、傾斜角60°以下で加工できることが分かる。
実施例6は、ドライエッチング装置のステージ温度を50℃まで下げても、第1傾斜角は60°以下で加工できることを示している。ただし、第2傾斜角は90°と肩部が切り立った形状になってしまい好ましくない。
実施例7は、その対策として、パターニングする前に、ポリシリコン膜を表面から50nm全面エッチングしている。ステージ温度50℃で等方性ドライエッチングしているが、肩部の角が除かれ、第2傾斜角を100°にすることができた。
以上、ポリシリコン膜形成後にイオン注入した後に等方性ドライエッチングすることにより、ポリシリコン電極の側面の第1傾斜角を60°以下のなだらかな形状とし、その上に形成される酸化ケイ素膜の段差被覆形状を改善することができた。
1:SiC基板
2:ゲート絶縁膜
3:ポリシリコン膜(ポリシリコン電極)
4:層間絶縁膜
5:アルミニウム配線
6:マスク
N:V字型の窪み
θ:ポリシリコン電極裾部の第1傾斜角
φ:ポリシリコン電極肩部の第2傾斜角
ψ:イオン注入角
2:ゲート絶縁膜
3:ポリシリコン膜(ポリシリコン電極)
4:層間絶縁膜
5:アルミニウム配線
6:マスク
N:V字型の窪み
θ:ポリシリコン電極裾部の第1傾斜角
φ:ポリシリコン電極肩部の第2傾斜角
ψ:イオン注入角
Claims (9)
- 炭化ケイ素基板と、
前記炭化ケイ素基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたポリシリコン電極とを備え、
前記ポリシリコン電極中にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントが含有され、
前記ポリシリコン電極のゲート絶縁膜に接する下面と、前記ポリシリコン電極の側面とに挟まれた裾部の第1傾斜角が60°以下であることを特徴とする炭化ケイ素半導体装置。 - 前記ポリシリコン電極のゲート絶縁膜と接する面の裏側にあたる前記ポリシリコン電極の上面と、前記ポリシリコン電極の側面とに挟まれた肩部がなす第2傾斜角が100°以上の鈍角である請求項1に記載の炭化ケイ素半導体装置。
- 前記ポリシリコン電極に対する前記ドーパントの含有量が、1×1014/cm2以上1×1021/cm2以下である請求項1又は2に記載の炭化ケイ素半導体装置。
- 炭化ケイ素基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントをイオン注入する工程と、
前記ポリシリコン膜上に選択的にマスクを形成する工程と、
前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、
前記マスクを除去する工程と、
前記ポリシリコン電極上に層間絶縁膜を形成する工程と、
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。 - 炭化ケイ素基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜にN、P、As、Sb、B、Al、Arの中から選ばれる1種又は2種以上のドーパントをイオン注入する工程と、
前記ポリシリコン膜の表面層を厚さ50nm以上300nm以下に亘って除去する工程と、
前記ポリシリコン膜上に選択的にマスクを形成する工程と、
前記ポリシリコン膜の露出部分を等方性ドライエッチングにより除去してポリシリコン電極を形成する工程と、
前記マスクを除去する工程と、
前記ポリシリコン電極上に層間絶縁膜を形成する工程と、
を含むことを特徴とする炭化ケイ素半導体装置の製造方法。 - 前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、
前記ドーパントの注入量は、合計量で1×1014/cm2以上1×1021/cm2以下である請求項4又は5に記載の炭化ケイ素半導体装置の製造方法。 - 前記ポリシリコン膜に前記ドーパントをイオン注入する工程において、
前記ドーパントのイオン注入角度が60°以下である請求項4又は5に記載の炭化ケイ素半導体装置の製造方法。 - 前記ポリシリコン膜を等方性ドライエッチングする工程おいて、炭化ケイ素基板を50℃以上に保持する請求項4又は5に記載の炭化ケイ素半導体装置の製造方法。
- 前記ポリシリコン電極上に層間絶縁膜を形成する工程において、層間絶縁膜の形成温度を900℃以下とする請求項4又は5に記載の炭化ケイ素半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201580031266.5A CN106663631B (zh) | 2014-12-08 | 2015-10-26 | 碳化硅半导体装置及其制造方法 |
JP2016563565A JP6233531B2 (ja) | 2014-12-08 | 2015-10-26 | 炭化ケイ素半導体装置及びその製造方法 |
US15/375,548 US10366893B2 (en) | 2014-12-08 | 2016-12-12 | Process for making silicon carbide semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014248253 | 2014-12-08 | ||
JP2014-248253 | 2014-12-08 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/375,548 Continuation US10366893B2 (en) | 2014-12-08 | 2016-12-12 | Process for making silicon carbide semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016092960A1 true WO2016092960A1 (ja) | 2016-06-16 |
Family
ID=56107155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/080108 WO2016092960A1 (ja) | 2014-12-08 | 2015-10-26 | 炭化ケイ素半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10366893B2 (ja) |
JP (1) | JP6233531B2 (ja) |
CN (1) | CN106663631B (ja) |
WO (1) | WO2016092960A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108063087B (zh) * | 2017-11-29 | 2019-10-29 | 北京燕东微电子有限公司 | 一种角度可控的SiC衬底缓坡刻蚀方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817934A (ja) * | 1994-07-01 | 1996-01-19 | Ricoh Co Ltd | デュアルゲートcmos半導体装置とその製造方法 |
JPH08255828A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 半導体装置およびその製造方法 |
JPH10229197A (ja) * | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
JP2005057042A (ja) * | 2003-08-04 | 2005-03-03 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法 |
JP2005223228A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2005236290A (ja) * | 2004-02-19 | 2005-09-02 | Samsung Electronics Co Ltd | ゲート構造物、これを有する半導体装置及びその形成方法 |
JP2006237511A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2007055095A1 (ja) * | 2005-11-14 | 2007-05-18 | Nec Corporation | 半導体装置およびその製造方法 |
JP2007188969A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Corp | 半導体装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56124272A (en) | 1980-03-05 | 1981-09-29 | Toshiba Corp | Manufacture of semiconductor device |
US4404576A (en) * | 1980-06-09 | 1983-09-13 | Xerox Corporation | All implanted MOS transistor |
JPS62133757A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | 半導体装置の製造方法 |
JPH0497523A (ja) | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
JPH06168916A (ja) | 1992-11-30 | 1994-06-14 | Sony Corp | ポリシリコンのエッチング方法 |
JPH0794718A (ja) | 1993-09-27 | 1995-04-07 | Nippon Steel Corp | ポリシリコンゲート電極の形成方法 |
JP2934738B2 (ja) * | 1994-03-18 | 1999-08-16 | セイコーインスツルメンツ株式会社 | 半導体装置およびその製造方法 |
JPH10125906A (ja) * | 1996-10-18 | 1998-05-15 | Rohm Co Ltd | 半導体装置及びその製造方法 |
US6534826B2 (en) * | 1999-04-30 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP3881840B2 (ja) * | 2000-11-14 | 2007-02-14 | 独立行政法人産業技術総合研究所 | 半導体装置 |
US20030124824A1 (en) * | 2001-12-28 | 2003-07-03 | Manoj Mehrotra | High yield and high speed CMOS process |
JP4127064B2 (ja) | 2003-01-28 | 2008-07-30 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
US7306746B2 (en) * | 2004-01-30 | 2007-12-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Critical dimension control in a semiconductor fabrication process |
JP4473051B2 (ja) | 2004-06-10 | 2010-06-02 | 株式会社日立ハイテクノロジーズ | エッチング装置及びエッチング方法 |
JP2006032410A (ja) * | 2004-07-12 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
KR100560819B1 (ko) * | 2004-08-02 | 2006-03-13 | 삼성전자주식회사 | 피모스를 구비하는 반도체 소자의 형성 방법 |
US7224021B2 (en) * | 2005-09-09 | 2007-05-29 | International Business Machines Corporation | MOSFET with high angle sidewall gate and contacts for reduced miller capacitance |
JP5181545B2 (ja) | 2007-06-21 | 2013-04-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6245723B2 (ja) * | 2012-04-27 | 2017-12-13 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2015
- 2015-10-26 WO PCT/JP2015/080108 patent/WO2016092960A1/ja active Application Filing
- 2015-10-26 CN CN201580031266.5A patent/CN106663631B/zh active Active
- 2015-10-26 JP JP2016563565A patent/JP6233531B2/ja active Active
-
2016
- 2016-12-12 US US15/375,548 patent/US10366893B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0817934A (ja) * | 1994-07-01 | 1996-01-19 | Ricoh Co Ltd | デュアルゲートcmos半導体装置とその製造方法 |
JPH08255828A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 半導体装置およびその製造方法 |
JPH10229197A (ja) * | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
JP2005057042A (ja) * | 2003-08-04 | 2005-03-03 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法 |
JP2005223228A (ja) * | 2004-02-09 | 2005-08-18 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
JP2005236290A (ja) * | 2004-02-19 | 2005-09-02 | Samsung Electronics Co Ltd | ゲート構造物、これを有する半導体装置及びその形成方法 |
JP2006237511A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
WO2007055095A1 (ja) * | 2005-11-14 | 2007-05-18 | Nec Corporation | 半導体装置およびその製造方法 |
JP2007188969A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106663631B (zh) | 2019-10-01 |
JPWO2016092960A1 (ja) | 2017-05-25 |
JP6233531B2 (ja) | 2017-11-22 |
US10366893B2 (en) | 2019-07-30 |
US20170092500A1 (en) | 2017-03-30 |
CN106663631A (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6741010B2 (ja) | 炭化珪素半導体装置 | |
JP5509520B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US8941120B2 (en) | Semiconductor device and method for manufacturing the same | |
KR20100100585A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2006066439A (ja) | 半導体装置およびその製造方法 | |
KR20100048954A (ko) | 반도체장치 및 그 제조방법 | |
JP5261907B2 (ja) | トレンチゲート型炭化珪素半導体装置 | |
JP2022190166A (ja) | 半導体装置およびその製造方法 | |
JPWO2012098759A1 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2013077068A1 (ja) | 半導体装置の製造方法 | |
US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
JP2015216182A (ja) | 半導体装置及びその製造方法 | |
US20120231617A1 (en) | Method of manufacturing semiconductor device | |
WO2017150452A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US7391077B2 (en) | Vertical type semiconductor device | |
US20110193142A1 (en) | Structure and Method for Post Oxidation Silicon Trench Bottom Shaping | |
JP2003229569A (ja) | 超接合半導体素子の製造方法 | |
JP6233531B2 (ja) | 炭化ケイ素半導体装置及びその製造方法 | |
US20130221375A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
US11424325B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2004253576A (ja) | 半導体装置の製造方法 | |
US11830915B2 (en) | Nitride semiconductor device | |
CN1902759A (zh) | 双极晶体管、具有该双极晶体管的半导体装置、及其制造方法 | |
JP2016004955A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2021034524A (ja) | 窒化物半導体装置及び窒化物半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15866510 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2016563565 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15866510 Country of ref document: EP Kind code of ref document: A1 |