CN101253633B - 用于制造碳化硅半导体器件的方法 - Google Patents

用于制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN101253633B
CN101253633B CN200680032093XA CN200680032093A CN101253633B CN 101253633 B CN101253633 B CN 101253633B CN 200680032093X A CN200680032093X A CN 200680032093XA CN 200680032093 A CN200680032093 A CN 200680032093A CN 101253633 B CN101253633 B CN 101253633B
Authority
CN
China
Prior art keywords
film
sic
silicon dioxide
semiconductor device
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680032093XA
Other languages
English (en)
Other versions
CN101253633A (zh
Inventor
谷本智
川本典明
鬼头孝之
三浦峰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Nissan Motor Co Ltd
Original Assignee
Rohm Co Ltd
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd, Nissan Motor Co Ltd filed Critical Rohm Co Ltd
Publication of CN101253633A publication Critical patent/CN101253633A/zh
Application granted granted Critical
Publication of CN101253633B publication Critical patent/CN101253633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种碳化硅半导体器件(90)，包括：1)碳化硅衬底(1)；2)由多晶硅构成的栅电极(7)；以及3)ONO绝缘膜(9)，该ONO绝缘膜(9)被夹在碳化硅衬底(1)与栅电极(7)之间，从而形成栅极结构，并且该ONO绝缘膜(9)包括从碳化硅衬底(1)开始依次形成的如下部分：a)第一二氧化硅膜(O)(10)，b)SiN膜(N)(11)，以及c)SiN热氧化膜(O)(12、12a、12b)。其中氮包括在如下位置中的至少一个中：i)在第一二氧化硅膜(O)(10)中和在碳化硅衬底(1)附近，以及ii)在碳化硅衬底(1)与第一二氧化硅膜(O)(10)之间的界面中。

Description

用于制造碳化硅半导体器件的方法
技术领域
本发明涉及一种包括具有高可靠性的金属-绝缘体-半导体(MIS)结构的碳化硅半导体器件，并且还涉及其制造方法。
背景技术
对于功率器件，在导通电阻与反向阻断电压之间，存在折衷关系，该折衷关系理论上由禁带带隙规定。因此，在当前的硅功率器件中，难以获得超出由硅的禁带确定的理论极限的高性能。然而，利用宽禁带带隙的半导体材料来制造功率器件可以显著减缓传统的折衷关系，从而实现在导通电阻和反向阻断电压至少之一上显著改善的器件。
在使温度升高从而通过热激发来大量生成电子-正空穴对的情况下，半导体不能将p型区域与n型区域区分开，也不能控制载流子浓度，这使得该器件难以工作。在禁带带隙为1.12eV的硅半导体的情况下，从约500K(＝227℃)开始增强电子-正空穴对的生成，因此，在连续工作的条件下，半导体器件的实际上限温度是180℃。使用宽禁带材料来制造半导体器件(不限于功率器件)将显著增大工作温度区域(例如，大于或者等于300℃)，从而显著扩展半导体器件的应用。
本发明中的碳化硅(下面表示为“SiC”)半导体是能够改善性能的宽禁带半导体材料中的一种。近来，随着单晶衬底的发展，可以购买到表现出相对优良的质量并且直径大于或者等于3英寸的晶圆(3C、6H、4H)。SiC具有这样的禁带带隙：具体地，3C晶系为2.23eV，6H晶系为2.93eV，4H晶系为3.26eV，每一个都比硅的禁带带隙宽得多。与其他宽禁带半导体相比，SiC在化学上非常稳定，并且在机械上是刚性的。利用SiC半导体，可以以与用于制造硅半导体的方法相似的方法，来形成pn结，控制杂质浓度以及选择性形成杂质区域。
此外，与其他宽禁带半导体相比，SiC尤其突出。具体地，与硅相似，SiC是能够通过热氧化来生成二氧化硅(oxidesilicon，SiO2)的独特的半导体，这是一个优点。利用该优点，希望可以利用SiC来实现常断(normally-off)型MOS驱动器件，例如，功率MOSFET(金属-氧化物-半导体场效应晶体管)或者功率IGBT(绝缘栅极双极型晶体管)，这使得各公司都积极开发SiC。
然而，实现MOS驱动SiC器件可能会产生各种问题。在这些问题中，显著改善栅极氧化膜的可靠性是最大的问题。首先，SiC热氧化膜具有以下特征：(1)SiO2/SiC界面的传导电子的能量势垒理论上小于硅热氧化膜的能量势垒；以及(2)在SiO2中包括作为残留物的大量C(碳)。因此，预期与硅热氧化膜相比，SiC热氧化膜理论上会导致更大的漏电流，并且发现SiC热氧化膜难以实现与利用硅热氧化膜所实现的一样高的可靠性(根本原因)。然而，实际SiC热氧化膜的可靠性低于以上预期，这导致进一步恶化。
将解释其原因。关于硅器件，以下情况是已知的：通过对表面具有晶体不完整性(位错等)的衬底进行热氧化而形成的硅热氧化膜会导致低电场下的绝缘击穿，或者显著缩短时间相关电介质击穿(TDDB)寿命。SiC热氧化膜会导致相似的效果。在“Tanimoto et al.，Extended Abstracts(The 51 st Spring Meeting，Tokyo University of Technology，2004)；The Japan Society ofApplied Physics and Related Societies，p.434，Lecture No.29p-ZM-5(下面称为“非专利文献1”)”中，本发明人(SatoshiTanimoto是本发明人)报告了以下内容：具有应用区域的功率MOSFET的栅极氧化膜的TDDB寿命依赖于可归于所使用的SiC衬底的表面上的大量位错的缺陷。结果，与(没有相同缺陷的)硅热氧化膜相比，SiC热氧化膜的TDDB寿命缩短了大于或者等于两位数。
使用分层(栅极)绝缘膜可以解决SiC热氧化膜的以上可靠性问题，但是关于此并没有很多的报告。在以上分层绝缘膜中，ONO栅极绝缘膜是最有希望并且最可行的。在“ONO”中，“O”表示SiO2膜(二氧化硅膜)，而“N”表示Si3N4膜(氮化硅膜。或者简称为“SiN膜”)。
在“IEEE Transactions on Electron Devices，Vol.46，(1999).p.525”(下面称为“非专利文献2”)中，L.A.Lipkin等人对具有如下结构的栅电极的金属-绝缘体-半导体(MIS)结构的可靠性进行了研究：
ONO栅极绝缘膜被夹在i)(表面生长了n-型外延层的)n+型4H-SiC衬底与ii)Mo/Au栅电极之间，所述ONO栅极绝缘膜包括：
1)SiC热氧化膜，
2)通过LPCVD(低压化学气相沉积)产生的SiN膜，以及
3)通过对以上2)中的SiN膜的表面进行热氧化而形成的SiO2膜。
L.A.Lipkin等人所进行的研究已经获得最大绝缘击穿强度BEox≈13.1MV/cm(转换成SiO2)，最大应力电流强度BJox≈0.25mA/cm2。
在此，分别表示半导体的传导性(负的或者正的)的“n”和“p”的上标“+”和上标“-”分别表示高浓度和低浓度。
同时，X.W.Wang等人在“IEEE Transactions on ElectronDevices，Vol.47，(2000)p.458”(下面称为“非专利文献3”)公开了对以下MIS结构的可靠性的评价，从而获得BEox≈12.5MV/cm(转换成SiO2)和BJox≈3mA/cm2：通过对利用JVD(喷射气相沉积)层叠的SiO2/SiN膜的表面进行热氧化而形成的ONO栅极绝缘膜被夹在6H-SiC衬底与Al栅电极之间。
然而，根据非专利文献2和非专利文献3的以上两种ONO栅极绝缘膜都不如SiC热氧化膜可靠。实际上，在“Material ScienceForum，Vols.433-436，(2003)p.725”(下面称为“非专利文献4”)中，本发明人Satoshi Tanimoto等人报告了通过使用包括4H-SiC衬底的热氧化膜的MOS结构来实现BEox＝13.2MV/cm和BJox＞100mA/cm2。通过与非专利文献4的结果进行比较，显然，在BEox和BJox方面，根据非专利文献2和非专利文献3的以上两种ONO栅极绝缘膜不如本发明人获得的SiC热氧化膜可靠。
根据以上背景，认识到ONO栅极绝缘膜的潜力，本发明人对将ONO栅极绝缘膜应用于实际功率MOS器件的结构或者制造工艺的方法进行了研究。通过以下操作，本发明人成功实现了BEox＝21MV/cm和BJox＞10A/cm2，这在性能上远优于根据非专利文献2和3的以上两种ONO栅极绝缘膜以及非专利文献1中的传统SiC热氧化膜：
1)将ONO绝缘膜夹在多晶硅栅电极与SiC衬底之间，在所述ONO绝缘膜中，依次层叠：i)SiC热氧化膜；ii)CVD氮化硅膜；以及iii)在ii)中的CVD氮化硅膜的热氧化膜。
2)在栅电极的侧面和氮化硅膜的侧面上分别形成多晶硅热氧化膜和氮化硅侧面热氧化膜。
参考“Satoshi Tanimoto et al.，Material Science Forum，Vols.483-485，(2005)p.677”，下面称为“非专利文献5”。该ONO绝缘膜结构具有QBD≈30C/cm2的TDDB寿命(＝绝缘击穿之前单位面积上通过的电荷量)，所述TDDB寿命至少比SiC热氧化膜的TDDB寿命大两位数，并且与无缺陷单晶硅衬底上的热氧化膜的TDDB寿命基本相等。
发明内容
根据传统技术(非专利文献5)，ONO栅极绝缘膜的TDDB寿命显著延长到达到Si热氧化膜的TDDB寿命的程度，但是在高于Si(MOS)器件的实际上限温度的温度下，ONO栅极绝缘膜不一定能够长时间工作，因此需要进一步延长TDDB寿命。
本发明的目的是提供一种实际上限温度提高的碳化硅半导体器件及其制造方法。
本发明提供了一种用于制造碳化硅半导体器件的方法，所述方法包括以下步骤：提供碳化硅衬底；在所述碳化硅衬底上形成ONO绝缘膜；在所述ONO绝缘膜上形成由多晶硅构成的栅电极；其中，通过以下步骤形成所述ONO绝缘膜：形成第一二氧化硅膜，形成SiN膜，以及形成SiN热氧化膜，其特征在于，通过以下步骤在所述碳化硅衬底上形成所述第一二氧化硅膜：通过以下子操作中的一个形成薄二氧化硅膜：在形成先驱二氧化硅膜之后并且在沉积所述SiN膜之前的时间段内，在氧化氮气体氛围中进行热处理，在形成先驱二氧化硅膜之后并且在沉积所述SiN膜之前的时间段内，在氧化氮气体氛围中进行再氧化，以及在氧化氮气体氛围中，对所述碳化硅衬底的表面进行热氧化，以及在所述薄二氧化硅膜上沉积通过热氧化之外的操作而形成的另一二氧化硅膜。
根据下面结合附图所做的说明，本发明的其他特征、优点和好处将变得显而易见。
附图说明
图1是根据本发明第一实施例的半导体器件的主要部分的横截面视图。
图2是根据本发明第一实施例的半导体器件的制造操作的横截面视图。
图3是根据本发明第一实施例的半导体器件的制造操作的
图4是根据本发明第一实施例的半导体器件的制造操作的横截面视图。
图5是根据本发明第一实施例的半导体器件的制造操作的横截面视图。
图6是根据本发明第一实施例的半导体器件的制造操作的横截面视图。
图7示出根据本发明第一实施例的半导体器件的栅极绝缘膜的特性。
图8是根据本发明第二实施例的半导体器件的主要部分的横截面视图。
图9是根据本发明第二实施例的半导体器件的制造操作的横截面视图。
图10是根据本发明第二实施例的半导体器件的制造操作的横截面视图。
图11是根据本发明第二实施例的半导体器件的制造操作的横截面视图。
图12是根据本发明第三实施例的半导体器件的主要部分的横截面视图。
图13是根据本发明第三实施例的半导体器件的制造操作的横截面视图。
图14是根据本发明第三实施例的半导体器件的制造操作的横截面视图。
图15是根据本发明第三实施例的半导体器件的制造操作的横截面视图。
图16是根据本发明第三实施例的半导体器件的制造操作的横截面视图。
具体实施方式
下面，将参考附图详细阐述本发明的各种实施例。除非另有说明，术语“衬底”是这样的SiC衬底，即，在所述SiC衬底上形成了外延层、其他膜以及其他电极中的任意一个。
在附图中，用相同或者类似的附图标记或者符号来表示相同或者类似的部分，并且根据具体情况，简化或者省略对它们的说明。附图是示意性的，因此根据具体情况，i)相对于平面图尺寸的厚度或者ii)每层的厚度比等并不是实际尺寸。因此，应该参考下面的说明来确定具体厚度或者尺寸。此外，根据具体情况，各图之间的相对尺寸或者比率并不是实际值。
第一实施例
结构
图1是根据本发明第一实施例的、具有包括高可靠性ONO分层膜的MIS结构(电容器)的碳化硅半导体器件90的主要部分的横截面视图，其中MIS表示金属-绝缘体-半导体。
在图1中，设置了具有高杂质浓度(氮＞1×1019/cm3)的n+型4H-SiC外延衬底1。在n+型4H-SiC外延衬底1的上表面上，同质外延生长了n-型外延层。可以使用具有诸如6H、3C和15R的其他结构体系的衬底，其中，H表示六方系，C表示立方系，R表示菱形系。
此外，可以使用具有如下结构的衬底：
i)p型外延层或者p型SiC衬底，或者
ii)在半绝缘SiC衬底上生长的p型或n型外延层。
在SiC外延衬底1上，布置了厚度大于或者等于几百nm的场绝缘膜3。
场绝缘膜3包括：i)通过对SiC衬底(工艺上称为外延层)进行热氧化而形成的薄下绝缘膜4；以及ii)通过SiC衬底的热氧化之外的操作(例如，LPCVD(低压化学气相沉积)等)而形成的并且层叠在下绝缘膜4上的厚上绝缘膜5。利用所开启的栅极窗口6来形成场绝缘膜3。
以覆盖栅极窗口6的方式，设置由多晶硅构成的栅电极7。至少在多晶硅栅电极7的侧面上，形成通过热氧化生长的多晶硅热氧化膜8。具有三层结构的ONO栅极绝缘膜9被夹在SiC外延衬底1(栅极窗口6的底部)与栅电极7之间。在SiC外延衬底1与多晶硅栅电极7之间，ONO栅极绝缘膜9包括从SiC外延衬底1开始依次布置的：i)第一二氧化硅膜10(O)；ii)SiN膜11(N)；以及iii)SiN热氧化膜12(O：第二二氧化硅膜)。半导体器件90具有将ONO栅极绝缘膜9夹在中间的栅极结构。
ONO栅极绝缘膜9的三层结构的最下部分(SiC外延衬底1侧)，即，第一二氧化硅膜10在如下位置中的至少一个中包括N(氮)：i)在第一二氧化硅膜10与SiC外延衬底1之间的界面中；以及ii)该界面附近。第一二氧化硅膜10位于栅极窗口6的区域附近。二氧化硅膜10具有从3.5nm到25nm的厚度，特别是，产生尤其优选的结果的从4nm到10nm的厚度。
通过如下顺序操作，来形成二氧化硅膜10：
i)对SiC外延衬底1的表面进行热氧化，以及
ii)在氧化氮(NOX)气体氛围中进行热处理或者再氧化。
此外，为了形成二氧化硅膜10，可以利用氧化氮气体(NOX)直接对SiC外延衬底1的表面进行热氧化。
在由于半导体器件90的结构限制而不能使用SiC热氧化膜的情况下，可以通过如下操作来形成二氧化硅膜10：在氧化氮(NOX)气体氛围中对通过化学气相沉积(CVD)而沉积的SiO2膜进行热处理或者再氧化。
在ONO栅极绝缘膜9的三层结构中，SiN膜11是通过LPCVD等而沉积的中间层(＝N)，而通过对SiN膜11的表面进行氧化而生长的SiN热氧化膜12(即，SiO2膜)是最上层(＝O)。SiN膜11和SiN热氧化膜12被形成为在场绝缘膜3上延伸。SiN膜11和SiN热氧化膜12的厚度分别为，例如，53nm和5nm。在SiN膜11的外缘侧面上，布置了通过对SiN膜11进行热氧化而生长的薄SiN侧面热氧化膜13(即，SiO2膜)。从平面图上可以看出，多晶硅栅电极7具有布置在SiN膜11的外缘N内的外缘G。
在栅电极7和场绝缘膜3上形成层间电介质膜14(还简称为“ILD膜14”)。在ILD膜14中以通过栅电极7的方式开启栅极接触窗口15。除如图1所示的处于栅极窗口6中的结构以外，栅极接触窗口15还可以具有布置在栅电极7上并且在场绝缘膜3上延伸的结构。通过栅极接触窗口15，内部连线16将栅电极7连接到同一衬底上的其他电路元件，或者连接到外部电路。
在SiC外延衬底1的背面上布置具有极低阻抗的欧姆接触电极17。通过如下顺序操作来形成欧姆接触电极17：i)将诸如Ni的接触金属真空沉积在SiC外延衬底1的背部上；ii)通过以低于ONO栅极绝缘膜9的二氧化硅膜10(即，SiC热氧化膜)的热氧化温度的温度，例如，相对以1100℃进行热氧化的1000℃，进行快速热处理，来使这样获得的产物与SiC熔合。
制造方法
然后，参考图2(a)到图6(i)，将说明根据本发明第一实施例的包括ONO栅极绝缘膜9的MIS结构(见图1)的制造方法。
操作(a)：通过RCA清洁等来充分清洁上表面生长了高质量n-型外延层的(0001)硅面8°切割n+型4H-SiC外延衬底1。
在此，RCA清洁是组合H2O2+NH4OH混合溶液清洁和H2O2+HCl混合溶液清洁的半导体衬底清洁方法。
然后，在干氧化之后，如图2(a)所示，在SiC外延衬底1的上表面上形成具有薄下绝缘膜4和厚上绝缘膜5的场绝缘膜3。下绝缘膜4是通过在氧气氛下对SiC外延衬底1的表面进行干氧化而形成的SiC热氧化膜，并且具有约10nm的厚度。同时，通过热氧化之外的操作来形成上绝缘膜5，并且上绝缘膜5具有特定厚度，例如，上绝缘膜5是通过使用氧和硅烷的大气压CVD来形成的SiO2膜，并且具有400nm的厚度。下绝缘膜4的热氧化并不局限于干氧化，还可以使用诸如i)湿氧化和ii)使用其他氧化气体的其他氧化操作。下绝缘膜4的厚度小于50nm，优选为5nm到20nm。如上所述，可以在SiC外延衬底1的表面上生长下绝缘膜4之后，形成上绝缘膜5。与此相反，在形成上绝缘膜5之后进行热氧化，可以在SiC外延衬底1与上绝缘膜5之间生长下绝缘膜4。在图2(a)中，设置了在形成下绝缘膜4的过程中在SiC外延衬底1的背面上自动形成的第一临时SiC热氧化膜201。第一临时SiC热氧化膜201用于有效去除SiC外延衬底1的背面上的严重深研磨损伤层。
操作(b)：然后，利用光刻法，在SiC外延衬底1的表面上形成光致抗蚀剂掩模(在图2(b)中未示出)，然后，利用缓冲氢氟酸溶液(BHF＝NH4F+HF混合溶液)对SiC外延衬底1进行湿法蚀刻，从而如图2(b)所示，在场绝缘膜3的特定位置形成栅极窗口6。以上湿法蚀刻去除第一临时SiC热氧化膜201。为了形成优良的栅极窗口6，可以使用诸如利用CF4气体等离子体的反应离子蚀刻(RIE)等的干法蚀刻。然而，在这种情况下，首先，进行干法蚀刻，保留厚度为几十nm的场绝缘膜3，然后，用使用以上BHF酸溶液的湿法蚀刻来代替干法蚀刻。仅使用干法蚀刻来进行栅极窗口6的通孔可能会导致由等离子体所引起的SiC表面的损伤，因此，恶化将在后续操作(c)中形成的栅极绝缘膜9。在蚀刻栅极窗口6之后，剥离光致抗蚀剂掩模(在图2(b)中未示出)(见图2(b))。
操作(c)：然后，再次通过RCA清洁来清洁SiC外延衬底1。在RCA清洁的最后步骤中，为了去除在开口部分的表面上由于RCA清洁而生成的化学氧化膜，将SiC外延衬底1浸在BHF酸溶液中5秒钟到10秒钟，然后，利用超纯净水来彻底冲洗BHF酸溶液，然后，干燥。然后，将进行如下操作(c1)到操作(c4)中的任意一个，从而在栅极窗口6的底部处的外延层表面上形成二氧化硅膜10，所述二氧化硅膜10在如下位置中的至少一个中包括N(氮)：i)在第一二氧化硅膜10与SiC外延衬底1之间的界面中；以及ii)该界面附近(见图2(c))。
操作(c1)：首先，对SiC外延衬底1进行热氧化(例如，温度为1160℃的干氧化)，从而在栅极窗口6的底部处的外延层的表面上生长SiC热氧化膜。
然后，在氧化氮(NOX)气体氛围中对SiC外延衬底1进行热处理(或者再氧化)，从而将SiC热氧化膜转化为二氧化硅膜10。用于热处理(或者再氧化)的氧化氮气体(NOX)的例子包括均恰当使用的：i)N2O(一氧化二氮)；ii)NO(一氧化氮)；iii)NO2(二氧化氮)；iv)i)到iii)中的至少两种的混合气体；v)i)到iii)中的任意一种的稀释气体；以及vi)混合气体iv)的稀释气体。可以从1000℃到1400℃的范围选择热处理(或者再氧化)温度。然而，考虑到较短的处理时间以及较低的处理设备成本，1100℃到1350℃是可行并且优选的。
操作(c2)：利用氧化氮气体(NOX)来对SiC外延衬底1的表面进行直接热氧化，从而形成二氧化硅膜10。用于直接热氧化的氧化氮气体(NOX)的例子包括均恰当使用的：i)N2O(一氧化二氮)；ii)NO(一氧化氮)；iii)NO2(二氧化氮)；iv)i)到iii)中的至少两种的混合气体；v)i)到iii)中的任意一种的稀释气体；以及vi)混合气体iv)的稀释气体。可以从1000℃到1400℃的范围选择热处理(或者再氧化)温度。然而，考虑到较短的处理时间以及较低的处理设备成本，1000℃到1400℃是可行并且优选的。
操作(c3)：首先，通过SiC的热氧化之外的操作，在SiC外延衬底1的表面上形成特定厚度的SiO2膜。用于形成SiO2膜的操作的例子包括：i)使用氧和硅烷(SiH4)作为原材料的化学气相沉积(CVD)；以及ii)其他形成操作。具体地，首先，在SiC外延衬底1的整个表面上沉积薄多晶硅膜或者薄非晶硅膜，然后，以900℃进行完全干氧化(热氧化)，从而形成SiO2膜。
然后，在氧化氮(NOX)气体氛围中对SiC外延衬底1进行热处理(或者再氧化)，从而将SiO2沉积膜转化为二氧化硅膜10。用于热处理(或者再氧化)的氧化氮气体(NOX)的例子包括均恰当使用的：i)N2O(一氧化二氮)；ii)NO(一氧化氮)；iii)NO2(二氧化氮)；iv)i)到iii)中的至少两种的混合气体；v)i)到iii)中的任意一种的稀释气体；以及vi)混合气体iv)的稀释气体。可以从1000℃到1400℃的范围选择热处理(或者再氧化)温度。然而，考虑到较短的处理时间以及较低的处理设备成本，1100℃到1350℃是可行并且优选的。
NOX气氛中的热处理(或者再氧化)使二氧化硅膜10的密度增大，根据具体情况，表现为膜厚度的百分之几到百分之几十的减小。使膜厚度减小的以上增大的密度可以进一步改善可靠性。
操作(c4)：首先，通过操作(c1)到操作(c3)中的任意操作，以其厚度小于特定厚度的方式形成在如下位置中包括N的二氧化硅膜(中间膜)：i)在第一二氧化硅膜10与SiC外延衬底1之间的界面中；或者ii)该界面附近。然后，在该二氧化硅膜(中间膜)上，通过SiC的热氧化之外的操作(例如，以氧和硅烷(SiH4)为原材料的化学气相沉积(CVD))，以获得特定厚度的程度，来沉积SiO2膜，从而形成与二氧化硅膜(中间膜)结合在一起的二氧化硅膜10。
简单地说，存在用于形成二氧化硅膜10的各种操作，因此，操作(c1)到操作(c4)中的任意一个都可以实现本发明的效果。二氧化硅膜10及其形成方法是改善ONO栅极绝缘膜9的TDDB(时间相关电介质击穿)寿命的关键。
在使用氧化氮气体(NOX)在高温下进行热处理(包括氧化和再氧化)方面，用于形成二氧化硅膜10的操作(c1)到(c4)是相同的。然而，在设置热处理温度方面，存在概括如下的关键点：
优选地应该将热处理温度设置为高于用于形成二氧化硅膜10之后的所有操作的任意热处理温度。根据本发明，根据具体情况，在不符合以上优选热处理温度的情况下形成的ONO栅极绝缘膜9具有比期望的短的TDDB寿命，或者说使二氧化硅膜10与SiC之间的界面恶化。
然后，利用在栅极窗口6的底部处形成的二氧化硅膜10，通过使用SiH2Cl2和O2的LPCVD，在SiC外延衬底1的整个表面上沉积SiN膜11(＝ONO栅极绝缘膜9的第二层)。在沉积之后，立即以950℃对SiC外延衬底1进行高热氧化(pyrogenicoxidization)，从而在SiN膜11表面上生长特定厚度的SiN热氧化膜12(＝ONO栅极绝缘膜9的第三层)。图2(c)示出操作中的该步骤的SiC外延衬底1的横截面结构。
SiC外延衬底1具有作为在形成二氧化硅膜10的操作中自动形成的临时二氧化硅膜202的背面。同样，分别通过SiN膜11的沉积以及SiN热氧化膜12的生长，在SiC外延衬底1的背面上自动形成临时SiN膜203和临时SiN热氧化膜204。与第一临时SiC热氧化膜201(见图2(a))相似，临时二氧化硅膜202有效去除SiC外延衬底1的背面上的研磨损伤层，另外，在保护SiC外延衬底1的背面以避免在去除背面上的多晶硅时可能导致的干法蚀刻损伤中起重要作用，这将在后续操作中进行说明。此外，临时二氧化硅膜202可以降低二氧化硅膜10(背面电极10)的接触阻抗。
在此，如图3(c’)所示，通过操作(c3)和操作(c4)中的任意一个而形成的横截面结构的更详细的附图示出骑坐(ride)在场绝缘膜3上的二氧化硅膜10。图3(c’)与图2(c)基本相同，都是用二氧化硅膜10来覆盖栅极窗口6的底部，因此，与图2(c)相似，图3(c’)是示意性地绘制来说明后续操作，不会导致对根据本发明的制造方法的关键点的错误说明。为了方便起见，将仅基于图2(c)的结构来阐述后续操作。
在此，根据本发明，在操作(c1)中，首先对SiC外延衬底1进行热氧化，从而在栅极窗口6的底部处的外延层的表面上生长SiC热氧化膜，而在操作(c3)中，首先通过SiC的热氧化之外的操作来在SiC外延衬底1的表面上形成特定厚度的SiO2膜。操作(c1)中的SiC热氧化膜和操作(c3)中的SiO2膜都被称为“先驱二氧化硅膜”。然后，在氧化氮(NOX)气体氛围中进行的加热中，在先驱二氧化硅膜(例如，SiC热氧化膜)与SiC衬底之间形成新的热氧化膜，其中这样的操作被称为“再氧化”，同时，如果没有形成新的热氧化膜，则这样的操作被称为“热处理”。下面将同样使用以上对再氧化和热处理的定义。
操作(d)：然后，通过使用硅烷作为原材料的低压CVD(600℃到700℃的生长温度)，在SiC外延衬底1的整个表面和背面上形成厚度为300nm到400nm的多晶硅膜。然后，通过使用氯酸磷(POCl3)和氧的已知热扩散方法(900℃到950℃的处理温度)，将P(磷)添加到多晶硅膜，从而产生传导性。为了产生p型传导性，可以添加B(硼)，以替代P(磷)。
然后，利用光刻法，在SiC外延衬底1的表面上形成光致抗蚀剂掩模，然后，通过使用SF6的反应离子蚀刻(RIE)，依次蚀刻多晶硅膜、SiN热氧化膜12以及SiN膜11，从而大致限定(预限定)以下部分的外缘：i)多晶硅栅电极7；ii)SiN热氧化膜12；以及iii)SiN膜11。利用以上操作，通过与用于多晶硅栅电极7的相同的光致抗蚀剂掩模以自对准方式精确蚀刻(去除)ON层(O：SiN热氧化膜12，N：SiN膜11)的非必要部分，使得ON层可以共有外缘。
然后，完全去除这样使用的光致抗蚀剂掩模，然后，进行背面的干法蚀刻，同时通过再次对SiC外延衬底1的整个表面涂布厚度大于或者等于1μm的抗蚀剂材料(光致抗蚀剂是容许的)，来保护SiC外延衬底1的表面，然后，依次去除沉积在背面侧上的多晶硅膜(未示出)、临时SiN热氧化膜204以及临时SiN膜203(见图2(c))三者，然后，剥离用于保护表面的抗蚀剂材料，从而形成图4(d)所示的横截面结构。
操作(e)：然后，再次对SiC外延衬底1进行RCA清洁，然后，进行净化和干燥，然后，以950℃进行湿氧化(高热氧化)，从而分别在如下位置同时生长多晶硅热氧化膜8和SiN侧面热氧化膜13：i)在多晶硅栅电极7的侧面和上部上；以及ii)在SiN膜11的侧面上。
在此，为了改善包括ONO栅极绝缘膜9的MIS结构的可靠性，限定了3个非常关键的要点：
1)第一，通过转化为SiN侧面热氧化膜13，去除由于以上栅极蚀刻受到损伤并且表现出高泄漏性的SiN膜11的外缘部分。
2)第二，相对于SiN膜11的外缘N，使多晶硅栅电极7的外缘G稍微向内后移，从而减弱SiN膜11的外缘N处的栅极电场。为了使多晶硅栅电极7的外缘G后移，在根据本发明第一实施例的制造方法中，使用比SiN膜的氧化速度(SiN膜11)高的多晶硅的氧化速度(栅电极7)。
3)第三，添加多晶硅热氧化膜8和SiN侧面热氧化膜13的操作建立这样的结构：利用热稳定材料来密封，并且由该热稳定材料来保护位于栅电极7之下的ONO栅极绝缘膜9，所述热稳定材料即多晶硅、SiC和热氧化膜。
这样建立的结构对于防止ONO栅极绝缘膜9恶化是重要的，所述恶化可能由与外围件或者与在后续高温接触退火(1000℃，2分钟)等中的环境的相互作用导致。
操作(f)：在形成多晶硅热氧化膜8和SiN侧面热氧化膜13之后，在SiC外延衬底1的整个表面上沉积ILD膜14(见图5(f))。ILD膜14的适当材料包括：i)通过使用硅烷和氧作为原材料的大气压CVD而沉积的SiO2膜(厚度约为1μm)；以及ii)通过对以上i)添加磷(P)而产生的磷硅玻璃(PSG)，但是并不局限于以上材料。能够承受后续各种热处理操作的其他材料都可以用于ILD膜14。然后，将SiC外延衬底1放入常规扩散炉中，然后，在N2气氛中进行安静热处理(calm heat treatment)几十分钟，从而增大ILD膜14的密度。用于以上操作的热处理温度(例如，900℃到1000℃)优选地低于用于形成二氧化硅膜10的温度。
操作(g)：然后，对SiC外延衬底1的整个表面涂布光致抗蚀剂，然后，充分进行后烘，然后，完全蒸发光致抗蚀剂中的挥发性成分，然后，将SiC外延衬底1浸在BHF酸溶液中，然后，完全去除残留在SiC外延衬底1的背面上的第二临时SiC热氧化膜202(见图5(f))，然后，利用超纯净水来清洗BHF酸溶液。清洗SiC外延衬底1的这样暴露的背面的C面，并且使其不受损伤或者污染。该C面非常有助于降低欧姆接触的阻抗。
然后，干燥被超纯净水弄湿的SiC外延衬底1，然后，立即将SiC外延衬底1放入保持高度真空的真空沉积器中，然后，将特定欧姆接触母体材料真空沉积到SiC外延衬底1的背面。欧姆接触母体材料的例子包括厚度为50nm到100nm的Ni膜，但是并不特别局限于此。
在真空沉积欧姆接触母体材料之后，使用特殊剥离溶液来完全剥离SiC外延衬底1的表面上的抗蚀剂，然后，充分冲洗和干燥SiC外延衬底1，然后，立即将SiC外延衬底1放入快速热处理设备中，此后，在100％高纯度Ar气氛中以1000℃进行接触退火2分钟。如图5(g)所示，在热处理之后，Ni膜与低阻抗SiC衬底熔合(硅化)，从而形成具有最小10-6Ωcm2(10-6Ωcm2到小于10-5Ωcm2)的极低阻抗的欧姆接触电极17。
操作(h)：然后，利用光刻法，在SiC外延衬底1的表面上形成光致抗蚀剂掩模(未示出)。然后，将作为保护膜的光致抗蚀剂涂布到SiC外延衬底1的整个背面，然后，充分干燥，此后，通过使用BHF酸溶液的蚀刻，在ILD膜14和多晶硅热氧化膜8(上面部分)中开启栅极接触窗口15。可以省略在SiC外延衬底1的背面上形成保护光致抗蚀剂的操作。然而，因为以下功能，在SiC外延衬底1的背面上形成保护光致抗蚀剂的操作是优选的：
1)防止欧姆接触电极17在洗脱(elute)到BHF酸溶液之后消失或者恶化。
2)防止从SiC外延衬底1洗脱的欧姆接触材料污染SiC外延衬底1的表面。
在蚀刻结束之后，通过特殊剥离溶液来完全剥离光致抗蚀剂掩模，从而形成图6(h)所示的结构。
操作(i)：然后，充分清洁和冲洗SiC外延衬底1，然后，干燥，然后，立即将SiC外延衬底1放入高真空磁控溅射设备中。然后，将厚度为1μm的特定布线材料，例如，Al真空沉积到SiC外延衬底1的整个表面。
然后，利用光刻法，在SiC外延衬底1利用Al膜形成的表面上形成光致抗蚀剂掩模(未示出)，然后，再次将背面电极保护光致抗蚀剂涂布到SiC外延衬底1的背面，然后，充分干燥以上抗蚀剂，然后，使用磷酸蚀刻溶液来图形化Al膜，从而形成内部布线16。SiC外延衬底1的背面的抗蚀剂防止背面上的欧姆接触电极17消失或者发生变化，所述消失或者变化可能由欧姆接触电极17在磷酸蚀刻溶液中的洗脱导致。假如不担心以上消失或变化，或者在通过RIE蚀刻Al膜时发生的问题，则可以省略形成SiC外延衬底1的背面的抗蚀剂的操作。
最后，通过特殊剥离溶液来完全去除抗蚀剂掩模和背面电极保护抗蚀剂，然后，充分冲洗衬底并且干燥，从而形成图6(i)中的最终结构。利用以上操作，完成了根据本发明第一实施例的具有包括ONO栅极绝缘膜9的MIS结构的碳化硅半导体器件90。
图7示出根据本发明第一实施例的半导体器件90的ONO栅极绝缘膜9的特性。在图7中，#ONO-1和#ONO-2是威布尔分布(Wcibull distribution)的曲线图，示出对这样制备的ONO栅极绝缘膜电容器(样本数量≈50)进行恒定电流应力TDDB(时间相关电介质击穿)测试的结果。#ONO-1具有通过操作(c1)形成的二氧化硅膜10，而#ONO-2具有通过操作(c3)形成的二氧化硅膜10。尽管在图7中未示出，但是通过操作(c2)和操作(c4)形成的ONO栅极绝缘膜9、9显示相似的测试结果。为了与本发明进行比较，图7还示出本发明人公开的基于以上非专利文献5的传统技术的数据(#ONO-0)。
图7具有表示在TDDB(时间相关电介质击穿)之前单位面积内通过栅极绝缘膜的电荷密度QBD(C/cm2)的横坐标，而纵坐标中的F表示累计故障率。QBD表示用于测量与寿命相对应的可靠性的主要指标。
测试样本具有面积(开口部分)为3.14×10-4cm2的栅极窗口6，所有ONO栅极绝缘膜9具有转化膜厚度约为40nm的SiO2膜，并且SiN膜11和SiN热氧化膜12的厚度分别为53nm和5nm。根据本发明的#ONO-1和#ONO-2具有用于二氧化硅膜10的相同热处理条件，具体地，使用N2O气体以1275℃进行20分钟。
与传统技术的测试结果#ONO-0相比，根据本发明第一实施例的测试结果#ONO-1和#ONO-2使TDDB寿命移向更长的寿命侧(更高的QBD)，同时保持威布尔分布曲线的斜率。以上结果表示，与传统技术相比，根据第一实施例的TDDB寿命以恒定放大率一致地延长，而没有扩大分布范围。根据图7中的曲线图，在累计故障率F＝50％时，QBD(#ONO-0)＝30C/cm2，QBD(#ONO-1)＝64C/cm2，以及QBD(#ONO-2)＝408C/cm2。与传统技术(#ONO-0)相比，根据本发明第一实施例的TDDB寿命成功地提高到2.1倍(＝64/30，#ONO-1)至13.6倍(＝408/30，#ONO-2)。已知单晶硅衬底上的热氧化膜(厚度为40nm，多晶硅栅极)的TDDB寿命优选为QBD(#Si)＝40C/cm2。因此，根据本发明的第一实施例，单晶硅衬底上的热氧化膜的TDDB寿命成功地提高到1.6倍(＝64/40，#ONO-1)至10.2倍(＝408/40，#ONO-2)。
如上所述，根据传统技术(非专利文献5)，ONO栅极绝缘膜的TDDB寿命显著延长到达到硅热氧化膜的TDDB寿命的程度，但是在高于硅(MOS)器件的实际上限温度的温度下，ONO栅极绝缘膜不一定能够长时间工作(第一个问题)，因此，需要进一步延长TDDB寿命。
此外，根据传统技术(非专利文献5)的ONO栅极绝缘膜被构造成利用SiC热氧化膜来形成(接触SiC的)第一二氧化硅膜。因此，传统栅极绝缘膜的高可靠性技术不能应用于(第二个问题)由于结构限制而不能使用SiC热氧化膜的特定MOS(MIS)结构器件和相似器件。以上特定MOS(MIS)结构器件的例子包括要在热氧化速度不同的多个晶面上形成栅极绝缘膜的4H-SiC上的沟槽UMOS栅极功率晶体管。
根据本发明，具有MOS结构的碳化硅半导体器件90及其制造方法可以解决传统技术(非专利文献5)的第一个问题和第二个问题中的任意一个或者同时解决它们二者。
效果
根据图7中的结果的说明，显然，本发明的第一实施例解决了传统技术(专利文献5)的如下第一个问题：
ONO栅极绝缘膜的TDDB寿命显著延长到达到硅热氧化膜的TDDB寿命的程度，但是在高于硅(MOS)器件的实际上限温度的温度下，ONO栅极绝缘膜不一定能够长时间工作。
此外，根据本发明的第一实施例，通过操作(c3)和操作(c4)中的任意一个，可以通过SiC的热氧化之外的操作来形成二氧化硅膜10，在这种情况下，同样实现远大于(数位差别)传统技术的TDDB寿命的TDDB寿命。即，本发明的第一实施例解决了传统技术(非专利文献5)的如下第二个问题：
根据传统技术(非专利文献5)的ONO栅极绝缘膜被构造成利用SiC热氧化膜来形成(接触SiC的)第一二氧化硅膜。因此，传统栅极绝缘膜的高可靠性技术不能应用于由于结构限制而不能使用SiC热氧化膜的特定MOS(MIS)结构器件和相似器件。
如上所述，根据第一实施例的碳化硅半导体器件包括：1)碳化硅衬底1；2)由多晶硅构成的栅电极7；以及3)夹在碳化硅衬底1与栅电极7之间从而形成栅极结构的ONO绝缘膜9，该ONO绝缘膜9包括从碳化硅衬底1开始依次形成的如下部分：a)第一二氧化硅膜10；b)SiN膜11；以及c)SiN热氧化膜12，其中氮包括在如下位置中的至少一个中：i)在第一二氧化硅膜10中以及在碳化硅衬底1附近；以及ii)在碳化硅衬底1与第一二氧化硅膜10之间的界面中。
以上结构可以解决传统技术(非专利文献5)的第一个问题和第二个问题中的一个或者同时解决这两个问题。即，在解决第一个问题方面，可以进一步延长ONO栅极绝缘膜9的TDDB寿命，从而ONO栅极绝缘膜9可以在高于硅(MOS)器件的实际上限温度的温度下长时间工作。此外，在解决第二个问题方面，可以将传统栅极绝缘膜的高可靠性技术应用于由于结构限制而不能使用SiC热氧化膜的特定MOS(MIS)结构器件和相似器件，以上特定MOS(MIS)结构器件的例子包括要在热氧化速度不同的多个晶面上形成栅极绝缘膜的4H-SiC上的沟槽UMOS栅极功率晶体管。
第一二氧化硅膜10具有从3.5nm到25nm的厚度，产生优于以上效果的结果。
第一二氧化硅膜10具有从4nm到10nm的厚度，产生更加优于以上效果的结果。
第一二氧化硅膜10是密度增大的非SiC热氧化膜，从而进一步改善可靠性。
碳化硅半导体器件90是MOS电容器，从而实现具有以上效果的MOS电容器。
在根据第一实施例的碳化硅半导体器件90的制造方法中，见操作(c1)和操作(c3)，在形成先驱二氧化硅膜之后并且在沉积SiN膜11之前的时间段内，通过在氧化氮(NOX)气体氛围中进行热处理，来形成第一二氧化硅膜10。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
在根据第一实施例的碳化硅半导体器件90的制造方法中，见操作(c1)和操作(c3)，在形成先驱二氧化硅膜之后并且在沉积SiN膜(N)之前的时间段内，通过在氧化氮(NOX)气体氛围中进行再氧化，来形成第一二氧化硅膜10。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
在根据第一实施例的碳化硅半导体器件90的制造方法中，见操作(c2)，通过在氧化氮(NOX)气体氛围中对碳化硅衬底1的表面进行热氧化，来形成第一二氧化硅膜10。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
在根据第一实施例的碳化硅半导体器件90的制造方法中，通过如下顺序操作来形成第一二氧化硅膜10：
1)通过如下子操作中的一个来形成薄二氧化硅膜：
i)操作(c1)：在形成先驱二氧化硅膜之后并且在沉积SiN膜11之前的时间段内在氧化氮(NOX)气体氛围中进行热处理，
ii)操作(c2)：在形成先驱二氧化硅膜之后并且在沉积SiN膜11之前的时间段内在氧化氮(NOX)气体氛围中进行再氧化，以及
iii)操作(c3)：在氧化氮(NOX)气体氛围中对碳化硅衬底1的表面进行热氧化；以及
2)操作(c4)：在薄二氧化硅膜上沉积通过热氧化之外的操作而形成的另一二氧化硅膜。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
通过供给如下气体中的任意一种来形成氧化氮(NOX)气体氛围：i)N2O(一氧化二氮)；ii)NO(一氧化氮)；iii)NO2(二氧化氮)；iv)i)到iii)中的至少两种的混合气体；v)i)到iii)中的任意一种的稀释气体；以及vi)iv)中的混合气体的稀释气体。参见操作(c1)到操作(c4)。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c1)到操作(c4)，在1000℃到1400℃的温度范围，在氧化氮(NOX)气体氛围中进行热处理、再氧化以及热氧化中的任意一种。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c1)到操作(c4)，在1100℃到1350℃的温度范围，在氧化氮(NOX)气体氛围中进行热处理、再氧化以及热氧化中的任意一种。考虑到较短的处理时间以及较低的处理设备成本，1100℃到1350℃是可行并且优选的。
参见操作(c1)，通过对碳化硅衬底1的表面进行热氧化来形成先驱二氧化硅膜。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c3)，通过热氧化之外的沉积操作来形成先驱二氧化硅膜。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c3)，热氧化之外的沉积操作包括化学气相沉积。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c3)，通过对利用化学气相沉积而沉积的多晶硅和非晶硅膜中的任意一个进行热氧化来形成先驱二氧化硅膜。因此，可以容易地形成在SiC界面中或者该SiC界面附近包括N的二氧化硅膜10，从而容易地制造产生诸如延长ONO栅极绝缘膜9的TDDB寿命的效果的碳化硅半导体器件90。
参见操作(c1)到操作(c4)，在低于或者等于氧化氮(NOX)气体氛围中的热处理、再氧化以及热氧化中的任意一种的温度的温度下，进行形成第一二氧化硅膜10之后的操作。从而可以防止TDDB寿命缩短，或者二氧化硅膜10与SiC之间的界面恶化。
第二实施例
根据第一实施例，公开了在栅极区域的两侧具有场绝缘膜3的ONO栅极绝缘膜MIS结构(电容器)。然而，本发明并不局限于具有以上场绝缘膜3的MIS结构，而是还可应用于没有场绝缘膜3的结构，并且所述结构产生相同的效果。
结构
图8是根据本发明第二实施例的、具有包括高可靠性ONO分层膜的MIS结构(电容器)的碳化硅半导体器件90的主要部分的横截面视图。由相同的附图标记来表示与根据第一实施例的结构单元基本相同的第二实施例的结构单元，并且将简化或者根据具体情况，省略对它们的说明，以避免冗长。
设置了包括具有n-型外延层的上表面的N+型SiC外延衬底1。至少在多晶硅栅电极7的侧面上设置通过热氧化而生长的多晶硅热氧化膜8。具有三层结构的ONO栅极绝缘膜9被夹在SiC外延衬底1与多晶硅栅电极7之间。
ONO栅极绝缘膜9的三层结构的最下部分(SiC外延衬底1侧)，即，薄二氧化硅膜10在以下位置中的至少一个中包括N(氮)：i)第一二氧化硅膜10与SiC外延衬底1之间的界面中；以及ii)该界面附近。二氧化硅膜10具有从3.5nm到25nm的厚度，特别是，产生尤其优选的结果的从4nm到10nm的厚度。
在ONO栅极绝缘膜9的三层结构中，SiN膜11是通过LPCVD等而沉积的中间层(＝N)，而通过对SiN膜11的表面进行氧化而生长的SiN热氧化膜12是最上层(＝O)。(包括SiN侧面热氧化膜13的)SiN膜11和SiN热氧化膜12中的每一个均被形成为与(包括多晶硅热氧化膜8的)栅电极7共有外缘。SiN膜11和SiN热氧化膜12的厚度分别为，例如，53nm和5nm。在SiN膜11的外缘侧面上，布置通过对SiN膜11进行热氧化而生长的薄SiN侧面热氧化膜13(即，SiO2膜)。SiN侧面热氧化膜13是用于确保ONO栅极绝缘膜9的可靠性的重要单元。
此外，要将多晶硅栅电极7的外缘G安置在SiN膜11的外缘N内的位置。未满足外缘G的以上安置条件将显著降低ONO栅极绝缘膜9的可靠性，因此，与第一实施例相似，应该根据第二实施例来精确控制外缘G和外缘N两者的安置。
在栅电极7和二氧化硅膜10(栅电极7的外围)上形成ILD膜14。利用以通过栅电极7的方式开启的栅极接触窗口15来形成ILD膜14。
通过栅极接触窗口15，内部布线16将栅电极7连接到同一衬底上的其他电路元件，或者连接到外部电路。
在SiC外延衬底1的背面上，布置具有极低阻抗的欧姆接触电极17。通过如下顺序操作来形成欧姆接触电极17：i)将诸如Ni的接触金属真空沉积在SiC外延衬底1的背面上；ii)通过以比用于ONO栅极绝缘膜9的二氧化硅膜10(即，SiC热氧化膜)的热氧化温度低的温度，例如，相对以1100℃进行热氧化的1000℃，进行快速热处理，来使这样获得的产物与SiC熔合。
制造方法
然后，参考图9(a)到图11(f)，将说明根据本发明第二实施例的包括ONO栅极绝缘膜9的MIS结构(见图8)的制造方法。
操作(a)：通过RCA清洁等来充分清洁上表面生长了高质量n-型外延层的(0001)硅面8°切割n+型4H-SiC外延衬底1。然后，在干氧化之后，生长厚度约为10nm的SiC热氧化膜，此后，立即将SiC外延衬底1浸入缓冲氢氟酸溶液(BHF＝NH4F+HF混合溶液)中，然后，去除BHF酸溶液。
以上牺牲氧化操作在某种程度上可以：i)防止SiC外延衬底1的表面上的污染物；或者ii)防止可归于晶体不完整性的潜在缺陷进入二氧化硅膜10。在牺牲氧化之后，再次对SiC外延衬底1进行RCA清洁，然后，将SiC外延衬底1浸在BHF酸溶液中5秒钟到10秒钟，从而在清洁的最后步骤中，去除在SiC外延衬底1的表面上生成的化学氧化膜。在以上操作之后，利用超纯净水来彻底冲洗BHF酸溶液，此后，干燥SiC外延衬底1。
通过根据第一实施例的操作(c1)到操作(c4)中的任意一个，立即在SiC外延衬底1的整个表面上生长二氧化硅膜10。在此，将氧化氮(NOX)气体氛围中的热处理温度设置成高于后续操作中的任意其他热处理温度。图9(a)示出操作中的该步骤时的MIS结构的横截面结构。
在图9(a)中，SiC外延衬底1具有作为在形成二氧化硅膜10的操作中自动形成的临时二氧化硅膜202的背面。临时二氧化硅膜202有效去除SiC外延衬底1的背面上的研磨损伤层，另外，在保护SiC外延衬底1的背面以避免在去除背面上的多晶硅时可能导致的干法蚀刻损伤中起重要作用，这将在后续操作中进行说明。
操作(b)：在形成二氧化硅膜10之后，通过使用SiH2Cl2和O2的LPCVD，在SiC外延衬底1的整个表面上沉积SiN膜11(＝ONO栅极绝缘膜9的第二层)。在沉积之后，立即以950℃对SiC外延衬底1进行高热氧化，从而在SiN膜11的表面上生长具有特定厚度的SiN热氧化膜12(＝ONO栅极绝缘膜9的第三层)。图9(b)示出操作的该步骤中的SiC外延衬底1的横截面结构。分别通过沉积SiN膜11以及生长SiN热氧化膜12，在SiC外延衬底1的背面上自动形成临时SiN膜203和临时SiN热氧化膜204。
操作(c)：然后，通过使用硅烷作为原材料的低压CVD(600℃到700℃的生长温度)，在SiC外延衬底1的整个表面和背面上形成厚度为300nm到400nm的多晶硅膜。然后，通过使用三氯氧磷(POCl3)和氧的已知热扩散方法(900℃到950℃的处理温度)，将n型杂质P(磷)添加到多晶硅膜，从而产生传导性。可以添加p型杂质，来代替以上n型杂质。
然后，利用光刻法，在SiC外延衬底1的表面上形成光致抗蚀剂掩模(未示出)，然后，通过使用SF6的反应离子蚀刻(RIE)来依次蚀刻多晶硅膜、SiN热氧化膜12以及SiN膜11，从而大致限定(预限定)如下部分的外缘：i)多晶硅栅电极7；ii)SiN热氧化膜12；以及iii)SiN膜11。利用以上操作，通过与用于多晶硅栅电极7的相同的光致抗蚀剂掩模以自对准方式精确蚀刻(去除)ON层(O：SiN热氧化膜12，N：SiN膜11)的非必要部分，使得ON层可以共有外缘。但是，在操作的该步骤中，多晶硅栅电极7的外缘G与SiN膜11的外缘N之间的微米级位置关系依赖于所使用的RIE设备或者蚀刻气体，因此，是可变的。多晶硅栅电极7的外缘G可能位于SiN膜11的外缘N外，即，可能发生相反的安置。
对于顺序蚀刻操作，有重要提示，即，要保留二氧化硅膜10，换而言之，不要完全去除二氧化硅膜10。完全去除二氧化硅膜10的过蚀刻使得由等离子体所导致的晶体光栅损伤(crystalline grating damage)进入SiC外延衬底1这样暴露的表面。由于该原因，在SiN膜11的RIE蚀刻中，要使用对SiO2具有高选择性的蚀刻气体，并且要精确感测蚀刻结束点，从而防止过蚀刻。
在顺序蚀刻操作之后，完全去除所使用的抗蚀剂，然后，对SiC外延衬底1的背面进行干法蚀刻，同时通过再次对SiC外延衬底1的整个表面涂布厚度大于或者等于1μm的抗蚀剂材料(光致抗蚀剂是容许的)，来保护该表面，然后，依次去除沉积在背面上的临时多晶硅膜(包括它的热氧化膜，两者都未示出)、临时SiN热氧化膜204以及临时SiN膜203(见图9(b))，然后，剥离用于保护表面的抗蚀剂材料，从而形成图10(c)所示的横截面结构。
操作(d)：然后，再次对SiC外延衬底1进行RCA清洁、净化-干燥，然后，以950℃进行湿氧化(高热氧化)，从而分别在如下位置同时生长多晶硅热氧化膜8和SiN侧面热氧化膜13：i)多晶硅栅电极7的侧面和上部上；以及ii)在SiN膜11的侧面上。
在此，为了改善包括ONO栅极绝缘膜9的MIS结构的可靠性，有3个非常关键的要点：
1)第一，通过转化为SiN侧面热氧化膜13，去除由于以上栅极蚀刻受到损伤并且表现出高泄漏性的SiN膜11的外缘部分。
2)第二，相对于SiN膜11的外缘N，使多晶硅栅电极7的外缘G稍微向内后移，从而减弱SiN膜11的外缘N处的栅极电场。
为了使多晶硅栅电极7的外缘G后移，在根据本发明第二实施例的制造方法中，使用比SiN膜的氧化速度(SiN膜11)高的多晶硅的氧化速度(栅电极7)。
3)第三，添加多晶硅热氧化膜8和SiN侧面热氧化膜13的操作建立这样的结构：利用热稳定材料来密封，并且由该热稳定材料来保护位于栅电极7之下的ONO栅极绝缘膜9，所述热稳定材料即多晶硅、SiC和热氧化膜。
这样建立的结构对于防止ONO栅极绝缘膜9恶化是重要的，所述恶化可能由与外围件或者与在后续高温接触退火(1000℃，2分钟)等中的环境的相互作用导致。
操作(e)：在形成多晶硅热氧化膜8和SiN侧面热氧化膜13之后，在SiC外延衬底1的整个表面上沉积ILD膜14(见图11(e))。ILD膜14的适当材料包括：i)通过使用硅烷和氧作为原材料的大气压CVD而沉积的SiO2膜(厚度约为1μm)；以及ii)通过对以上i)添加磷(P)而产生的磷硅玻璃(PSG)，但是并不局限于以上材料。能够承受后续各种热处理操作的其他材料都可以用于ILD膜14。
然后，将SiC外延衬底1放入常规扩散炉中，然后，在N2气氛中进行安静热处理(calm heat treatment)几十分钟，从而增大ILD膜14的密度。以上操作中的热处理温度(例如，900℃到1000℃)优选地低于用于二氧化硅膜10的温度。
操作(f)：然后，对SiC外延衬底1的表面涂布光致抗蚀剂，然后，充分进行后烘，然后，完全蒸发抗蚀剂中的挥发性成分，然后，将SiC外延衬底1浸在BHF酸溶液中，然后，完全去除在SiC外延衬底1的背面上残留的第二临时SiC二氧化硅膜202(见图11(e))，然后，利用超纯净水来清洗BHF酸溶液。清洗SiC外延衬底1的这样暴露的背面的C面，并且使其不受损伤或者污染。该C面非常有助于降低欧姆接触的阻抗。
然后，干燥被超纯净水弄湿的SiC外延衬底1，然后，立即将SiC外延衬底1放入保持高度真空的真空沉积器中，然后，将特定欧姆接触母体材料真空沉积到SiC外延衬底1的背面。欧姆接触母体材料的例子包括厚度为50nm到100nm的Ni膜，但是并不特别局限于此。
在真空沉积欧姆接触母体材料之后，使用特殊剥离溶液来完全剥离SiC外延衬底1的表面上的抗蚀剂，然后，充分冲洗和干燥SiC外延衬底1，然后，立即将SiC外延衬底1放入快速热处理设备中，此后，在100％高纯度Ar气氛中以1000℃进行接触退火2分钟。如图11(f)所示，在热处理之后，Ni膜与低阻抗SiC衬底熔合(硅化)，从而形成具有最小10-6Ωcm2(10-6Ωcm2到小于10-5Ωcm2)的极低阻抗的欧姆接触电极17。
操作(g)：此后，通过依次执行与根据第一实施例的操作相同的操作，根据第二实施例，在SiC外延衬底1上布置栅极接触窗口15和内部布线16。然后，根据本发明的第二实施例，完成图8所示的包括ONO栅极绝缘膜9的MIS结构。
效果
根据第二实施例这样制备的包括ONO栅极绝缘膜9的MIS结构显示出如图7中的根据第一实施例的MIS结构一样卓越的TDDB寿命。即，本发明的第二实施例解决了传统技术(非专利文献5)的如下第一个问题：
ONO栅极绝缘膜的TDDB寿命显著延长到达到硅热氧化膜的TDDB寿命的程度，但是在高于硅(MOS)器件的实际上限温度的温度下，ONO栅极绝缘膜不一定能够长时间工作。
此外，根据本发明的第二实施例，通过操作(c3)和操作(c4)中的任意一个，可以通过SiC的热氧化之外的操作来形成二氧化硅膜10，在这种情况下，同样实现远大于(数位差别)传统技术的TDDB寿命的TDDB寿命。即，本发明的第二实施例解决了传统技术(非专利文献5)的如下第二个问题：
根据传统技术(非专利文献5)的ONO栅极绝缘膜被构造成利用SiC热氧化膜来形成(接触SiC的)第一二氧化硅膜。因此，传统栅极绝缘膜的高可靠性技术不能应用于由于结构限制而不能使用SiC热氧化膜的特定MOS(MIS)结构器件和相似器件。
第三实施例
根据本发明的第三实施例，公开了一种标准n沟道型平面功率MOSFET单元(cell)。在此，本发明可应用于任意单元形状，所述任意单元形状包括：正方形单元、六角形单元、圆形单元、双栉形(直线形)单元等。
结构
图12是根据本发明第三实施例的功率MOSFET单元的主要部分的横截面视图。
在图12中，设置了n+型单晶SiC衬底100。在n+型单晶SiC衬底100的上表面(上侧的主面)上，同质外延生长添加了氮(1×1016/cm3)的第一n-型外延层200(厚度为10μm)。在分别根据第一实施例和第二实施例的图1和图8中，虽然未示出，但是n-型外延层具有与图12中的根据第三实施例的第一n-型外延层200的相同的结构。可以使用具有诸如4H、6H、3C和15R的其他结构体系的衬底，其中，H表示六方系，C表示立方系，R表示菱形系。
在n-型外延层200的表面层的特定区域中，设置p型基底区53a、53b，所述p型基底区53a、53b均具有特定深度，并且对所述p型基底区53a、53b稍许添加了p型杂质。在各p型基底区53a、53b中的每一个的表面层的特定区域中，与各p型基底区53a、53b的外缘边界间隔开恒定距离，来形成比p型基底区53a、53b浅的n+源极区54a、54b。在p型基底区53a、53b的中心处的衬底表面层上，比p型基底区53a、53b浅的p+型基底接触区57被夹在n+型源极区54a和54b之间。
在SiC衬底100的表面上选择性地形成ONO栅极绝缘膜9a、9b。ONO栅极绝缘膜9a、9b均具有从其下侧(SiC衬底100侧)开始依次沉积的三层结构，包括：二氧化硅膜10a、10b；SiN膜11a、11b；以及SiN热氧化膜12a、12b。无需说明，二氧化硅膜10a、10b薄，而且在如下位置中的至少一个中包括N(氮)：i)在二氧化硅膜10a、10b与SiC衬底100之间的界面中；以及ii)该界面附近。二氧化硅膜10a、10b均具有从3.5nm到25nm的厚度，特别是，产生尤其优选的结果的从4nm到10nm的厚度。在SiN膜11a、11b的侧面上，分别设置通过对SiN膜11a、11b进行热氧化而生长的SiN侧面热氧化膜13a、13b。
在ONO栅极绝缘膜9a、9b上，分别设置由多晶硅构成的传导栅电极7a、7b。在多晶硅栅电极7a、7b的上部和侧面上，分别设置多晶硅侧面热氧化膜8a、8b。
在包括多晶硅侧面热氧化膜8a、8b的SiC衬底100上形成ILD膜14a、14b。在ILD膜14a、14b中开启的源极窗口63通过n+型源极区54a、54b和p+型基底接触区57。在源极窗口63的底部处，形成源极接触电极64。通过如下顺序操作来形成源极接触电极64：i)在源极窗口63的底部处选择性地布置诸如Ni的薄金属膜母体材料；以及ii)通过快速热处理来使这样获得的产物与SiC熔合。源极接触电极64同时实现与n+型源极区54a、54b和p+型基底接触区57的欧姆接触。在SiC衬底100的背面上，通过与形成源极接触电极64的操作相似的操作来形成漏电极17。通过源极窗口63，内部布线16将源极接触电极64连接到同一衬底上的其他电路元件，或者连接到外部电路。
制造方法
然后，参考图13(a)到图16(h)，将说明根据本发明第三实施例的平面型功率MOSFET单元的制造方法。
操作(a)：首先，制备在主面上同质外延生长了n-型外延层200的n+型SiC外延衬底100，然后，在n-型外延层200上沉积厚度为20nm到30nm的CVD氧化膜20。然后，在这样获得的产物上，通过LPCVD(低压化学气相沉积)形成多晶硅膜(厚度约为1.5μm)，作为离子注入掩模。除了多晶硅膜，还可以使用通过CVD形成的SiO2膜和PSG(磷硅玻璃)中的任意一种。可以省略CVD氧化膜20。然而，优选使用CVD氧化膜20，因为在多晶硅膜被用作离子注入掩模时，它具有有益效果和功能(见如下)：
(1)用作保护膜，用于防止多晶硅膜与n-型外延层200发生不希望的反应；
(2)感测多晶硅掩模的各向异性蚀刻的结束点，并且用作蚀刻阻挡膜；
(3)用作p型基底杂质的离子注入中的表面保护膜。
然后，使用诸如光刻法、反应离子蚀刻(RIE)等的各向异性蚀刻操作，垂直去除要形成p型基底区53a、53b的区域上的多晶硅膜，此后，形成第一离子注入掩模21a、21b。用于多晶硅膜的RIE的诸如SF6的蚀刻气体可以实现：i)对热氧化膜的高选择性蚀刻，以及ii)结束点感测，防止对SiC衬底100的表面，特别是沟道区域，的等离子体损伤。
然后，如图13(a)所示，注入p型杂质，从而形成p型基底区53a、53b。实际上，多晶硅膜被附着到SiC衬底100的背面，但是在图13(a)中没有示出。用于p型基底区53a、53b的选择性离子注入条件的例子包括：
杂质：           Al+离子
衬底温度：       750℃
加速电压/剂量：  360keV/5×10-13cm-3
在p型基底的离子注入之后，通过湿法蚀刻来去除CVD氧化膜20和第一离子注入掩模21a、21b。
操作(b)：然后，如图13(b)所示，通过进行与p型基底区53a、53b的选择性离子注入的操作基本相同的操作，来形成n+型源极区54a、54b和p+型基底接触区57。
用于n+型源极区54a、54b的选择性离子注入条件的例子包括：
杂质：                P+离子
衬底温度：          500℃
加速电压/剂量：     160keV/2.0×1015cm-2
                    100keV/1.0×1015cm-2
                    70keV/6.0×1014cm-2
                    40keV/5.0×1014cm-2
此外，用于p+型基底接触区57的选择性离子注入条件的例子包括：
杂质：              Al+离子
衬底温度：          750℃
加速电压/剂量：     100keV/3.0×1015cm-2
                    70keV/2.0×1015cm-2
                    50keV/1.0×1015cm-2
                    30keV/1.0×1015cm-2
在所有离子注入操作结束之后，将SiC衬底100浸入氢氟酸和硝酸的混合溶液中，完全去除：i)使用的所有掩模；以及ii)附着到SiC衬底100的背面的不必要掩模材料。为了去除掩模，可以将SiC衬底100交替浸入热磷酸溶液和BHF溶液中，从而依次去除多晶硅膜和SiO2膜。
然后，清洁并且干燥已去除掩模的SiC衬底100，然后，在高纯度大气压Ar气氛中以1700℃进行热处理1分钟，从而一次活化在p型基底区53a、53b，n+型源极区54a、54b以及p+型基底接触区57上离子注入的所有传导性杂质。
操作(c)：然后，在干氧气氛中对通过RCA清洁等充分清洁的SiC衬底100进行热氧化，从而在SiC衬底100的表面和背面上生长热氧化膜，然后，立即利用BHF酸溶液来去除该膜。牺牲氧化膜的厚度小于50nm，优选为5nm到20nm。再次通过RCA清洁来充分清洁牺牲氧化之后的SiC衬底100。然后，通过热氧化、CVD等，在SiC衬底100的表面上形成厚绝缘膜，从而利用：i)已知的光刻法和ii)已知的干法蚀刻或者湿法蚀刻，来形成1)具有厚氧化膜的场区域(未示出)和2)没有厚氧化膜的单元区域(单胞)70(请参考图12)。在上文中，在操作的该步骤中，单元区域70的形状与图13(b)所示的形状基本相同，但是不同之处在于，利用场区域(未示出)来形成单元区域70的外围。
然后，再次通过RCA清洁等来充分清洁SiC衬底100。在清洁的最后步骤中，为了去除在单元区域70的表面上形成的化学氧化膜(SiO2)，将单元区域70(SiC衬底100)浸入稀释的氢氟酸溶液中5秒钟到10秒钟，然后，利用超纯净水来彻底冲洗稀释的氢氟酸溶液，然后，干燥。此后，立即在SiC衬底100的单元区域70的表面上形成二氧化硅膜10a、10b，即，ONO栅极绝缘膜9a、9b的第一层。为了形成二氧化硅膜10a、10b，可以任意使用根据第一实施例的操作(c1)到操作(c4)中的任意一个。
然后，在二氧化硅膜10a、10b上，通过LPCVD沉积SiN膜11a、11b(第二层)。最后，对SiN膜11a、11b进行热氧化(例如，高热氧化)，以在表面上生长SiN热氧化膜12a、12b(第三层)，从而获得图13(c)所示的结构。还在外延衬底100的背面上形成具有ONO结构的膜，但是在图13(c)中没有示出。根据第三实施例的用于形成各个膜的条件与根据本发明的第一实施例和第二实施例的条件基本相同。
在此，关键点是：应该将用于二氧化硅膜10a、10b的NOX热处理温度设置成高于后续操作中的热处理温度中的任意一个。此后，以1000℃进行快速热处理，从而实现表面上的源极接触电极64与背面上的漏电极17之间的欧姆接触。因此，可以为二氧化硅膜10a、10b的热处理选择较高的温度，例如，1275℃。
操作(d)：然后，在SiC衬底100的整个表面和背面上，通过使用硅烷作为原材料的低压CVD(600℃到700℃的生长温度)，来形成厚度为300nm到400nm的多晶硅膜。然后，通过使用三氯氧磷(POCl3)和氧的已知热扩散方法(900℃到950℃的处理温度)，来将n型杂质P(磷)添加到多晶硅膜，从而产生传导性。可以添加诸如B(硼)等的p型杂质，来代替P(磷)。
然后，通过光刻法和(使用C2F6和氧作为蚀刻剂的)反应离子蚀刻(RIE)，从如下结构中依次去除不必要部分：i)外延衬底100侧的表面上的多晶硅膜；以及ii)ONO栅极绝缘膜9a、9b的SiN热氧化膜12a、12b和SiN膜11a、11b。然后，去除光致抗蚀剂的操作产生图14(d)所示的结构。在该操作中，限定栅电极7a、7b(确定其位置)。在此，还在外延衬底100的背面上形成多晶硅膜，但是在图14(d)中没有示出。
操作(e)：然后，在RIE之后，对SiC外延衬底100进行RCA清洁，然后，净化-干燥，以及以950℃进行湿氧化(高热氧化)，从而如图14(e)所示，分别在如下位置同时生长多晶硅热氧化膜8a、8b和SiN侧面热氧化膜13a、13b：i)在多晶硅栅电极7a、7b的侧面和上部上；以及ii)在SiN膜11a、11b的侧面上。
在该操作(e)中，通过将在操作(d)中由于栅极蚀刻而受到损伤的漏电流SiN膜的外缘部分的侧面转化为热氧化膜13a、13b，来去除该侧面，并且如图14(e)所示，相对于各SiN膜11、11的外缘N，使各多晶硅栅电极7a、7b的外缘G稍微向内后移，从而减弱各SiN膜11的外缘N处的栅极电场，因此改善可靠性。为了使各多晶硅栅电极7a、7b的外缘G后移，在根据本发明第三实施例的制造方法中，使用比SiN膜的氧化速度(SiN膜11、11)高的多晶硅的氧化速度(栅电极7a、7b)。
此外，在该操作(e)中，添加多晶硅热氧化膜8a、8b和SiN侧面热氧化膜13a、13b建立这样的结构：利用热稳定材料来分别密封，并且由该热稳定材料来分别保护位于栅电极7a、7b之下的ONO栅极绝缘膜9a、9b，所述热稳定材料即多晶硅、SiC和热氧化膜。这样建立的结构对于防止ONO栅极绝缘膜9a、9b恶化是重要的，所述恶化可能由与外围件或者与在后续高温接触退火(1000℃，2分钟)等中的环境的相互作用导致。在此，可以在栅电极7a、7b的上部(而不仅仅在其侧面)形成多晶硅热氧化膜8a、8b，这使得多晶硅栅电极7a、7b的厚度减小。考虑到这样减小的厚度，规定了多晶硅栅电极7a、7b的初始厚度。
操作(f)：然后，如图15(f)所示，在SiC衬底100的整个表面上沉积ILD膜14。ILD膜14的适当材料包括：i)通过使用硅烷和氧作为原材料的大气压CVD而沉积的SiO2膜(＝NSG，厚度约为1μm)；ii)通过对i)添加磷(P)而产生的磷硅玻璃(PSG)；以及iii)通过对ii)添加硼而产生的硼磷硅玻璃(BPSG)，但是并不局限于以上材料。
然后，将SiC衬底100放入常规扩散炉中，然后，在N2气氛中进行安静热处理几十分钟，从而增大ILD膜14的密度。用于以上操作的热处理温度(例如，900℃到1000℃)优选地低于用于形成(热氧化)二氧化硅膜10a、10b的温度。
操作(g)：然后，通过i)已知的光刻法和ii)已知的干法蚀刻或者湿法蚀刻，a)在SiC衬底100侧的表面上的ILD膜14中以及b)在分别作为ONO栅极绝缘膜9的SiC热氧化膜的二氧化硅膜10a、10b中，开启源极窗口63。利用以上操作，同时开启围绕图12中的单元区域70形成的栅极接触窗口(未示出)。在蚀刻溶液或者蚀刻气体接触SiC衬底100的背面时，还同时去除背面上的临时多晶硅膜上的热氧化膜(未示出)。
在蚀刻ILD膜14和二氧化硅膜10a、10b之后，通过诸如DC(直流)溅射等的膜形成操作，在保留光致抗蚀剂-蚀刻掩模的SiC衬底100的整个表面上，真空沉积源极接触电极母体材料25。厚度为例如50nm的Ni膜或者CO膜可以用作源极接触电极母体材料25。
在真空沉积源极接触电极母体材料25之后，将SiC衬底100浸入特殊光致抗蚀剂剥离剂中，从而完全去除SiC衬底100的表面上残留的光致抗蚀剂。利用该操作，如图15(g)所示，形成如下衬底结构：仅在源极窗口63上以及在栅极接触窗口的底部处(未示出制图线和符号)沉积源极接触电极母体材料25。
操作(h)：然后，充分冲洗并干燥SiC衬底100，然后，对SiC衬底100的整个表面涂布厚度大于或者等于1μm的保护抗蚀剂材料(光致抗蚀剂是容许的)，此后，通过干法蚀刻，依次去除残留在SiC衬底100侧的背面上的多晶硅膜、SiN热氧化膜以及SiN膜(未示出)。以上保护抗蚀剂用于防止源极接触电极母体材料25和栅极绝缘膜10a、10b恶化，所述恶化可能由干法蚀刻中的等离子体损伤、充电(charging)或者污染导致。
然后，将SiC衬底100浸在BHF酸溶液中，从而去除在形成二氧化硅膜10a、10b的过程中形成的临时SiC热氧化膜(未示出)，因此，暴露外延衬底100的背面上的纯晶面。利用超纯净水来彻底冲洗BHF酸溶液，然后，进行干燥，然后，立即将SiC衬底100放入保持高度真空的真空沉积器中，从而在背面上真空沉积特定漏极接触电极母体材料(未示出)。背面上的特定漏极接触电极母体材料的例子包括厚度为50nm到100nm的Ni膜或者CO膜。
然后，利用特殊剥离溶液来完全剥离用于保护表面的抗蚀剂，然后，充分清洁、冲洗和干燥外延衬底100，然后，立即将外延衬底100放入快速热处理设备中，然后，以1000℃在高纯度Ar气氛中进行快速热处理(接触退火)2分钟。通过以上热处理，将在如下位置上沉积的接触电极母体材料(Ni膜)：
i)源极窗口63的底部(见图15(g)中的源极接触电极母体材料25)，
ii)栅极接触窗口(未示出)的底部，以及
iii)栅极接触窗口(未示出)的背面，分别与如下结构熔合：
I)n+型源极区54a、54b(/p+型基底接触区57)(见图13(b))，
II)多晶硅栅电极接触区(未示出)，以及
III)n+型SiC外延衬底100的背面，从而分别形成如下结构：A)源极接触电极64，B)栅电极(未示出)，以及C)漏电极17，它们三者实现表现出极低阻抗的欧姆接触，从而形成图16(h)中的衬底结构。
操作(i)：最后，将进行接触退火之后的SiC衬底100放入保持高度真空的磁控溅射设备内，然后，将特定布线材料，例如，Al膜，按照3μm的厚度，真空沉积到SiC衬底100的整个表面。
然后，利用光刻法，在利用Al膜形成的SiC衬底100的上面上形成光致抗蚀剂掩模，然后，对SiC衬底100的背面涂布背面电极保护光致抗蚀剂，然后，充分干燥该光致抗蚀剂，然后，通过RIE来图形化Al膜，从而如图12所示，形成连接到(连接到源极接触电极64的)内部布线16和栅电极接触件的内部布线(未示出)。
最后，利用特殊剥离溶液来完全去除抗蚀剂掩模，然后，充分冲洗并干燥SiC衬底100，这样完成了图12所示的根据本发明第三实施例的平面型功率MOSFET单元。
效果
这样制备的根据本发明第三实施例的平面型功率MOSFET单元具有包括ONO栅极绝缘膜9a、9b的MIS结构，显示出比具有常规的简单SiC热氧化栅极氧化膜的平面型功率MOSFET单元的晶体管特性卓越的晶体管特性。
根据第三实施例的包括ONO栅极绝缘膜9a、9b的部分MIS结构显示出与根据第一实施例的MIS结构的一样高的TDDB寿命分布(请参考图7)。即，根据本发明的第三实施例的包括ONO栅极绝缘膜9a、9b的MIS结构平面型功率MOSFET单元及其制造方法解决了传统技术(非专利文献5)的传统平面型功率MOSFET的如下第一个问题：
ONO栅极绝缘膜的TDDB寿命显著延长到达到Si热氧化膜的TDDB寿命的程度，但是在高于Si(MOS)器件的实际上限温度的温度下，ONO栅极绝缘膜不一定能够长时间工作。
此外，根据本发明的第三实施例，通过操作(c3)和操作(c4)中的任意一个，利用SiC的热氧化之外的操作来形成二氧化硅膜10a、10b。即，本发明的第三实施例解决了传统技术(非专利文献5)的如下第二个问题：
根据传统技术(非专利文献5)的ONO栅极绝缘膜被构造成利用SiC热氧化膜来形成(接触SiC的)第一二氧化硅膜。因此，传统栅极绝缘膜的高可靠性技术不能应用于(第二个问题)由于结构限制而不能使用SiC热氧化膜的特定MOS(MIS)结构器件和相似器件。
对于制造具有在SiC衬底的沟槽处形成的ONO栅极绝缘膜结构的功率UMOSFET，第三实施例是极其有效的。
第四实施例
根据第三实施例，本发明的ONO栅极绝缘膜结构应用于平面型MOSFET单元。然而，本发明并不局限于以上应用。根据本发明的第四实施例，ONO栅极绝缘膜结构还可应用于具有相似单元结构的IGBT(绝缘栅极双极型晶体管)单元。根据第四实施例，可以产生与根据第三实施例的平面型功率MOSFET单元所产生的效果基本相同的效果。
以上第一实施例到第四实施例用于对本发明的充分理解，因此，并不限制本发明。因此，在以上四个实施例中公开的单元可以包括属于本发明技术范围的所有设计改变或者其等同物。
此外，将相对根据实施例的结构单元来阐述所要求保护的结构单元。具体地，根据实施例的SiC外延衬底1(图12中的SiC衬底100和外延层200)与所要求保护的碳化硅衬底相对应，根据实施例的二氧化硅膜10、10a、10b与所要求保护的第一二氧化硅膜相对应，SiN膜11、11a、11b与所要求保护的氮化硅膜相对应，根据实施例的SiN热氧化膜12与所要求保护的氮化硅热氧化膜相对应，根据实施例的ONO栅极绝缘膜9与所要求保护的ONO绝缘膜相对应。
本申请基于(2005年8月29日在日本递交的)在先日本特开2005-247175。在此通过引用包括要求其优先权的日本特开2005-247175的全部内容，以对翻译错误或者遗漏的部分提供保护。
通过参考所附权利要求来限定本发明的范围。
工业可应用性
本发明可以提供实际上限温度提高的碳化硅半导体器件以及该器件的制造方法。

Claims (11)

1.一种用于制造碳化硅半导体器件的方法，所述方法包括以下步骤：
提供碳化硅衬底；
在所述碳化硅衬底上形成ONO绝缘膜；
在所述ONO绝缘膜上形成由多晶硅构成的栅电极；
其中，通过以下步骤形成所述ONO绝缘膜：
形成第一二氧化硅膜，
形成SiN膜，以及
形成SiN热氧化膜，
其特征在于，通过以下步骤在所述碳化硅衬底上形成所述第一二氧化硅膜：
通过以下子操作中的一个形成薄二氧化硅膜：
在形成先驱二氧化硅膜之后并且在沉积所述SiN膜之前的时间段内，在氧化氮气体氛围中进行热处理，
在形成先驱二氧化硅膜之后并且在沉积所述SiN膜之前的时间段内，在氧化氮气体氛围中进行再氧化，以及
在氧化氮气体氛围中，对所述碳化硅衬底的表面进行热氧化，以及
在所述薄二氧化硅膜上沉积通过热氧化之外的操作而形成的另一二氧化硅膜。
2.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，所述第一二氧化硅膜的厚度为3.5nm到25nm。
3.根据权利要求2所述的用于制造碳化硅半导体器件的方法，其特征在于，所述第一二氧化硅膜的厚度为4nm到10nm。
4.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，所述第一二氧化硅膜是密度增大的非SiC热氧化膜。
5.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，所述碳化硅半导体器件是MOS电容器，所述MOS表示金属氧化物半导体。
6.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，所述碳化硅半导体器件是表示金属氧化物半导体场效应晶体管的MOSFET。
7.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，所述碳化硅半导体器件是表示绝缘栅极双极型晶体管的IGBT。
8.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，通过供给如下气体中的一种来形成所述氧化氮(NOX)气体氛围：
N2O(一氧化二氮)，
NO(一氧化氮)，
NO2(二氧化氮)，
N2O、NO和NO2中的至少两种的混合气体，
N2O、NO和NO2中的任意一种的稀释气体，以及
所述N2O、NO和NO2中的至少两种的混合气体的稀释气体。
9.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，在1000℃到1400℃的温度范围进行所述氧化氮(NOX)气体氛围中的所述热处理。
10.根据权利要求9所述的用于制造碳化硅半导体器件的方法，其特征在于，在1100℃到1350℃的温度范围进行所述氧化氮(NOX)气体氛围中的所述热处理。
11.根据权利要求1所述的用于制造碳化硅半导体器件的方法，其特征在于，以低于或者等于所述氧化氮(NOX)气体氛围中的所述热处理的温度的温度，来进行形成所述第一二氧化硅膜之后的操作。
CN200680032093XA 2005-08-29 2006-08-22 用于制造碳化硅半导体器件的方法 Active CN101253633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005247175A JP2007066944A (ja) 2005-08-29 2005-08-29 炭化珪素半導体装置及びその製造方法
JP247175/2005 2005-08-29
PCT/JP2006/316795 WO2007026622A1 (en) 2005-08-29 2006-08-22 Silicon carbide semiconductor device and method for producing the same

Publications (2)

Publication Number Publication Date
CN101253633A CN101253633A (zh) 2008-08-27
CN101253633B true CN101253633B (zh) 2010-06-23

Family

ID=37332640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680032093XA Active CN101253633B (zh) 2005-08-29 2006-08-22 用于制造碳化硅半导体器件的方法

Country Status (7)

Country Link
US (4) US8222648B2 (zh)
EP (1) EP1929535B8 (zh)
JP (1) JP2007066944A (zh)
KR (1) KR100980527B1 (zh)
CN (1) CN101253633B (zh)
TW (1) TWI311814B (zh)
WO (1) WO2007026622A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793293B2 (ja) 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US8471267B2 (en) 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
CN102576723B (zh) * 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
DE102010031153A1 (de) * 2010-07-09 2012-01-12 Robert Bosch Gmbh Feldeffekttransistoren für Gassensoren
US20120019284A1 (en) * 2010-07-26 2012-01-26 Infineon Technologies Austria Ag Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor
JP5360011B2 (ja) * 2010-07-30 2013-12-04 日産自動車株式会社 炭化珪素半導体装置の製造方法
CN102097312B (zh) * 2010-11-16 2012-08-29 无锡中微晶园电子有限公司 一种ono电容结构的生长工艺
JP5343984B2 (ja) 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP2012151400A (ja) * 2011-01-21 2012-08-09 Mitsubishi Electric Corp ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
CN103326234B (zh) * 2012-03-20 2016-01-06 山东华光光电子有限公司 一种大功率半导体激光器过渡热沉及其制备方法
WO2013145023A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 電界効果型炭化珪素トランジスタ
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
JP6299102B2 (ja) 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6068042B2 (ja) 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104637797A (zh) * 2013-11-12 2015-05-20 中国科学院微电子研究所 一种后栅工艺中ild层的处理方法
CN111799324B (zh) * 2015-05-18 2024-09-13 住友电气工业株式会社 碳化硅外延基板、碳化硅半导体装置及其制造方法
JP7154772B2 (ja) * 2018-02-16 2022-10-18 株式会社豊田中央研究所 炭化珪素半導体装置の製造方法
US11121235B2 (en) 2018-07-25 2021-09-14 National Tsing Hua University Structure and a manufacturing method of a MOSFET with an element of IVA group ion implantation
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法
CN111403280A (zh) * 2020-03-31 2020-07-10 中国科学院微电子研究所 一种碳化硅mos电容器件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6362051B1 (en) * 2000-08-25 2002-03-26 Advanced Micro Devices, Inc. Method of forming ONO flash memory devices using low energy nitrogen implantation
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2003031808A (ja) 2001-07-16 2003-01-31 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP2003243653A (ja) 2002-02-19 2003-08-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP3983094B2 (ja) * 2002-04-25 2007-09-26 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP2005019951A (ja) 2003-06-06 2005-01-20 Japan Science & Technology Agency ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置
US20050040479A1 (en) * 2003-08-20 2005-02-24 Pdf Solutions Oxide-Nitride-Oxide spacer with oxide layers free of nitridization
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
US20060027833A1 (en) * 2004-08-04 2006-02-09 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method of manufacturing the same

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JAMET PHILIPPE.Effects of nitridation in gate oxides grown on 4H-SiC.JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS.90 10.2001,90(10),5058-5063. *
JAMETPHILIPPE.Effectsofnitridationingateoxidesgrownon4H-SiC.JOURNALOFAPPLIEDPHYSICS AMERICAN INSTITUTE OF PHYSICS.90 10.2001
LIPKIN L.CHALLENGES AND STATE-OF-THE-ART OF OXIDES ONSIC.MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEEDINGS, MATERIALS RESEARCH SOCIETY, PITTSBURG, PA, US, 640.2001,(640),H3101-H3110.
LIPKIN L.CHALLENGES AND STATE-OF-THE-ART OF OXIDES ONSIC.MATERIALS RESEARCH SOCIETY SYMPOSIUM PROCEEDINGS, MATERIALS RESEARCH SOCIETY, PITTSBURG, PA, US, 640.2001,(640),H3101-H3110. *
TANIMOTO S.HIGH-RELIABILITY ONO GATE DIELECTRIC FOR POWERMOSFETS.MATERIALS SCIENCE FORUM, AEDERMANNSFDORF483-485.2005,483-485677-680. *

Also Published As

Publication number Publication date
EP1929535A1 (en) 2008-06-11
US20090050898A1 (en) 2009-02-26
JP2007066944A (ja) 2007-03-15
US8722497B2 (en) 2014-05-13
WO2007026622A1 (en) 2007-03-08
US20130309877A1 (en) 2013-11-21
US8716087B2 (en) 2014-05-06
EP1929535B1 (en) 2017-02-15
US8497218B2 (en) 2013-07-30
TWI311814B (en) 2009-07-01
KR100980527B1 (ko) 2010-09-06
US8222648B2 (en) 2012-07-17
CN101253633A (zh) 2008-08-27
TW200729491A (en) 2007-08-01
US20130309859A1 (en) 2013-11-21
KR20080025209A (ko) 2008-03-19
EP1929535B8 (en) 2017-07-12
US20120064731A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN101253633B (zh) 用于制造碳化硅半导体器件的方法
KR100946422B1 (ko) 탄화규소 반도체 장치의 제조 방법
CN102804349A (zh) 碳化硅半导体器件及其制造方法
JP4956904B2 (ja) 炭化珪素半導体装置とその製造方法
JP2010272785A (ja) 半導体装置及びその製造方法
JP2005136386A5 (zh)
JP2005136386A (ja) 炭化珪素−酸化物積層体，その製造方法及び半導体装置
CN117577688A (zh) 一种沟槽型碳化硅mosfet器件及其制造方法
JP2007012684A (ja) 半導体装置とゲート酸化膜の製造方法
US20060027833A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
JP6162388B2 (ja) 炭化珪素半導体装置の製造方法
KR101261928B1 (ko) 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
CN113921617A (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN111640794A (zh) 一种高介电常数栅介质材料及其制备方法
WO2007004595A2 (en) Semiconductor device and manufacturing method thereof
CN113921613B (zh) 浮栅的高压Ga2O3金属氧化物半导体场效应管及制备方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
JP5360011B2 (ja) 炭化珪素半導体装置の製造方法
CN118366849A (zh) 一种金属氧化物半导体场效应晶体管的制备方法
CN118366862A (zh) 改善4H-SiC PMOS沟道载流子迁移率以及栅氧可靠性的工艺方法
CN110556415A (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant