CN105556675A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN105556675A
CN105556675A CN201480048603.7A CN201480048603A CN105556675A CN 105556675 A CN105556675 A CN 105556675A CN 201480048603 A CN201480048603 A CN 201480048603A CN 105556675 A CN105556675 A CN 105556675A
Authority
CN
China
Prior art keywords
semiconductor device
equal
insulating film
silicon carbide
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480048603.7A
Other languages
English (en)
Inventor
增田健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN105556675A publication Critical patent/CN105556675A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种SiC半导体器件(1)，其包括：SiC衬底(10)，形成在SiC衬底(10)的表面(10A)上的并由SiO2制成的栅极绝缘膜(20)，和形成在栅极绝缘膜(20)上的栅电极(30)。在从SiC衬底(10)和栅极绝缘膜(20)之间的界面(21)起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。在从栅极绝缘膜(20)和栅电极(30)之间的界面(22)起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及碳化硅半导体器件及其制造方法，更具体地，涉及具有改善的沟道迁移率以及高阈值电压的碳化硅半导体器件及其制造方法。
背景技术
近年来，为了允许半导体器件的更高击穿电压、更低损耗等，逐渐采用碳化硅作为组成半导体器件的材料。碳化硅是一种比硅的带隙宽的宽带隙半导体，其中硅已经常规且广泛用作为组成半导体器件的材料。因此，通过采用碳化硅作为组成半导体器件的材料，能够获得半导体器件的更高击穿电压、更低导通电阻等。当用在高温环境时，与由硅制成的半导体器件相比，由碳化硅制成的半导体器件还具有性能恶化小的优势。
碳化硅作为组成材料的半导体器件的实例包括MOSFET(金属氧化物半导体场效应晶体管)。MOSFET是一种通过控制是否在被定义为边界的具有指定阈值电压的沟道区中形成反型层来允许电流是否能通过的半导体器件。例如，日本专利特开No.2011-82454(在下文中称为PTD1)，公开了一种在无时间变化的情况下抑制沟道电阻并使阈值电压稳定的碳化硅半导体器件。
引用列表
专利文献
PTD1：日本专利特开No.2011-82454
发明内容
技术问题
在上述碳化硅半导体器件中，除了抑制沟道电阻和阈值电压变化之外，还需要增加阈值电压的绝对值。
鉴于上述问题制造了本发明，且本发明的目的在于提供一种具有改善的沟道迁移率以及高阈值电压的半导体器件及其制造方法。
问题的解决方案
根据本发明的碳化硅半导体器件包括碳化硅衬底，形成在碳化硅衬底的表面上的并由氧化硅制成的栅极绝缘膜，和形成在栅极绝缘膜上的栅电极。在上述碳化硅半导体器件中，在从碳化硅衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。在上述碳化硅半导体器件中，在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。
根据本发明的制造碳化硅半导体器件的方法包括以下步骤：准备碳化硅衬底，在碳化硅衬底的表面上形成由氧化硅制成的栅极绝缘膜，在大于或等于1100℃的温度下在包含氮的气氛中加热在上面形成有栅极绝缘膜的碳化硅衬底，以及在加热碳化硅衬底的步骤之后，在栅极绝缘膜上形成栅电极。在上述制造碳化硅半导体器件的方法中，在形成栅电极的步骤之后，不在大于或等于900℃的温度下且包含大于或等于10％的氮的气氛中加热所述碳化硅衬底。
发明的有利效果
根据本发明的碳化硅半导体器件，能够提供一种具有改善的沟道迁移率以及高阈值电压的碳化硅半导体器件。根据本发明的制造碳化硅半导体器件的方法，能够制造具有改善的沟道迁移率以及高阈值电压的碳化硅半导体器件。
附图说明
图1是示出根据实施例的碳化硅半导体器件的结构的示意截面图。
图2是示意性示出根据实施例的制造碳化硅半导体器件的方法的流程图。
图3是示出根据实施例的制造碳化硅半导体器件的方法中的步骤(S11)和(S12)的示意图。
图4是示出根据实施例的制造碳化硅半导体器件的方法中的步骤(S13)和(S14)的示意图。
图5是示出根据实施例的制造碳化硅半导体器件的方法中的步骤(S20)至(S40)的示意图。
图6是示出根据实施例的制造碳化硅半导体器件的方法的步骤(S20)至(S40)中的时间和加热温度之间的关系的图。
图7是示出根据实施例的制造碳化硅半导体器件的方法中的步骤(S50)的示意图。
图8是示出根据实施例的制造碳化硅半导体器件的方法中的步骤(S60)的示意图。
图9是示出沿SiC-MOSFET的厚度方向的氮浓度分布的图。
具体实施方式
[本发明实施例的描述]
首先，将列出并描述本发明实施例的内容。
(1)根据该实施例的碳化硅半导体器件包括碳化硅衬底，形成在碳化硅衬底的表面上的并由氧化硅制成的栅极绝缘膜，和形成在栅极绝缘膜上的栅电极。在从碳化硅衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。
本发明人进行了勤奋地研究，以改善沟道迁移率和增加碳化硅半导体器件的阈值电压。结果，基于通过控制碳化硅衬底和栅极绝缘膜之间的界面中的以及栅极绝缘膜和栅电极之间的界面中的氮浓度能增加沟道迁移率和阈值电压的研究结果，构想了本发明。根据本发明人的研究，通过引入氮原子改善碳化硅半导体器件的沟道迁移率，使得在从碳化硅衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3。同时，通过将在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值设置为小于或等于1×1020cm-3，能够增加碳化硅半导体器件的阈值电压。
在上述碳化硅半导体器件中，在从碳化硅衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3，在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。因此，根据上述的碳化硅半导体器件，能够提供一种具有改善的沟道迁移率以及高阈值电压的碳化硅半导体器件。注意，如下面描述的该实施例的具体实例所述，能够测量从上述界面起10nm以内的区域中的氮浓度的最大值。
(2)在上述碳化硅半导体器件中，在厚度方向上，氮浓度大于或等于1×1019cm-3的区域可以占大于或等于栅极绝缘膜的80％。
因此，氮原子能够更均匀地分布在栅极绝缘膜内。结果，能够进一步增加碳化硅半导体器件的阈值电压。
(3)在上述碳化硅半导体器件中，栅电极可包括多晶硅。
如果栅电极包括多晶硅，则多晶硅与组成栅极绝缘膜的氧化硅起反应，结果，在栅极绝缘膜和栅电极之间的界面处，氮浓度趋向于增加。因此，如果栅电极包括多晶硅，则能够适当地使用其中抑制了栅极绝缘膜和栅电极之间的界面中的氮浓度的上述碳化硅半导体器件。
(4)在上述碳化硅半导体器件中，在从碳化硅衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值可以小于或等于1×1021cm-3。
如果氮浓度的最大值超过1×1021cm-3，则会显著改善沟道迁移率，而减小阈值电压。因此，通过将氮浓度的最大值设置为小于或等于1×1021cm-3，能够增加沟道迁移率和阈值电压。
(5)在上述碳化硅半导体器件中，在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于3×1019cm-3。因此，能够进一步增加碳化硅半导体器件的阈值电压。
(6)在上述碳化硅半导体器件中，碳化硅衬底的表面相对于(0001)面可具有小于或等于8°的偏离角。因此，通过控制碳化硅衬底和栅极绝缘膜之间的界面中的氮浓度来改善沟道迁移率变得更显著。
(7)根据该实施例的制造碳化硅半导体器件的方法包括以下步骤：准备碳化硅衬底，在碳化硅衬底的表面上形成由氧化硅制成的栅极绝缘膜，在大于或等于1100℃的温度下在包含氮气的气氛中加热其上形成有栅极绝缘膜的碳化硅衬底，以及在加热碳化硅衬底的步骤之后，在栅极绝缘膜上形成栅电极。在上述制造碳化硅半导体器件的方法中，在形成栅电极的步骤之后，不在大于或等于900℃的温度下的包含大于或等于10％的氮的气氛中加热碳化硅衬底。
本发明人进行了勤奋的研究，以找到制造具有改善的沟道迁移率以及高阈值的碳化硅半导体器件的方法。结果，基于下面的研究结果构想了本发明。
首先，通过在大于或等于指定温度的温度下的包含氮的气氛中加热其上形成有栅极绝缘膜的碳化硅衬底，能够获得足以改善碳化硅衬底和栅极绝缘膜之间的界面中的沟道迁移率的氮浓度。此外，在栅极绝缘膜上形成栅电极之后，如果在大于或等于指定温度的温度下的包含浓度大于或等于指定浓度的氮的气氛中加热碳化硅衬底，则会使栅极绝缘膜和栅电极之间的界面中的氮浓度变得过高，结果会降低碳化硅半导体器件的阈值电压。
在上述制造碳化硅半导体器件的方法中，在大于或等于1100℃的温度下的包含氮的气氛中加热其上形成有栅极绝缘膜的碳化硅衬底。因此，在碳化硅衬底和栅极绝缘膜之间的界面处能够获得足够氮浓度，由此改善碳化硅半导体器件的沟道迁移率。此外，以下列方式执行上述制造碳化硅半导体器件的方法，其中在栅极绝缘膜上形成栅电极之后，不在大于或等于900℃的温度下的包含大于或等于10％的氮的气氛中加热碳化硅衬底。因此，能够抑制在栅极绝缘膜和栅电极之间的界面中的氮浓度的增加，由此抑制阈值电压的降低。因此，根据上述制造碳化硅半导体器件的方法，能够制造具有改善的沟道迁移率以及高阈值电压的碳化硅半导体器件。
本文所使用的“包含氮的气氛”是指包括含有氮原子的气体的气氛，例如包括诸如一氧化氮(NO)、一氧化二氮(N2O)、氮气(N2)和氨气(NH3)的气体的气氛。包含氮原子的气体是指有助于将氮原子引入到上述界面中的气体。“包含大于或等于10％的氮的气氛”是指含有氮原子诸如一氧化氮(NO)、一氧化二氮(N2O)、氮气(N2)和氨气(NH3)的气体的比率(体积比或流量比)大于或等于总量的10％。
(8)上述制造碳化硅半导体器件的方法可进一步包括以下步骤，在加热碳化硅衬底的步骤之后且在形成栅电极的步骤之前，在大于或等于1100℃的温度下在包含惰性气体的气氛中加热碳化硅衬底。例如，可使用氩气(Ar)、氦气(He)或氮气(N2)作为惰性气体。
因此，氮原子能更均匀地分布在栅极绝缘膜内。结果，能够进一步增加碳化硅半导体器件的阈值电压。
(9)上述制造碳化硅半导体器件的方法可进一步包括以下步骤，在形成栅电极的步骤之后，在碳化硅衬底上形成源电极。在形成源电极的步骤中，可以在大于或等于900℃的温度下的包含小于10％的氮的气氛中加热碳化硅衬底。因此，在抑制栅极绝缘膜和栅电极之间的界面中的氮浓度增加的同时，能够形成源电极。注意，以与上述的“包含大于或等于10％的氮的气氛”的类似方式，定义“包含小于10％的氮的气氛”。
(10)在上述制造碳化硅半导体器件的方法中，在形成栅电极的步骤之后，在大于或等于1100℃的温度下在包含大于或等于10％的氮的气氛中不可加热碳化硅衬底。因此，能够更可靠地抑制栅极绝缘膜和栅电极之间的界面中的氮浓度增加。
(11)在上述制造碳化硅半导体器件的方法中，在加热碳化硅衬底的步骤中，在包含从由一氧化氮(NO)、一氧化二氮(N2O)、氮气(N2)和氨气(NH3)组成的组中选择的至少一种气体的气氛中，可以加热碳化硅衬底。通过使用包含氮原子(NO、N2O、N2、NH3)的上述气体，能够促进将氮原子引入到碳化硅衬底和栅极绝缘膜之间的界面中以确保在该界面中获得足够的氮浓度。
[本发明实施例的细节]
接下来，参考附图将描述本发明实施例的具体实例。在下面的附图中，相同或对应部分用相面的参考数字指定，并且将不重复其描述。本文中的单个取向、集合取向、单个平面和集合平面分别用[]、<>、()和{}示出。虽然晶体学负指数通常用上面加有“-”的数字表示，但本文中的负号出现在数字前面以表示晶体学负指数。
首先，描述根据本发明实施例的碳化硅半导体器件的结构。参考图1，根据该实施例的碳化硅(SiC)半导体器件是一种垂直Di(双重离子注入的)MOSFET，且主要包括碳化硅(SiC)衬底10、栅极绝缘膜20、栅电极30、源电极40、漏电极50和上部源电极41。
碳化硅(SiC)衬底10的表面10A相对于(0001)面具有小于或等于8°的偏离角，且优选具有小于或等于4°的偏离角。注意，SiC衬底10的表面10A不限于此，而可以是例如(0-33-8)面。
SiC衬底10主要包括基础衬底11，和通过外延生长在基础衬底11的表面11A上形成的碳化硅(SiC)层12。SiC层12主要具有漂移区13、体区14、源区15和接触区16。
漂移区13形成在基础衬底11的一个表面11A上。漂移区13通过包括n型杂质诸如氮(N)具有n型电导率。在SiC12中以彼此保持一段距离的方式来形成体区14。体区14通过包括p型杂质诸如铝(Al)或硼(B)具有p型电导率。
源区15形成在体区14中以包括表面10A。源区15通过包括n型杂质诸如磷(P)具有n型电导率。源区15的n型杂质浓度高于漂移区13的n型杂质浓度。
接触区16形成在体区14中以包括表面10A并邻接于源区15。接触区16通过包括p型杂质诸如铝(Al)具有p型电导率。接触区16的p型杂质浓度高于体区14的p型杂质浓度。
栅极绝缘膜20形成在SiC衬底10的表面10A上并与SiC衬底10的表面10A相接触。栅极绝缘膜20由氧化硅诸如二氧化硅(SiO2)制成，且被形成为从一个源区15上方延伸到另一源区15上方。
栅电极30形成在栅极绝缘膜20上并与栅极绝缘膜20相接触(SiC衬底10侧的相对侧)。栅电极30由导体诸如掺有杂质的多晶硅或铝(Al)制成，且被形成为从一个源区15上方延伸到另一源区15上方。
源电极40形成在SiC衬底10的表面10A上并与SiC衬底10的表面10A相接触(在源区15和接触区16上方)。源电极40由能与源区15欧姆接触的材料例如NixSiy(镍硅化物)、TixSiy(钛硅化物)、AlxSiy(铝硅化物)和TixAlySiz(钛铝硅化物)(x，y，z＞0)制成。
漏电极50形成在与SiC衬底10的表面10A相对的表面10B上。漏电极50由类似于源电极40的材料制成，且与SiC衬底10欧姆接触。
在包括SiC衬底10和栅极绝缘膜20之间的界面21的区域中，氮浓度的最大值大于或等于3×1019cm-3且小于或等于1×1021cm-3，优选大于或等于1×1020cm-3且小于或等于5×1020cm-3。更优选地，在包括漂移区13和栅极绝缘膜20之间的界面21的区域中，在包括体区14和栅极绝缘膜20之间的界面21的区域中，和在包括源区15和栅极绝缘膜20之间的界面21的区域中，氮浓度的最大值在这个范围内。本文所使用的包括界面21的区域是指当从界面21观察时在SiC衬底10的厚度方向上10nm以内的区域。
在包括栅极绝缘膜20和栅电极30之间的界面22的区域中，氮浓度的最大值小于或等于1×1020cm-3，优选小于或等于3×1019cm-3，更优选小于或等于1×1019cm-3。本文所使用的包括界面22的区域是指当从界面22观察时在SiC衬底10的厚度方向上10nm以内的区域。
在从SiC衬底10和栅极绝缘膜20之间的界面21起10nm以内的区域中的氮浓度，和在从栅极绝缘膜20和栅电极30之间的界面22起10nm以内的区域中的氮浓度，可使用SIMS(二次离子质谱仪)来测量。更具体地，沿SiC半导体器件1的厚度方向的氮浓度分布可通过SIMS测量来获得，且在从界面21和22起10nm以内的区域中的氮浓度的最大值可用这种氮浓度分布来确定。
接下来，描述根据该实施例的SiC半导体器件1的操作。参考图1，当施加到栅电极30的电压低于阈值电压时，即处于截止状态，即使在源电极40和漏电极50之间施加了电压，形成在体区14和漂移区13之间的pn结也会反向偏置，结果处于非导通状态。另一方面，当将大于或等于阈值电压的电压施加到栅电极30时，会在体区14的沟道区中(在栅电极30下面的体区14)形成反型层。结果，源区15和漂移区13电连接在一起，导致电流在源电极40和漏电极50之间流动。这促使了SiC半导体器件1的工作。
如上所述，在根据该实施例的SiC半导体器件1中，在从SiC衬底10和栅极绝缘膜20之间的界面21起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3，且在从栅极绝缘膜20和栅电极30之间的界面22起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。因此，SiC半导体器件1具有改善的沟道迁移率以及高阈值电压。
在上述SiC半导体器件1中，在厚度方向上，氮浓度大于或等于1×1019cm-3的区域可以占大于或等于栅极绝缘膜20的80％，氮浓度大于或等于1×1019cm-3的区域在厚度方向上可以占整个栅极绝缘膜20。因此，氮原子能够更均匀地分布在栅极绝缘膜20内。结果，能够进一步增加SiC半导体器件1的阈值电压。注意，沿栅极绝缘膜20的厚度方向的氮浓度分布可以以类似于上述的方式用SIMS测量来获得。
在上述SiC半导体器件1中，栅电极30可包括如上所述的多晶硅。组成栅电极30的多晶硅会与组成栅极绝缘膜20的SiO2起反应，由此促进了将氮原子引入到栅极绝缘膜20和栅电极30之间的界面22中。因此，如果栅电极30包括多晶硅，则能抑制邻近栅极绝缘膜20和栅电极30之间的界面22的部分中的氮浓度的上述SiC半导体器件1是适合的。
在上述SiC半导体器件1中，如上所述，SiC衬底10的表面10A相对于(0001)面可具有小于或等于8°的偏离角。如果SiC衬底10的表面10A在硅面((0001)面)上，则与当表面10A在碳面((000-1)面)上时相比，通过将氮原子引入到邻近SiC衬底10和栅极绝缘膜20之间的界面22的部分中来改善沟道迁移率会变得更加显著。
接下来，描述根据该实施例的制造SiC半导体器件的方法。在根据该实施例的制造SiC半导体器件的方法中，可以制造上述的根据该实施例的SiC半导体器件1(见图1)。
参考图2，在根据该实施例的制造SiC半导体器件的方法中，首先，执行SiC衬底准备步骤作为步骤(S10)。在该步骤(S10)中，通过执行下述的步骤(S11)至(S14)来准备SiC衬底10。
首先，执行基础衬底准备步骤作为步骤(S11)。在该步骤(S11)中，参考图3，通过切割由例如4H-SiC(未示出)制成的晶锭来准备基础衬底11。
接下来，执行外延生长层形成步骤作为步骤(S12)。在该步骤(S12)中，参考图3，通过在基础衬底11的表面11A上外延生长形成SiC层12。
接下来，执行离子注入步骤作为步骤(S13)。在该步骤(S13)中，参考图4，首先，例如将铝(Al)离子注入到SiC层12中以在SiC层12中形成体区14。然后，例如将磷(P)离子注入到体区14中以在体区14中形成源区15。然后，例如将铝(Al)离子注入到体区14中以在体区14中形成邻接于源区15的接触区16。然后，将SiC层12中的没有形成体区14、源区15和接触区16的区域充当为漂移区13。
接下来，执行活化退火步骤作为步骤(S14)。在该步骤(S14)中，参考图4，加热SiC层12以激活在步骤(S13)中引入的杂质。因此，在杂质区中产生期望的截流子。通过以这种方式执行步骤(S11)至(S14)，准备SiC衬底10。
接下来，参考图5和6描述步骤(S20)至(S40)。图6是示出在步骤(S20)至(S40)中SiC衬底10的加热温度的时间变化的图(水平轴：时间，垂直轴：加热温度)。
首先，执行栅极绝缘膜形成步骤作为步骤(S20)。在该步骤(S20)中，参考图5和6，通过在温度T下在包含例如氧的气氛中加热SiC衬底10，在表面10A上形成由SiO2制成的栅极绝缘膜20。
接下来，执行氮退火步骤作为步骤(S30)。在该步骤(S30)中，参考图5，在大于或等于1100℃的温度下(优选大于或等于1300℃且小于或等于1400℃)(图6的温度T)，在包含从由一氧化氮(NO)、一氧化二氮(N2O)、氮气(N2)和氨气(NH3)组成的组中选择的至少一种气体的气氛中，加热其上形成有栅极绝缘膜20的SiC衬底10。因此，将氮原子引入到包括SiC衬底10和栅极绝缘膜20之间的界面21的区域中。
接下来，执行POA(氧化后退火)步骤作为(S40)。在该步骤(S40)中，在大于或等于1100℃的温度下(优选大于或等于1300℃且小于或等于1400℃)(图6的温度T)，在包含惰性气体诸如氩气(Ar)、氮气(N2)或氦气(He)的气氛中，加热SiC衬底10。因此，使在步骤(S30)引入到界面21中的氮原子均匀地扩散在栅极绝缘膜20内。虽然贯穿步骤(S20)至(S40)的SiC衬底10的加热温度可以是恒定的，如图6所示，但在这些步骤中温度可以适当地变化。
接下来，执行栅电极形成步骤作为步骤(S50)。在该步骤(S50)中，参考图7，例如，通过LPCVD(低压化学气相沉积)，在栅极绝缘膜20上形成由多晶硅制成的栅电极30，并使其与栅极绝缘膜20相接触。
接下来，执行欧姆电极形成步骤作为步骤(S60)。在该步骤(S60)中，参考图8，首先，从要形成源电极40的区域中移除栅极绝缘膜20，以形成暴露源区15和接触区16的区域。然后，在该区域中形成例如由镍(Ni)制成的膜。同时，将例如由镍(Ni)制成的膜形成在SiC衬底10的表面10B上。然后，在大于或等于900℃的温度下加热SiC衬底10，以使由镍(Ni)制成的膜的至少部分硅化。在这里，在该加热期间，使SiC衬底10暴露到包含小于10％的氮的气氛中。以这种方式，在SiC衬底10的表面10A和10B上分别形成源电极40和漏电极50。
上述SiC半导体器件1通过执行步骤(S10)至(S60)来制造(见图1)，以完成根据该实施例的制造SiC半导体器件的方法。
在根据该实施例的制造SiC半导体器件的方法中，在执行栅电极形成步骤(S50)之后，不在大于或等于900℃的温度下(优选大于或等于1100℃)在包含大于或等于10％的氮的气氛中加热SiC衬底10。
如上所述，在根据该实施例的制造SiC半导体器件的方法中，在步骤(S20)中在SiC衬底10的表面10A上形成栅极绝缘膜20之后，在步骤(S30)中在大于或等于1100℃的温度下在包含氮的气氛中加热SiC衬底10。因此，将足够的氮原子引入到包括SiC衬底10和栅极绝缘膜20之间的界面21的区域中，由此改善SiC半导体器件1的沟道迁移率。此外，在上述制造SiC半导体器件的方法中，在步骤(S50)中在栅极绝缘膜20上形成栅电极30之后，不在大于或等于900℃的温度下在包含大于或等于10％的氮的气氛中加热SiC衬底10。因此，能够抑制氮原子过度引入到栅极绝缘膜20和栅电极30之间的界面22中，这会使SiC半导体器件1的阈值电压降低。因此，根据该实施例的制造SiC半导体器件的方法，能够制造具有改善的沟道迁移率以及高阈值电压的根据上述实施例的SiC半导体器件1。
如上所述，上述制造SiC半导体器件的方法可包括，在氮退火步骤(S30)之后且在栅电极形成步骤(S50)之前，在大于或等于1100℃的温度下在包含惰性气体的气氛中加热SiC衬底10的步骤(S40)。然而该步骤(S40)不是必需的步骤，通过执行步骤，氮原子能够更均匀地分布在栅极绝缘膜20内。结果，能够进一步增加SiC半导体器件1的阈值电压。
上述制造SiC半导体器件的方法可包括，在栅电极形成步骤(S50)之后，在SiC衬底10上形成源电极40的步骤(S60)。在步骤(S60)中，可以在大于或等于900℃的温度下在氮浓度小于10％的气氛中加热SiC衬底10。因此，能够抑制在炼制合金期间将氮原子过度引入到栅极绝缘膜20和栅电极30之间界面22中。结果，能够更可靠地抑制SiC半导体器件1的阈值电压降低。
虽然在上述实施例中已经描述了作为平面型MOSFET的SiC半导体器件1及其制造方法，但它不限于此。例如，作为另一实施例，具有由(0-33-8)面形成的侧壁面的沟槽型MOSFET及其制造方法也是可能的。
实例
为确认改善沟道迁移率和阈值电压的效果进行了实验。
(SiC-MOSFET的制备)
首先，作为实例，用上述实施例的制造SiC半导体器件的方法制备SiC-MOSFET(No.1)。此外，作为比较例，以类似于上述实例的方式通过执行步骤(S10)至(S50)，并在步骤(S50)之后，在大于或等于900℃的温度下在包含大于或等于10％的氮的气氛中加热SiC衬底，来制备SiC-MOSFET(No.2)。此外，作为另一比较例，在上述实例中在不执行氮退火步骤(S30)的情况下制备SiC-MOSFET(No.3)。此外，作为又一比较例，在不执行氮退火步骤(S30)的情况下，并在上述实例的步骤(S50)之后通过在大于或等于900℃的温度下在包含大于或等于10％的氮的气氛中加热SiC衬底，来制备SiC-MOSFET(No.4)。
(氮浓度分布的测量)
对上述实例和比较例的SiC-MOSFET进行SIMS测量，并获得了如图9所示的氮浓度分布。在图9中，水平轴表示SiC-MOSFET的厚度方向上的距离(nm)，垂直轴表示氮浓度(cm-3)。图9中用“p-Si”表示的区域对应于栅电极，用“SiO2”表示的区域栅极绝缘膜，用“SiC”表示的区域对应于SiC衬底。另外，图9中的(A)表示实例No.1的氮浓度分布，(B)表示比较例No.2的氮浓度分布。从这些氮浓度分布来看，确定了在从SiC衬底和栅极绝缘膜之间的界面起的和从栅极绝缘膜和栅电极之间的界面起10nm以内的各个区域中的氮浓度的最大值。
(沟道迁移率和阈值电压的测量)
测量上述实例和比较例的SiC-MOSFET的沟道迁移率和阈值电压。在表1中示出了上述实验的研究结果。
[表1]
(实验结果)
参考图9，在实例No.1中(图9中的(A))，在从SiC衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3(大于或等于1×1020cm-3)，并且在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。另一方面，在比较例No.2中(图9中的(B))，在从栅极绝缘膜和栅电极之间的界面起的10nm以内的区域中的氮浓度的最大值超过了1×1020cm-3。
参考表1，在实例No.1中，沟道迁移率(μ)为15至20cm2/Vs，阈值电压为大约1.5V。另一方面，在比较例No.2中，在沟道迁移率为15至20cm2/Vs时，阈值电压下降为1V。在另一比较例No.3中，在阈值电压高达2至3V时，沟道迁移率下降为5至8cm2/Vs。在又一比较例No.4中，沟道迁移率下降为5至8cm2/Vs，阈值电压为1至1.8V。从这些实验结果中发现，通过将在从SiC衬底和栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值设置为大于或等于3×1019cm-3，和将在从栅极绝缘膜和栅电极之间的界面起10nm以内的区域中的氮浓度的最大值设置为小于或等于1×1020cm-3，能够增加沟道迁移率和阈值电压。
应该理解，本文所公开的实施例和实例在任何方面都是示例性的和非限制性的。本发明的范围用权利要求项来限定，而不是用以上描述限定，且意指包括范围内的和意义等效于权利要求项的任何变更。
工业应用
本申请的碳化硅半导体器件及其制造方法尤其可有利地应用于需要有改善的沟道迁移率以及增加的阈值电压的碳化硅半导体器件及其制造方法。
引用标记列表
1碳化硅(SiC)半导体器件；10碳化硅(SiC)衬底；10A、10B、11A表面；11基础衬底；12碳化硅(SiC)层；13漂移区；14体区；15源区；16接触区；20栅极绝缘膜；21、22界面；30栅电极；40源电极；41上部源电极；50漏电极。

Claims (11)

1.一种碳化硅半导体器件，包括：
碳化硅衬底；
形成在所述碳化硅衬底的表面上的并且由氧化硅制成的栅极绝缘膜；和
形成在所述栅极绝缘膜上的栅电极，
在从所述碳化硅衬底和所述栅极绝缘膜之间的界面起10nm以内的区域中的氮浓度的最大值大于或等于3×1019cm-3，以及
在从所述栅极绝缘膜和所述栅电极之间的界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1020cm-3。
2.根据权利要求1所述的碳化硅半导体器件，其中
在厚度方向上，氮浓度大于或等于1×1019cm-3的区域占大于或等于所述栅极绝缘膜的80％。
3.根据权利要求1或2所述的碳化硅半导体器件，其中
所述栅电极包括多晶硅。
4.根据权利要求1至3中的任一项所述的碳化硅半导体器件，其中
在从所述碳化硅衬底和所述栅极绝缘膜之间的所述界面起10nm以内的区域中的氮浓度的最大值小于或等于1×1021cm-3。
5.根据权利要求1至4中的任一项所述的碳化硅半导体器件，其中
在从所述栅极绝缘膜和所述栅电极之间的所述界面起10nm以内的区域中的氮浓度的最大值小于或等于3×1019cm-3。
6.根据权利要求1至5中的任一项所述的碳化硅半导体器件，其中
所述碳化硅衬底的表面相对于(0001)面具有小于或等于8°的偏离角。
7.一种制造碳化硅半导体器件的方法，包括以下步骤：
准备碳化硅衬底；
在所述碳化硅衬底的表面上形成由氧化硅制成的栅极绝缘膜；
在大于或等于1100℃的温度下、在包含氮的气氛中加热具有在上面形成的所述栅极绝缘膜的所述碳化硅衬底；以及
在加热所述碳化硅衬底的步骤之后，在所述栅极绝缘膜上形成栅电极，
在形成栅电极的步骤之后，不在大于或等于900℃的温度下且包含大于或等于10％的氮的气氛中加热所述碳化硅衬底。
8.根据权利要求7所述的制造碳化硅半导体器件的方法，进一步包括以下步骤：
在加热所述碳化硅衬底的步骤之后并且在形成栅电极的步骤之前，在大于或等于1100℃的温度下、在包含惰性气体的气氛中加热所述碳化硅衬底。
9.根据权利要求7或8所述的制造碳化硅半导体器件的方法，进一步包括：在形成栅电极的步骤之后，在所述碳化硅衬底上形成源电极的步骤，其中
在形成源电极的步骤中，在大于或等于900℃的温度下、在包含小于10％的氮的气氛中加热所述碳化硅衬底。
10.根据权利要求7至9中的任一项所述的制造碳化硅半导体器件的方法，其中
在形成栅电极的步骤之后，不在大于或等于1100℃的温度下且包含大于或等于10％的氮的气氛中加热所述碳化硅衬底。
11.根据权利要求7至10中的任一项所述的制造碳化硅半导体器件的方法，其中
在加热所述碳化硅衬底的步骤中，在包含从由一氧化氮、一氧化二氮、氮和氨组成的组中选择的至少一种气体的气氛中，加热所述碳化硅衬底。
CN201480048603.7A 2013-09-06 2014-07-23 碳化硅半导体器件及其制造方法 Pending CN105556675A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-185032 2013-09-06
JP2013185032A JP6206012B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置
PCT/JP2014/069405 WO2015033686A1 (ja) 2013-09-06 2014-07-23 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN105556675A true CN105556675A (zh) 2016-05-04

Family

ID=52628172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048603.7A Pending CN105556675A (zh) 2013-09-06 2014-07-23 碳化硅半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20160211333A1 (zh)
JP (1) JP6206012B2 (zh)
CN (1) CN105556675A (zh)
DE (1) DE112014004061T5 (zh)
WO (1) WO2015033686A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785202B2 (ja) * 2017-09-11 2020-11-18 株式会社豊田中央研究所 炭化珪素半導体装置
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN1319176C (zh) * 2000-10-03 2007-05-30 克里公司 短沟道碳化硅功率mosfets及其制造方法
US20120235165A1 (en) * 2010-03-23 2012-09-20 Sumitomo Electric Industries, Ltd Semiconductor device and method for manufacturing same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4135541B2 (ja) * 2003-03-26 2008-08-20 ソニー株式会社 プラズマ表面処理方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
EP1689000A4 (en) * 2003-11-25 2008-06-11 Matsushita Electric Ind Co Ltd SEMICONDUCTOR ELEMENT
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7214631B2 (en) * 2005-01-31 2007-05-08 United Microelectronics Corp. Method of forming gate dielectric layer
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
JP4867333B2 (ja) * 2005-12-27 2012-02-01 三菱電機株式会社 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP2007220755A (ja) * 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
US7982224B2 (en) * 2007-10-15 2011-07-19 Panasonic Corporation Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
JPWO2010110253A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US8536583B2 (en) * 2009-03-27 2013-09-17 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
KR20110137279A (ko) * 2009-04-10 2011-12-22 스미토모덴키고교가부시키가이샤 절연 게이트형 바이폴러 트랜지스터
KR20110137280A (ko) * 2009-04-10 2011-12-22 스미토모덴키고교가부시키가이샤 절연 게이트형 전계 효과 트랜지스터
CN102388433A (zh) * 2009-11-13 2012-03-21 住友电气工业株式会社 制造半导体衬底的方法
JPWO2011058830A1 (ja) * 2009-11-13 2013-03-28 住友電気工業株式会社 半導体基板の製造方法
JPWO2011074308A1 (ja) * 2009-12-16 2013-04-25 住友電気工業株式会社 炭化珪素基板
CA2777675A1 (en) * 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP5961865B2 (ja) * 2010-09-15 2016-08-02 ローム株式会社 半導体素子
JP6083930B2 (ja) * 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319176C (zh) * 2000-10-03 2007-05-30 克里公司 短沟道碳化硅功率mosfets及其制造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US20120235165A1 (en) * 2010-03-23 2012-09-20 Sumitomo Electric Industries, Ltd Semiconductor device and method for manufacturing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MOSCATELLLI.ET.AL: "Nitrogen Implantation to Improve Electron Channel Mobility in 4H-SiC MOSFET", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Also Published As

Publication number Publication date
JP2015053372A (ja) 2015-03-19
DE112014004061T5 (de) 2016-06-02
JP6206012B2 (ja) 2017-10-04
US20160211333A1 (en) 2016-07-21
WO2015033686A1 (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
US8610131B2 (en) Silicon carbide insulated-gate bipolar transistor
US20120018743A1 (en) Semiconductor device
US8941120B2 (en) Semiconductor device and method for manufacturing the same
EP2413365A1 (en) Mosfet and method for manufacturing mosfet
US8877656B2 (en) Method for manufacturing silicon carbide semiconductor device
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2012253108A (ja) 炭化珪素半導体装置およびその製造方法
JP6945585B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
US20120223330A1 (en) Semiconductor device having high performance channel
US8809945B2 (en) Semiconductor device having angled trench walls
KR20140041863A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN102171787A (zh) 碳化硅衬底和制造碳化硅衬底的方法
CN105556675A (zh) 碳化硅半导体器件及其制造方法
EP2937905B1 (en) Silicon carbide semiconductor device
US20120175638A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504