JP2015053372A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2015053372A
JP2015053372A JP2013185032A JP2013185032A JP2015053372A JP 2015053372 A JP2015053372 A JP 2015053372A JP 2013185032 A JP2013185032 A JP 2013185032A JP 2013185032 A JP2013185032 A JP 2013185032A JP 2015053372 A JP2015053372 A JP 2015053372A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
insulating film
gate insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013185032A
Other languages
English (en)
Other versions
JP6206012B2 (ja
Inventor
増田　健良
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013185032A priority Critical patent/JP6206012B2/ja
Priority to US14/916,847 priority patent/US20160211333A1/en
Priority to PCT/JP2014/069405 priority patent/WO2015033686A1/ja
Priority to DE112014004061.4T priority patent/DE112014004061T5/de
Priority to CN201480048603.7A priority patent/CN105556675A/zh
Publication of JP2015053372A publication Critical patent/JP2015053372A/ja
Application granted granted Critical
Publication of JP6206012B2 publication Critical patent/JP6206012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置およびその製造方法を提供する。【解決手段】ＳｉＣ半導体装置１は、ＳｉＣ基板１０と、ＳｉＣ基板１０の表面１０Ａ上に形成され、ＳｉＯ２からなるゲート絶縁膜２０と、ゲート絶縁膜２０上に形成されたゲート電極３０とを備えている。ＳｉＣ基板１０とゲート絶縁膜２０との界面２１から１０ｎｍ以内の領域における窒素濃度の最大値は３?１０１９ｃｍ−３以上である。ゲート絶縁膜２０とゲート電極３０との界面２２から１０ｎｍ以内の領域における窒素濃度の最大値は１?１０２０ｃｍ−３以下である。【選択図】図１

Description

本発明は、炭化珪素半導体装置およびその製造方法に関し、より特定的には、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置およびその製造方法に関する。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を構成材料とする半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置である。たとえば特開２０１１−８２４５４号公報（以下、特許文献１という）においては、チャネル抵抗を抑制し、かつ閾値電圧が経時的に変動しない安定した炭化珪素半導体装置が開示されている。
特開２０１１−８２４５４号公報
上記炭化珪素半導体装置においては、チャネル抵抗および閾値電圧の変動の抑制とともに、閾値電圧の絶対値を高くすることが要求される。
本発明は、上記課題に鑑みてなされたものであり、その目的は、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置およびその製造方法を提供することである。
本発明に従った炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板の表面上に形成され、珪素酸化物からなるゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備えている。上記炭化珪素半導体装置では、炭化珪素基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値は、３×１０１９ｃｍ−３以上である。また、上記炭化珪素半導体装置では、ゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０２０ｃｍ−３以下である。
本発明に従った炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板の表面上に珪素酸化物からなるゲート絶縁膜を形成する工程と、窒素を含む雰囲気中において１１００℃以上の温度でゲート絶縁膜が形成された炭化珪素基板を加熱する工程と、炭化珪素基板を加熱する工程の後、ゲート絶縁膜上にゲート電極を形成する工程とを備えている。上記炭化珪素半導体装置の製造方法では、ゲート電極を形成する工程の後、１０％以上の窒素を含む雰囲気中において９００℃以上の温度で炭化珪素基板が加熱されない。
本発明に従った炭化珪素半導体装置によれば、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置を提供することができる。また、本発明に従った炭化珪素半導体装置の製造方法によれば、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置を製造することができる。
本実施形態に係る炭化珪素半導体装置の構造を示す概略断面図である。 本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 本実施形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ１１）および（Ｓ１２）を説明するための概略図である。 本実施形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ１３）および（Ｓ１４）を説明するための概略図である。 本実施形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ２０）〜（Ｓ４０）を説明するための概略図である。 本実施形態に係る炭化珪素半導体装置の製造方法の工程（Ｓ２０）〜（Ｓ４０）における時間と加熱温度との関係を示すグラフである。 本実施形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）を説明するための概略図である。 本実施形態に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）を説明するための概略図である。 ＳｉＣ−ＭＯＳＦＥＴの厚み方向に沿った窒素濃度分布を示すグラフである。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
（１） 本実施形態に係る炭化珪素半導体装置は、炭化珪素基板と、炭化珪素基板の表面上に形成され、珪素酸化物からなるゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備えている。炭化珪素基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値は３×１０１９ｃｍ−３以上である。ゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値は１×１０２０ｃｍ−３以下である。
本発明者は、炭化珪素半導体装置のチャネル移動度を向上させ、かつ閾値電圧を高くすることについて鋭意検討を行った。その結果、炭化珪素基板とゲート絶縁膜との界面、およびゲート絶縁膜とゲート電極との界面のそれぞれにおける窒素濃度を制御することで、チャネル移動度および閾値電圧の両方を高めることが可能であることを見出し、本発明に想到した。本発明者の検討によると、炭化珪素基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以上となるように窒素原子を導入することで、炭化珪素半導体装置のチャネル移動度が向上する。一方、ゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３以下となるようにすることで、炭化珪素半導体装置の閾値電圧を高くすることができる。
上記炭化珪素半導体装置では、炭化珪素基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以上であり、かつゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３以下である。したがって、上記炭化珪素半導体装置によれば、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置を提供することができる。なお、上記界面から１０ｎｍ以内の領域における窒素濃度の最大値は、以下に説明する本実施形態の具体例において説明するようにして測定することができる。
（２） 上記炭化珪素半導体装置では、ゲート絶縁膜において窒素濃度が１×１０１９ｃｍ−３以上である領域が厚み方向において８０％以上の領域を占めていてもよい。
これにより、ゲート絶縁膜中において窒素原子をより均一に分布させることができる。その結果、炭化珪素半導体装置の閾値電圧をさらに高くすることができる。
（３） 上記炭化珪素半導体装置において、ゲート電極はポリシリコンを含んでいてもよい。
ゲート電極がポリシリコンを含む場合には、当該ポリシリコンとゲート絶縁膜を構成する珪素酸化物とが反応し、その結果ゲート絶縁膜とゲート電極との界面において窒素濃度が高くなり易い。そのため、ゲート電極がポリシリコンを含む場合には、ゲート絶縁膜とゲート電極との界面における窒素濃度が抑制された上記炭化珪素半導体装置を好適に用いることができる。
（４） 上記炭化珪素半導体装置において、炭化珪素基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２１ｃｍ−３以下であってもよい。
上記窒素濃度の最大値が１×１０２１ｃｍ−３を超える場合には、チャネル移動度が大きく向上する一方で閾値電圧が低下する。そのため、上記窒素濃度の最大値を１×１０２１ｃｍ−３以下にすることで、チャネル移動度および閾値電圧を両立させることができる。
（５） 上記炭化珪素半導体装置において、ゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以下であってもよい。これにより、炭化珪素半導体装置の閾値電圧をさらに高くすることができる。
（６） 上記炭化珪素半導体装置において、炭化珪素基板の上記表面は、（０００１）面に対して８°以下のオフ角を有していてもよい。これにより、炭化珪素基板とゲート絶縁膜との界面における窒素濃度の制御によるチャネル移動度の向上がより顕著になる。
（７） 本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板の表面上に珪素酸化物からなるゲート絶縁膜を形成する工程と、窒素を含む雰囲気中において１１００℃以上の温度でゲート絶縁膜が形成された炭化珪素基板を加熱する工程と、炭化珪素基板を加熱する工程の後、ゲート絶縁膜上にゲート電極を形成する工程とを備えている。上記炭化珪素半導体装置の製造方法では、ゲート電極を形成する工程の後、１０％以上の窒素を含む雰囲気中において９００℃以上の温度で炭化珪素基板が加熱されない。
本発明者は、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置を製造するための方法について鋭意検討を行った。その結果、以下のような知見を得て、本発明に想到した。
まず、ゲート絶縁膜が形成された炭化珪素基板を窒素を含む雰囲気中において所定温度以上で加熱することにより、炭化珪素基板とゲート絶縁膜との界面においてチャネル移動度の向上のために十分な窒素濃度を確保することができる。また、ゲート絶縁膜上にゲート電極が形成された後、所定濃度以上の窒素を含む雰囲気中において所定温度以上で炭化珪素基板が加熱されると、ゲート絶縁膜とゲート電極との界面における窒素濃度が過剰になり、その結果炭化珪素半導体装置の閾値電圧が低下する。
上記炭化珪素半導体装置の製造方法では、窒素を含む雰囲気中において１１００℃以上の温度でゲート絶縁膜が形成された炭化珪素基板が加熱される。これにより、炭化珪素基板とゲート絶縁膜との界面において十分な窒素濃度が確保され、その結果炭化珪素半導体装置のチャネル移動度が向上する。また、上記炭化珪素半導体装置の製造方法は、ゲート絶縁膜上にゲート電極が形成された後、１０％以上の窒素を含む雰囲気中において９００℃以上の温度で炭化珪素基板が加熱されないように実施される。これにより、ゲート絶縁膜とゲート電極との界面における窒素濃度の上昇が抑制され、その結果閾値電圧の低下が抑制される。したがって、上記炭化珪素半導体装置の製造方法によれば、チャネル移動度が向上し、かつ閾値電圧が高い炭化珪素半導体装置を製造することができる。
ここで、「窒素を含む雰囲気」とは、窒素原子を含むガスを含む雰囲気であって、たとえば一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）またはアンモニア（ＮＨ３）などのガスを含む雰囲気である。また、上記窒素原子を含むガスとは、上記界面への窒素原子の導入に寄与することが可能なガスである。また、「１０％以上の窒素を含む雰囲気」とは、たとえば一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）およびアンモニア（ＮＨ３）などの窒素原子を含むガスの割合（体積割合または流量割合）が、全体の１０％以上である雰囲気を意味する。
（８） 上記炭化珪素半導体装置の製造方法は、炭化珪素基板を加熱する工程の後、ゲート電極を形成する工程の前に、不活性ガスを含む雰囲気中において１１００℃以上の温度で炭化珪素基板を加熱する工程をさらに備えていてもよい。また、上記不活性ガスには、たとえばアルゴン（Ａｒ）、ヘリウム（Ｈｅ）または窒素（Ｎ２）などを用いることができる。
これにより、ゲート絶縁膜中において窒素原子をより均一に分布させることができる。その結果、炭化珪素半導体装置の閾値電圧を高くすることがより容易になる。
（９） 上記炭化珪素半導体装置の製造方法は、ゲート電極を形成する工程の後、炭化珪素基板上にソース電極を形成する工程をさらに備えていてもよい。ソース電極を形成する工程では、１０％未満の窒素を含む雰囲気中において９００℃以上の温度で基板が加熱されてもよい。これにより、ゲート絶縁膜とゲート電極との界面における窒素濃度の上昇を抑制しつつ、ソース電極を形成することができる。なお、「１０％未満の窒素を含む雰囲気」は、上記「１０％以上の窒素を含む雰囲気」と同様に定義される。
（１０） 上記炭化珪素半導体装置の製造方法では、ゲート電極を形成する工程の後、１０％以上の窒素を含む雰囲気中において１１００℃以上の温度で炭化珪素基板が加熱されなくてもよい。これにより、ゲート絶縁膜とゲート電極との界面における窒素濃度の上昇をより確実に抑制することができる。
（１１） 上記炭化珪素半導体装置の製造方法において、炭化珪素基板を加熱する工程では、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）およびアンモニア（ＮＨ３）からなる群より選択される少なくとも一のガスを含む雰囲気中において炭化珪素基板が加熱されてもよい。上記窒素原子を含むガス（ＮＯ、Ｎ２Ｏ、Ｎ２、ＮＨ３）を用いることにより、炭化珪素基板とゲート絶縁膜との界面に窒素原子を導入し、当該界面において十分な窒素濃度を確保することが容易になる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
まず、本発明の実施形態に係る炭化珪素半導体装置の構造について説明する。図１を参照して、本実施形態に係る炭化珪素（ＳｉＣ）半導体装置１は、縦型Ｄｉ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ）ＭＯＳＦＥＴであり、炭化珪素（ＳｉＣ）基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、ソース電極４０と、ドレイン電極５０と、上部ソース電極４１とを主に備えている。
ＳｉＣ基板１０の表面１０Ａは、（０００１）面に対して８°以下のオフ角を有しており、好ましくは４°以下のオフ角を有している。なお、ＳｉＣ基板１０の表面１０Ａはこれに限定されるものではなく、たとえば（０−３３−８）面であってもよい。
ＳｉＣ基板１０は、ベース基板１１と、当該ベース基板１１の表面１１Ａ上においてエピタキシャル成長により形成された炭化珪素（ＳｉＣ）層１２とを主に含んでいる。ＳｉＣ層１２は、ドリフト領域１３と、ボディ領域１４と、ソース領域１５と、コンタクト領域１６とを主に有している。
ドリフト領域１３は、ベース基板１１の一方の表面１１Ａ上に形成されている。ドリフト領域１３は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型になっている。ボディ領域１４は、ＳｉＣ層１２内において互いに分離して形成されている。ボディ領域１４は、たとえばアルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物を含むことにより導電型がｐ型になっている。
ソース領域１５は、表面１０Ａを含むようにボディ領域１４内に形成されている。ソース領域１５は、たとえばリン（Ｐ）などのｎ型不純物を含むことにより導電型がｎ型となっている。ソース領域１５は、ドリフト領域１３よりもｎ型不純物の濃度が高くなっている。
コンタクト領域１６は、表面１０Ａを含み、かつソース領域１５に隣接するようにボディ領域１４内に形成されている。コンタクト領域１６は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含むことにより導電型がｐ型となっている。コンタクト領域１６は、ボディ領域１４よりもｐ型不純物の濃度が高くなっている。
ゲート絶縁膜２０は、ＳｉＣ基板１０の表面１０Ａ上に接触するように形成されている。ゲート絶縁膜２０は、たとえば二酸化珪素（ＳｉＯ２）などの珪素酸化物からなり、一方のソース領域１５の上から他方のソース領域１５の上にまで延在するように形成されている。
ゲート電極３０は、ゲート絶縁膜２０上（ＳｉＣ基板１０側とは反対側）に接触するように形成されている。ゲート電極３０は、たとえば不純物が添加されたポリシリコンやアルミニウム（Ａｌ）などの導電体からなり、一方のソース領域１５上から他方のソース領域１５上にまで延在するように形成されている。
ソース電極４０は、ＳｉＣ基板１０の表面１０Ａ上（ソース領域１５およびコンタクト領域１６上）に接触するように形成されている。ソース電極４０は、ソース領域１５に対してオーミック接触することができる材料、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）、ＴｉｘＳｉｙ（チタンシリサイド）、ＡｌｘＳｉｙ（アルミシリサイド）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリサイド）などからなっている（ｘ，ｙ，ｚ＞０）。
ドレイン電極５０は、ＳｉＣ基板１０の表面１０Ａとは反対側の表面１０Ｂ上に形成されている。ドレイン電極５０は、たとえばソース電極４０と同様の材料からなり、ＳｉＣ基板１０に対してオーミック接触している。
ＳｉＣ基板１０とゲート絶縁膜２０との界面２１を含む領域では、窒素濃度の最大値が３×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であり、好ましくは１×１０２０ｃｍ−３以上５×１０２０ｃｍ−３以下である。より具体的には、ドリフト領域１３とゲート絶縁膜２０との界面２１含む領域、ボディ領域１４とゲート絶縁膜２０との界面２１を含む領域、およびソース領域１５とゲート絶縁膜２０との界面２１を含む領域において、窒素濃度の最大値が上記範囲内である。ここで、当該界面２１を含む領域とは、当該界面２１から見てＳｉＣ基板１０の厚み方向に１０ｎｍ以内の領域である。
ゲート絶縁膜２０とゲート電極３０との界面２２を含む領域では、窒素濃度の最大値が１×１０２０ｃｍ−３以下であり、好ましくは３×１０１９ｃｍ−３以下であり、より好ましくは１×１０１９ｃｍ−３以下である。ここで、当該界面２２を含む領域とは、当該界面２２から見てＳｉＣ基板１０の厚み方向に１０ｎｍ以内の領域である。
ＳｉＣ基板１０とゲート絶縁膜２０との界面２１から１０ｎｍ以内の領域における窒素濃度、およびゲート絶縁膜２０とゲート電極３０との界面２２から１０ｎｍ以内の領域における窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定することができる。より具体的には、ＳＩＭＳ測定によりＳｉＣ半導体装置１の厚み方向に沿った窒素濃度分布が得られ、当該窒素濃度分布より当該界面２１，２２から１０ｎｍ以内の領域における窒素濃度の最大値を確認することができる。
次に、本実施形態に係るＳｉＣ半導体装置１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極４０とドレイン電極５０との間に電圧が印加されても、ボディ領域１４とドリフト領域１３との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１４のチャネル領域（ゲート電極３０下のボディ領域１４）に反転層が形成される。その結果、ソース領域１５とドリフト領域１３とが電気的に接続され、ソース電極４０とドレイン電極５０との間に電流が流れる。以上のようにして、ＳｉＣ半導体装置１は動作する。
以上のように、本実施形態に係るＳｉＣ半導体装置１では、ＳｉＣ基板１０とゲート絶縁膜２０との界面２１から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以上であり、かつゲート絶縁膜２０とゲート電極３０との界面２２から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３以下である。これにより、ＳｉＣ半導体装置１は、チャネル移動度が向上し、かつ閾値電圧が高いものとなっている。
上記ＳｉＣ半導体装置１では、ゲート絶縁膜２０において窒素濃度が１×１０１９ｃｍ−３以上である領域が厚み方向において８０％以上を占めていてもよく、窒素濃度が１×１０１９ｃｍ−３以上である領域が厚み方向において全体を占めていてもよい。これにより、ゲート絶縁膜２０中において窒素原子をより均一に分布させることができる。その結果、ＳｉＣ半導体装置１の閾値電圧をより高くすることができる。なお、ゲート絶縁膜２０の厚み方向に沿った窒素濃度分布は、上記の場合と同様にＳＩＭＳ測定により得ることができる。
上記ＳｉＣ半導体装置１において、ゲート電極３０は、上述のようにポリシリコンを含んでいてもよい。ゲート電極３０を構成するポリシリコンは、ゲート絶縁膜２０を構成するＳｉＯ２と反応し、その結果ゲート絶縁膜２０とゲート電極３０との界面２２において窒素原子が導入され易くなる。そのため、ゲート電極３０がポリシリコンを含む場合には、ゲート絶縁膜２０とゲート電極３０との界面２２付近における窒素濃度を抑制することが可能な上記ＳｉＣ半導体装置１が好適である。
上記ＳｉＣ半導体装置１において、ＳｉＣ基板１０の表面１０Ａは、上述のように（０００１）面に対して８°以下のオフ角を有していてもよい。ＳｉＣ基板１０の表面１０Ａがシリコン面（（０００１）面）側の面である場合には、当該表面１０Ａがカーボン面（（０００−１）面）側の面である場合に比べて、ＳｉＣ基板１０とゲート絶縁膜２０との界面２１付近への窒素原子の導入によるチャネル移動度の向上がより顕著になる。
次に、本実施形態に係るＳｉＣ半導体装置の製造方法について説明する。本実施形態に係るＳｉＣ半導体装置の製造方法では、上記本実施形態に係るＳｉＣ半導体装置１を製造することができる（図１参照）。
図２を参照して、本実施形態に係るＳｉＣ半導体装置の製造方法では、まず、工程（Ｓ１０）として、ＳｉＣ基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）〜（Ｓ１４）が実施されることにより、ＳｉＣ基板１０が準備される。
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、図３を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断することにより、ベース基板１１が準備される。
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図３を参照して、ベース基板１１の表面１１Ａ上にエピタキシャル成長によりＳｉＣ層１２が形成される。
次に、工程（Ｓ１３）として、イオン注入工程が実施される。この工程（Ｓ１３）では、図４を参照して、まず、たとえばアルミニウム（Ａｌ）イオンがＳｉＣ層１２内に注入されることにより、当該ＳｉＣ層１２内にボディ領域１４が形成される。次に、たとえばリン（Ｐ）イオンがボディ領域１４内に注入されることにより、当該ボディ領域１４内にソース領域１５が形成される。次に、たとえばアルミニウム（Ａｌ）イオンがボディ領域１４内に注入されることにより、当該ボディ領域１４内においてソース領域１５に隣接するようにコンタクト領域１６が形成される。そして、ＳｉＣ層１２においてボディ領域１４、ソース領域１５およびコンタクト領域１６のいずれも形成されない領域がドリフト領域１３となる。
次に、工程（Ｓ１４）として、活性化アニール工程が実施される。この工程（Ｓ１４）では、図４を参照して、ＳｉＣ層１２を加熱することにより上記工程（Ｓ１３）において導入された不純物が活性化する。これにより、不純物領域において所望のキャリアが発生する。このように上記工程（Ｓ１１）〜（Ｓ１４）が実施されることによりＳｉＣ基板１０が準備される。
次に、工程（Ｓ２０）〜（Ｓ４０）について図５および図６を参照して説明する。図６は、工程（Ｓ２０）〜（Ｓ４０）におけるＳｉＣ基板１０の加熱温度の経時変化を示すグラフである（横軸：時間、縦軸：加熱温度）。
まず、工程（Ｓ２０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ２０）では、図５および図６を参照して、たとえば酸素を含む雰囲気中において温度ＴでＳｉＣ基板１０を加熱することにより、表面１０Ａ上にＳｉＯ２からなるゲート絶縁膜２０が形成される。
次に、工程（Ｓ３０）として、窒素アニール工程が実施される。この工程（Ｓ３０）では、図５を参照して、ゲート絶縁膜２０が形成されたＳｉＣ基板１０が、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）およびアンモニア（ＮＨ３）からなる群より選択される少なくとも一のガスが含まれる雰囲気中において１１００℃以上（好ましくは１３００℃以上１４００℃以下）の温度（図６中温度Ｔ）で加熱される。これにより、ＳｉＣ基板１０とゲート絶縁膜２０との界面２１を含む領域において窒素原子が導入される。
次に、工程（Ｓ４０）として、ＰＯＡ（Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌｉｎｇ）工程が実施される。この工程（Ｓ４０）では、たとえばアルゴン（Ａｒ）、窒素（Ｎ２）またはヘリウム（Ｈｅ）などの不活性ガスを含む雰囲気中において１１００℃以上（好ましくは１３００℃以上１４００℃以下）の温度（図６中温度Ｔ）でＳｉＣ基板１０が加熱される。これにより、上記工程（Ｓ３０）で界面２１に導入された窒素原子がゲート絶縁膜２０中において均一に拡散する。なお、上記工程（Ｓ２０）〜（Ｓ４０）におけるＳｉＣ基板１０の加熱温度は図６に示すように一定であってもよいが、各々の工程において適宜異なっていてもよい。
次に、工程（Ｓ５０）として、ゲート電極形成工程が実施される。この工程（Ｓ５０）では、図７を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜２０上に接触し、ポリシリコンからなるゲート電極３０が形成される。
次に、工程（Ｓ６０）として、オーミック電極形成工程が実施される。この工程（Ｓ６０）では、図８を参照して、まず、ソース電極４０を形成すべき領域においてゲート絶縁膜２０が除去され、ソース領域１５およびコンタクト領域１６が露出した領域が形成される。そして、当該領域において、たとえばニッケル（Ｎｉ）からなる膜が形成される。一方、ＳｉＣ基板１０の表面１０Ｂ上において、たとえばＮｉからなる膜が形成される。その後、ＳｉＣ基板１０が９００℃以上の温度で加熱され、上記Ｎｉからなる膜の少なくとも一部がシリサイド化する。ここで、上記加熱中には、ＳｉＣ基板１０は１０％未満の窒素を含む雰囲気に曝される。このようにしてＳｉＣ基板１０の表面１０Ａ，１０Ｂ上にソース電極４０およびドレイン電極５０がそれぞれ形成される。
上記工程（Ｓ１０）〜（Ｓ６０）が実施されることにより上記ＳｉＣ半導体装置１（図１参照）が製造され、本実施形態に係るＳｉＣ半導体装置の製造方法が完了する。
本実施形態に係るＳｉＣ半導体装置の製造方法では、ゲート電極形成工程（Ｓ５０）が実施された後、ＳｉＣ基板１０が１０％以上の窒素を含む雰囲気中において９００℃以上（好ましくは１１００℃以上）の温度で加熱されない。
以上のように、本実施形態に係るＳｉＣ半導体装置の製造方法では、工程（Ｓ２０）においてＳｉＣ基板１０の表面１０Ａ上にゲート絶縁膜２０が形成された後、工程（Ｓ３０）において窒素を含む雰囲気中で１１００℃以上の温度でＳｉＣ基板１０が加熱される。これにより、ＳｉＣ基板１０とゲート絶縁膜２０との界面２１を含む領域に十分な窒素原子が導入され、その結果ＳｉＣ半導体装置１のチャネル移動度が向上する。また、上記ＳｉＣ半導体装置の製造方法では、工程（Ｓ５０）においてゲート絶縁膜２０上にゲート電極３０が形成された後、ＳｉＣ基板１０が１０％以上の窒素を含む雰囲気中において９００℃以上の温度で加熱されない。これにより、ゲート絶縁膜２０とゲート電極３０との界面２２において過剰に窒素原子が導入され、ＳｉＣ半導体装置１の閾値電圧が低下することを抑制することができる。したがって、本実施形態に係るＳｉＣ半導体装置の製造方法によれば、チャネル移動度が向上し、かつ閾値電圧が高い上記本実施形態に係るＳｉＣ半導体装置１を製造することができる。
上記ＳｉＣ半導体装置の製造方法は、上述のように窒素アニール工程（Ｓ３０）の後、ゲート電極形成工程（Ｓ５０）の前に、不活性ガスを含む雰囲気中において１１００℃以上の温度でＳｉＣ基板１０を加熱する工程（Ｓ４０）を備えていてもよい。この工程（Ｓ４０）は必須の工程ではないがこれを実施することにより、ゲート絶縁膜２０中において窒素原子をより均一に分布させることができる。その結果、ＳｉＣ半導体装置１の閾値電圧をより高くすることができる。
上記ＳｉＣ半導体装置の製造方法は、ゲート電極形成工程（Ｓ５０）の後、ＳｉＣ基板１０上にソース電極４０を形成する工程（Ｓ６０）を備えていてもよい。そして、上記工程（Ｓ６０）では、窒素濃度が１０％未満の雰囲気中において９００℃以上の温度でＳｉＣ基板１０が加熱されてもよい。これにより、合金化の際にゲート絶縁膜２０とゲート電極３０との界面２２に過剰な窒素原子が導入されることを抑制することができる。その結果、ＳｉＣ半導体装置１の閾値電圧の低下をより確実に抑制することができる。
また、上記本実施形態ではプレーナ型のＭＯＳＦＥＴであるＳｉＣ半導体装置１およびその製造方法について説明したが、これに限定されるものではない。たとえば、他の実施形態として（０−３３−８）面からなる側壁面を有するトレンチ型のＭＯＳＦＥＴおよびその製造方法も可能である。
チャネル移動度および閾値電圧の向上に関する効果を確認する実験を行った。
（ＳｉＣ−ＭＯＳＦＥＴの作製）
まず、実施例として、上記本実施形態のＳｉＣ半導体装置の製造方法によりＳｉＣ−ＭＯＳＦＥＴを作製した（Ｎｏ．１）。また、比較例として、上記実施例と同様に工程（Ｓ１０）〜（Ｓ５０）までを実施し、当該工程（Ｓ５０）の後にＳｉＣ基板を１０％以上の窒素を含む雰囲気中において９００℃以上の温度で加熱してＳｉＣ−ＭＯＳＦＥＴを作製した（Ｎｏ．２）。また、他の比較例として、上記実施例において窒素アニール工程（Ｓ３０）を行わずにＳｉＣ−ＭＯＳＦＥＴを作製した（Ｎｏ．３）。また、さらに他の比較例として、上記実施例において窒素アニール工程（Ｓ３０）を行わず、かつ工程（Ｓ５０）の後にＳｉＣ基板を１０％以上の窒素を含む雰囲気中において９００℃以上の温度で加熱してＳｉＣ−ＭＯＳＦＥＴを作製した（Ｎｏ．４）。
（窒素濃度分布の測定）
上記実施例および比較例のＳｉＣ−ＭＯＳＦＥＴについてＳＩＭＳ測定を行い、図９に示す窒素濃度分布を得た。図９中において、横軸はＳｉＣ−ＭＯＳＦＥＴの厚み方向における距離（ｎｍ）を示し、縦軸は窒素濃度（ｃｍ−３）を示している。また、図９中の「ｐ−Ｓｉ」に示す領域がゲート電極、「ＳｉＯ２」に示す領域がゲート絶縁膜、「ＳｉＣ」に示す領域がＳｉＣ基板にそれぞれ相当する。また、図９中の（Ａ）が実施例であるＮｏ．１の場合の窒素濃度分布であり、（Ｂ）が比較例であるＮｏ．２の場合の窒素濃度分布である。そして、当該窒素濃度分布よりＳｉＣ基板とゲート絶縁膜との界面、およびゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値をそれぞれ確認した。
（チャネル移動度および閾値電圧の測定）
上記実施例および比較例のＳｉＣ−ＭＯＳＦＥＴについてチャネル移動度および閾値電圧をそれぞれ測定した。上記実験結果を表１に示す。
Figure 2015053372
（実験結果）
図９を参照して、実施例であるＮｏ．１（図９中（Ａ））では、ＳｉＣ基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以上（１×１０２０ｃｍ−３以上）であり、かつゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３以下であった。一方で、比較例であるＮｏ．２（図９中（Ｂ）)では、ゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３を超えていた。
表１を参照して、実施例であるＮｏ．１ではチャネル移動度（μ）が１５〜２０ｃｍ２／Ｖｓであり、閾値電圧が約１．５Ｖであった。これに対して、比較例であるＮｏ．２では、チャネル移動度が１５〜２０ｃｍ２／Ｖｓである一方、閾値電圧が１．０Ｖにまで低下した。また、他の比較例であるＮｏ．３では、閾値電圧が２〜３Ｖと高い一方、チャネル移動度が５〜８ｃｍ２／Ｖｓにまで低下した。また、さらに他の比較例であるＮｏ．４では、チャネル移動度が５〜８ｃｍ２／Ｖｓにまで低下し、かつ閾値電圧も１〜１．８Ｖであった。この実験結果より、ＳｉＣ基板とゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値を３×１０１９ｃｍ−３以上とし、かつゲート絶縁膜とゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値を１×１０２０ｃｍ−３以下とすることにより、チャネル移動度および閾値電圧の両方を高めることが可能であることが分かった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素半導体装置およびその製造方法は、チャネル移動度の向上および閾値電圧を高めることが要求される炭化珪素半導体装置およびその製造方法において、特に有利に適用され得る。
１ 炭化珪素（ＳｉＣ）半導体装置
１０ 炭化珪素（ＳｉＣ）基板
１０Ａ，１０Ｂ，１１Ａ 表面
１１ ベース基板
１２ 炭化珪素（ＳｉＣ）層
１３ ドリフト領域
１４ ボディ領域
１５ ソース領域
１６ コンタクト領域
２０ ゲート絶縁膜
２１，２２ 界面
３０ ゲート電極
４０ ソース電極
４１ 上部ソース電極
５０ ドレイン電極

Claims (11)

  1. 炭化珪素基板と、
    前記炭化珪素基板の表面上に形成され、珪素酸化物からなるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極とを備え、
    前記炭化珪素基板と前記ゲート絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以上であり、
    前記ゲート絶縁膜と前記ゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２０ｃｍ−３以下である、炭化珪素半導体装置。
  2. 前記ゲート絶縁膜において窒素濃度が１×１０１９ｃｍ−３以上である領域は、厚み方向において８０％以上の領域を占めている、請求項１に記載の炭化珪素半導体装置。
  3. 前記ゲート電極は、ポリシリコンを含む、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記炭化珪素基板と前記ゲート絶縁膜との前記界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０２１ｃｍ−３以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記ゲート絶縁膜と前記ゲート電極との界面から１０ｎｍ以内の領域における窒素濃度の最大値が３×１０１９ｃｍ−３以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記炭化珪素基板の前記表面は、（０００１）面に対して８°以下のオフ角を有する、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 炭化珪素基板を準備する工程と、
    前記炭化珪素基板の表面上に珪素酸化物からなるゲート絶縁膜を形成する工程と、
    窒素を含む雰囲気中において１１００℃以上の温度で前記ゲート絶縁膜が形成された前記炭化珪素基板を加熱する工程と、
    前記炭化珪素基板を加熱する工程の後、前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、
    前記ゲート電極を形成する工程の後、１０％以上の窒素を含む雰囲気中において９００℃以上の温度で前記炭化珪素基板が加熱されない、炭化珪素半導体装置の製造方法。
  8. 前記炭化珪素基板を加熱する工程の後、前記ゲート電極を形成する工程の前に、不活性ガスを含む雰囲気中において１１００℃以上の温度で前記炭化珪素基板を加熱する工程をさらに備える、請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記ゲート電極を形成する工程の後、前記炭化珪素基板上にソース電極を形成する工程をさらに備え、
    前記ソース電極を形成する工程では、１０％未満の窒素を含む雰囲気中において９００℃以上の温度で前記炭化珪素基板が加熱される、請求項７または請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記ゲート電極を形成する工程の後、１０％以上の窒素を含む雰囲気中において１１００℃以上の温度で前記炭化珪素基板が加熱されない、請求項７〜請求項９のいずれか１項に炭化珪素半導体装置の製造方法。
  11. 前記炭化珪素基板を加熱する工程では、一酸化窒素、亜酸化窒素、窒素およびアンモニアからなる群より選択される少なくとも一のガスを含む雰囲気中において前記炭化珪素基板が加熱される、請求項７〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2013185032A 2013-09-06 2013-09-06 炭化珪素半導体装置 Active JP6206012B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013185032A JP6206012B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置
US14/916,847 US20160211333A1 (en) 2013-09-06 2014-07-23 Silicon carbide semiconductor device and method of manufacturing the same
PCT/JP2014/069405 WO2015033686A1 (ja) 2013-09-06 2014-07-23 炭化珪素半導体装置およびその製造方法
DE112014004061.4T DE112014004061T5 (de) 2013-09-06 2014-07-23 Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN201480048603.7A CN105556675A (zh) 2013-09-06 2014-07-23 碳化硅半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185032A JP6206012B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2015053372A true JP2015053372A (ja) 2015-03-19
JP6206012B2 JP6206012B2 (ja) 2017-10-04

Family

ID=52628172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185032A Active JP6206012B2 (ja) 2013-09-06 2013-09-06 炭化珪素半導体装置

Country Status (5)

Country Link
US (1) US20160211333A1 (ja)
JP (1) JP6206012B2 (ja)
CN (1) CN105556675A (ja)
DE (1) DE112014004061T5 (ja)
WO (1) WO2015033686A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019050294A (ja) * 2017-09-11 2019-03-28 株式会社豊田中央研究所 炭化珪素半導体装置
JP2019169486A (ja) * 2018-03-21 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519842A (ja) * 2000-10-03 2004-07-02 クリー　インコーポレイテッド 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007180118A (ja) * 2005-12-27 2007-07-12 Mitsubishi Electric Corp 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
JP3940560B2 (ja) * 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4135541B2 (ja) * 2003-03-26 2008-08-20 ソニー株式会社 プラズマ表面処理方法
JP4485754B2 (ja) * 2003-04-08 2010-06-23 パナソニック株式会社 半導体装置の製造方法
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
EP1689000A4 (en) * 2003-11-25 2008-06-11 Matsushita Electric Ind Co Ltd SEMICONDUCTOR ELEMENT
US7242055B2 (en) * 2004-11-15 2007-07-10 International Business Machines Corporation Nitrogen-containing field effect transistor gate stack containing a threshold voltage control layer formed via deposition of a metal oxide
US7214631B2 (en) * 2005-01-31 2007-05-08 United Microelectronics Corp. Method of forming gate dielectric layer
US7476594B2 (en) * 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
JP2007220755A (ja) * 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
US7982224B2 (en) * 2007-10-15 2011-07-19 Panasonic Corporation Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration
JPWO2010110253A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
US8536583B2 (en) * 2009-03-27 2013-09-17 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
KR20110137279A (ko) * 2009-04-10 2011-12-22 스미토모덴키고교가부시키가이샤 절연 게이트형 바이폴러 트랜지스터
KR20110137280A (ko) * 2009-04-10 2011-12-22 스미토모덴키고교가부시키가이샤 절연 게이트형 전계 효과 트랜지스터
CN102388433A (zh) * 2009-11-13 2012-03-21 住友电气工业株式会社 制造半导体衬底的方法
JPWO2011058830A1 (ja) * 2009-11-13 2013-03-28 住友電気工業株式会社 半導体基板の製造方法
JPWO2011074308A1 (ja) * 2009-12-16 2013-04-25 住友電気工業株式会社 炭化珪素基板
CA2777675A1 (en) * 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
JPWO2011092808A1 (ja) * 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP5961865B2 (ja) * 2010-09-15 2016-08-02 ローム株式会社 半導体素子
JP6083930B2 (ja) * 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519842A (ja) * 2000-10-03 2004-07-02 クリー　インコーポレイテッド 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006210818A (ja) * 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2007180118A (ja) * 2005-12-27 2007-07-12 Mitsubishi Electric Corp 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019050294A (ja) * 2017-09-11 2019-03-28 株式会社豊田中央研究所 炭化珪素半導体装置
JP2019169486A (ja) * 2018-03-21 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE112014004061T5 (de) 2016-06-02
JP6206012B2 (ja) 2017-10-04
CN105556675A (zh) 2016-05-04
US20160211333A1 (en) 2016-07-21
WO2015033686A1 (ja) 2015-03-12

Similar Documents

Publication Publication Date Title
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US8941120B2 (en) Semiconductor device and method for manufacturing the same
TW201251023A (en) Semiconductor device
JP2012209422A (ja) Ｉｇｂｔ
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
US9786741B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP5834801B2 (ja) 半導体装置の製造方法および半導体装置
EP3125297A1 (en) Silicon carbide semiconductor device, and method for manufacturing same
US9147731B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US8809945B2 (en) Semiconductor device having angled trench walls
JP5870672B2 (ja) 半導体装置
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JPWO2009104299A1 (ja) 半導体装置および半導体装置の製造方法
JP6206012B2 (ja) 炭化珪素半導体装置
US8829605B2 (en) Semiconductor device having deep and shallow trenches
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP5673113B2 (ja) 半導体装置
JP6070790B2 (ja) 半導体装置の製造方法および半導体装置
US20130102141A1 (en) Method for manufacturing semiconductor device
JP2015115570A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R150 Certificate of patent or registration of utility model

Ref document number: 6206012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250