KR0153878B1 - 탄화규소반도체장치와 그 제조방법 - Google Patents
탄화규소반도체장치와 그 제조방법Info
- Publication number
- KR0153878B1 KR0153878B1 KR1019950014680A KR19950014680A KR0153878B1 KR 0153878 B1 KR0153878 B1 KR 0153878B1 KR 1019950014680 A KR1019950014680 A KR 1019950014680A KR 19950014680 A KR19950014680 A KR 19950014680A KR 0153878 B1 KR0153878 B1 KR 0153878B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon carbide
- gate electrode
- sic
- metal nitride
- semiconductor device
- Prior art date
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 178
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 155
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 121
- 239000010410 layer Substances 0.000 claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 57
- 150000004767 nitrides Chemical class 0.000 claims abstract description 51
- 239000002344 surface layer Substances 0.000 claims abstract description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract 12
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 239000003870 refractory metal Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims 10
- 229910008322 ZrN Inorganic materials 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052720 vanadium Inorganic materials 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- 229910010421 TiNx Inorganic materials 0.000 description 32
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 21
- -1 nitrogen ion Chemical class 0.000 description 16
- SKKMWRVAJNPLFY-UHFFFAOYSA-N azanylidynevanadium Chemical compound [V]#N SKKMWRVAJNPLFY-UHFFFAOYSA-N 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 13
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 13
- 239000007772 electrode material Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 101100264195 Caenorhabditis elegans app-1 gene Proteins 0.000 description 1
- 235000016936 Dendrocalamus strictus Nutrition 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/148—Silicon carbide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속제로 구성된 전극(16a), (16b)이 각각 P형 SiC기판(11)의 N형 소오스영역(12)와 드레인영역(13)위에 형성된다. 질화금속으로 이루어진 전극(16a), (16b)이 각각 접촉하는 영역(12), (12)의 표면층부분에 질소농후층(12a), (13a)을 형성한다. 질소농후층은 전극의 접촉저항률을 작게한다. 게이트전극과 연결부가 반응하는 것을 방지하기 위해 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속을 Mo의 게이트전극(15)과 A1의 연결부(17c)사이에 삽입한다.
Description
제1도는 본 발명의 제1실시예에 의한 SiC-MOSFE의 개략구조를 표시하는 단면도.
제2도는 SiC-MOSFET의 제조공정을 설명하는 단면도.
제3도는 본 발명의 제2실시예에 의한 탄화규소의 표면층부분의 질소농축분포를 나타내는 다이어그램.
제4도는 본 발명의 제3실시예에 의한 탄화규소의 표면층부분의 질소농축분포를 나타내는 다이어그램.
제5도는 본 발명의 제3실시예에 의한 TiNX로 구성된 적극의 접촉저항률과 온도의 관계를 나타내는 다이어그램.
제6도는 본 발명의 제4실시예에 의한 SiC 바이폴라 트랜지스터의 제조방법을 설명하는 단면도.
제7도는 본 발명의 제5실시예에 의한 SiC-MESFET의 제조방법을 설명하는 단면도.
제8도는 본 발명의 제6실시예에 의한 VMOS형 트랜지스터를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 탄화규소반도체장치 11, 21 : SiC기판
12, 22 : 소오스영역 13, 23 : 드레인영역
12a, 13a, 22a, 23a : 질소농후층 14a, 14b : 절연필름
15, 25 : 게이트전극 16c, 26c : TiNx층(질화금속층)
16a, 26a : 소오스전극 16b, 26b: 드레인전극
17a, 17b, 17c, 27a, 27b, 27c : 연결부
본 발명은 MOSFET, MESFET, 바이폴라 트랜지스터, 종형 MOS트랜지스터 등의 탄화규소기판을 이용한 탄화규소반도체장치 및 그 제조방법에 관한 것이며, 특히, 접촉전극으로서 질화금속을 이용한 탄화규소반도체장치 및 그 제조방법에 관한 것이다.
탄화규소(SiC)반도체는 실제적으로 널리 이용되는 규소(Si)와 갈륨비소(GaAs)등의 다른 반도체에 비하여 금지대폭이 넓다(2.2~3.3eV). 또한, 탄화규소반도체는 열적, 화학적, 기계적으로 안정하고 내방사선성에도 우수하다. 그러므로, 탄화규소를 이용한 반도체장치는 다른 재료로 구성된 반도체장치로는 사용할 수 없는 고온, 고전력, 방사선조사 등의 조건에서 높은 신뢰성과 안정성을 나타내는 장치로서 사용할수 있다. 특히, 넓은 금지대에 결합된 청색광을 방사하는 발광소자로서의 이용은 현재 실용화단계에 있다.
그러나, 탄화규소를 전자장치에 응용하는 것은 발광장치에 응용하는 것에 비하여 불충분하다. 그 원인으로서는, 복잡한 전자장치의 제작과정에 적합하고 전기적으로 양호한 저항성 접촉을 형성하는 전극재료와 그 형성법이 미개발되어 있다.
연구에 있어서, N형 탄화규소반도체에서의 저항성 접촉을 형성하는 전극재료로서 검토하고 있는 것은 텅스텐(W), 티탄(Ti), 니켈(Ni)또는 이들의 규화물이 있다. 이들의 접촉저항은 약 10-1~10-4Ωㆍ㎤ 정도이다. 이것은 규소(Si)와 갈륨비소(GaAs)의 반도체장치에서의 전형적인 값(약 10-5Ωㆍ㎤)과 크게 다르다.
텅스텐, 티탄 또는 그 규화물은 저온 열처리에 의해 접촉특성이 열화를 발생한다. 그러므로, 낮은 접촉저항을 보유하여야 하는 니켈의 경우에도 낮은 접촉저항을 얻기 위하여 1100℃또는 그 이상의 고온에서 열처리를 하여야 한다. 그러므로, 상기한 재료들은 전극재료로서 부적당하다. 또한, 고온을 필요로 하지 않는 N형 탄화규소를 열처리하기 위한 저항성 접촉을 보유하는 전극재료로서 TiN이 있다(알파(6H)에 저항접촉된 질화티탄의 저에너지이온조성침전물-탄화규소. (App1.Phys, .Lett 59(22), pp. 2868-2870(1991))). 이것에 의하면 질소이온이 이온총에 의해 조성된 Ti의 증착방법에 의해 TiN필름이 성장하였다.
다른 한편으로는, 탄화규소기판을 이용한 종래의 반도체장치로서 특개소 60-142568호 공보에 기재된 MOSFET가 있다. 반도체장치에 있어서, P형 탄화규소 단결정기판 위에 소오스/드레인영역을 형성한 후, 이들의 저항성 접촉적극으로서 소오스/드레인영역 위헤 니켈(Ni)층을 형성하고 게이트전극으로서 알루미늄(A1)을 이용하고 있다. 이들 전극에 금속배선이 연결되어 있다. 또한, 종래의 MESFET장체에 있어서 게이트전극으로서 백금(Pt), 금(Au), 알루미늄(A1)이 사용된다.
그러나, Ti의 질소이온조성증착에 의해 형성된 TiN에 있어서, 설정된 두께를 보유하는 SiC영역의 표면층부분, 즉, TiN전극과 접촉하는 부분에 질소가 삽입되지 않고 또한 질소가 삽입된다 하여도 전기적으로 활성화되지 않기 때문에 접촉저항이 줄어들지 않는다는 문제가 있었다. 이 문제를 해결하기 위하여, N형 캐리어를 전기적으로 활성화하기 위해 탄화규소의 N형 도펀트(dopant)로서 질소를 SiC영역에 삽입시키는 방법이 있다. 이러한 목적으로 질소이온주입후에 열처리를 수행한다. 그러나 이러한 방법에 있어서, 고농축의 SiC영역의 표면층부분에만 질소가 삽입되는 것이 어려우므로 양호한 접촉을 형성하기 어렵다고 문제가 있었다.
반면에, 특개소 60-142568에 명시된 반도체장치에 있어서는, 다음과 같은 문제가 있다. 즉, 첫째로, 니켈이 소오스/드레인영역의 저항성 접촉전극재료로서 이용되면, 규소와 갈륨비소의 반도체장치의 접촉저항보다 크다. 둘째로, 게이트전극재료로서 알루미늄을 사용하면, 고온열처리때문에 알루미늄이 녹는다. 그러므로 몰립덴(Mo)과 텅스텐(W)등의 내화성 금속을 활성화에 이용한다. 그러한 내화성 금속을 사용하면, 불규칙한 부분과 구멍이 발생하고 반응합성물에 의해 게이트 전극이 벗겨지면서 그 금속은 그 금속위에 형성된 연결부의 알루미늄 또는 텅스텐질화물(WSix)과 반응한다.
본 발명자는 질화티탄(TiN), 질화지르코늄(ZrN), 질화하프늄(HfN), 질화바나듐(VN), 질화탄탈룸(TaN)중의 어느하나로 이루어진 질화금속이 SiC영역의 전극재료로 이용되고 질화금속층이 형성되는 SiC영역의 표면층부분 위에 질소농후층이 형성되면 접촉저항이 감소됨을 발견하였다. 또한, Mo와 WSix등의 재료로 이루어진 연결부와 게이트전극 사이에 질화금속층을 삽입하므로써 게이트전극재료와 연결부가 반응하는 것을 막을 수 있음을 알았다.
본 발명의 목적은 작은 접촉저항률을 보유하는 전극을 보유하는 탄화규소반도체장치를 제공하는 것이다.
본 발명의 다른 목적은 게이트전극재료가 연결부와 반응하는 것을 방지하는 탄화규소반도체장치를 제공하는 것이다.
본 발명의 또다른 목적은 탄화규소반도체장치를 제조하는 방법을 제공하는 것이다.
제1도~제7도(b)에 나타낸 바와 같이, 청구항 제1항에 기재된 발명은, N형 탄화규소영역(12), (13)또는 N형 탄화규소기판(21)과, 상기한 N형의 탄화규소영역(12), (13)또는 N형 탄화규소기판(21)에 형성되고 TiN, ZrN, HfN, VN, TaN 중의 어느하나로 이루어진 질화금속으로 이루어진 전극(16a)(16b), (26a)(26b)과, 상기한 전극(16a)(16b), (26a)(26b)과, 접촉하는 탄화규소영역(12), (13)또는 탄화규소기판(21)의 표면층부분에 형성된 질소농후층(12a)(13a), (22a)(23a)으로 구성된 탄화규소반도체장치이다.
N형 탄화규소영역(12), (13)이 형성된 N형 탄화규소기판(21)또는 P형 탄화규소기판(11)으로서 a-SiC또는 β-SiC가 사용된다. 제1도에 나타낸 바와 같이, 청구항 제2항에 기재된 발명은, P형 탄화규소기판(11)위에 절연필름(14a)을 설치하고 그 위에 내화성 금속 또는 폴리실리콘으로 이루어진 게이트전극(15)을 설치한 탄화규소반도체장치에 있어서, 게이트전극(15)과 연결부(17c)사이에 삽입되고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(16c)으로 구성된 탄화규소반도체장치이다. 청구한 제2항에 기재된 게이트전극(15)은 몰립덴, 텅스텐과 이들의 규화물 등의 내화성 금속 또는 폴리실리콘으로 구성되며, 연결부(17c)는 A1또는 WSix으로 구성된다.
제7도(b)에 나타낸 바와 같이, 청구항 제3항에 기재된 발명은, N형 탄화규소기판(21)위에 게이트전극(25)이 설치된 탄화규소반도체장치에 있어서, 게이트전극(25)과 연결부(27c)의 사이에 삽입되고 TiN, ZrN, HfN, VN, TaN중의 어느 하나로 이루어진 질화금속층(26c)으로 구성된 탄화규소반도체장치이다. 예컨대, SiC-MESFET에 적용된다. 청구항 제3항에 기재된 게이트전극(25)은 Au, Pt또는 A1으로 구성되며, 연결부(27c)는 A1또는 WSix로 구성된다.
제1도에 나타낸 바와 같이, 청구항 제4항에 기재된 발명은, P형 탄화규소기판(11)과, 상기한 탄화규소기판(11)위에 절연필름(14a)을 설치하고 그 위에 설치된 게이트전극(15)과, 상기한 탄화규소기판(11)위에 형성된 N형 소오스/드레인 SiC영역(12), (13)과, 상기한 SiC영역 위에 형성되고 TiN, ZrN, HfN, VN, TaN중의 어느하나로 이루어진 질화금속제의 전극(16a), (16b)으로 구성된 탄화규소반도체장치에 있어서, 게이트전극(15)과 연결부(17c)사이에 삽입되고 TiN, ZrN, GfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(16c)과, 상기한 질화금속으로 이루어진 상기한 전극(16a), (16b)이 접촉하는 SiC영역의 표면층부분에 형성된 질소농후층(12a), (13a)으로 구성된 탄화규소반도체장치이다.
청구항 제5항에 기재된 발명은, 제4항에 있어서, 상기한 게이트전극(15)이 내화성 금속 또는 폴리실리콘으로 이루어지며, 상기한 N형 소오스/드레인 SiC영역(12)(13)이 상기한 P형 탄화규소기판(11)위의 상기한 게이트전극(15)의 양쪽에 형성되고, 상기한 전극(16a), (16b)이 상기한 N형 SiC영역(12), (13) 위에 형성되고 TiN, ZrN, HfN, VN, TaN중의 어느 하나로 이루어진 질화금속제인 탄화규소반도체 장치이다.
제7도(b)에 나타낸 바와 같이, 청구항 제6항에 기재된 발명은 N형 탄화규소기판(21)과, 상기한 탄화규소기판(21)위에 직접 설치되고 Au, Pt또는 A1으로 이루어진 게이트전극(25)과, 상기한 탄화규소기판(21)위에 형성된 N형 소오스/드레인 SiC영역(22), (23)과, 상기한 SiC영역에 형성되고 TiN, ZrN, HfN, VN, TaN 중위 어느 하나로 이루어진 질화금속으로 구성된 전극(26a), (26b)으로 이루어진 탄화규소반도체장치에 있어서, 상기한 게이트전극(25)과 연결부(27c)사이에 삽입되고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(26c)과, 질화금속으로 이루어진 상기한 전극(26a), (26b)이 각각 접촉하는 SiC영역의 표면층부분에 형성된 질소농후층(22a), (23a)으로 이루어진 탄화규소반도체장치이다.
제1도 또는 제7도(b)에 나타낸 바와 같이, 청구항 제7항 또는 8항에 기재된 발명은, 제1, 4, 6항에 있어서, 상기한 질소농후층(12a)(13a), (22a)(23a)은 두께가 5~500Å이고 질소밀도가 적어도 1-1019/㎤인 탄화규소반도체장치이다. 더 바람직하게는 상기한 질소농후층(12a)(13a), (22a)(23a)의 두께가 20~500Å이고 질소밀도가 적어도 1 × 1020/㎤인 것이 좋다.
제2도(a)~(i)에 나타낸 바와 같이, 청구항 제9항에 기재된 발명은, P형 탄화규소기판(11)위에 N형 소오스/드레인 SiC영역(12), (13)을 형성하는 단계와, 상기한 소오스/드레인 SiC영역(12), (13)사이의 상기한 탄화규소기판(11)위에 절연필름(14a)을 형성하는 단계와, 상기한 절연필름(14a)위에 게이트전극(15)을 형성하는 단계와, 상기한 게이트전극(15)과 상기한 소오스/드레인 SiC영역(12), (13)위에 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(16c), (16a)(16b)을 형성하는 단계와, 상기한 질화금속중에(16c), (16a)(16b) 위에 연결부(17c), (17a), (17b)를 형성하는 단계로 이루어진 탄화규소반도체장치의 제조방법이다.
제10항에 기재된 발명은, 제9항에 있어서, 상기한 질화금속층(16a), (16b)을 형성할 때 상기한 질소농후층(12a), (13a)을 상기한 소오스/드레인 SiC영역(12), (13)의 표면층부분 위에 형성하는 탄화규소반도체장치의 제조방법이다. 제11항에 기재된 발명은, 제9항에 있어서, 상기한 질화금속층(16c), (16a), (16b)을 TiN, ZrN, HfN, VN, TaN중의 어느 하나로 이루어진 금속목표물 또는 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속목표물을 이용하여 스퍼터링법에 의해 질소분위기에서 형성하는 탄화규소반도체장치의 제조방법이다.
청구한 제1항~제10항에 정의된 발명에 있어서, 질소농후층(12a), (13a)또는(22a), (23a)은 탄화규소영역과 탄화규소기판의 표면층부분에 형성되어 있고, 소오스/드레인전극(16a)(16b), (26a)(26b)의 접촉저항률을 감소시키기 위해 질소가 도펀트로 작동한다. 이들 적극은 SiC반도체장치에서 바람직한 저항성 접촉전극으로 작용한다.
청구항 제2항과 제3항에 정의된 발명에 있어서, 질화금속층(16c), (26c)은 게이트전극(15), (25)과 연결부(17c), (27c)사이에 삽입되어 있고, 고온의 열처리에서도 게이트전극(15), (25)과 연결부(17c), (27c)사이에 반응이 발생하는 것을 방지하기 위하여 장벽금속층으로서 작용한다. 그러므로, 게이트전극(15), (25)에 발생하는 벗겨짐과 불규칙성과 같은 문제점이 발생하지 않는다. 예를들어, 질화금속층이 내화성 금속 또는 폴리실리콘과 연결부 사이에서 반응방지층으로서 작용한다. 또한 고온의 열처리에서 폴리실리콘에 도핑한 불순물(P, B, As등)이 확산하는 것을 방지하도록 질화금속층이 확산장벽으로서 작용한다.
청구항 제4, 5, 6항에 정의된 발명에 있어서, 전극(16a)(16b), (26a)(26b)의 접촉저항률이 질소농후층(12a)(13a), (22a)(23a)에 의해 감소하고, 게이트전극(15), (25)의 벗겨짐과 같은 문제점은 질화금속층(16c), (26c)을 삽입하므로써 완전하게 제거된다.
청구항 제9항에 정의된 발명에 있어서, 접촉저항률이 작은 장치를 적은 공정으로 제조될수 있는 SiC반도체장치는 제조공정중의 열처리에서 전극이 SiC와 반응하지 않는 안정한 전극(16a), (16b)을 보유하고 있고, 게이트전극(15)의 벗겨짐 등의 문제가 없다.
청구항 제1항에 정의된 발명에 있어서, 질소농후층(12a), (13a)은 고농축의 질소를 함유하고 있다.
탄화규소기판이 100~800℃, 더욱 바람직하게는 200~400℃의 고온하에 있으며, 스퍼터링에 의한 질소플라즈마 분위기에 위치하는 탄화규소기판보다 질소농후층에서의 질소의 함유량이 고농축이 되도록 표면층부분이 활성화된다. 질소농후층이 형성된 후에 스퍼터링이 계속 유지되면, 소오스전극과 드레인전극이 형성되도록 질화금속층이 선택적으로 질소농후층에 형성된다. 질화금속으로 이루어진 전극과 탄화규소로 이루어진 영역 사이의 접촉면은 질화금속이 보유하는 장벽성 때문에 약 900℃의 고온하에서도 손상되지 않으며 표면층부분도 보호된다. 결과적으로, 질화금속으로 이루어진 전극의 전기적 특성이 고온하에서도 저하되지 않는다. 더우기, 증착상태, 즉, 스퍼터링한 후 전극이 어떠한 열처리도 받지 않는 상태에서 조차도 접촉저항률이 적으므로 스퍼터링한 후에 특수열처리를 필요로 하지 않는다.
다음은 첨부된 도면을 참조하여 본 발명을 설명한다.
[실시예 1]
제1도와 제2도에 나타낸 바와 같이, 본 실시예는 SiC-MOSFET형의 탄화규소반도체장치에 대하여 설명한다.
첫째로, 제2도(a)에 나타낸 바와 같이, N형 소오스영역(12)과 N형 드레인영역(13)을 이온주입법에 의해 서로 소정의 위치만큼 떨어진 위치에서 P형 SiC기판(11)위에 형성하였다. 이 SiC기판(11)을 열산화처리하므로써 SiO2로 이루어진 절연필름(14a)을 SiC기판(11)에 형성하였다. 그 후, 게이트전극(15)으로서 Mo필름을 절연필름(14a)위에 증착하였다. 다음, 제2도(b)에 나타낸 바와 같이, SiO2로 이루어진 절연필름(14b)을 화학증착(CVD)방법에 의해 절연필름(14a)과 게이트전극(15)위에 형성한다. 그 후, 제2도(c)에 나타낸 바와 같이, 포토레지스트층(14c)을 절연필름(14b)위에 소정의 패턴으로 형성한다. 제2도(d)에 나타낸 바와 같이, 불화수소산계의 에칭액을 이용하여 에칭하므로써 포토레지스터층(14c)에 의해 덮여 있지 않은 절연필름(14a), (14b)의 부분을 제거한다. 이러한 방법으로 소오스/드레인영역(12), (13)과 게이트전극(15)이 노츨된다.
다음으로, 제2도(e)에 나타낸 바와 같이, Ti목표물을 이용하여 질소플라즈마분위기에서 스퍼터링을 수행한다. 소오스/드레인영역(12), (13)의 표면층부분 위에 질소농후층(12a), (13a)을 형성하고 질소농후층(12a), (13a)과 게이트전극(15)을 포함하는 기판의 전체표면 위에 TiNx층(16)을 형성한다. 이때, SiC기판(11)은 200~400℃의 온도를 유지한다. 기판온도가 낮으면, 바람직한 TiNx층(16)을 형성할수 없다. 다음으로, 제2도(f)에 나타낸 바와 같이, WSix층(17)을 TiNx층(16)위에 형성한 후, 제2도(g)에 나타낸 바와 같이, WSix(17)위에 소정의 패턴으로 포토레지스터층(18)을 형성한다. 제2도(h)에 나타낸 바와 같이, TiNx층(16)을 부분적으로 노출시키기 위해 불화수소계와 질산계의 에칭액을 사용하여 WSix(17)만을 선택적으로 에칭한다. 마지막으로, 남아 있는 WSix(17)을 마스크하고, 과산화수소산계와 황산계의 에칭액을 이용한 에칭 또는 불화물가스를 이용하는 건조에칭법에 의해 노출된 TiNx(16)을 부분적으로 제거한다. 결과적으로, 제2도(i)에 나타낸 탄화규소반도체장치(10)를 얻었다.
제1도에서, 부호 16a는 TiNx으로 이루어진 소오스전극을 나타내며, 부호 16b는 TiNx으로 이루어진 드레인전극을 나타내고, 부호 16c는TiNx층을 나타낸다. WSix로 이루어진 연결부(17a)가 소오스전극(16a)위에 형성되어 있고, WSix로 이루어진 연결부(17b)가 드레인전극(16b)위에 형성되어 있으며, WSix로 이루어진 연결부(17c)가 TiNx층(16c)을 사이에 두고 게이트전극(15)위에 형성되어 있다.
제2도의 제조공정에 따르면, SiC기판(11)의 포텐셜을 고정하기 위하여 P형 SiC기판(11)위에 알루미늄전극(도면표시 생략)을 형성한다. P형 SiC기판(11)과 알루미늄전극 사이의 저항성 접촉을 안전하게 하기 위해 약 900℃의 고온에서 열처리를 수행한다. TiNx(16c)은 Mo로 이루어진 게이트전극(15)과 연결부(17c)사이의 반응을 방지하는 장벽금속으로 작용한다.
플라즈마상태의 질소를 도핑하므로써 소오스/드레인영역(12), (13)의 표면층부분위에 질소농후층(12a), (13a)을 형성한다. 이온주입법에 의해 형성된 소오스/드레인 영역에 비하여, 표면층역역이 얇은 질소농후층(12a), (13a)이 형성된다. 즉, 표면으로부터의 두께가 500Å미만인 영역이 형성된다. 이 플라즈마조성 질소도핑은 얇은 표면층영역에서만 도핑된 질소가 고밀도가 되도록 허용한다. 플라즈마조성 질소도핑 대신에 질소의 이온주입법을 사용하는 경우에 얇은 표면층영역에서만 고밀도인 질소를 도핑하는 것이 불가능하다. 이러한 이유에서 플라즈마조성 질소도핑에 따라 소오스/드레인영역의 시이트 저항률을 변화시키지 않고 좋은 접촉특성을 얻을 수 있다.
[실시예 2]
제1실시예의 SiC기판(11)의 소오스영역(12)과 드레인영역(13)에 TiNx으로 이루어진 소오스전극(16a)과 드레인전극(16b)을 형성하기 위해 각각 다음과 같은 조건하에서 고주파(RF)스퍼터링을 수행한다. 이때, 소오스영역(12)과 드레인영역(13)은 각각 2~8 S1018/㎤의 질소밀도를 보유한다.
목표물 : Tf SiC기판 바이어스 : 없음
SiC기판 온도 : 300℃ Rf전력 : 400W
질소의 분압 : 0.5Pa TiNx층 : 1000Å
[실시예 3]
질소의 분압을 2.0Pa로 하는 것을 제외하고 제2실시예와 같은 조건으로 소오스영역과 드레인영역에 TiNx으로 이루어진 전극을 형성하기 위해 RF스퍼터링을 행한다.
두께가 1000Å인 TiNx을 SiC기판에 형성한 후, 실시예2와 3의 시료의 접촉저항률을 측정하기 위해 TiNx층 위에 5000Å의 두께로 WSix층을 형성한다. WSix층은 접촉저항률을 측정하기 위한 탐침에 의해 TiNx층이 손상되는 것을 방지하기 위한 보호필름이다. WSix층이 형성된 후, 소정의 방법으로 전극을 형성하고, 400℃에서 한시간동안 아르곤분위기하에서 열처리를 수행한다. 열처리를 한 후 4단자 교차다리 켈빈법에 의해 실온에서 두 시료의 접촉저항률을 측정한다. 그 측정결과를 표1에 나타내었다.
반면에, 상기한 조건하에서 TiNx필름을 형성한 후에 TiNx필름을 제거하기 위하여 SiC표면으로부터 SiC내부에 걸쳐서 과산화수소산계와 황산계의 에칭액을 이용하여 실시예2와 3의 SiC기판을 수세하에 이차 이온 질량 분석법(SIMS)으로 질소의 농축분포를 측정한다. 그 측정결과를 제3도와 제4도에 나타내었다. 실시예3의 시료를 실온(25℃)에서 순차적으로 50℃, 100℃, 150℃, 200℃, 250℃, 300℃, 350℃, 400℃, 450℃로 가열하고 각각의 온도에서 접촉저항률을 측정한다. 그 측정결과를 제5도에 나타내었다.
표1에 나타낸 바와 같이, 실시예 2와3의 접촉저항률은 종래의 접촉저항률(10 Ωㆍ㎠)과 비교하여 작다. 또한 제3도와 제4도에 나타냈듯이, 실시예 2와3의 시료에 SiC표면으로부터 200Å의 깊이까지 2 × 10 /㎤ 의 고농축으로 질소가 주입된다. 특히, 실시예 2의 시료에는 SiC표면으로부터 5Å의 깊이에 1 × 10 /㎤의 고농축으로 질소가 주입되고 실시예3의 시료에는 1 × 10 /㎤의 고농축으로 질소가 주입된다. 또한 제5도에 나타낸 바와 같이, TiNx로 이루어진 전극이 실온으로부터 450℃의 온도로 가열될때에도 접촉저항률을 5.5 × 10 /㎤Ωㆍ㎠에서 5 × 10 /㎤Ωㆍ㎠로 조금 변화하였다. 접촉저항의 변화는 온도에 따라 변할 수 있다.
[실시예 4]
제6도의 본 발명의 제4실시예에 의한 SiC바이폴라 트랜지스터와 그 제조방법을 나타내었다. 본 실시예에서는, 제1실시예와 같은 방법으로 TiN층을 연결부와 전극 사이에 형성하였다. 또한 TiN은 N형 SiC기판(이하 N-SiC라고 함)의 전극 재료로 사용되었다. TiN층의 형성은 제1실시예와 같은 방법으로 한다. 추가적으로, WSix는 TiN층 위의 연결부로 사용되었다.
제6도(a)에 나타낸 바와 같이, SiC바이폴라 트랜지스터는 Si기판, 4H-SiC(α-SiC)층, 6H-SiC(α-SiC)층 중의 어느 하나의 위에 3C-SiC(β-SiC)층을 헤테로 에피텍셜 성장하여 형성되었다. 또한 SiC바이폴라 트랜지스터는 4H-SiC또는 6H-SiC층 위해 4H-SiC또는 6H-SiC층을 호모 에픽텍셜 성장하여 형성될 수도 있다. 특히, N-SiC층, P-SiC층, N-SiC층의 순서로 기판위에 성장한다. 그 다음으로, 제6도(b)에 나타낸 바와 같이, P-SiC기판 위에 형성된 P-SiC층과 N-SiC층의 표면의 일부를 노츨시키기 위해 불화가스를 이용하여 N-SiC층와 P-SiC층 각각의 일부분을 건조에칭하였다. 또한 제6도(c)에 나타낸 바와 같이, A1의 전극 또는 A1-Si등의 A1을 함유하는 재료를 P-SiC층 위에 형성하였다. 그 후, 900℃또는 그 이상의 고온에서 열처리를 수행한다. 여기서, 제6도(d)에 나타낸 바와 같이, TiNx층은 제1실시예와 같은 공정에 의해 형성되었다. 에칭후에, WSix등을 재료로 한 연결부를 TiNx층위에 형성된다. 이들의 층을 동시에 에칭하기 위해 WSix층을 TiNx층위에 연속적으로 형성할 수 있다.
[실시예 5]
제7도는 본 발명의 제5실시예에 의한 MESFET형 탄화규소반도체장치를 제조하는 방법을 나타낸 것이다. 제7도(a)에 나타낸 바와 같이, 제1실시예와 마찬가지로 증착법 또는 스퍼터링법에 의해 Au, Pt, A1의 게이트전극(25)을 N형 SiC기판(21)위에 직접 형성하였다. 제7도(b)에 나타낸 바와 같이, 탄화규소기판(21)위에 게이트전극(25)양쪽에 소오스영역(22)과 드레인영역(23)을 형성하였다. 제1실시예와 마찬가지로 소오스영역(26a)과 드레인영역(26b)과 TiNx으로 이루어진 TiNx층(26c)을 각각 소오스/드레인영역(22), (23)과 게이트전극(25)위에 형성하기 위하여 목표물로서 Ti를 이용하여 질소플라즈마 분위기하에서 스퍼터링이 수행된다. 이때, 전극(26a), (26b)과 접촉하는 소오스/드레인영역(22), (23)의 표면층부분에 각각 질소농후층(22a), (23a)을 형성한다. 이 실시예에서도 SiC기판의 저항성 접촉하는 전극 재료로서 TiNx을 사용하였다.
[실시예 6]
제8도는 본 발명을 종형 MOS트랜지스터에 적용시킨 본 발명의 제6실시예를 나타낸다. TiNx층은 게이트전극과 소오스영역으로 형성된다. 종형 MOS트랜지스터는 다음과 같은 방법으로 제조된다. 첫째로, 에피텍셜성장법에 의해 N-SiC(32)과 P-SiC층(34)을 순서대로 N+-SiC기판(31)위에 형성한다. 다음으로, N+-SiC층(34)을 형성하기 위해 SiC층에 질소이온주입을 수행한 후에, 이온주입에 의한 손상을 없애기 위하여 풀림처리를 수행한다. 그 후, 활성이온에칭(RIE)법에 의해 SiC층을 U형상으로 만든 후에, 절연필름(35)을 SiO2로 형성한다. 다음에, 게이트전극(36)을 U자형상부분에 형성한 후에, 소오스영역에 접촉구멍을 형성한다. 그 후, 제1실시예와 같은 방법으로 TiNx으로 이루어진 소오스전극층(37a)과 TiNx층(37c)을 각각 소오스영역과 게이트전극(36)위에 형성한다. 이때, 소오스전극층(37a)과 접촉하는 소오스영역의 표면층부분에 질소농후층(38)을 형성한다. 다음으로, WSix로 이루어진 연결부(39a), (39b)를 소오스전극층(37a)과 TiNx층(37c)위에 형성한다. 마지막으로, 드레인영역(40)을 SiC기판의 뒷면에 형성한다.
제1~6실시예에서 질화금속으로 TiNx을 사용하였지만 TiNx대신에 ZrN, HfN, VN, TaN등의 다른 금속을 사용할 수도 있다.
상술한 바와 같이, 본 발명에서 접촉저항률이 작은 소오스/드레인전극 재료를 얻었다. 또한 SiC반도체장치의 게이트전극은 벗겨짐, 불규칙성, 구멍 등의 결점없이 형성될 수 있다. 또한 실용적인 SiC반도체장치를 제조하는 방법을 제공한다.
Claims (11)
- N형 SiC영역(12), (13)또는 N형 탄화규소기판(21)과, 상기한 N형 SiC영역(12), (13)또는 N형 탄화규소기판(21)에 형성되고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속으로 이루어진 전극(16a)(16b), (26a)(26b)과, 상기한 전극(16a)(16b), (26a)(26b)과 접촉하는 SiC영역(12), (13)또는 탄화규소기판(21)의 표면층부분에 형성된 질소농후층(12a)(13a), (22a)(23a)으로 구성된것을 특징으로 하는 탄화규소반도체장치.
- P형 탄화규소기판(11)위에 절연필름(14a)을 설치하고 그 위에 내화성 금속 또는 폴리실리콘으로 이루어진 게이트전극(15)을 설치한 탄화규소반도체장치에 있어서, 상기한 게이트전극(15)과 상기한 게이트전극(15)과 연결되어 있는 연결부(17c)사이에 삽입되어 있고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(16c)으로 구성된 것을 특징으로 하는 탄화규소반도체장치.
- N형 탄화규소기판(21)위에 Au, Pt, A1로 이루어진 게이트전극(25)이 설치된 탄화규소반도체장치에 있어서, 상기한 게이트전극(25)과 상기한 게이트전극(25)과 연결되어있는 연결부(27c)의 사이에 삽입되어 있고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(26c)으로 구성된 것을 특징으로 하는 탄화규소 반도체장치.
- P형 탄화규소기판(11)과, 상기한 탄화규소기판(11)위에 절연필름(14a)을 설치하고 그 위에 설치된 게이트전극(15)과, 상기한 탄화규소기판(11)위에 형성된 N형 소오스/드레인 SiC영역(12), (13)과, 상기한 SiC영역 위에 형성되고 TiN, ZrN, HfN, VN, TaN 중의 어느하나로 이루어진 질화금속제의 전극(16a), (16b)과, 상기한 게이트전극(15)과 상기한 게이트전극(15)과 연결되어 있는 연결부(17c)사이에 삽입되어 있고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(16c)과, 상기한 질화금속으로 이루어진 상기한 전극(16a), (16b)이 접촉하는 SiC영역(12), (13)의 표면층부분에 형성된 질소농후층(12a), (13a)으로 구성된 것을 특징으로 하는 탄화규소반도체장치.
- 제4항에 있어서, 상기한 게이트전극(15)이 내화성 금속 또는 폴리실리콘으로 이루어지며, 상기한 N형 소오스/드레인 SiC영역(12), (13)이 상기한 P형 탄화규소기판(11)위의 상기한 게이트전극(15)의 양쪽에 형성되고, 상기한 전극(16a), (16b)이 상기한 N형 SiC영역(12), (13)위에 형성되고 TiN, ZrN, HfN, VN, TaN 중의 어느하나로 이루어진 질화금속제인 것을 특징으로 하는 탄화규소반도체장치.
- N형 탄화규소기판(21)과, 상기한 탄화규소기판(21) 위에 직접 설치되고 Au, Pt 또는 A1으로 이루어진 게이트전극(25)과, 상기한 탄화규소기판(21)위에 형성된 N형 소오스/드레인 SiC영역(22), (23)과, 상기한 SIC영역 위에 형성되고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속으로 구성된 전극(26a), (26b) 과, 상기한 게이트전극(25)과 상기한 게이트전극(25)과 연결되어 이는 연결부(27c)사이에 삽입되어 있고 TiN, ZrN, HfN, VN, TaN 중의 어느 하나로 이루어진 질화금속층(26c)과, 질화금속으로 이루어진 상기한 전극(26a), (26b)이 접촉하는 SiC영역(22), (23)의 표면층부분에 각각 형성된 질소농후층(22a), (23a)으로 이루어진 것을 특징으로하는 탄화규소반도체장치.
- 제1항 또는 4 또는 6항에 있어서, 상기한 SiC(12)(13), (22)(23)또는 상기한 질화금속으로 이루어진 전극(16a)(16b), (26a)(26b)이 접촉하는 상기한 탄화규소기판(21)의 표면층부분에 형성된 상기한 질소농후층(12a)(13a), (22a)(23A)은 두께가 적어도 20Å이고 질소밀도가 적어도 1 × 1019/㎤인 탄화규소반도체장치.
- 제8항에 있어서, 상기한 SiC영역(12)(13), (22)(23)또는 상기한 질화금속으로 이루어진 전극(16a)(16b), (26a)(26b)이 접촉하는 상기한 탄화규소기판(21)의 표면층부분에 형성된 상기한 질소농후층(12a)(13a), (22a)(23A)은 두께가 적어도 20Å이고 질소밀도가 적어도 1×1020/㎤인 탄화규소반도체장치.
- P형 탄화규소기판(11)위에 N형 소오스/드레인 SiC영역(12), (13)을 형성하는 단계와, 상기한 소오스/드레인 SiC영역(12), (13) 사이의 상기한 탄화규소기판(11)위에 절연필름(14a)을 형성하는 단계와, 상기한 절연필름(14a)위에 게이트전극(15)을 형성하는 단계와, 상기한 게이트전극(15)과 상기한 소오스/드레인 SiC영역(12), (13)위에 TiN, ZrN, HfN, VN, TaN중이 어느 하나로 이루어진 질화금속층(16c), (16a), (16b)을 형성하는 단계와, 상기한 질화금속층(16c), (16a), (16b)위에 연결부(17c), (17a), (17b)를 형성하는 단계로 이루어진 것을 특징으로 하는 탄화규소반도체장치의 제조방법.
- 제9항에 있어서, 상기한 질화금속층(16a), (16b)을 형성할때, 상기한 질소농후층 형성단계는 상기한 질소농후층(12a), (13a)을 상기한 소오스/드레인 SiC영역(12), (13)의 표면층부분위에 형성하는 것을 특징으로 하는 탄화규소반도체장치의 제조방법.
- 제9항에 있어서, 상기한 질소농후층 형성단계는 상기한 질화금속층(16c), (16a), (16b)을 Ti, Zr, Hf, V, Ta 중의 어느하나로 이루어진 금속목표물 또는 TiN, ZrN, HfN, VN, TaN 중의 어느하나로 이루어진 질화금속목표물을 이용하여 스퍼터링법에 의해 질소분위기에서 형성하는 것을 특징으로 하는 탄화규소반도체장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP94-150425 | 1994-06-07 | ||
| JP15042594 | 1994-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002892A KR960002892A (ko) | 1996-01-26 |
| KR0153878B1 true KR0153878B1 (ko) | 1998-10-15 |
Family
ID=15496657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950014680A KR0153878B1 (ko) | 1994-06-07 | 1995-06-03 | 탄화규소반도체장치와 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5597744A (ko) |
| KR (1) | KR0153878B1 (ko) |
| DE (1) | DE19520782A1 (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9404452D0 (sv) * | 1994-12-22 | 1994-12-22 | Abb Research Ltd | Semiconductor device having an insulated gate |
| US5929523A (en) * | 1996-03-07 | 1999-07-27 | 3C Semiconductor Corporation | Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC |
| US6388272B1 (en) | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
| SE9602745D0 (sv) * | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
| KR100226764B1 (ko) * | 1996-08-21 | 1999-10-15 | 김영환 | 화학기상증착 장치를 이용한 박막 형성방법 |
| US6028012A (en) * | 1996-12-04 | 2000-02-22 | Yale University | Process for forming a gate-quality insulating layer on a silicon carbide substrate |
| US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| US6953749B2 (en) * | 1997-08-13 | 2005-10-11 | Micron Technology, Inc. | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure |
| US6127270A (en) | 1997-08-13 | 2000-10-03 | Micron Technology, Inc. | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure |
| SE9704150D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | Semiconductor device of SiC with insulating layer a refractory metal nitride layer |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6403458B2 (en) * | 1998-04-03 | 2002-06-11 | Micron Technology, Inc. | Method for fabricating local interconnect structure for integrated circuit devices, source structures |
| US6180495B1 (en) * | 1998-04-03 | 2001-01-30 | Motorola, Inc. | Silicon carbide transistor and method therefor |
| JP2000100829A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 接合型電界効果トランジスタおよびその製造方法 |
| US6235600B1 (en) * | 2000-03-20 | 2001-05-22 | Taiwan Semiconductor Manufacturing Company | Method for improving hot carrier lifetime via a nitrogen implantation procedure performed before or after a teos liner deposition |
| JP3534056B2 (ja) * | 2000-08-31 | 2004-06-07 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| US6599644B1 (en) * | 2000-10-06 | 2003-07-29 | Foundation For Research & Technology-Hellas | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide |
| KR20010044145A (ko) * | 2000-11-27 | 2001-06-05 | 구광시 | 기모 경편지용 해도형 복합섬유 |
| EP1358681A4 (en) * | 2001-01-03 | 2008-04-30 | Univ Mississippi | SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS |
| US6759683B1 (en) * | 2001-08-27 | 2004-07-06 | The United States Of America As Represented By The Secretary Of The Army | Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications |
| DE10208728B4 (de) | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
| DE10208904B4 (de) | 2002-02-28 | 2007-03-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement |
| DE10209059B4 (de) * | 2002-03-01 | 2007-04-05 | Advanced Micro Devices, Inc., Sunnyvale | Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements |
| DE10234931A1 (de) | 2002-07-31 | 2004-02-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz |
| US6815235B1 (en) | 2002-11-25 | 2004-11-09 | Advanced Micro Devices, Inc. | Methods of controlling formation of metal silicide regions, and system for performing same |
| US7217954B2 (en) * | 2003-03-18 | 2007-05-15 | Matsushita Electric Industrial Co., Ltd. | Silicon carbide semiconductor device and method for fabricating the same |
| JP4841844B2 (ja) * | 2005-01-05 | 2011-12-21 | 三菱電機株式会社 | 半導体素子 |
| EP2264741B1 (en) * | 2006-01-10 | 2021-03-10 | Cree, Inc. | Silicon carbide dimpled substrate |
| US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| US20080108190A1 (en) * | 2006-11-06 | 2008-05-08 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| CN102832238A (zh) * | 2012-09-17 | 2012-12-19 | 东莞市天域半导体科技有限公司 | 一种具有欧姆接触保护层的碳化硅器件及其制作方法 |
| JP5965862B2 (ja) * | 2013-03-29 | 2016-08-10 | 日本碍子株式会社 | ハニカム構造体、及びその製造方法 |
| JP6206012B2 (ja) * | 2013-09-06 | 2017-10-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP6705231B2 (ja) * | 2016-03-16 | 2020-06-03 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| KR102356899B1 (ko) * | 2020-05-29 | 2022-01-27 | 도레이첨단소재 주식회사 | 세섬도 섬유 제조용 알칼리 용출형 코폴리에스테르 복합섬유, 이의 제조방법, 코폴리에스테르 섬유 및 이를 포함하는 직편물 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| US5196360A (en) * | 1990-10-02 | 1993-03-23 | Micron Technologies, Inc. | Methods for inhibiting outgrowth of silicide in self-aligned silicide process |
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| US5270554A (en) * | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| JP2901788B2 (ja) * | 1991-07-19 | 1999-06-07 | ローム株式会社 | 炭化珪素半導体装置 |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5270534A (en) * | 1992-09-14 | 1993-12-14 | U.S. Philips Corporation | Solid-state image recording apparatus having two pairs of adjustment members |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
-
1995
- 1995-06-03 KR KR1019950014680A patent/KR0153878B1/ko not_active IP Right Cessation
- 1995-06-07 DE DE19520782A patent/DE19520782A1/de active Pending
- 1995-08-17 US US08/516,298 patent/US5597744A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002892A (ko) | 1996-01-26 |
| US5597744A (en) | 1997-01-28 |
| DE19520782A1 (de) | 1995-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0153878B1 (ko) | 탄화규소반도체장치와 그 제조방법 | |
| Grot et al. | The effect of surface treatment on the electrical properties of metal contacts to boron-doped homoepitaxial diamond film | |
| JP3559971B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| Gildenblat et al. | High-temperature thin-film diamond field-effect transistor fabricated using a selective growth method | |
| JP3012331B2 (ja) | 白金と炭化ケイ素との間のオーム接点構造体 | |
| US7399676B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| JP3184320B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| JP4100652B2 (ja) | ＳｉＣショットキーダイオード | |
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| US6346465B1 (en) | Semiconductor device with silicide contact structure and fabrication method thereof | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| KR20020018161A (ko) | 다결정 실리콘층 성장방법, 단결정 실리콘층 성장방법 및촉매 ｃｖｄ 장치 | |
| JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| Wan et al. | Formation of low resistivity ohmic contacts to n-type 3C-SiC | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| US6770508B2 (en) | Electrode for silicon carbide semiconductor, silicon carbide semiconductor element comprising the electrode, and production method therefor | |
| JP3953696B2 (ja) | 半導体装置の製造方法 | |
| JP3661409B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US9035323B2 (en) | Silicon carbide barrier diode | |
| Moki et al. | Low resistivity as-deposited ohmic contacts to 3C-SiC | |
| Roy et al. | Ohmic contacts to 3C-SiC for Schottky diode gas sensors | |
| EP1908118B1 (en) | Method for producing a semiconductor device | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3924628B2 (ja) | ＳｉＣショットキーダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |