JP4135541B2 - プラズマ表面処理方法 - Google Patents

プラズマ表面処理方法 Download PDF

Info

Publication number
JP4135541B2
JP4135541B2 JP2003084568A JP2003084568A JP4135541B2 JP 4135541 B2 JP4135541 B2 JP 4135541B2 JP 2003084568 A JP2003084568 A JP 2003084568A JP 2003084568 A JP2003084568 A JP 2003084568A JP 4135541 B2 JP4135541 B2 JP 4135541B2
Authority
JP
Japan
Prior art keywords
electric field
frequency electric
plasma
nitrogen
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003084568A
Other languages
English (en)
Other versions
JP2004296603A (ja
Inventor
誠一 福田
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003084568A priority Critical patent/JP4135541B2/ja
Priority to US10/803,141 priority patent/US7000565B2/en
Priority to KR1020040019876A priority patent/KR101052499B1/ko
Priority to TW093108099A priority patent/TWI233646B/zh
Publication of JP2004296603A publication Critical patent/JP2004296603A/ja
Application granted granted Critical
Publication of JP4135541B2 publication Critical patent/JP4135541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマ表面処理方法に関し、詳しくは半導体装置に用いるもので、シリコン酸化膜、金属酸化膜等が表面に形成された被処理基板表面に窒素を導入するプラズマ表面処理方法に関する。
【０００２】
【従来の技術】
ＭＯＳ型シリコン半導体装置では、トランジスタ構造の微細化に伴い、しきい値電圧がばらつくこと、短チャネル効果を抑制することが課題となっている。この課題に対し、ＮチャネルＭＯＳトランジスタにはＮ型の不純物を含むゲート電極を用い、ＰチャネルＭＯＳトランジスタにはＰ型の不純物を含むゲート電極を用いた、いわゆるデュアルゲート構造を有する表面チャネル型のＣＭＯＳ（相補型ＭＯＳ）トランジスタの開発が進んでいる。
【０００３】
従来から、デュアルゲート構造のＣＭＯＳトランジスタにおけるＰＭＯＳ側のゲート電極は、ゲート絶縁膜となるシリコン酸化膜上に、ＣＶＤ法により多結晶シリコンを堆積させ、この多結晶シリコン中にイオン注入技術によりボロンを導入し、熱処理により活性化させることで形成されている。
【０００４】
ところで、上記ＰＭＯＳ側のゲート電極中のボロンは熱に対して不安定である。そのため、ゲート電極を形成した後に行われる各種熱工程、例えば窒化シリコン膜を成膜するＣＶＤプロセスやソース、ドレインの活性化アニールプロセス等で加えられる熱により、ゲート電極中のボロンがゲート酸化膜を通過してシリコン基板にまで拡散する現象が起こる。これを一般に「ボロンの突抜け」と称する。ボロンの突抜けにより、ゲート電極側では、空乏化が生じてトランジスタの駆動電流が減少する問題が生ずる。また基板、すなわちチャネル領域まで拡散したボロンにより、しきい値のばらつき、サブスレッショルド特性の悪化等が生ずる。そのため、一般には０．１８μｍルールの世代から、ゲート酸化膜であるシリコン酸化膜を窒化処理し、窒化酸化膜とすることでボロンの突抜けを抑制する技術が導入されている。
【０００５】
従来から、窒化処理は、高温の酸化窒素（ＮＯ）、酸化二窒素（Ｎ2Ｏ）、アンモニア（ＮＨ3）等のガス雰囲気中で熱処理することで行うのが一般的であった。そして、デザインルールの微細化にともない、高周波電界によって励起された窒素（Ｎ2）ガスを主とするプラズマにより極薄シリコン酸化膜に浅く窒素を導入する技術も提案されている（例えば、特許文献１参照。）。このプラズマ窒化処理は、窒素を含むプラズマを発生させ、酸化シリコン膜に対して５分間のプラズマ窒化を行うもので、このプラズマ処理条件としては、処理雰囲気内に窒素を２００ｃｍ3 ／ｍｉｎなる流量で供給し、処理雰囲気の圧力を１０Ｐａ、基板温度を６００℃に設定し、ＲＦパワーを５００Ｗに設定するものである。
【０００６】
通常、熱処理またはプラズマにより薄い酸化シリコン膜中に導入された窒素は、形成されたシリコン窒化酸化膜中において、シリコン基板との界面にその濃度のピークを持ち、シリコン窒化酸化膜中とシリコン基板に存在していることが、２次イオン質量分析（ＳＩＭＳ：Secondary-ion mass spectrometry）等による濃度の測定で明らかになっている。
【０００７】
【特許文献１】
特願２００２−１０５１号明細書（第４頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、シリコン基板すなわちチャネル形成領域に導入された窒素原子は固定電荷として作用し、キャリアの散乱因子として移動度を劣化させる。また特に微細化されたＰＭＯＳトランジスタにおいて近年大きな問題となっているＮＢＴＩ（Negative Bias Temperature Instability）の発生に、ゲート絶縁膜のシリコン基板界面側に存在する窒素が大きく関わっていることが指摘されている。この問題を解決するためには、チャネル領域および膜中のシリコン基板界面に存在する窒素の濃度をできる限り低くすることが必要である。即ち極薄シリコン酸化膜中に窒素を所望の濃度、所望の深さで注入し制御性良くシリコン窒化酸化膜を形成する技術が望まれている。
【０００９】
ところで、Ｓｉ−Ｏ結合をＳｉ−Ｎ結合に変えるよりも、Ｓｉ−ＳｉやＳｉ−Ｈ結合をＳｉ−Ｎ結合に変える方が反応のエネルギー的に容易である。高温の酸化窒素（ＮＯ）、酸化二窒素（Ｎ2Ｏ）、アンモニア（ＮＨ3）等のガス雰囲気中で熱処理するとチャネルや基板界面に窒素が集中するのは、基板中は当然のことながら、シリコン酸化膜の基板界面に存在する、いわゆる構造遷移領域にＳｉ−ＳｉやＳｉ−Ｈ結合が多く存在するために、熱処理反応を利用すると拡散反応により、窒素がこれらの領域に達し、Ｓｉ−Ｎ結合を生じさせるためである。
【００１０】
一方、近年検討が盛んな高周波電界を用いたプラズマによる窒化では、熱処理反応を利用した窒化では避けることが不可能な拡散反応が大幅に抑制されるため、チャネルや基板界面の窒素濃度を低減する手段として一定の効果を示している。しかしながら、プラズマは拡散現象やイオン注入技術とは異なり、外部入力での制御方法が完全に解明されておらず、出力結果を制御する事が非常に困難である。したがって、プラズマを用いた絶縁膜の窒化では、所望の窒素濃度、所望の絶縁膜中での濃度勾配を得る為に、当該業務に従事する作業者の経験則と多くの試行錯誤が必要である。
【００１１】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたプラズマ表面処理方法である。
【００１２】
本発明のプラズマ表面処理方法は、高周波電界により励起された窒素プラズマを、シリコン基板表面に酸化シリコン膜が形成された被処理基板表面に照射して前記酸化シリコン 膜に窒素を導入するプラズマ表面処理方法であって、前記高周波電界はパルス変調された高周波電界を用いることにより、前記酸化シリコン膜中の窒素濃度のピークを、前記酸化シリコン膜の膜厚中央部もしくは膜厚中央部より表面側に存在させることを特徴とする。
【００１３】
上記プラズマ表面処理方法では、高周波電界はパルス変調された高周波電界を用いることから、高周波電界をパルス変調により印加している間はプラズマ中での窒素ガスの解離、励起が促進される。このため、パルス変調における高周波電界印加時間と高周波電界停止時間を高精度に制御することにより窒素ガスの解離、励起状態を制御することができ、これによって、絶縁膜中に注入される窒素原子の濃度分布が制御されることになる。
【００１４】
上記高周波電界のパルス変調時には高周波電界印加時間を制御する。このように、プラズマ生成用の高周波電界をパルス変調させて、高周波電界の印加時間を制御することにより、絶縁膜に窒素を注入する際の窒素分子、原子状窒素ラジカル、イオンの比率を制御するとともに粒子に与えられる絶縁膜極表面での反応エネルギーを高精度に制御することが可能となる。すなわち高周波電界をパルス変調により印加している間、窒素分子はプラズマ中で原子状に解離されるとともに粒子は絶縁膜極表面に注入され、反応するエネルギーが与えられる。高周波電界のパルス変調による印加時間を高精度に制御することにより窒素分子と窒素原子との比率を制御することができる。したがって、高周波電界のパルス変調による印加時間により絶縁膜極表面での絶縁膜との窒化反応を高精度に制御することができる。
【００１５】
また高周波電界のパルス変調時には高周波電界停止時間を制御する。このようにプラズマ生成用の高周波電界をパルス変調させて、高周波電界の印加停止時間を制御することにより、高周波電界により発生するプラズマのポテンシャルを連続放電に対して低エネルギーに制御することが可能となる。すなわち、プラズマポテンシャルは、窒素分子、窒素原子の絶縁膜中への注入エネルギーとして作用するので、高周波電界の印加停止時間を制御することにより絶縁膜極表面での窒化反応の深さを高精度に制御することが可能となる。
【００１６】
さらに、高周波電界により励起された窒素プラズマから加速された窒素原子および分子イオンを、アパーチャーを有する電極を介して被処理基板表面に注入してもよい。このように、高周波電界で生成されたプラズマと被処理基板との間に多数のアパーチャーを有する電極を戴置してプラズマ中で生成された窒素分子および窒素原子が該電極のアパーチャーを通過して処理基体に到達するプラズマ表面処理装置と該装置によるプラズマ表面処理方法である。処理基体とプラズマの間に戴置された電極は絶縁膜に照射される真空紫外光を緩和し、絶縁膜への該真空紫外光からのダメージを緩和するので、絶縁膜極表面での窒化反応は粒子の反応エネルギーによりその絶縁膜中での粒子の注入特性を決定することができる。また、電極のアパーチャーを荷電粒子が通過する際、イオン等荷電粒子はアパーチャーとの相互作用により中性化されるので、イオンが基体表面のシース中で加速される事が無く、過大な運動エネルギーを持つ粒子の絶縁膜への注入を防ぐことができる。
【００１７】
また、高周波電界のパルス変調時の放電維持時間は５μ秒以上５０μ秒以下とする。このように高周波電界の印加時間を５０μ秒以下に保つことにより被処理基板表面の絶縁膜に注入される窒素分子、原子のエネルギーを十分に抑制し、粒子が過大な注入および反応エネルギーを持たないようになる。また、高周波電界の印加時間を５μ秒以上とすることにより、プラズマを安定して発生させる放電を維持することができる。
【００１８】
さらに、高周波電界のパルス変調時における放電維持時間のデューティ（Ｄｕｔｙ）比は５％以上５０％以下とする。このように、高周波電界のパルス変調時における放電維持時間のＤｕｔｙ比を５０％以下にすることにより、絶縁膜と反応するに十分な窒素分子、原子の密度と反応エネルギーを維持することができる。また、Ｄｕｔｙ比を５％以上とすることにより、プラズマを安定して発生させる放電を維持することができる。
【００１９】
上記説明したように、本発明は、半導体装置を構成するゲート絶縁膜中の窒素濃度を制御して、トランジスタの駆動能力を劣化させず、またＮＢＴＩを助長させず、なおかつゲート電極からのボロンの突抜けを抑制する窒化酸化膜を形成することを可能とするものである。
【００２０】
【発明の実施の形態】
本発明のプラズマ表面処理方法に用いるプラズマ表面処理装置は、高周波電界として、７０μ秒以下の範囲でパルス変調されたプラズマを照射するものである。プラズマは高周波を用いて励起されるものであればその励起の手段は、誘導結合（ＩＣＰ：Inductively Coupled Plasma）、マイクロ波、電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance ）、超高周波（ＵＨＦ：ultra-high frequency）、ヘリコン波、容量結合等の各手段を用いることができ、特に限定されない。
【００２１】
窒素分子、原子をプラズマ中で生成させる材料ガスには、窒素（Ｎ2）の他にアンモニア（ＮＨ3）、窒素（Ｎ2）と水素（Ｈ2）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、クリプトン（Ｋｒ）等を組み合わせて供給しても良い。
【００２２】
高周波電界のパルス変調は、高周波印加時間を５μ秒以上５０μ秒以下としている。高周波印加時間が５０μ秒を超えると被処理基板に照射されるプラズマからの粒子はエネルギーを過大に持つため、絶縁膜の極表面のみならず、半導体基板まで窒化することになる。一方、高周波印加時間を５μ秒よりも少ないと、プラズマ放電を安定的に発生、維持させることが困難になる。また、デューティ（Ｄｕｔｙ）比を５％以上５０％以下としている。Ｄｕｔｙ比が５０％を超えると、連続放電と同様な状態になり、被処理基板に照射されるプラズマからの粒子はエネルギーを過大に持つため、絶縁膜の極表面のみならず、半導体基板まで窒化することになる。一方、Ｄｕｔｙ比が５％よりも少なくなると、プラズマ放電を安定的に発生、維持させることが困難になる。
【００２３】
次に、本発明のプラズマ表面処理方法に係る一実施の形態を、図１の概略構成図によって説明する。図１では、一例として、誘導結合方式のプラズマ表面処理装置を模式的に示す。
【００２４】
図１に示すように、プラズマ表面処理装置１は、プラズマを生成する反応室１１を備えている。この反応室１１の隔壁を兼ねるセラミックス（誘電体材料）で形成された天井隔壁１１ｕ上には高周波電界を導入するコイル状に巻かれたアンテナ２１が設置されている。このアンテナ２１には、高周波電源２２が、高周波電源２２側より順にパルス変調器２３、マッチングネットワーク２４を介して接続されている。上記高周波電源２２は、例えば１３．５６ＭＨｚの高周波電力を供給するものであり、上記パルス変調器２３は、高周波電源２２により発生された高周波を所定のパルスに変調するものである。すなわち、高周波電界のパルス変調時に高周波電界印加時間を制御することが可能なものであり、高周波電界のパルス変調時に高周波電界停止時間を制御することが可能なものである。上記マッチングネットワーク２４は、プラズマに高周波が吸収されるように、プラズマを含めた等価回路のインダクタンスを調整するものであり、具体的には容量とリアクタンスを調整するものであり、設けることがより好ましい。
【００２５】
上記パルス変調器２３は、例えば、高周波電界のパルス変調時の放電維持時間を５μ秒以上５０μ秒以下とするものであり、また高周波電界のパルス変調時のデューティ（Ｄｕｔｙ）比を５％以上５０％以下とするものである。
【００２６】
さらに、上記反応室１１の内部には、上記アンテナ２１の下方に上記天井隔壁１１ｕを介してプラズマが照射される被処理基板５１が載置されるステージ３１が設けられている。このステージ３１は接地されている。また、反応室１１には反応室１１内のガスを排気するもしくは反応室１１内のガスを排気して一定の圧力雰囲気に保つための排気部１２が設けられている。この排気部１２は、圧力制御バルブ１３、ゲートバルブ１４等を介して、図示はしていない排気ポンプに接続されている。
【００２７】
上記プラズマ表面処理装置１では、高真空雰囲気とした反応室１１内に窒素ガスを主とするガスを導入し、高周波電界をパルス変調するパルス変調器２３により高周波電界をパルス変調し、高周波電界の印加と停止を交互に繰り返すことによって、絶縁膜に窒素を注入する際の窒素プラズマの密度を高精度に制御可能とする。すなわち、高周波電界をパルス変調して印加している間はプラズマ中での窒素ガスの解離、励起が促進されるため、パルス変調における高周波電界印加時間と高周波電界停止時間を高精度に制御することにより窒素ガスの解離、励起状態を制御することができ、その結果、絶縁膜中に注入される窒素原子の濃度分布が制御されることになる。
【００２８】
上記パルス変調器２３は高周波電界のパルス変調時に高周波電界印加時間を制御することが可能なものからなるので、プラズマ生成用高周波電界をパルス変調させて、この高周波電界の印加時間を制御することにより、絶縁膜に窒素を注入する際の窒素分子、原子状窒素ラジカル、イオンの比率を制御するとともに粒子に与えられる絶縁膜極表面での反応エネルギーを高精度に制御することが可能になる。すなわち高周波電界をパルス変調により印加している間、窒素分子はプラズマ中で原子状に解離されるとともに粒子は絶縁膜極表面に注入され、反応するエネルギーが与えられる。高周波電界のパルス変調による印加時間を高精度に制御することにより、窒素分子と窒素原子の比率を制御することができる。よって、高周波電界のパルス変調による印加時間により絶縁膜極表面での絶縁膜との窒化反応を、すなわち、窒化の濃度と深さとを高精度に制御することができるようになる。
【００２９】
また、上記パルス変調器２３は高周波電界のパルス変調時に高周波電界停止時間を制御することが可能なものからなるので、プラズマ生成用高周波電界をパルス変調させて、高周波電界の印加停止時間を制御することにより高周波電界により発生するプラズマのポテンシャルを連続放電に対して低エネルギーに制御可能とする。プラズマポテンシャルは窒素分子、窒素原子の絶縁膜中への注入エネルギーとして作用するので、高周波電界の印加停止時間を制御することにより絶縁膜極表面での窒化反応の深さを高精度に制御することが可能となる。
【００３０】
次に、上記プラズマ表面処理装置１を用いて、酸化シリコン膜表面を窒化する一例を、以下に説明する。
【００３１】
窒化処理する被処理基板５１には、一例としてシリコン基板をＲＣＡ洗浄した後、例えば熱酸化法によって、酸化膜を２．０ｎｍの厚さに形成したものを用いた。
【００３２】
前記図１の反応室１１に、窒素（Ｎ2）ガスを４０ｍｌ／ｍｉｎなる流量で供給し、反応室１１内の圧力が５．３３Ｐaとなるように圧力制御バルブにて圧力制御した。被処理基板５１はステージ２１上に載置、保持され、プラズマ照射により温度の過度な上昇が起こらないようにクローズドループにより２０℃に温度制御がなされている。
【００３３】
以下の処理条件にて被処理基板５１表面に形成された熱酸化膜を窒化処理した。この処理条件の一例としては、高周波電力は１３．５６ＭＨｚで５００Ｗ、高周波電力のパルス変調時間は７０μ秒、高周波印加時間は２０μ秒、高周波停止時間は５０μ秒、使用ガスは窒素（Ｎ2）、ガス流量は４０ｍｌ／ｍｉｎ、反応室内の圧力は５．３３Ｐa、処理時間は１２０秒、ステージ温度は２０℃に設定した。したがって、高周波パルス発生器１３によって発生されるパルスは、一例として、図２に示すような高周波電力のパルス変調時間が７０μ秒で、高周波印加時間（ＯＮ）が２０μ秒、高周波停止時間（ＯＦＦ）が５０μ秒のパルスである。
【００３４】
次に、上記処理条件により窒化処理を行った被処理基板の窒化の効果を確認するために、処理した被処理基板５１表面の絶縁膜中の窒素濃度をＳＩＭＳにより分析を行った。その結果を図３の実線に示す。
【００３５】
また、連続放電と比較するために、以下の処理条件による酸窒化膜を形成し、同様にＳＩＭＳ分析（二次イオン質量分析装置）にて分析を行った。この連続放電による処理条件の一例としては、高周波電力は１３．５６ＭＨｚで５００Ｗ、使用ガスは窒素（Ｎ2）、ガス流量は４０ｍｌ／ｍｉｎ、反応室内の圧力は５．３３Ｐa、処理時間は３０秒、ステージ温度は２０℃に設定した。
【００３６】
連続放電処理による酸窒化膜中の窒素濃度をＳＩＭＳにより分析を行った。その結果を図４の１点鎖線に示す。図４の実線に示すように、本発明のパルス変調された高周波パルスを用いた窒化処理では、窒素濃度のピークは酸化膜（厚さ２ｎｍ）の表面側にあることがわかった。一方、連続放電による窒化処理では、図４の１点鎖線に示すように、窒素濃度のピーク（１点鎖線で示す）は酸化膜（厚さ２ｎｍ）の基板側にあることがわかった。
【００３７】
このように、パルス変調の効果は、ＳＩＭＳ分析の結果から明らかなように、連続放電処理と比較して絶縁膜の極表面に窒素を注入することができる。また、処理時間を連続放電に対して４倍に延ばしても窒素の絶縁膜への注入深さは変わらず、注入濃度だけを高くすることができた。
【００３８】
本発明を用いたプラズマ窒化処理では、図５（１）に示すように、連続信号で高周波電力ＲＦを印加した場合、連続波となる。この際、投入パワーＶｐで、窒化の深さが決定される。例えばＩＣＰプラズマ処理装置では、投入パワーを下げれば窒化の深さも浅くすることができる。しかしながら、放電を維持することができず、プラズマが消滅するという問題が発生する。一方、本発明のプラズマ表面処理装置（ＩＣＰプラズマ表面処理装置）では、図５（２）に示すように、パルス信号は高周波電力ＲＦをＯＮ、ＯＦＦすることによって、パルス波を得ている。このようにＲＦをμ秒オーダーでＯＮ、ＯＦＦしてパルスとすることによって、投入パワーが連続放電と同じＶｐであっても、プラズマを消滅させることなく実効的なＶｐ（EffectiveＶｐ）を下げることができ、これによって、実効的なプラズマ粒子のエネルギーが小さくなり、窒化の深さを浅くすることが可能になる。
【００３９】
また、図６に示すように、シリコン基板上に１．８ｎｍの厚さの酸化シリコン（ＳｉＯ2 ）膜を形成し、この酸化シリコン膜を窒化する場合、連続放電で窒化を行った場合には、窒素濃度のピークは酸化シリコン膜とシリコン基板との界面近傍に生じた。このときの高周波電力は５００Ｗで、連続に印加し、処理時間は１２０秒であった。一方、本発明のプラズマ表面処理装置を用い、本発明のプラズマ表面処理方法によれば、窒素濃度のピークを酸化シリコン中に存在させることが可能になった。このときの高周波電力は５００Ｗで、その印加時間は２０μ秒、高周波電力の停止時間は５０μ秒、処理時間は１２０秒であった。なお、図６の左縦軸は窒素濃度を示し、右縦軸は２次イオン数を示し、横軸は酸化シリコン膜表面からの深さを示す。
【００４０】
また、図７に示すように、シリコン基板上に１．８ｎｍの厚さの酸化シリコン（ＳｉＯ2 ）膜を形成し、本発明のプラズマ表面処理装置を用い、本発明のプラズマ表面処理方法によって、この酸化シリコン膜を窒化する場合、処理時間を長くすれば、窒素濃度のピーク位置は変えずに窒素濃度を高くすることができた。このときの高周波電力は５００Ｗで、その印加時間は２０μ秒、高周波電力の停止時間は５０μ秒、処理時間は３０秒と１２０秒であった。なお、図７の左縦軸は窒素濃度を示し、右縦軸は２次イオン数を示し、横軸は酸化シリコン膜表面からの深さを示す。
【００４１】
また、図８に示すように、シリコン基板上に１．８ｎｍの厚さの酸化シリコン（ＳｉＯ2 ）膜を形成し、本発明の高周波電界をパルス変調するパルス変調器を備えたニュートラルビームのプラズマ表面処理装置を用い、本発明のプラズマ表面処理方法によって、この酸化シリコン膜を窒化する場合、連続放電で窒化を行った場合には、窒素濃度のピークは酸化シリコン膜とシリコン基板との界面近傍に近い酸化シリコン膜中に生じた。一方、本発明のプラズマ表面処理装置を用い、本発明のプラズマ表面処理方法によれば、窒素濃度のピークを酸化シリコン膜のほぼ膜厚中央部に存在させることが可能になった。なお、図８の左縦軸は窒素濃度を示し、右縦軸は２次イオン数を示し、横軸は酸化シリコン膜表面からの深さを示す。
【００４２】
以上のことから、本発明のプラズマ表面処理装置およびプラズマ表面処理方法によれば、従来の窒化技術よりも窒素濃度のピーク位置を１．２ｎｍよりも浅くして、酸化シリコン膜の窒化を行うことができる。
【００４３】
次に、本発明のプラズマ表面処理方法に係る一実施の形態を、図９の概略構成図によって説明する。図９では、一例として、誘導結合方式のプラズマ表面処理装置を模式的に示す。
【００４４】
図９に示すように、プラズマ表面処理装置２は、プラズマを生成する反応室１１を備えている。この反応室１１の隔壁を兼ねるセラミックス（誘電体材料）で形成された天井隔壁１１ｕ上には高周波電界を導入するコイル状に巻かれたアンテナ２１が設置されている。このアンテナ２１には、高周波電源２２が、高周波電源２２側より順にパルス変調器２３、マッチングネットワーク２４を介して接続されている。上記高周波電源２２は、例えば１３．５６ＭＨｚの高周波電力を供給するものであり、上記パルス変調器２３は、高周波電源２２により発生された高周波を所定のパルスに変調するものである。すなわち、高周波電界のパルス変調時に高周波電界印加時間を制御することが可能なものであり、高周波電界のパルス変調時に高周波電界停止時間を制御することが可能なものである。上記マッチングネットワーク２４は、プラズマに高周波が吸収されるように、プラズマを含めた等価回路のインダクタンスを調整するものであり、具体的には容量とリアクタンスを調整するものであり、設けることがより好ましい。
【００４５】
上記パルス変調器２３は、例えば、高周波電界のパルス変調時の放電維持時間を５μ秒以上５０μ秒以下とするものであり、また高周波電界のパルス変調時のデューティ（Ｄｕｔｙ）比を５％以上５０％以下とするものである。
【００４６】
さらに、上記反応室１１の内部には、上記アンテナ２１の下方に上記天井隔壁１１ｕを介してプラズマが照射される被処理基板５１が載置されるステージ３１が設けられている。このステージ３１は接地されている。また、反応室１１には反応室１１内のガスを排気するもしくは反応室１１内のガスを排気して一定の圧力雰囲気に保つための排気部１２が設けられている。この排気部１２は、圧力制御バルブ１３、ゲートバルブ１４等を介して、図示はしていない排気ポンプに接続されている。
【００４７】
上記反応室１１の内部に、プラズマ発生部と被処理基板５１が載置されるステージ３１との間に、プラズマ粒子中の荷電粒子を取り除くために直流電圧を印加するものでアパーチャーを多数有する電極４１が設置されている。この電極４１には直流バイアス発生器４２を介して直流電力供給源４３が接続されている。
【００４８】
上記プラズマ表面処理装置２では、高真空雰囲気とした反応室１１内に窒素ガスを主とするガスを導入し、高周波電界をパルス変調するパルス変調器２３により高周波電界をパルス変調し、高周波電界の印加と停止を交互に繰り返すことによって、絶縁膜に窒素を注入する際の窒素プラズマの密度を高精度に制御可能とする。すなわち、高周波電界をパルス変調して印加している間はプラズマ中での窒素ガスの解離、励起が促進されるため、パルス変調における高周波電界印加時間と高周波電界停止時間を高精度に制御することにより窒素ガスの解離、励起状態を制御することができ、その結果、絶縁膜中に注入される窒素原子の濃度分布が制御されることになる。
【００４９】
上記パルス変調器２３は高周波電界のパルス変調時に高周波電界印加時間を制御することが可能なものからなるので、プラズマ生成用高周波電界をパルス変調させて、この高周波電界の印加時間を制御することにより、絶縁膜に窒素を注入する際の窒素分子、原子状窒素ラジカル、イオンの比率を制御するとともに粒子に与えられる絶縁膜極表面での反応エネルギーを高精度に制御することが可能になる。すなわち高周波電界をパルス変調により印加している間、窒素分子はプラズマ中で原子状に解離されるとともに粒子は絶縁膜極表面に注入され、反応するエネルギーが与えられる。高周波電界のパルス変調による印加時間を高精度に制御することにより、窒素分子と窒素原子の比率を制御することができる。よって、高周波電界のパルス変調による印加時間により絶縁膜極表面での絶縁膜との窒化反応、すなわち、窒化の濃度と深さとを高精度に制御することができるようになる。
【００５０】
また、上記パルス変調器２３は高周波電界のパルス変調時に高周波電界停止時間を制御することが可能なものからなるので、プラズマ生成用高周波電界をパルス変調させて、高周波電界の印加停止時間を制御することにより高周波電界により発生するプラズマのポテンシャルを連続放電に対して低エネルギーに制御可能とする。プラズマポテンシャルは窒素分子、窒素原子の絶縁膜中への注入エネルギーとして作用するので、高周波電界の印加停止時間を制御することにより絶縁膜極表面での窒化反応の深さを高精度に制御することが可能となる。
【００５１】
さらに上記構成では、高周波電界で生成されたプラズマと被処理基板５１との間に多数のアパーチャーを有する電極４１を設けたことから、プラズマ中で生成された窒素分子および窒素原子がこの電極４１のアパーチャーを通過して被処理基板５１に到達することになる。被処理基板５１とプラズマとの間に設けられた電極４１は、被処理基板５１表面に形成された絶縁膜（図示せず）に照射される真空紫外光を緩和し、真空紫外光による絶縁膜へのダメ−ジを緩和するので、絶縁膜極表面での窒化反応は粒子の反応エネルギーによりその絶縁膜中での粒子の注入特性を決定することができる。また、電極４１のアパーチャーを荷電粒子が通過する際、イオン等荷電粒子はアパーチャーとの相互作用により中性化されるので、イオンが基体表面のシース中で加速されることが無く、過大な運動エネルギーを持つ粒子が絶縁膜に注入されるのを防ぐことができる。
【００５２】
次に、上記プラズマ表面処理装置２を用いて、酸化シリコン膜表面を窒化する一例を、以下に説明する。
【００５３】
窒化処理する被処理基板５１には、一例としてシリコン基板をＲＣＡ洗浄した後、例えば熱酸化法によって、酸化膜を２．０ｎｍの厚さに形成したものを用いた。
【００５４】
前記図９の反応室１１に、窒素（Ｎ2）ガスを４０ｍｌ／ｍｉｎなる流量で供給し、反応室１１内の圧力が０．６７Ｐaとなるように圧力制御バルブにて圧力制御した。被処理基板５１はステージ２１上に載置、保持され、プラズマ照射により温度の過度な上昇が起こらないようにクローズドループにより３００℃に温度制御がなされている。
【００５５】
以下の処理条件にて被処理基板５１表面に形成された熱酸化膜を窒化処理した。この処理条件の一例としては、高周波電力は１３．５６ＭＨｚで２５０Ｗ、高周波電力のパルス変調時間は７０μ秒、高周波印加時間は２０μ秒、高周波停止時間は５０μ秒、アパーチャー電極の直流電圧を＋１０Ｖ、使用ガスは窒素（Ｎ2）、ガス流量は４０ｍｌ／ｍｉｎ、反応室内の圧力は０．６７Ｐa、処理時間は１２０秒、ステージ温度は３００℃に設定した。したがって、高周波パルス発生器１３によって発生されるパルスは、一例として、図１０に示すような高周波電力のパルス変調時間が７０μ秒で、高周波印加時間（ＯＮ）が２０μ秒、高周波停止時間（ＯＦＦ）が５０μ秒のパルスである。
【００５６】
次に、上記処理条件により窒化処理を行った被処理基板の窒化の効果を確認するために、処理した被処理基板５１表面の絶縁膜中の窒素濃度をＳＩＭＳにより分析を行った。その結果を図１１の実線に示す。
【００５７】
また、連続放電と比較するために、以下の処理条件による酸窒化膜を形成し、同様にＳＩＭＳ分析（二次イオン質量分析装置）にて分析を行った。この連続放電による処理条件の一例としては、高周波電力は１３．５６ＭＨｚで２５０Ｗ、アパーチャー電極の直流電圧を＋１０Ｖ、使用ガスは窒素（Ｎ2）、ガス流量は４０ｍｌ／ｍｉｎ、反応室内の圧力は０．６７Ｐa、処理時間は３０秒、ステージ温度は３００℃に設定した。
【００５８】
連続放電処理による酸窒化膜中の窒素濃度をＳＩＭＳにより分析を行った。その結果を図１２の１点鎖線に示す。図１２の実線に示すように、本発明のパルス変調された高周波パルスを用いた窒化処理では、窒素濃度のピークは酸化膜（厚さ２ｎｍ）の表面側にあることがわかった。一方、連続放電による窒化処理では、図１２の１点鎖線に示すように、窒素濃度のピーク（１点鎖線で示す）は酸化膜（厚さ２ｎｍ）の基板側にあることがわかった。
【００５９】
このように、パルス変調の効果は、ＳＩＭＳ分析の結果から明らかなように、連続放電処理と比較して絶縁膜の極表面に窒素を注入することができる。また、処理時間を連続放電に対して４倍に延ばしても窒素の絶縁膜への注入深さは変わらず、注入濃度だけを高くすることができた。
【００６０】
【発明の効果】
以上、説明したように本発明のプラズマ表面処理方法によれば、高周波電界はパルス変調された高周波電界を用いるので、高周波電界をパルス変調により印加している間はプラズマ中での窒素ガスの解離、励起が促進できる。このため、パルス変調における高周波電界印加時間と高周波電界停止時間を高精度に制御することにより窒素ガスの解離、励起状態を制御することができ、これによって、絶縁膜中に注入される窒素原子の濃度分布が制御できることになり、極薄絶縁膜（例えば膜厚が２ｎｍ以下）中の極表面に窒素を必要な濃度に注入し窒化酸化膜を形成することができる。
【図面の簡単な説明】
【図１】 本発明のプラズマ表面処理方法に係る一実施の形態を示す概略構成図である。
【図２】 高周波電力のパルス変調時間の一例を示すグラフである。
【図３】 ＳＩＭＳ分析による窒素濃度と酸化シリコン膜表面からの深さとの関係図である。
【図４】 ＳＩＭＳ分析による窒素濃度と酸化シリコン膜表面からの深さとの関係図である。
【図５】 従来技術に係る連続放電と本発明に係るパルス放電を説明するタイムチャートである。
【図６】 プラズマ窒化処理による窒素濃度および２次イオン数と酸化シリコン表面からの深さとの関係図である。
【図７】 プラズマ窒化処理による窒素濃度および２次イオン数と酸化シリコン表面からの深さとの関係図である。
【図８】 プラズマ窒化処理による窒素濃度および２次イオン数と酸化シリコン表面からの深さとの関係図である。
【図９】 本発明のプラズマ表面処理方法に係る一実施の形態を示す概略構成図である。
【図１０】 高周波電力のパルス変調時間の一例を示すグラフである。
【図１１】 ＳＩＭＳ分析による窒素濃度と酸化シリコン膜表面からの深さとの関係図である。
【図１２】 ＳＩＭＳ分析による窒素濃度と酸化シリコン膜表面からの深さとの関係図である。
【符号の説明】
１…プラズマ表面処理装置、２３…パルス変調器

Claims (5)

  1. 高周波電界により励起された窒素プラズマを、シリコン基板表面に酸化シリコン膜が形成された被処理基板表面に照射して前記酸化シリコン膜に窒素を導入するプラズマ表面処理方法であって、
    前記高周波電界はパルス変調された高周波電界を用いることにより、
    前記酸化シリコン膜中の窒素濃度のピークを、前記酸化シリコン膜の膜厚中央部もしくは膜厚中央部より表面側に存在させる
    ことを特徴とするプラズマ表面処理方法。
  2. 前記高周波電界のパルス変調時に高周波電界印加時間を制御する
    ことを特徴とする請求項１記載のプラズマ表面処理方法。
  3. 前記高周波電界のパルス変調時に高周波電界停止時間を制御する
    ことを特徴とする請求項１記載のプラズマ表面処理方法。
  4. 前記高周波電界のパルス変調時の放電維持時間が５μ秒以上５０μ秒以下である
    ことを特徴とする請求項１記載のプラズマ表面処理方法。
  5. 前記高周波電界のパルス変調時のデューティ比が５％以上５０％以下である
    ことを特徴とする請求項１記載のプラズマ表面処理方法。
JP2003084568A 2003-03-26 2003-03-26 プラズマ表面処理方法 Expired - Lifetime JP4135541B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003084568A JP4135541B2 (ja) 2003-03-26 2003-03-26 プラズマ表面処理方法
US10/803,141 US7000565B2 (en) 2003-03-26 2004-03-17 Plasma surface treatment system and plasma surface treatment method
KR1020040019876A KR101052499B1 (ko) 2003-03-26 2004-03-24 플라즈마 표면처리장치 및 플라즈마 표면처리방법
TW093108099A TWI233646B (en) 2003-03-26 2004-03-25 Plasma surface treatment system and plasma surface treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003084568A JP4135541B2 (ja) 2003-03-26 2003-03-26 プラズマ表面処理方法

Publications (2)

Publication Number Publication Date
JP2004296603A JP2004296603A (ja) 2004-10-21
JP4135541B2 true JP4135541B2 (ja) 2008-08-20

Family

ID=33399710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003084568A Expired - Lifetime JP4135541B2 (ja) 2003-03-26 2003-03-26 プラズマ表面処理方法

Country Status (4)

Country Link
US (1) US7000565B2 (ja)
JP (1) JP4135541B2 (ja)
KR (1) KR101052499B1 (ja)
TW (1) TWI233646B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
KR20070012894A (ko) * 2005-07-25 2007-01-30 주식회사 셈테크놀러지 펄스 형태의 유도결합 플라즈마를 이용한 반도체의 도핑방법 및 그 시스템
JP4974585B2 (ja) * 2006-05-17 2012-07-11 東京エレクトロン株式会社 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
JP2007324185A (ja) * 2006-05-30 2007-12-13 Canon Inc プラズマ処理方法
US20090084501A1 (en) * 2007-09-27 2009-04-02 Tokyo Electron Limited Processing system for producing a negative ion plasma
KR101269286B1 (ko) * 2008-03-04 2013-05-29 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 대기 중에서의 무기 나노 입자의 제작 방법 및 그것을 위한 장치
US20090315121A1 (en) * 2008-06-19 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Stable stress dielectric layer
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP5977509B2 (ja) * 2011-12-09 2016-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6083930B2 (ja) 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
CN103035470B (zh) * 2012-12-14 2016-02-17 中微半导体设备(上海)有限公司 半导体刻蚀装置及半导体刻蚀方法
US20140263181A1 (en) 2013-03-15 2014-09-18 Jaeyoung Park Method and apparatus for generating highly repetitive pulsed plasmas
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP6670692B2 (ja) * 2015-09-29 2020-03-25 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US10479732B2 (en) 2017-03-31 2019-11-19 Tdk Corporation Oxynitride thin film and capacitance element
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing
KR20220123284A (ko) * 2020-05-01 2022-09-06 매슨 테크놀로지 인크 표면 트리트먼트 처리를 위한 펄스 유도 결합 플라즈마의 방법 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580429A (en) * 1992-08-25 1996-12-03 Northeastern University Method for the deposition and modification of thin films using a combination of vacuum arcs and plasma immersion ion implantation
JP4340348B2 (ja) * 1998-01-22 2009-10-07 株式会社日立国際電気 プラズマ生成装置
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4073173B2 (ja) * 2001-03-26 2008-04-09 株式会社荏原製作所 中性粒子ビーム処理装置

Also Published As

Publication number Publication date
TW200425338A (en) 2004-11-16
KR101052499B1 (ko) 2011-08-01
TWI233646B (en) 2005-06-01
KR20040084749A (ko) 2004-10-06
US20040259380A1 (en) 2004-12-23
JP2004296603A (ja) 2004-10-21
US7000565B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
JP4135541B2 (ja) プラズマ表面処理方法
JP4369362B2 (ja) 基板処理方法
US6831021B2 (en) Plasma method and apparatus for processing a substrate
KR100954254B1 (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
KR101155139B1 (ko) Ｃｖｄ층의 등각성, 응력 및 조성을 개별적으로 변화시키는저온 ｃｖｄ 프로세스
KR100279091B1 (ko) 에칭방법 및 에칭장치
US7214628B2 (en) Plasma gate oxidation process using pulsed RF source power
US20040238490A1 (en) Plasma processing method and apparatus
JP5101103B2 (ja) プラズマ処理方法及びコンピュータ記憶媒体
US20110189860A1 (en) Methods for nitridation and oxidation
JP2005150637A (ja) 処理方法及び装置
US5883016A (en) Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation
CN102203946A (zh) P3i工艺中掺杂分布的修正
US7045447B2 (en) Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
JP2007324185A (ja) プラズマ処理方法
US20030194509A1 (en) Methods for chemical formation of thin film layers using short-time thermal processes
JP2005252031A (ja) プラズマ窒化方法
JP2004087865A (ja) 半導体装置の製造方法
JP2003282567A (ja) 半導体装置の製造方法及び半導体装置
JP2000294539A (ja) 表面処理方法
JP2005045028A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R151 Written notification of patent or utility model registration

Ref document number: 4135541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term