CN102203946A - P3i工艺中掺杂分布的修正 - Google Patents

P3i工艺中掺杂分布的修正 Download PDF

Info

Publication number
CN102203946A
CN102203946A CN2009801434433A CN200980143443A CN102203946A CN 102203946 A CN102203946 A CN 102203946A CN 2009801434433 A CN2009801434433 A CN 2009801434433A CN 200980143443 A CN200980143443 A CN 200980143443A CN 102203946 A CN102203946 A CN 102203946A
Authority
CN
China
Prior art keywords
plasma
gas
substrate
material layer
doping process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801434433A
Other languages
English (en)
Inventor
马修·D·斯科特奈伊-卡斯尔
马耶德·A·福阿德
彼得·I·波尔什涅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102203946A publication Critical patent/CN102203946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供通过等离子浸没式离子注入工艺将材料注入基板的方法。实施例中,用于注入材料进入基板的方法包括以下步骤:提供基板至工艺室,该基板包含基板表面,该基板表面具有于其上形成的材料层;生成非掺杂工艺气体的第一等离子体;将材料层暴露至该非掺杂工艺气体的第一等离子体;生成掺杂工艺气体的第二等离子体,该掺杂工艺气体包括适于产生掺杂离子的反应气体;以及将来自等离子体的掺杂离子注入材料层。该方法可进一步包括清洗或刻蚀工艺。

Description

P3I工艺中掺杂分布的修正
技术领域
本发明的实施例涉及半导体制造工艺以及器件领域,特别涉及通过等离子浸没式离子注入工艺将离子注入基板的方法。
背景技术
集成电路可包括超过一百万个微电子场效应晶体管(例如互补金属氧化物半导体(CMOS)场效应晶体管),其形成于基板(例如半导体基板)上并且协作执行电路内的各种功能。CMOS晶体管包含栅极结构,其形成于基板内并配置在源极与漏极区域之间。栅结构一般包含栅电极与栅介质层。该栅电极配置于栅介质层之上以控制电荷载流子在形成于栅介质层之下的漏极与源极区域之间的沟道区域内流动。
通常利用离子注入工艺注入或掺杂离子(也称作杂质)进入基板,以在基板上形成具有期望的分布以及浓度的栅极以及源漏结构。在离子注入工艺期间,不同的工艺气体或气体混合物可用于提供离子源种类。当供给工艺气体进入离子注入工艺室(诸如P3iTM工艺室,可商业上由加州圣克拉拉市的应用材料公司购得),可生成射频功率以制造等离子体以促使工艺气体中的离子解离并且将解离的离子朝基板表面加速并进入基板表面。沉积的离子分布经常使得表面之下的杂质浓度形成峰值。随着更小特征结构以及缩小的器件尺寸的到来,要求杂质分布于浅深度处与先前期望的相比具有足够的杂质浓度,在更深的深度处具有较低的浓度。当前的注入工艺在深度较浅处无法产生适合的杂质浓度。
因此,需要一种经改善的离子注入工艺,其可在具有小器件尺寸的半导体器件的深度处产生适合的杂质浓度。
发明内容
提供了通过具有平衡的刻蚀-沉积工艺的等离子浸没式离子注入工艺将材料注入基板的方法。在本发明的实施例中,注入材料进入基板的方法包括以下步骤:提供基板至工艺室,该基板包含基板表面,基板表面具有在其上形成的材料层;生成非掺杂工艺气体的第一等离子体;将材料层暴露至该非掺杂工艺气体的第一等离子体;生成掺杂工艺气体的第二等离子体,该掺杂工艺气体包括适于产生杂质离子的反应气体;以及将来自等离子体的杂质离子注入材料层。亦可执行清洗刻蚀工艺。
在本发明的另一实施例中,将离子注入基板的方法包括以下步骤:提供基板至工艺室,该基板包含基板表面,该基材表面具有在其上形成的材料层;生成掺杂工艺气体的第一等离子体,该掺杂工艺气体包括适于产生杂质离子的反应气体;生成非掺杂工艺气体的第二等离子体;以及将材料层暴露至该非掺杂工艺气体的等离子体。亦可执行清洗刻蚀工艺。
附图说明
参考具有某些绘制在附图的实施例,可得到之前简短总结的本发明的更特别的描述,如此,可详细了解之前陈述的本发明的特色。但要注意的是,附图只绘示本发明的典型实施例,因本发明允许其它同等有效的实施例,故不视为其范围限制。
图1A-1B描绘适合实施本发明的等离子浸没式离子注入设备的实施例。
图2示出硼浓度(单位为atoms/cm3)相对于注入材料深度的图。
为有助于了解,如此处可能,使用同一元件符号以指定共通于各图的同一元件。应认知到在实施例中公开的元件可有利于不在其它实施例再特别说明。
但应注意本发明图式仅绘示本发明的示范性实施例,因本发明亦涵盖其它均等实施例,故不应将此等图式视为限制本发明范围。
具体实施方式
本发明的实施例提供了通过等离子浸没式离子注入工艺将掺杂注入基板的方法。本发明可用于形成栅极结构或源极/漏极区域,其包括(但不限于)对形成在基板上的结构进行多晶掺杂、反向多晶掺杂、超浅结、以及共形掺杂等。离子注入工艺可用在不同应用中,诸如DRAM、逻辑产品以及闪存。
在实施例中,通过供给包括反应气体(举例而言,含硼气体)的气体混合物以进行离子注入工艺。生成等离子体以解离来自气体混合物的离子,诸如掺杂工艺气体,因而形成离子源,该离子源可被加速朝向并注入形成在电偏压基板上的材料层。该注入离子亦可称做杂质。在离子注入之前或之后,材料层的表面可以使用等离子体工艺来处理。等离子体工艺可使用非掺杂工艺气体,诸如惰性气体或氢气。在注入工艺或注入/等离子体处理工艺组合之后,亦可执行清洗刻蚀工艺。
图1A示出工艺室100,其可根据本发明的实施例用于实行离子注入。适合的可实行工艺的反应室是P3i
Figure BPA00001357951000031
反应室,可由加州圣克拉拉市的应用材料公司购得。应考虑于此描述的方法可在其它适合的工艺室实行,包括由其它制造商购得的工艺室。其它适合的反应室包括公告于2006年8月22日的美国专利7,094,670中描述的反应室,以及公告于2002年12月17日的美国专利6,494,986中描述的反应室,在此该两者皆以引用方式并入本发明,而不与在此列举申请专利范围以及说明一致。
工艺室100包括室主体102,其具有底部124、顶部126、以及包围工艺区域104的多个侧壁122。基板支架组件128由室主体102的底部124支撑并且适于接收用于处理的基板106。气体分布板130耦接至室主体102的顶部126并且面对基板支架组件128。泵通口132界定于室主体102内并且耦接至真空泵134。真空泵134通过节流阀136耦接至泵通口132。工艺气体源152耦接至气体分布板130以供给气态前驱化合物以在基板106上执行处理。
图1示出的工艺室100进一步包括等离子体源190,极佳地显示在图1B图的透视图中。等离子体源190包括一对分离的外部凹进导管140、140’,其安装在室主体102的顶部126的外侧,并配置为彼此横切(或如描绘在图1B示范性实施例,彼此呈正交)。第一外部导管140具有第一端140a,其穿过形成于顶部126的开口198耦接进入室主体102中的工艺区域104的第一侧。第二端140b具有耦接进入工艺区域104第二侧的开口196。第二外部凹进导管140’具有第一端140a’,其具有耦接进入工艺区域104第三侧的开口194;此导管还具有第二端140b’,其具有耦接进入工艺区域104第四侧的开口192。在实施例中,该第一以及第二外部凹进导管140、140’组装成彼此成正交,因而提供每一外部凹进导管140、140’两端140a、140a’、140b、140b’绕室主体102的顶部126的周边以约90度间隔配置。外部凹进导管140、140’的正交组态容许等离子体源横跨工艺区域104一致地分布。应考虑,该第一及第二外部凹进导管140、140’可具有其它组态,其可用于控制工艺区域104内的等离子体分布。
磁性可渗透圆环柱心142、142’环绕外部凹进导管140、140’中对应一个的一部份。导电线圈144、144’透过各自的阻抗匹配线圈或元件148、148’耦接至各自的射频等离子体源功率产生器146、146’。每一外部凹进导管140、140’为中空导电管,由绝缘环形圈150、150’所阻断,该绝缘环形圈各自阻断在外部凹进导管140、140’两端140a、140b(以及140a’、140b’)之间的以不同方式连续的电路径。在基板表面的离子能量由射频等离子体偏压功率产生器154所控制,该产生器透过阻抗匹配线圈或元件156耦接至基板支架组件128。
重回参考图1A,透过高架气体分布板130导入包括由工艺气体源152供给的气态化合物的工艺气体进入工艺区域104。射频等离子体源功率产生器146从功率施用器(即核心与线圈142、144)耦接至导管140供给的气体,其产生循环等离子体流于包括外部凹进导管140与工艺区域104的第一封闭超环路径中。此外,射频等离子体源功率产生器146’可以从其它功率施用器(即核心与线圈142’、144’)耦接到第二导管140’中的气体,其产生循环等离子体流于横切(例如正交)第一超环路径的第二封闭超环路径。第二超环路径包括第二外部凹进导管140’以及工艺区域104。等离子体流在每一路径以各自的射频等离子体源功率产生器146、146’的频率震荡(例如反向方向),其可与另一者相同或微小偏差。
本发明的实施例中,工艺气体源152提供不同的工艺气体至工艺反应室,包括预处理以及后处理气体、刻蚀或清洗气体以及可用于提供注入至基板106的离子的气体。用于预处理及后处理的工艺气体包括惰性气体、氢气以及其组合物,其可由气体源供给。适合的惰性气体包括氦气、氩气以及其组合物。用于p型及n型材料的注入离子的工艺气体的适合例子包括乙硼烷(B2H6)、砷化氢(AsH3)、PH3、PF3、BF3、P2H5、GaN、AsF5以及其组合物。
操作各个射频等离子体源功率产生器146、146’的功率以致其组合效果有效地解离来自工艺气体源152的工艺气体并且产生基板106表面处所需的离子通量。控制射频等离子体偏压功率产生器154的功率在选择的水平,在该水平,从工艺气体解离的离子能量可朝基板表面加速并且以期望的离子浓度在基板106的顶部表面下方的期望深度注入。举例而言,以相当低的射频功率,诸如约少于50eV,可获得相当低的等离子体离子能量。带有低离子能量的解离离子可在离基板表面约
Figure BPA00001357951000051
至约
Figure BPA00001357951000052
的浅深度注入。或者,从高射频功率(诸如约高于50eV)提供及产生带有高离子能量的解离离子可注入基板至大体上距基板表面超过的深度。
组合控制的射频等离子体源功率以及射频等离子体偏压功率,以解离工艺室100中具有充分动量以及所期望的离子分布的气体混合物内的离子。偏压离子且将离子朝基板表面驱动,因而可以以期望的离子浓度、分布及距基板表面的深度将离子注入基板。此外,控制的离子能量以及来自供给的工艺气体的不同类型的离子种类容许将在基板106中注入的离子形成期望的器件结构,诸如基板106上的栅极结构以及源漏区域。
下面将描述用于处理形成在基板上的材料层及通过等离子浸没式离子注入工艺在此注入离子的方法。该方法可在等离子浸没式离子注入工艺室中执行,诸如此处在图1A-1B描述的工艺室100,或其它合适的工艺室。该方法可在一个工艺室中原位执行,或以包含多个工艺室的方式在不破坏真空的条件下原位执行。
该方法从在工艺室中提供基板开始。实施例中,该基板可为诸如氧化硅、碳化硅、结晶硅(例如硅<100>或者硅<111>)、应变硅、锗化硅、掺杂或非掺杂多晶硅、掺杂或非掺杂硅基板、掺杂硅、锗、砷化镓、氮化镓、玻璃以及蓝宝石(sapphire)。基板可具有多种尺寸,诸如直径200mm或300mm的基板,矩形或正方形的方形板。除非指明其它方法,否则在此描述的实施例与例子皆实施于具有300mm直径的基板。在利用基板以形成栅极结构的实施例中,可在基板上的栅介质上配置多晶硅层。诸如沟槽、通孔(via)、分明层堆的基板特征结构可在基板表面上形成。此外,一或多个材料可沉积于基板表面,例如n型材料或p型材料。
离子注入工艺的实施例中,供给气体混合物进入工艺室,其中该气体混合物可提供用于沉积的材料及/或提供用于注入工艺的离子种类。气体混合物可从工艺气体源152供给至气体分布板130(如图1A所述),或通过其它适合的器具供给。
在实施例中,供给进入工艺反应室的气体混合物包括反应气体。反应气体可提供杂质材料以在基板表面注入,该材料用来在电子器件中形成活性杂质以产生期望的电性能及/或基板的掺杂区域的物理性质。杂质材料可包括硼、砷、磷、镓或其组合物。在实施例中,可用于提供离子种类源的反应气体包括乙硼烷(B2H6)、砷化氢(AsH3)、PH3、PF3、BF3、P2H5、GaN、AsF5以及其组合物。举例而言,在反应气体为乙硼烷的实施例中,乙硼烷气体在注入工艺期间可解离以产生B2H5+、BH2+以及H+离子形式的离子种类。
在本发明的另一实施例中,供给进入工艺室的气体混合物包括惰性气体。适合的惰性气体包括氮气、氩气、氦气、氙气、氪气以及类似物。工艺室中的惰性气体促使气体混合物中离子轰击,因而有效增加工艺气体碰撞的可能性,造成离子种类的再结合减少。惰性气体可以约10sccm与约2000sccm之间的速率(诸如约50sccm与约500sccm之间)流进入工艺室。
施加射频源功率以在工艺室内生成气体混合物的等离子体。等离子体连续地生成以将气体混合物解离成离子种类并且注入基板。可与射频源功率一起施加射频偏压功率以从气体混合物中解离离子种类并驱动经解离的离子种类朝向且进入基板表面的期望深度。施加至工艺反应室的射频源以及偏压功率可控制在期望的能量水平,因而容许气体前驱物离子化并且解离从而以期望浓度及深度在基板中掺杂。如上述工艺的实施例中,离子(亦如所知为杂质)可以范围从约1015至约1017atoms/cm2的剂量沉积到少于的深度,且可以范围从约1014至约1016atoms/cm2的剂量沉积到约
Figure BPA00001357951000062
的深度。
在实施例中,射频源功率可维持在约100瓦与约5000瓦之间。偏压射频功率可维持在约100瓦与约10000瓦之间,而射频电压介于约100伏特与约15000伏特之间。
步骤220中也可在等离子浸没式离子注入工艺期间调整一些工艺参数。在实施例中,工艺室压力可维持在约1毫托与约500毫托之间。基板温度可维持在约10℃与约500℃之间。
层中掺杂的量可以用浓度或剂量界定。杂质的浓度由每单位体积的掺杂原子数(atoms/cm3)来表示。杂质的剂量/剂由每单位面积的杂质原子数(atoms/cm2)来表示。
注入工艺的实施例包括将诸如乙硼烷(B2H6)或氢化砷(AsH3)的反应气体以约10至约1000sccm的流速(诸如约10至约100sccm)提供至工艺室,施加电压范围在约200至约10000伏特(诸如约500伏特至约2000伏特)的偏压,维持反应室压力在约1毫托至约100毫托(诸如约7毫托至约15毫托),维持基板支架温度在约15℃至约500℃(诸如约25℃至约45℃),并操作注入工艺使其源功率从约100瓦至约2000瓦(诸如约200瓦至约300瓦),时间为长达从约1秒至约60秒(诸如从约10秒至约30秒)。
该工艺的例子包括以约50sccm的流速提供乙硼烷(B2H6)进入工艺室,施加约1000伏特或1500伏特电压的偏压,维持反应室压力在约15毫托,维持基板支架温度在约25℃,并操作注入工艺使其源功率为约200瓦,时间为长达约15或20秒。
在注入工艺之前及/或之后,可等离子体处理该材料层。预注入等离子体处理、等离子体预处理以及后注入等离子体处理、等离子体后处理能够在相同的工艺室或设备中不破坏真空地原位执行。
适合的等离子体工艺气体包括非掺杂气体,诸如惰性气体、氢气(H2)或其组合物。在此非掺杂气体广泛地界定为在注入后不会给予基板表面p型或n型材料的气体。适合的惰性气体包括氩气(Ar)、氦气(He)及其组合物的惰性气体。在此非掺杂气体广泛地界定为不会提供用于注入的离子(杂质)以在材料层中形成p型或n型材料的气体。
等离子体工艺的实施例包括以从约25至约1000sccm的流速(诸如从约100至约200sccm)提供诸如氦气的惰性气体进入工艺室,维持工艺室压力在约1毫托至约100毫托(诸如约7毫托至约15毫托),维持基板支架温度在约15℃至约500℃(诸如约25℃至约45℃),施加源功率在约100瓦至约2000瓦(诸如约200瓦至约300瓦)至等离子体源,施加偏压在约200至约7000伏特(诸如约500伏特至约1600伏特)至基板支架,时间长达约3秒至约50秒(诸如从约15秒至约30秒)。
图2显示硼浓度(单位为atoms/cm3)相对于四个示范性基板的注入材料深度的图表。三个基板通过第一等离子体处理每一基板的表面并且其后原位将杂质离子注入处理的表面材料以进行制备。一个基板无预处理即注入。相较于无等离子体预注入处理的工艺中在约
Figure BPA00001357951000071
处或更深处为约1018atoms/cm3的浓度,沉积薄膜的杂质含量经分析具有在约
Figure BPA00001357951000072
深度处为约1023atoms/cm3的浓度(如图2所示,表示成1E23atoms/cm3)及约深达
Figure BPA00001357951000073
深度处为约1017atoms/cm3的浓度,以及
Figure BPA00001357951000074
深度处的从约1014atoms/cm3至约1016atoms/cm3的浓度。每一示范性基板的掺杂分布显示于图2中。
预处理工艺的第一例中,以约100sccm的流速提供氦气至工艺室,维持工艺室压力约15毫托,维持工艺室温度约25℃,施加约200瓦的源功率,并且施加约1600伏特的偏压,长达约30秒。注入层内的氦气含量经分析,其在深达约
Figure BPA00001357951000081
深度处具有约1017atoms/cm3至约1022atoms/cm3的浓度。亦观察到在注入层内的氦气含量在约
Figure BPA00001357951000082
深度处具有约1019atoms/cm3至约1022atoms/cm3的浓度。发现氦气浓度类似于沉积掺杂材料在约1/2至1/3深度处的杂质浓度。预处理工艺也可以按照后处理工艺的方式在注入后执行。此外,可执行预处理以及注入的反复循环以提供材料层内期望的杂质浓度。
上述预处理工艺后,立即进行注入工艺,该注入工艺包含以约50sccm的流速提供乙硼烷(B2H6)至工艺室,施加电压约1200伏特的偏压,维持腔室压力在约15毫托,维持晶片夹盘温度在约25℃,且提供约200瓦的源功率,时间约为20秒。等离子体处理工艺以及离子注入工艺在约
Figure BPA00001357951000083
深度处产生约1023atoms/cm3至1017atoms/cm3的杂质浓度。
此类工艺的第二例中,以约100sccm的流速提供氦气至工艺室,维持工艺室压力在约15毫托,维持工艺室温度在约25℃,施加约200瓦的源功率,且施加约500伏特的偏压,长达约30秒。
预处理工艺后,立即进行注入工艺,其中该注入工艺包含以约50sccm的流速提供乙硼烷(B2H6)至工艺室,施加电压约1200伏特的偏压,维持腔室压力在约15毫托,维持晶片夹盘温度在约25℃,且提供约200瓦的源功率,时间长达约20秒。等离子体处理工艺以及离子注入工艺在约深度处产生约1023atoms/cm3至1017atoms/cm3的杂质浓度。
此类工艺的第三例中,以约100sccm的流速提供氦气至工艺室,维持工艺室压力在约15毫托,维持工艺室温度在约25℃,施加约200瓦的源功率,且施加约500伏特的偏压,长达约15秒。
预处理工艺后,立即进行注入工艺,其包含以约50sccm的流速提供乙硼烷(B2H6)至工艺反应室,施加电压约1200伏特的偏压,维持工艺室压力在约15毫托,维持晶片夹盘温度在约25℃,且提供约200瓦的源功率,长达约20秒。等离子体处理工艺以及离子注入工艺在约
Figure BPA00001357951000085
深度处产生约1023atoms/cm3至1017atoms/cm3的杂质浓度。
对于对照例而言,通过以约50sccm的流速提供乙硼烷(B2H6)至工艺室、施加电压约1200伏特的偏压、维持腔室压力在约15毫托、维持晶片夹盘温度在约25℃、且提供约200瓦的源功率、长达约20秒,杂质浓度在约
Figure BPA00001357951000091
深度处为1018atoms/cm3
图2示出了用上述工艺注入所得的材料深度相对于硼浓度(单位为atoms/cm3)的图表。如图2所示,对于对照例200而言,具有所述硼注入工艺的未处理的基板表面显示约
Figure BPA00001357951000092
深度处具有1018atoms/cm3的掺杂浓度。第一例210的杂质浓度显示约深度处具有1018atoms/cm3的杂质浓度以及约
Figure BPA00001357951000094
深度处具有1017atoms/cm3的杂质浓度。第二例220的杂质浓度显示约
Figure BPA00001357951000095
深度处具有1018atoms/cm3杂质浓度以及约深度处具有1017atoms/cm3的杂质浓度。第三例230的杂质浓度显示约深度处具有1018atoms/cm3的杂质浓度以及约深度处具有1017atoms/cm3的杂质浓度。
可以观察到此处描述的等离子体处理工艺以及离子注入工艺可在约与约
Figure BPA000013579510000910
之间的深度处产生从约1017atoms/cm3至1018atoms/cm3的杂质浓度。
因此,图2说明了离子注入工艺前的等离子体工艺能容许较浅深度处增加浓度,因而限制杂质浓度在少于约
Figure BPA000013579510000911
的深度,其深度浅于在
Figure BPA000013579510000912
或更深处显现高杂质浓度的现有工艺的可能深度。对分布斜率在1018atoms/cm3与1019atoms/cm3之间的本文所述的工艺而言,认为所述预处理工艺以及离子注入工艺可以将现有工艺中的3nm/dec至5nm/dec的杂质分布陡峭度(abruptness)减少到约1nm/dec至2nm/dec。
可选的清洗/刻蚀工艺可在所述注入工艺及/或注入和等离子体处理工艺之前或之后在工艺室中执行。清洗工艺可以在具有所述注入工艺及/或注入和等离子体处理工艺的循环中执行1至20个循环。
包括从工艺气体源供给的气态化合物的适合的清洗/刻蚀工艺气体可包括含氧或含氟气体(诸如O2、C2F5H、F2、NF3、CF4、C3F8、或SF6,以及其组合物)与可选的载体气体(诸如氦气与氩气)。如果基板在工艺室内,则该工艺为刻蚀,如果工艺室内无基板,其为工艺室清洗工艺。工艺室清洗/刻蚀工艺可与注入工艺及/或等离子体处理工艺在原位处理。
认为某些注入工艺除掺杂外能具有同时发生的沉积,诸如氢化物工艺,举例而言,如B2H6、AsH3、PH3。该沉积层会干扰沉积工艺,优选地能控制此沉积层的生长。为达到此目标,中断注入工艺并且运作短暂的刻蚀/清洗步骤以移除该沉积层。然后,注入工艺能重新开始以达到目标剂量。
一个适合的清洗工艺包括以从约25至约1000sccm的流速(诸如从约100至约200sccm,举例而言,约100sccm)提供诸如三氟化氮(NF3)的清洗气体进入工艺室,以从约25至约1000sccm的流速(诸如从约100sccm至约200sccm,举例而言,约1500sccm)提供诸如氩气的惰性气体进入工艺室,施加功率水平约100瓦至约2000瓦(诸如约100瓦至约300瓦,举例而言,约200W)的源功率,维持工艺室压力在约1毫托至约100毫托(诸如约5毫托至约30毫托,举例而言,约10毫托),维持基板支架温度在约20℃至约500℃(诸如约25℃至约45℃),时间为长达约3秒至约30秒(诸如从约5秒至约15秒,举例而言,约10秒)。
因此,提供了通过等离子体浸没式离子注入工艺将离子注入基板的方法。该改善的方法有利地注入期望的杂质量以便在基板表面形成期望的注入分布,从而提供横跨基板的一致的掺杂离子浓度并且在基板上形成具有期望的电性能的电子器件。
前述涉及本发明的实施例,在不背离本发明的基本范围的情况下,可设计其它及更进一步的本发明的实施例,且本发明的范围由随后的权利要求书所决定。

Claims (15)

1.一种通过等离子浸没式离子注入工艺将材料注入基板的方法,包含以下步骤:
提供基板到工艺室,该基板包含基板表面,该基板表面具有在其上形成的材料层;
生成非掺杂工艺气体的第一等离子体以产生非掺杂离子;
通过将该材料层暴露至该非掺杂工艺气体的该第一等离子体,将非掺杂离子注入该材料层;
生成反应气体的第二等离子体,该反应气体适于产生掺杂离子;以及
将来自该第二等离子体的掺杂离子注入该材料层。
2.根据权利要求1所述的方法,其中将非掺杂离子注入该材料层包含以下步骤:修正该材料层以提供2nm/dec或低于2nm/des的掺杂分布。
3.根据权利要求1所述的方法,进一步包含以下步骤:
生成该非掺杂工艺气体的第三等离子体;以及
将该材料层暴露至该非掺杂工艺气体的该第三等离子体。
4.根据权利要求1所述的方法,其中该生成非掺杂工艺气体的第一等离子体的步骤以及该生成掺杂工艺气体的第二等离子体的步骤在原位执行。
5.根据权利要求1所述的方法,其中该生成非掺杂工艺气体的第一等离子体包含以下步骤:施加从100瓦至2000瓦的源功率到等离子体源并且施加从200伏特至7000伏特的偏压至基板支架。
6.一种通过等离子浸没式离子注入工艺将材料注入基板的方法,包含以下步骤:
提供基板到工艺室,该基板包含基板表面,该基板表面具有在其上形成的材料层;
生成掺杂工艺气体的第一等离子体,该掺杂工艺气体包括适于产生掺杂离子的反应气体;
将来自该第一等离子体的掺杂离子注入该材料层;
生成非掺杂工艺气体的第二等离子体;以及
将该材料层暴露至该非掺杂工艺气体的该第二等离子体。
7.根据权利要求1或6所述的方法,其中该非掺杂工艺气体选自惰性气体、氢气、或前述者的组合所构成的群组。
8.根据权利要求7所述的方法,其中该惰性气体选自氦气、氩气、以及前述者的组合所构成的群组。
9.根据权利要求6所述的方法,其中将该材料层暴露至该非掺杂工艺气体的该第二等离子体包含以下步骤:修正该材料层以提供2nm/dec或低于2nm/dec的掺杂分布。
10.根据权利要求7所述的方法,其中该反应气体包含选自含硼气体、含砷气体、含磷气体、以及前述者的组合所构成的群组的气体。
11.根据权利要求7所述的方法,其中该反应气体包含选自B2H6、AsH3、PH3、以及前述者的组合所构成的群组的气体。
12.根据权利要求6所述的方法,其中该生成非掺杂工艺气体的第二等离子体的步骤以及该生成掺杂工艺气体的第一等离子体的步骤在原位执行。
13.根据权利要求1或6所述的方法,其中该掺杂在约
Figure FPA00001357950900021
的深度具有从约1014atoms/cm2至约1016atoms/cm2的剂量。
14.根据权利要求6所述的方法,其中该生成非掺杂工艺气体的第一等离子体包含以下步骤:施加从100瓦至2000瓦的源功率至等离子体源并且施加从200伏特至7000伏特的偏压至基板支架。
15.根据权利要求6所述的方法,进一步包含以下步骤:在该注入工艺之后执行该工艺室的表面刻蚀或工艺室清洗。
CN2009801434433A 2008-10-31 2009-10-27 P3i工艺中掺杂分布的修正 Pending CN102203946A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11047808P 2008-10-31 2008-10-31
US61/110,478 2008-10-31
PCT/US2009/062237 WO2010051283A1 (en) 2008-10-31 2009-10-27 Doping profile modification in p3i process

Publications (1)

Publication Number Publication Date
CN102203946A true CN102203946A (zh) 2011-09-28

Family

ID=42129231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801434433A Pending CN102203946A (zh) 2008-10-31 2009-10-27 P3i工艺中掺杂分布的修正

Country Status (5)

Country Link
US (1) US8288257B2 (zh)
JP (1) JP2012507867A (zh)
CN (1) CN102203946A (zh)
TW (1) TW201023251A (zh)
WO (1) WO2010051283A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408496A (zh) * 2015-02-19 2017-11-28 离子射线服务公司 衬底稳定化方法及实施这种方法的机器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278196B2 (en) * 2010-07-21 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. High surface dopant concentration semiconductor device and method of fabricating
WO2013164940A1 (ja) * 2012-05-01 2013-11-07 東京エレクトロン株式会社 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
US9059398B2 (en) * 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
US20140248718A1 (en) * 2013-03-04 2014-09-04 Jisoo Kim Patterning of magnetic tunnel junction (mtj) film stacks
TWI594301B (zh) * 2014-08-25 2017-08-01 漢辰科技股份有限公司 離子佈植方法與離子佈植機
DE102015102055A1 (de) * 2015-01-16 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten einer Halbleiteroberfläche
US20240153774A1 (en) * 2022-11-04 2024-05-09 Applied Materials, Inc. Multiprocess substrate treatment for enhanced substrate doping

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040107906A1 (en) * 2000-08-11 2004-06-10 Applied Materials, Inc. Plasma immersion ion implantation apparatus including a plasma source having low dissociation and low minimum plasma voltage
WO2004051720A1 (ja) * 2002-11-29 2004-06-17 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法
CN1934681A (zh) * 2004-03-25 2007-03-21 松下电器产业株式会社 杂质引入方法、杂质引入设备及利用该方法形成的半导体器件
CN1993806A (zh) * 2004-06-04 2007-07-04 松下电器产业株式会社 引入杂质的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
TW200423185A (en) * 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
US7642150B2 (en) * 2006-11-08 2010-01-05 Varian Semiconductor Equipment Associates, Inc. Techniques for forming shallow junctions
US20080153271A1 (en) * 2006-12-18 2008-06-26 Applied Materials, Inc. Safe handling of low energy, high dose arsenic, phosphorus, and boron implanted wafers
DE102007022533B4 (de) * 2007-05-14 2014-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
US20090227096A1 (en) * 2008-03-07 2009-09-10 Varian Semiconductor Equipment Associates, Inc. Method Of Forming A Retrograde Material Profile Using Ion Implantation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040107906A1 (en) * 2000-08-11 2004-06-10 Applied Materials, Inc. Plasma immersion ion implantation apparatus including a plasma source having low dissociation and low minimum plasma voltage
WO2004051720A1 (ja) * 2002-11-29 2004-06-17 Matsushita Electric Industrial Co., Ltd. プラズマドーピング方法
CN1934681A (zh) * 2004-03-25 2007-03-21 松下电器产业株式会社 杂质引入方法、杂质引入设备及利用该方法形成的半导体器件
CN1993806A (zh) * 2004-06-04 2007-07-04 松下电器产业株式会社 引入杂质的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAUL K.CHU ET AL: "《Handbook of Plasma Immersion Ion Implantaion and Deposition》", 31 May 2000 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408496A (zh) * 2015-02-19 2017-11-28 离子射线服务公司 衬底稳定化方法及实施这种方法的机器

Also Published As

Publication number Publication date
TW201023251A (en) 2010-06-16
JP2012507867A (ja) 2012-03-29
WO2010051283A1 (en) 2010-05-06
US20100112794A1 (en) 2010-05-06
US8288257B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101502431B1 (ko) 플라즈마 이머징된 이온 주입 프로세스
KR101117438B1 (ko) 기판으로부터 표면 도펀트들의 제거
CN102203946A (zh) P3i工艺中掺杂分布的修正
US8198180B2 (en) Ion implanted substrate having capping layer and method
US20120238074A1 (en) Methods and apparatus for conformal doping
KR101626565B1 (ko) P3i 챔버에서 등각 도핑의 개선
US20120302048A1 (en) Pre or post-implant plasma treatment for plasma immersed ion implantation process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928