WO2011089647A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- WO2011089647A1 WO2011089647A1 PCT/JP2010/000344 JP2010000344W WO2011089647A1 WO 2011089647 A1 WO2011089647 A1 WO 2011089647A1 JP 2010000344 W JP2010000344 W JP 2010000344W WO 2011089647 A1 WO2011089647 A1 WO 2011089647A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- insulating film
- semiconductor device
- semiconductor substrate
- lanthanum aluminate
- gate electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title description 13
- 229910052746 lanthanum Inorganic materials 0.000 claims abstract description 84
- -1 lanthanum aluminate Chemical class 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 41
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 30
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 29
- 229910052791 calcium Inorganic materials 0.000 claims abstract description 23
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 23
- 229910052712 strontium Inorganic materials 0.000 claims abstract description 23
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 20
- 229910052788 barium Inorganic materials 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- 238000009826 distribution Methods 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 25
- 239000000370 acceptor Substances 0.000 description 21
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000002603 lanthanum Chemical class 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- 229910011208 Ti—N Inorganic materials 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000004599 local-density approximation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000012224 working solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
Definitions
- the A site of lanthanum aluminate (corresponding to the LaAlO 3 La site) can be replaced with Si, Ge, Mg, Ca, Sr, or Ba.
- the O site of lanthanum aluminate (corresponding to the O site of LaAlO 3 ) can be replaced with N.
- the B site of lanthanum aluminate (corresponding to the Al site of LaAlO 3 ) can be replaced with Ti, Zr, or Hf.
- Insulating film by adding at least one element selected from Si, Ge, Mg, Ca, Sr, Ba, and N and at least one element selected from Ti, Zr, and Hf to lanthanum aluminate 30 energy states can be stabilized.
- Si When Si is added to lanthanum aluminate, Si becomes a silicate having a lower dielectric constant than lanthanum aluminate.
- Silicate refers to a mixture of SiO 2 and lanthanum aluminate.
- Ti, Hf, or Zr is added to lanthanum aluminate and a donor is present in the energy state of lanthanum aluminate, Si enters the La site of lanthanum aluminate and acts as +2 valence. .
- lanthanum aluminate has a perovskite structure, so that maintaining the perovskite structure is more stable than silicate.
- Si has a structure that is not mixed with lanthanum aluminate and enters the La site of lanthanum aluminate.
- SiN is deposited on the entire surface, and etching is performed using RIE, thereby forming gate sidewalls 50.
- the co-sputtering method can also be used when adding Mg, Ca, Sr, and Ba into the insulating film 30.
- FIG. 13A shows a diagram where heat treatment is not performed
- FIG. 13B shows a diagram after heat treatment is performed at 1040 ° C.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
半導体基板20と、半導体基板20内に離間して形成されたソース・ドレイン領域80と、ソース領域とドレイン領域との間であって、半導体基板20上に形成された、Si、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素、並びにTi、Hf、及びZrから選択される少なくとも1つの元素を含むランタンアルミネートを有する絶縁膜30と、絶縁膜30上に形成されたゲート電極40と、を備えたことを特徴とする半導体装置。
Description
本発明は、半導体装置及びその製造方法に関する。
特許出願公表2005-534163号公報には、ランタン(La)、アルミニウム(Al)、酸素、及び窒素を含む誘電体層と、同誘電体層を覆う電極層と、を備える半導体装置が開示されている。
しかしながら、特許出願公表2005-534163号公報に開示された半導体装置に係る誘電体層は、ランタンアルミネート中へ窒素のみを添加している構造となっている。このように、ランタンアルミネート中へ窒素を添加した場合は、誘電体層中にアクセプターが生じるため、このアクセプターが固定電荷となる。そして、この固定電荷がキャリアの散乱源となるために、キャリアの移動度が低下し、更には酸素欠陥が発生し、リーク電流が生じてしまう。
そこで、本発明は、酸素欠陥が少なく、リーク電流が小さく、かつ高い誘電率を有する誘電体層(絶縁膜)を備えることで、キャリア移動度が高く、消費電力が小さい半導体装置及びその製造方法を提供する。
本発明の一態様に係わる半導体装置は、半導体基板と、前記半導体基板内に離間して形成されたソース・ドレイン領域と、前記ソース領域と前記ドレイン領域との間であって、前記半導体基板上に形成された、Si、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素、並びにTi、Hf、及びZrから選択される少なくとも1つの元素を含むランタンアルミネートを有する絶縁膜と、前記絶縁膜上に形成されたゲート電極と、を備えることを特徴とする。
以下、図面を参照しつつ本発明の実施形態について説明する。また、以下説明する図面において、符号が一致するものは、同様のものを示しており、重複した説明は省略する。
(第1の実施形態)
本発明の第1の実施形態に係わる半導体装置10について説明する。本実施形態に係わる半導体装置10は、MISFET(Metal Insulator Semiconductor Field Effect Transistor)構造を想定している。
本発明の第1の実施形態に係わる半導体装置10について説明する。本実施形態に係わる半導体装置10は、MISFET(Metal Insulator Semiconductor Field Effect Transistor)構造を想定している。
図1は、本実施形態に係わる半導体装置10の構成を示す図である。
本実施形態に係わる半導体装置10は、半導体基板20上に形成された絶縁膜30上にゲート電極40が形成され、絶縁膜30及びゲート電極40の側壁にゲート側壁50が形成され、絶縁膜30の下には、チャネル領域60が形成されており、チャネル領域60を挟むように浅い拡散領域70が対向して形成されている。また、浅い拡散領域70の外側に対向して、ソース・ドレイン領域80が形成されている。このMISFETの両脇には、例えば、隣の素子との間を電気的に絶縁する素子分離層(図示せず)が形成されている。
半導体基板20としては、単結晶Siが一般的であるが、他にも多結晶Si、アモルファスSi、SiGe、一層グラフェン、多層グラフェン、Ge、又はSOI(Silicon On Insulator)等が挙げられる。
他にも、半導体基板20には、化合物半導体や有機高分子等を用いることができる。例えば、化合物半導体としては、SiC、GaAs、InP、InAs、GaInAs、GaN、又はGaInN等を用いることができる。有機高分子としては、例えば、ペンタセン等を用いることができる。
絶縁膜30は、Si、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素、並びにTi、Zr、及びHfから選択される少なくとも1つの元素を含むランタンアルミネートを有する。本実施形態におけるランタンアルミネートは、ペロブスカイト型の構造を有し、LaAlO3の組成を有する。
また、ランタンアルミネートは、La2xAl2(1-x)Oy(xは0.33以上0.67以下である。yは2.85以上3.15以下である。)の組成であることが好ましい。
xが0.33以上0.67以下であるのは、それ以外の値で絶縁膜30を用いると、以下の理由により、半導体装置10の駆動電流が低下する恐れがあるからである。
xが0.33よりも小さな値になるとペロブスカイト構造のLaAlO3の他に生成するAl2O3の存在が無視できなくなる恐れがある。つまりAl2O3としての特性が顕在化する。Al2O3は誘電率が低い。よって、xが0.33よりも小さな値で絶縁膜30に用いると、絶縁膜30の誘電率が低下する恐れがある。したがって、xが0.33よりも小さな値で絶縁膜30を半導体装置10に用いた場合、駆動電流が低下する恐れがある。
また、xが0.67よりも大きな値になると、ペロブスカイト構造のLaAlO3の他に生成するLa2O3の存在が無視できなくなる恐れがある。つまりLa2O3としての特性が顕在化する。Laの酸化物は、吸湿性が高いことから、xが0.67よりも大きな値で絶縁膜30を用いると、絶縁膜30が膨張する恐れがある。その結果、絶縁膜30に蓄積される電荷量が減少するために、半導体装置10の駆動電流が低下する恐れがある。
なお、yが2.85以上3.15以下であるのは、製造工程において絶縁膜30からOが脱離、又は混入する場合を考慮した結果である。
なお、ランタンアルミネートはLaAlO3であることが特に好ましい。
また、絶縁膜30と半導体基板20との界面に、0.5nm以上1nm以下の酸化物層を挿入してもよい。酸化物層には、例えば、SiO2、La2O3、又はAl2O3を用いることができる。なお、SiO2を構成するSiとOが絶縁膜30に拡散した状態であってもよい。また、La2O3及びAl2O3についても、La、Al、及びOが絶縁膜30に拡散した状態であってもよい。
また、上記したように、絶縁膜30上に直接SiO2膜を形成した場合には、その膜厚を0.5nm以下とすることも可能である。
ランタンアルミネートのAサイト(LaAlO3のLaサイトに相当)は、Si、Ge、Mg、Ca、Sr、又はBaと置換することができる。ランタンアルミネートのOサイト(LaAlO3のOサイトに相当)は、Nと置換することができる。ランタンアルミネートのBサイト(LaAlO3のAlサイトに相当)は、Ti、Zr、又はHfと置換することができる。
ランタンアルミネートに、Si、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素、並びにTi、Zr、及びHfから選択される少なくとも1つの元素を添加することで絶縁膜30のエネルギー状態を安定化することができる。
よって、絶縁膜30の酸素欠陥の生成、及びリーク電流の増大を抑制することができ、更に、キャリアの移動度を向上させることができる。
以下、絶縁膜30のエネルギー状態が安定化することを説明する。
初めに、絶縁膜30中にSi、Ge、Mg、Ca、Sr、Ba、N、Ti、Zr、及びHfを添加すると、それぞれの元素が絶縁膜30中で、どのような電子状態を取るかについて説明する。
絶縁膜30の電子状態、エネルギー状態、及び原子配置は、超ソフト擬ポテンシャルを用いて第1原理計算により得ることができる。ここでは、局所密度近似を用いる。この第1原理計算では、La、Al、O、Hf、Zr、Ti、Si、Ge、N、Ba、Sr、Ca、Mg、Y、Sc、及びランタン系列Lnのポテンシャルを用いている。
第1原理計算を行うにあたり、ペロブスカイト型構造であるランタンアルミネートの格子定数aに対して、2a×2a×2aのユニットセルを用いる。2a×2a×2aのユニットセルのブリルアン・ゾーン(BZ)の計算には8点のk点を用いる。このときのエネルギーカットオフは30.25Rydである(1Ryd=13.6058eV)。
ランタンアルミネートを含む絶縁膜30にTiを添加した場合、図2Aに示すようなエネルギーバンド図になる。縦軸がエネルギー、横軸がブリルアン・ゾーンのk点を示す。
また、図2Bに、何も添加していないランタンアルミネートのエネルギーバンド図を示す。
図2Aに示すTiをランタンアルミネートに添加したエネルギーバンド図と何も添加していないランタンアルミネートのエネルギーバンド図とのバンドギャップを比較すると、伝導帯の底の形に変化が見られないことから、伝導帯に電子が余っていることが分かる。
つまり、TiはランタンアルミネートのAlサイトに入るが、電子が1つ多いために、伝導帯の底に電子が存在する。この場合、電子を受け取るアクセプターを導入すると、ランタンアルミネートの全系のエネルギーを安定化することができる。すなわち、Tiはドナーとして働くので、ランタンアルミネートにTiを添加することによって生じる余分な電子をアクセプターに移送することで、図2Aに示すTiが添加されたランタンアルミネートのバンドギャップ相当のエネルギーの得が見込まれる。この場合、フェルミエネルギーは伝導帯底の近くにあり、電子が(Ti原子1つあたり)1つ余った状態となる。なお、Tiはランタンアルミネートに対して+4価の元素として絶縁膜30に寄与する。
ZrやHfは、Tiと同様にd軌道にフェルミ準位があるために、ZrやHfを添加しても同様の結果を得ることができる。なお、図2Cに示すように、ZrやHfはTiの3d軌道よりも高い準位の4d軌道、5d軌道を有するために、絶縁膜30をより安定化することができる。つまり、より高いエネルギー位置にあった電子が、ランタンアルミネートの伝導帯底まで落ち込むことでエネルギーの得が見込まれる。
上記したように、ランタンアルミネートを含む絶縁膜30にTi、Zr、又はHfを添加した場合、Ti、Zr、又はHfの添加によって電子が余り、何らかの手段でアクセプターを作りこめば、そのアクセプターに電子を供給して、ランタンアルミネートのエネルギー状態を安定化させることが出来る。
このアクセプターを作りこむためにSi、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素をランタンアルミネートに添加する。これらの元素は何れも電子を受け取るという働きは共通するが、Si、Ge、Mg、Ca、Sr、及びBaはランタンアルミネートのLaサイトに入り、NはランタンアルミネートのOサイトに入る点で、その寄与の仕方が異なる。
まず、ランタンアルミネートにNを添加した場合について説明する。
ランタンアルミネートにNを添加した場合、NはランタンアルミネートのOサイトに入るが、Oと比較して電子が1つ少ないために、荷電子帯の頂上に正孔が生じる。つまり、Nは電子を受け取るアクセプターとして機能する。よって、上記したドナーとして働くTi、Zr、又はHfの負電荷を打ち消すようにNを同量添加することで、Tiを添加することにより生じてしまう余分な電子をNが受け取ることができるので、絶縁膜30のエネルギー状態を安定化することができる。なお、Nはこの場合、-3価の元素として絶縁膜30に寄与する。
次に、ランタンアルミネートにSi、Ge、Mg、Ca、Sr、及びBaから選択される少なくとも1つの元素を添加した場合について説明する。ここでは、例としてSiを添加した場合について説明する。
図3の上図は、ランタンアルミネートにSiを添加した状態のエネルギーバンド図を示し、下図は、ランタンアルミネートにSiを添加した状態でのエネルギーバンド図の概略図を示す。図3の上図は縦軸がエネルギー、横軸がブリルアン・ゾーンのk点を示す。
また、図3の上図に示すランタンアルミネートにSiを添加した状態のエネルギーバンド図と図2Bに示した何も添加していないランタンアルミネートのエネルギーバンド図とのバンドギャップと比較すると、価電子帯の頂上に変化が見られないことから、価電子帯において電子が不足していることが分かる。
つまり、SiはランタンアルミネートのLaサイトに入るが、電子が1つ不足になるために、価電子帯の頂上に電子の穴(正孔)が生じる。つまりSiは、電子を受け取るアクセプターとして働く。よって、ランタンアルミネートにTi、Hf、又はZrを添加した場合、これらの元素がドナーとしてランタンアルミネートのエネルギー状態に寄与するので、Siはアクセプターとしてドナー状態を補うことができ、絶縁膜の30のエネルギー状態を安定化させることができる。
また、ランタンアルミネートにSiを添加した場合、Siは、ランタンアルミネートよりも誘電率の低いシリケートになる。シリケートとは、SiO2とランタンアルミネートが混ざったものを示す。しかしながら、上記したように、Ti、Hf、又はZrをランタンアルミネートに添加して、ランタンアルミネートのエネルギー状態にドナーが存在する場合、SiはランタンアルミネートのLaサイトに入り、+2価として働く。これは、ランタンアルミネートはペロブスカイト型構造を有するので、ペロブスカイト型構造の状態を保つ方がシリケートになるよりも安定だからである。また、この場合Siはランタンアルミネートと混ざらずに、ランタンアルミネートのLaサイトに入った構造を有する。
また、GeはSiと同族の元素であるのでSiと同様、+2価の電子状態を取る。また、Mg、Ca、Sr、及びBaのこれらの元素は同族であり、かつ+2価の電子状態を取る元素であるので、Siと同様にランタンアルミネートのLaサイトに入る。
以上をまとめると、ランタンアルミネートに+2価の電子状態を取るSi、Ge、Mg、Ca、Sr、及びBaを添加すると、ランタンアルミネートのLaとこれらの元素が置き換わる。例えば、これらの元素のうちSiがLaと置き換わったとすると、Siは+2価の電子状態を取り、Laは+3価の電子状態を取るために、ランタンアルミネート全体の電子状態としては、電子を受け取って-1価の電子状態を取ることになる。
また、ランタンアルミネートに+4価の電子状態を取るTi、Hf、及びZrを添加すると、ランタンアルミネートのAlとこれらの元素が置き換わる。例えば、これらの元素のうちTiがAlと置き換わったとすると、Tiは+4価の電子状態を取り、Alは+3価の電子状態を取るために、ランタンアルミネート全体の電子状態としては、電子を1つ放出して、+1価の電子状態を取ることになる。
また、ランタンアルミネートに-3価の電子状態を取るNを添加すると、ランタンアルミネートのOとNが置き換わる。この場合、Nは-3価の電子状態を取り、Oは-2価の電子状態を取るために、ランタンアルミネート全体の電子状態としては、電子を受け取って-1価の電子状態を取ることになる。
以上から、ランタンアルミネートに電子を供給するTi、Hf、及びZrと、ランタンアルミネートに正孔を供給するSi、Ge、Mg、Ca、Sr、Ba、及びNとをランタンアルミネートに添加した結果の電荷量が釣り合うようにして、その電荷の状態を打ち消しあうようにすれば、ランタンアルミネートのエネルギー状態を安定化することができる。
ここで、絶縁膜30中に元素M(Mは、Si、Ge、Mg、Ca、Sr、Ba、N、Ti、Zr、及びHfの何れかである)を添加する場合、括弧[M]を、
[M]=(元素Mの個数)×(元素Mを添加した後の絶縁膜30の電子状態の絶対値)…(式1)と定義する。
[M]=(元素Mの個数)×(元素Mを添加した後の絶縁膜30の電子状態の絶対値)…(式1)と定義する。
本実施形態において、元素Mが添加されると絶縁膜30の電子状態は、±1価のどちらかを取るので、その絶対値は1である。つまり、ドナーでは、電子が1つ余り、アクセプターでは電子を1つ受け取るということを意味している。
また、式1に示す、元素Mの個数は絶縁膜30中の元素Mの個数そのものと考えることができるが、本実施形態では、個数を原子%の単位で表すことにする。
また、上記式1から、仮に絶縁膜30中にSi、Ge、Mg、Ca、Sr、Ba、N、Ti、Zr、及びHfの全ての元素を添加すると、
[Ti]+[Hf]+[Zr]=[Si]+[Ge]+[Mg]+[Ca]+[Sr]+[Ba]+[N]…(式2)
のような、式2の関係が成り立つと考えられる。式2では、左辺はドナーとして働く元素の総数、右辺はアクセプターとして働く元素の総数を示していることになる。
[Ti]+[Hf]+[Zr]=[Si]+[Ge]+[Mg]+[Ca]+[Sr]+[Ba]+[N]…(式2)
のような、式2の関係が成り立つと考えられる。式2では、左辺はドナーとして働く元素の総数、右辺はアクセプターとして働く元素の総数を示していることになる。
以上、ランタンアルミネートを含む絶縁膜30にTi、Hf、及びZrから何れか1つ、Si、Ge、Mg、Ca、Sr、Ba、及びNから何れか1つを添加するものとして、説明した。
しかしながら、電子を受け取るアクセプターとなる元素を1つ添加し、電子を供給するドナーとなる元素を1つ添加する必要はない。これは、アクセプターとして働く元素の個数と、ドナーとして働く元素の個数が一致さえすれば、ドナーとして働く元素の個数に相当する電子が伝導帯から価電子帯に移送され、絶縁膜30のエネルギー状態を安定化することができるからである。
また、ドナーの個数とアクセプターの個数は一致することが好ましいが、ドナーの個数とアクセプターの個数量が一致した状態で、ドナーとなるTi、Hf、及びZrの個数と、アクセプターとなるSi、Ge、Mg、Ca、Sr、Ba、及びNの個数の差が0.1原子%以下であれば、絶縁膜30の電荷量の一致すなわち絶縁状態を維持することができるので、絶縁膜30のエネルギー状態は安定化される。
これは、例えば、次のように説明することができる。
絶縁膜30に含まれるランタンアルミネートの4×4×4ユニットセル中には、4×4×4×5=320個の原子が存在する。この中にドナーとなる元素、及びアクセプターとなる元素の差が1原子程度であれば、電気的に絶縁性が維持される。つまり、ドナーの添加量とアクセプターの添加量との差が0.32原子%以下であれば、電気的に絶縁性が維持される。更に、0.1原子%以下であることが好ましい。これは、本来の半導体膜中に含まれる不純物量に近い量であり、不純物と同等とみなすことができるからである。
このように、ドナーとアクセプターの状態をお互いに補うことで、元素添加による酸素欠陥の生成を抑制することができるので、キャリアの移動度劣化を抑制させることができ、更にはリーク電流の増大を抑制することができる。
また、Ti,Hf、及びZrから選択される元素の添加により、絶縁膜30の持つ固有振動モードが緩くなり、ランタンアルミネートが元々有している比誘電率以上の高誘電率化を実現することができる。特にNを添加した場合には、酸素―金属結合より弱い窒素―金属結合が導入されるので、振動モードがより緩いものとなり、さらに高誘電率化を実現することができる。
ゲート電極40は、TiN、HfN、ZrN、又はTi、Hf、及びZrから選択される少なくとも2つを含む合金の窒化物を用いることができる。
また、本実施形態における半導体装置は、N-MISFETあるいはP-MISFETとすることが可能であり、N-MISFET及びP-MISFETを含むCMISFET(Complementary Metal Insulator Semiconductor Field Effect Transistor)とすることも可能である。
次に、本実施形態に係わる半導体装置10の製造方法について説明する。ここでは、N型とP型の半導体装置10を含むCMISFETの製造方法を例に説明する。なお、半導体装置10を製造には、CVD(Chemical Vapour Deposition)法、MBE(Molecular Beam Epitaxy)法、スパッタ法、レーザーアブレーション法等の成膜技術を適宜用いることができる。
図4~図10は、本実施形態に係わる半導体装置10の製造方法を示す図である。
図4は、イオン注入法等を用いて、半導体基板20上にp型半導体層21及びn型半導体層22を形成し、n型半導体領域24及びp型半導体領域25を形成する。次に、p型半導体層21とn型半導体層22との境界表面にシリコン酸化物からなる素子分離層23を形成する。
次に、図5に示すように、p型半導体層21、素子分離層23、及びn型半導体層22上に、ランタンアルミネートを含む絶縁膜30を3nm程度形成する。
このとき、絶縁膜30とp型半導体層21との間にLa2O3を0.5nm程度形成することや、絶縁膜30とn型半導体層22との間にAl2O3を0.5nm程度形成することにより、N-MISFET、P-MISFET各々の閾値電圧を下げる方向へ調整することができる。なお、閾値電圧の調整は、La2O3やAl2O3を用いなくても、例えばLaやAlをそれぞれp型半導体層領域、n型半導体層領域で絶縁層30と接触するようなエネルギーでイオン注入してもよい。
次に、絶縁膜30上にTiNからなるゲート電極40を7nm形成する。
次に、ゲート電極40上に多結晶Si層41を50nm形成する。
次に、図6に示すように、RIE(Reactive Ion Etching)等のエッチング技術を用いて、素子分離層23の表面が露出するまで、多結晶Si層41、ゲート電極40、及び絶縁層30をエッチングし、多結晶Si層41、ゲート電極40、及び絶縁層30を加工する。
次に、図7に示すように、多結晶Si層41をマスクとして、n型半導体領域24及びp型半導体領域25のそれぞれに、p型不純物及びn型不純物をイオン注入し、浅い拡散領域70を形成する。なお、n型半導体領域24又はp型半導体領域25の何れか一方に不純物をイオン注入する場合は、イオン注入されていない方の領域はレジストによりマスクが施されている。
次に、図8に示すように、SiNを全面に堆積させ、RIEを用いてエッチングすることにより、ゲート側壁50を形成する。
次に、図9に示すように、多結晶Si層41及びゲート側壁50をマスクとして、n型半導体領域24及びp型半導体領域25のそれぞれのdeep領域にn型不純物及びp型不純物をイオン注入し、ソース・ドレイン領域80を形成する。
その後、窒素雰囲気中で、1040℃の熱処理を施すことにより、Ti、N、Siを絶縁膜30に含まれるランタンアルミネート中へ導入する。このとき、絶縁膜30中では、[Ti]=[N]+[Si]の添加物総量の関係が維持されている。これは、恣意的にTi及びNの添加量を制御しなくても、絶縁膜30中で電気的に絶縁状態となることが最安定であるからである。このように十分な加熱をすることで、添加した元素が絶縁膜中で充分拡散し、最安定なドナーアクセプターのペアを形成することができる。ここでは、1040℃で熱処理を施しているが、下記の実施例に示すように、その温度は965℃以上であればよい。また、多結晶Si層41を構成するシリコンの融点が1410℃であることを考慮すると、熱処理温度の上限は1410℃未満となる。よって、熱処理の温度は965℃以上1410℃未満の範囲で行うことが好ましいことになる。なお、理論上は熱処理の温度の上限は1410℃未満となるが、実際の製造工程を考慮すると965℃以上1040℃以下で熱処理を行うことが好ましい。
また、窒素雰囲気中で、熱処理を行うことにより、絶縁膜30からの窒素の脱離を抑制することができる。
また、この熱処理により、浅い拡散領域70とソース・ドレイン領域80、及び多結晶Si層41が電気的に活性化する。
絶縁膜30中にGeを添加する場合は、半導体基板20に、Ge基板、又はSiGe基板を用いることで、絶縁膜30にGeを添加することができる。
絶縁膜30にHfやZrを添加する場合は、ゲート電極40に、HfNやZrNを用いることで、絶縁膜30にHfやZrを添加することができる。なお、HfとZrを同時に供給する場合には、HfとZrからなる合金の窒化物を用いることや、複数のターゲットを用いてスパッタを行うコスパッタ法を用いることでもできる。
絶縁膜30中に、Mg、Ca、Sr、及びBaを添加する場合にもコスパッタ法を用いることができる。
絶縁膜30は、図10Aに示すように、高誘電率化が要求されるフローティングゲート型の不揮発性半導体メモリセルにおけるフローティングゲート90と制御ゲートの間の絶縁膜、或いはその一部に用いることができる。
また、絶縁膜30は、図10Bに示すように、トンネル絶縁膜100よりも誘電率の高いシリコン窒化物等を用いて電荷トラップ膜95を導入し、半導体装置をMONOS(Metal Oxide Nitride Oxide Semiconductor)構造としてもよい。
また、絶縁膜30は、図10Cに示すように、金属/絶縁体/金属(Metal Insulator Metal)素子の絶縁膜、或いはその一部に用いることができる。
また、本実施形態に係わる半導体装置10は、図10Dに示すようなFin型構造の半導体装置としても用いることができる。
なお、本実施形態では、ランタンアルミネートを基準にした物質構成に関してのみ説明しているが、ランタンアルミネートのLaサイトがランタン系列(Ln)から選ばれた元素であっても、AlサイトがY、及びScから選ばれた元素であっても、Laサイト又はOサイトにSi、Ge、Mg、Ca、Sr、Ba、及びN(Nが添加される場合は、Oサイトに入る)から選択される少なくとも1つの元素を添加し、AlサイトにTi、Zr、及びHfから選択される少なくとも1つの元素を添加し、絶縁膜30を形成することが出来る。この場合、例えば、絶縁膜30は主としてLaYO3を含むとなる。なお、ランタンアルミネートのLaサイトにランタン系列の元素を、AlサイトにY、及びScの元素を用いることができるのは、これらの元素で置き換えても、ペロブスカイト型の構造を維持することができるからである。
本実施形態に係わる絶縁膜30を用いることで、キャリア移動度が高く、消費電力が小さい半導体装置及びその製造方法を提供することができる。
(実施例1)
第1の実施形態で説明した半導体装置10を構成する絶縁膜30の特性を、AES(Auger Electron Spectroscopy)、TEM(Transmission Electron Microscope)像観察、C-V特性、リーク電流-ゲート電圧特性、C-V特性の温度依存性、及びXPSにより評価した。
第1の実施形態で説明した半導体装置10を構成する絶縁膜30の特性を、AES(Auger Electron Spectroscopy)、TEM(Transmission Electron Microscope)像観察、C-V特性、リーク電流-ゲート電圧特性、C-V特性の温度依存性、及びXPSにより評価した。
まず、AES測定の結果について示す。
図11Aは、Siからなる半導体基板上にLaAlO3にNとTiが含まれる絶縁膜をスパッタ法により削っていき、AESを用いて逐次評価した結果を示す図である。
この絶縁膜は、希釈フッ化水素作用液を用いて、Siからなる半導体基板表面に形成された自然酸化膜を除去した後、LaAlO3からなる絶縁膜を半導体基板上に形成し、その絶縁膜上にTiNからなるゲート電極を形成し、窒素雰囲気中、1040℃で熱処理を施し、ゲート電極をウエットエッチングにより剥離し形成した。
図11Aの紙面手前側が絶縁膜の半導体基板とは反対側の表面を示し、図11Aの紙面奥側が半導体基板側を示す。また、図11Aの3軸は強度、エネルギー(eV)、スパッタ時間(min)を示す。
図11Aに示す結果から、La、Al、Si、N、Ti、及びOのピークが確認できる。よって、絶縁膜がLa、Al、Si、N、Ti、及びOが共存して形成されていることがわかる。
図11Bは、絶縁膜内中のNの濃度分布を示し図である。縦軸はAES測定の強度を示し(最大値で規格化してある)、横軸は、ゲート電極と絶縁膜との界面から、絶縁膜と半導体基板との界面方向に向かう深さを示している。図11Bから、半導体基板と絶縁膜との界面付近、すなわち半導体基板側にNのピークがあることがわかる。
また、AES測定の結果から、絶縁膜30の膜厚方向に対して、複数の極大値を持つNの濃度分布が生じていることがわかり、その複数の極大値は5原子%以上25原子%以下であった。さらに、Si及びTiについても、絶縁膜30の膜厚方向に対して、複数の極大値を持つ濃度分布を生じていることがわかり、その複数の極大値は、5原子%以上であり、Al濃度以下であった。Al濃度以下である理由は、LaAlO3のペロブスカイト構造を維持する必要があるからである。
なお、N濃度が25%を越えると、酸素欠陥以外の散乱要因によりキャリア移動度が低下することがわかっているので、N濃度は25%以下であることが望ましい。
このように、Nが半導体基板側に存在することで、La、Alが半導体基板側に拡散していくことを抑制することができる。よって、Nを添加することで、絶縁膜と半導体基板との界面の劣化を防ぐことができる。
AES測定による結果を図式化すると、図12のようになる。
図12は、半導体基板上に、絶縁膜、及びゲート電極の順に形成したものにおいて、絶縁膜中にSiとTiとNが取り込まれる様子を示す図である。図12に示すように、TiN/LaAlO3/Si基板の構造に対して、窒素雰囲気中、1040℃で熱処理を施すことで、TiとNがTiNから、SiがSi基板側からそれぞれ、絶縁膜中に取り込まれ、LaAlTiSiONからなる絶縁膜が形成されていると考えられる。なお‘/’は積層を示す記号であり、‘/’の左に記載されたものは右に記載されたものの上に形成されていることを示す。
次に、TEM観察像の結果について示す。
図13は、Siからなる半導体基板上にLaAlO3にNとTiが含まれる絶縁膜を形成し、その断面をTEM観察した結果を示す図である。
図13Aが熱処理を施していない図を示し、図13Bが1040℃で熱処理を施した後の図を示す。
図13A、Bに示すように、1040℃という高温熱処理工程を経ても絶縁膜が均一にアモルファス状態を維持していることがわかる。このことから、TiNからNがLaAlO3中に効果的に供給されていることがわかる。このように、LaAlO3中にNを添加することで、絶縁膜の結晶化を抑制することができる。絶縁膜の結晶化を抑制することで、特性のバラツキ、リーク電流の増加、又はキャリア移動度の低下を抑制することができる。
次に、C-Vカーブ特性の結果について示す。
図14は、Siからなる半導体基板上にLaAlO3にNとTiが含まれる絶縁膜が形成され、さらにその上にTiNからなるゲート電極を形成したMIS(Metal Insulator Semicondoctor)キャパシタと、Siからなる半導体基板上にLaAlO3からなる絶縁膜が形成され、さらにその上にMoからなるゲート電極を形成したMISキャパシタのC-Vカーブ特性の結果を示す図である。なお、絶縁膜は1040℃で熱処理が施されている。
図14の横軸は、電圧Vg(V)を示し、縦軸は容量C(F/cm2)を示す。
Moをゲート電極に用いた場合よりもTiNをゲート電極に用いた場合の方が、容量値が大きくなっていることが分かる。これは、Moをゲート電極に用いた場合にはSiのみが絶縁膜中に導入され、誘電率低下が起こっているのに対し、TiNをゲート電極に用いた場合は、絶縁膜中にSiとTiとNが存在することにより、高誘電率化が実現されたためであると考えられる。よって、TiNをゲート電極に用いると、トランジスタとしての駆動電流が大きくなり高性能化する。
次に、リーク電流-ゲート電圧特性の結果を示す。
図15Aは、Siからなる半導体基板上にLaAlO3にNとTiが含まれる絶縁膜が形成され、さらにその上にTiNからなるゲート電極を形成したMISキャパシタのリーク電流-ゲート電圧特性の結果を示す図である。なお、図15Aは、5個の素子を評価した結果である。また、絶縁膜は1040℃で熱処理が施されている。
図15Bは、Siからなる半導体基板上にLaAlO3からなる絶縁膜が形成され、さらにその上にMoからなるゲート電極を形成したもののリーク電流-ゲート電圧特性の結果を示す図である。なお、図15Bは、4個の素子を評価した結果である。
TiNをゲート電極に用いた場合、図15Aに示すように、リーク電流-ゲート電圧特性のバラツキは殆ど無かった。
一方で、Moをゲート電極に用いた場合、図15Bに示すように、リーク電流-ゲート電圧特性にバラツキが生じた。
このように、ゲート電極にTiNを用いた場合に、リーク電流-ゲート電圧特性のバラツキが抑制できたのは、TiNからNがLaAlO3中に添加されたために、結晶化を抑制することができたからであると考えられる。
次に、C-V特性の熱処理温度依存性について示す。
図16は、Siからなる半導体基板上に形成されたLaAlO3からなる絶縁膜と、その絶縁膜上に形成されたTiNからなるゲート電極とを構成とするMISキャパシタを窒素雰囲気中、830℃、930℃、965℃、及び1040℃で熱処理をした後のC-V特性の結果を示す図である。なお、図16のw/o annealは熱処理を施してない状態のC-V特性を示す。横軸は、電圧Vg(V)を示し、縦軸は、容量C(F/cm2)を示す。
図16に示すように、熱処理前、及び930℃以下の熱処理の場合は0V程度で、容量値が極値を示し、そこから電圧が大きくなるにつれて、容量値が低下し、MISキャパシタとして期待される容量飽和特性を示さない。このことから、930℃以下の熱処理では、半導体素子としての機能が充分得られないことが分かる。
一方で、965℃及び1040℃で熱処理を施した場合は、電圧が大きくなるにつれて容量値が大きくなり、飽和特性が観測され、良好な特性が得られていることがわかる。
これは、965℃以上という不純物活性化に用いるような高温でないとTi、N、及びSiが適当な濃度でLaAlO3中へ導入されず、結果的に良好な電気特性が得られない構造になることを示している。また、熱処理温度の上限はSiの融点である1410℃と決まる。
次に、930℃で熱処理をした場合と、965℃以上で熱処理をした場合とでC-V特性が異なるのは、どのような構造の違いに起因しているかについて裏面XPS分析法を用いて調べた。965℃以上の例として、1040℃で熱処理を施した。なお、裏面からXPS評価を実施した理由は、ゲート電極側からだと、厚いTiN電極の存在により絶縁膜からの信号を検知できないためである。そこで、半導体基板の裏面から半導体基板を機械研磨後エッチング処理を施して裏面から絶縁膜を評価した。
図17は、Siからなる半導体基板上に形成されたLaAlO3からなる絶縁膜と、その絶縁膜上に形成されたTiNからなるゲート電極とを構成とする半導体装置を窒素雰囲気中、930℃及び1040℃で熱処理をした後の裏面XPS分析による結果を示す図である。横軸はエネルギー(eV)を示し、縦軸は強度を示す。
また、測定は、XPS信号を半導体基板表面の法線方向から検出しており、図17は、Nの1sスペクトルを示している。なお、両スペクトルは、スペクトル面積で規格化してある。
図17に示すように、1040℃で熱処理をした後の試料から、ゲート電極であるTiN中のNに加え、酸窒化成分(Ti-O-N)に帰属されるピークが観測された。
このことから、1040℃の熱処理では、ゲート電極を構成するTiNからはNがLaAlO3中へ添加されていることが分かる。
次に、半導体基板と絶縁膜との界面の情報を得るために、裏面XPS測定を半導体基板表面の法線方向から75°の検出角度で行った結果を示す。
図18は、裏面XPS分析の結果を示す図である。図18は、図17を用いて説明した裏面XPS分析とは、半導体基板表面の法線方向から75°の角度で測定している点が異なる。この条件で測定すると、より半導体基板との界面をより敏感にした測定が可能となる。横軸はエネルギー(eV)を示し、縦軸は強度を示す。
図17と図18とを比較すると、図18では、熱処理温度が1040℃において、酸窒化成分(Ti-O-N)のピークが上昇していることが分かる。また、図18において、Ti-Nの結合ピークは図17の場合と比較して減少している。このことから、Ti-N結合のNが、酸窒化成分のNに寄与したと考えられる。すなわち、半導体基板と絶縁膜との界面近傍でN濃度が高いことがわかる。
次に、Siからなる半導体基板上にLaAlO3からなる絶縁膜を形成し、その絶縁膜上に形TiNからなるゲート電極を形成して、半導体基板中にAsをイオン注入して半導体基板中にソース・ドレイン領域を形成し、最後に1040℃で熱処理を施し、半導体基板中にイオン注入されたAsを電気的に活性化させてN-MISFETを作製した。
(実施例2)
図10Aに示すように、Siからなる半導体基板20上に、SiO2からなるトンネル絶縁膜100、ポリシリコンからなるフローティングゲート、LaAlO3を含む絶縁膜30、ポリシリコンからなるゲート電極40を順に形成し、高性能キャパシタを作製した。
図10Aに示すように、Siからなる半導体基板20上に、SiO2からなるトンネル絶縁膜100、ポリシリコンからなるフローティングゲート、LaAlO3を含む絶縁膜30、ポリシリコンからなるゲート電極40を順に形成し、高性能キャパシタを作製した。
LaAlO3に何も添加しなかった場合、ポリシリコンからなるゲート電極のシリコンが絶縁膜中に拡散し、低誘電率の膜(比誘電率~10)となってしまった。
しかし、LaAlO3とTiNの二つのターゲットを用いた、コスパッタ法によりTi及びNが添加されたLaAlO3を作製し、高温(1050℃)で熱処理を施すことで絶縁膜の緻密化を施した場合、ポリシリコンからなるゲート電極からのシリコンの絶縁膜への拡散が適度に抑えられ、Nが導入された効果により、高誘電率化が実現できていた。このときの高性能キャパシタとしての比誘電率としては、およそ30であった。また、絶縁膜中にゲート電極からシリコンの拡散が多少生じているものと考えられるが、1050℃という高温処理により絶縁膜中でTiとNとSiとが拡散しており、[Ti]=[N]+[Si]の関係が成立していると考えられる。
(実施例3)
図10Cに示すように、Siからなる半導体基板20上に、TiAlNバッファーからなる電極層120を介して、LaAlO3を含む絶縁膜30、TiNからなる電極層110を形成して、1050℃にて熱処理を行うことで、MIMキャパシタを作製した。
図10Cに示すように、Siからなる半導体基板20上に、TiAlNバッファーからなる電極層120を介して、LaAlO3を含む絶縁膜30、TiNからなる電極層110を形成して、1050℃にて熱処理を行うことで、MIMキャパシタを作製した。
また、実施例2で述べたように、1050℃という高温処理により絶縁膜中でTiとNとSiとが拡散しており、[Ti]=[N]+[Si]の関係が成立していると考えられる。
(実施例4)
図10Bに示すように、Siからなる半導体基板20上に、SiO2からなるトンネル絶縁膜100、シリコンリッチなシリコン窒化物からなる電荷蓄積膜95、LaAlO3を含む絶縁膜30、TiNからなる40ゲート電極を順に形成し、メモリセルを作製した。
図10Bに示すように、Siからなる半導体基板20上に、SiO2からなるトンネル絶縁膜100、シリコンリッチなシリコン窒化物からなる電荷蓄積膜95、LaAlO3を含む絶縁膜30、TiNからなる40ゲート電極を順に形成し、メモリセルを作製した。
シリコンリッチとは、Si3N4(Siを75%含む)の組成に含まれるSiよりも多くのSiを含み、Si19N20(Siを95%含む)の組成に含まれるSi以下である状態を示す。また、シリコン窒化膜は電荷トラップ膜として機能する。なお、絶縁膜はブロック絶縁膜として機能する。
さらに、シリコン窒化膜、LaAlO3を含む絶縁膜、及びTiNからなる電極の側壁にゲート側壁としてSiO2を形成したが、SiO2の形成過程で行われる熱処理中において、絶縁膜中にゲート側壁のSiO2が拡散してしまい、絶縁膜の誘電率が低下してしまった(比誘電率~12)。
そこで、LaAlO3を含む絶縁膜中にTiとNを添加した状態で、SiO2からなる側壁絶縁膜を形成し、検証を行った。ここで、LaAlO3とTiNの二つのターゲットを用いた、コスパッタ法によりTi及びNが添加されたLaAlO3を含む絶縁膜を形成し、高温(1050℃)で熱処理を施すことで絶縁膜の緻密化を施した。LaAlO3にTiとNを添加した絶縁膜には、ゲート側壁中のシリコンが絶縁膜中にほとんど拡散しておらず、リーク電流が低く、さらに、高誘電率の絶縁膜が形成できていることがわかった。ここでも、ブロック膜として機能している、Ti及びNを添加したLaAlO3を含む絶縁膜中では、1050℃という高温処理により絶縁膜中でTiとNとSiとが拡散しており、[Ti]=[N]+[Si]の関係が成立していると考えられる。
以上、実施例1~4では、LaAlO3を含む絶縁膜中にTi、Si、Nを添加することで、絶縁膜の特性を向上させ、高誘電率であり、酸素欠陥が少なく、かつリーク電流が小さい絶縁膜を提供することができることを示した。
しかし、ベースとなる絶縁膜は、Laを含むランタン系列物質Lnから選ばれた元素がAサイト、Al、Y、及びScから選ばれた元素がBサイトを構成したABO3(例えば、LaYO3)であっても同様の構成の絶縁膜を得ることが出来る。このとき、添加物は、Ti、Al、Nの組合せ以外でも、添加物Mの総量を[M]とした時、[Si]+[Ge]+[Mg]+[Ca]+[Sr]+[Ba]+[N]=[Ti]+[Zr]+[Hf]が成り立つように、左辺から少なくとも1つ、右辺から少なくとも1つが添加されていれば同様の特性向上が得られると考えられる。
10…半導体装置、20…半導体基板、21…p型半導体領域、22…n型半導体領域、23…素子分離層、24…n型半導体領域、25…p型半導体領域、30…絶縁膜、40…ゲート電極、41…多結晶Si層、50…ゲート側壁、60…チャネル領域、70…浅い拡散領域、80…ソース・ドレイン領域
Claims (10)
- 半導体基板と、
前記半導体基板内に離間して形成されたソース・ドレイン領域と、
前記ソース領域と前記ドレイン領域との間であって、前記半導体基板上に形成された、Si、Ge、Mg、Ca、Sr、Ba、及びNから選択される少なくとも1つの元素、並びにTi、Hf、及びZrから選択される少なくとも1つの元素を含むランタンアルミネートを有する絶縁膜と、
前記絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする半導体装置。 - 前記半導体基板と、前記絶縁膜との間に酸化物層が設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板が、Si基板、Ge基板、又はSiGe基板であり、前記ゲート電極が、Ti、Hf、及びZrから選択される少なくとも1つの元素を含む金属の窒化物を有することを特徴とする請求項1に記載の半導体装置。
- 前記絶縁膜に含まれる、Si、Ge、Mg、Ca、Sr、Ba、及びNと、Ti、Hf、及びZrとの差が0.32原子%以下であることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁膜にNが含み、Nの濃度分布が前記半導体基板側でピークを有することを特徴とする請求項1に記載の半導体装置。
- 前記絶縁膜がアモルファスであることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁膜がNを含み、N濃度の極大値は5原子%以上25原子%以下であり、
前記絶縁膜がSi、Ge、Mg、Ca、Sr、Baの何れか1つを少なくとも含み、これらの元素の濃度の極大値は5原子%以上であり、かつLaの濃度以下であることを特徴とする請求項1に記載の半導体装置。 - 前記絶縁膜が含むTi、Zr、及びHfの元素の濃度の極大値は5原子%以上であり、かつAlの濃度以下であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上にSi、Ge、Mg、Ca、Sr、及びBaから選択される少なくとも1つの元素、並びにランタンアルミネートを含む絶縁膜を形成する工程と、
前記絶縁膜上にTi、Hf、及びZrから選択される少なくとも1つの元素、並びにNを含むゲート電極を形成する工程と、
前記半導体基板、前記絶縁膜、及び前記ゲート電極を965℃以上1410℃未満で熱処理を行う工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記熱処理は、窒素雰囲気中で行われることを特徴とする請求項9に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011550716A JP5475807B2 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置及びその製造方法 |
PCT/JP2010/000344 WO2011089647A1 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置及びその製造方法 |
US13/554,204 US8809970B2 (en) | 2010-01-22 | 2012-07-20 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/000344 WO2011089647A1 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US13/554,204 Continuation US8809970B2 (en) | 2010-01-22 | 2012-07-20 | Semiconductor device and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2011089647A1 true WO2011089647A1 (ja) | 2011-07-28 |
Family
ID=44306471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/000344 WO2011089647A1 (ja) | 2010-01-22 | 2010-01-22 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8809970B2 (ja) |
JP (1) | JP5475807B2 (ja) |
WO (1) | WO2011089647A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146495A (ja) * | 2010-03-18 | 2016-08-12 | 株式会社リコー | 絶縁膜形成用塗布液、絶縁膜、絶縁膜の製造方法及び半導体装置の製造方法 |
US9673315B2 (en) | 2015-03-24 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
US9685546B2 (en) | 2015-03-24 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6206012B2 (ja) * | 2013-09-06 | 2017-10-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US11494317B1 (en) | 2020-12-29 | 2022-11-08 | Waymo Llc | Memory validation |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280461A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2005534163A (ja) * | 2002-03-15 | 2005-11-10 | フリースケール セミコンダクター インコーポレイテッド | 高k誘電体膜及びその形成方法 |
JP2006135084A (ja) * | 2004-11-05 | 2006-05-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2006210518A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 絶縁膜、および半導体装置 |
JP2007142385A (ja) * | 2005-10-20 | 2007-06-07 | Canon Inc | 成膜方法及び酸化物薄膜素子 |
JP2009182207A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 絶縁膜、およびこれを用いた半導体装置 |
JP2009239216A (ja) * | 2008-03-28 | 2009-10-15 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
JP2009239080A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体装置、キャパシタ、および電界効果トランジスタ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541280B2 (en) | 2001-03-20 | 2003-04-01 | Motorola, Inc. | High K dielectric film |
US6657267B1 (en) * | 2002-06-06 | 2003-12-02 | Advanced Micro Devices, Inc. | Semiconductor device and fabrication technique using a high-K liner for spacer etch stop |
US8119210B2 (en) * | 2004-05-21 | 2012-02-21 | Applied Materials, Inc. | Formation of a silicon oxynitride layer on a high-k dielectric material |
US8323754B2 (en) * | 2004-05-21 | 2012-12-04 | Applied Materials, Inc. | Stabilization of high-k dielectric materials |
US20060019033A1 (en) * | 2004-05-21 | 2006-01-26 | Applied Materials, Inc. | Plasma treatment of hafnium-containing materials |
US7282773B2 (en) | 2004-09-14 | 2007-10-16 | Advanced Micro Devices Inc. | Semiconductor device with high-k dielectric layer |
US20070120164A1 (en) | 2005-10-20 | 2007-05-31 | Canon Kabushiki Kaisha | Film forming method and oxide thin film element |
JP5060110B2 (ja) * | 2006-11-27 | 2012-10-31 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
KR20080076173A (ko) * | 2007-02-15 | 2008-08-20 | 삼성전자주식회사 | 금속 산화막 패턴 형성 방법 및 이를 이용한 반도체 소자의형성 방법 |
JP4372174B2 (ja) | 2007-03-28 | 2009-11-25 | 株式会社東芝 | 不揮発性半導体メモリ及びその製造方法 |
KR20090075547A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법 |
US8097500B2 (en) * | 2008-01-14 | 2012-01-17 | International Business Machines Corporation | Method and apparatus for fabricating a high-performance band-edge complementary metal-oxide-semiconductor device |
US20090267130A1 (en) * | 2008-04-28 | 2009-10-29 | International Business Machines Corporation | Structure and process integration for flash storage element and dual conductor complementary mosfets |
US8187381B2 (en) * | 2008-08-22 | 2012-05-29 | Applied Materials, Inc. | Process gas delivery for semiconductor process chamber |
KR101090932B1 (ko) * | 2008-12-24 | 2011-12-08 | 매그나칩 반도체 유한회사 | 캐패시터 및 그의 제조방법 |
JP5342903B2 (ja) | 2009-03-25 | 2013-11-13 | 株式会社東芝 | 半導体装置 |
-
2010
- 2010-01-22 JP JP2011550716A patent/JP5475807B2/ja not_active Expired - Fee Related
- 2010-01-22 WO PCT/JP2010/000344 patent/WO2011089647A1/ja active Application Filing
-
2012
- 2012-07-20 US US13/554,204 patent/US8809970B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280461A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2005534163A (ja) * | 2002-03-15 | 2005-11-10 | フリースケール セミコンダクター インコーポレイテッド | 高k誘電体膜及びその形成方法 |
JP2006135084A (ja) * | 2004-11-05 | 2006-05-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2006210518A (ja) * | 2005-01-26 | 2006-08-10 | Toshiba Corp | 絶縁膜、および半導体装置 |
JP2007142385A (ja) * | 2005-10-20 | 2007-06-07 | Canon Inc | 成膜方法及び酸化物薄膜素子 |
JP2009182207A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 絶縁膜、およびこれを用いた半導体装置 |
JP2009239080A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体装置、キャパシタ、および電界効果トランジスタ |
JP2009239216A (ja) * | 2008-03-28 | 2009-10-15 | Toshiba Corp | 半導体装置、及び半導体装置の製造方法 |
Non-Patent Citations (1)
Title |
---|
D.H.TRIYOSO ET AL.: "Evaluation of lanthanum based gate dielectrics deposited by atomic layer deposition", J.VAC.SCI.TECHNOL.B, vol. 23, no. 1, 2005, pages 288 - 297 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016146495A (ja) * | 2010-03-18 | 2016-08-12 | 株式会社リコー | 絶縁膜形成用塗布液、絶縁膜、絶縁膜の製造方法及び半導体装置の製造方法 |
US9673315B2 (en) | 2015-03-24 | 2017-06-06 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
US9685546B2 (en) | 2015-03-24 | 2017-06-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US8809970B2 (en) | 2014-08-19 |
US20120326244A1 (en) | 2012-12-27 |
JP5475807B2 (ja) | 2014-04-16 |
JPWO2011089647A1 (ja) | 2013-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11721733B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
US8063434B1 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
JP4492783B2 (ja) | 半導体装置及びその製造方法 | |
JP5173582B2 (ja) | 半導体装置 | |
US7928502B2 (en) | Transistor devices with nano-crystal gate structures | |
US8035173B2 (en) | CMOS transistors with differential oxygen content high-K dielectrics | |
US8188547B2 (en) | Semiconductor device with complementary transistors that include hafnium-containing gate insulators and metal gate electrodes | |
KR101166437B1 (ko) | 반도체 전계효과 트랜지스터와 그 제조 | |
KR102637107B1 (ko) | 전자 소자 및 그 제조방법 | |
JP5475807B2 (ja) | 半導体装置及びその製造方法 | |
EP1892759A2 (en) | Method for Fabricating dual-metal gate CMOS transistors | |
WO2014008166A1 (en) | Memory transistor with multiple charge storing layers | |
JP4257355B2 (ja) | 半導体装置およびその製造方法 | |
JP5275056B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
WO2011068096A1 (ja) | 界面層削減方法、高誘電率ゲート絶縁膜の形成方法、高誘電率ゲート絶縁膜、高誘電率ゲート酸化膜、及び高誘電率ゲート酸化膜を有するトランジスタ | |
JP2008243994A (ja) | 半導体装置及びその製造方法 | |
TW201340320A (zh) | 半導體裝置及其製造方法 | |
JP2010199294A (ja) | 半導体装置 | |
WO2015029270A1 (ja) | 半導体装置及びその製造方法 | |
TW202321492A (zh) | 藉由固態擴散的超淺摻質區域及歐姆接觸區域 | |
JP5232035B2 (ja) | 半導体装置及びその製造方法 | |
JP2012099510A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10843813 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2011550716 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 10843813 Country of ref document: EP Kind code of ref document: A1 |