JP2004519842A - 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 - Google Patents
短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004519842A JP2004519842A JP2002533381A JP2002533381A JP2004519842A JP 2004519842 A JP2004519842 A JP 2004519842A JP 2002533381 A JP2002533381 A JP 2002533381A JP 2002533381 A JP2002533381 A JP 2002533381A JP 2004519842 A JP2004519842 A JP 2004519842A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- type silicon
- type
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 558
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 504
- 238000000034 method Methods 0.000 title claims abstract description 75
- 230000005669 field effect Effects 0.000 title claims abstract description 26
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- -1 silicon carbide metal oxide Chemical class 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 150000004706 metal oxides Chemical class 0.000 title 1
- 239000012535 impurity Substances 0.000 claims description 91
- 108091006146 Channels Proteins 0.000 claims description 60
- 238000000137 annealing Methods 0.000 claims description 41
- 238000000059 patterning Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 191
- 238000012545 processing Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000003574 free electron Substances 0.000 description 5
- 230000005527 interface trap Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 241001354791 Baliga Species 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000036541 health Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000408659 Darpa Species 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Bipolar Transistors (AREA)
Abstract
炭化ケイ素金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および炭化ケイ素ＭＯＳＦＥＴの製造方法が提供されている。炭化ケイ素ＭＯＳＦＥＴは、ｎ型炭化ケイ素ドリフト層と、ｎ型炭化ケイ素ドリフト層内の間隔を置いて配置されたｐ型炭化ケイ素領域であって、内部にｎ型炭化ケイ素領域を有するｐ型炭化ケイ素領域と、窒化酸化物層とを有する。またＭＯＳＦＥＴは、ｎ型炭化ケイ素領域のそれぞれからｐ型炭化ケイ素領域を通ってｎ型炭化ケイ素ドリフト層まで延びるｎ型短絡チャネルを有する。さらなる実施形態においては、ゼロゲートバイアスの印加時にソース領域を自己空乏するように構成された、ｎ型炭化ケイ素領域とドリフト層との間にあって酸化物層に隣接する領域を含む、炭化ケイ素ＭＯＳＦＥＴおよび炭化ケイ素ＭＯＳＦＥＴの製造方法が提供されている。
Description
【０００１】
（関連特許出願）
本出願は、米国仮出願第６０／２３７，８２２号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｉｍｐｒｏｖｉｎｇ ａｎ Ｉｎｔｅｒｆａｃｅ Ｂｅｔｗｅｅｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ ａｎｄ ａｎ Ｏｘｉｄｅ Ｌａｙｅｒ」、米国仮出願第６０／２３７，４２６号、発明の名称「ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」（２０００年１０月３日に出願）、米国仮出願第６０／２９４，３０７号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ｇｒｏｗｔｈ ｏｆ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年５月３０日に出願）、および米国仮出願第０９／８３４，２８３号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ａｎｎｅａｌｉｎｇ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年４月１２日に出願）からの優先権を主張する。その開示を、参照により本明細書に完全に記載されているかのごとく組み込む。
【０００２】
（発明の分野）
本発明は、半導体デバイスおよび半導体デバイスの製造に関し、より詳細には、炭化ケイ素（ＳｉＣ）金属酸化物半導体トランジスタ（ＭＯＳＦＥＴ）およびこのようなＭＯＳＦＥＴの製造に関する。
【０００３】
（発明の背景）
高電流、高電圧、低オン抵抗の垂直ＳｉＣパワーＭＯＳＦＥＴを作製することは、少なくとも部分的には、反転層における電子の表面移動度が不十分であるために、これまで実現不可能であった。最近、いくつかの加工技術がラテラルＭＯＳＦＥＴ構造に対して開発された結果、表面電子移動度が向上している。しかしパワーＭＯＳＦＥＴ構造は、ｐ型ドーパントたとえばｐ−ウェル／ｐ＋コンタクト／ｐ−接合終端エクステンション（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ：ＪＴＥ）注入を活性化するための１５００℃を超える温度でのアニールなどの加工をさらに必要とする場合がある。このようなアニールは、上記の技術を用いて製造されたパワーＭＯＳＦＥＴの性能に悪影響を及ぼす場合がある。
【０００４】
多くの炭化ケイ素パワーＭＯＳＦＥＴ構造が、文献に記載されている。たとえば以下の文献を参照されたい。米国特許第５，５０６，４２１号；Ａ．Ｋ．Ａｇａｒｗａｌ、Ｊ．Ｂ．Ｃａｓａｄｙ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、Ｍ．Ｈ．Ｗｈｉｔｅ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「１．１ ｋＶ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＵＭＯＳＦＥＴ’ｓ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第１２号、５８６−５８８頁、１９９７年１２月；Ａ．Ｋ．Ａｇａｒｗａｌ、Ｊ．Ｂ．Ｃａｓａｄｙ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「１４００ Ｖ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第２６４−２６８巻、９８９−９９２頁、１９９８年；Ｊ．Ｔａｎ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、およびＭ．Ｒ．Ｍｅｌｌｏｃｈ、「Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ａｃｃｕｍｕｌａｔｉｏｎ−Ｌａｙｅｒ ＵＭＯＳＦＥＴｓ ｉｎ ４Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１９巻、第１２号、４８７−４８９頁、１９９８年１２月；Ｊ．Ｎ．Ｓｈｅｎｏｙ、Ｊ．Ａ．Ｃｏｏｐｅｒ、およびＭ．Ｒ．Ｍｅｌｌｏｃｈ、「Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｄｏｕｂｌｅ−Ｉｍｐｌａｎｔｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴ’ｓ ｉｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第３号、９３−９５頁、１９９７年３月；Ｊ．Ｂ．Ｃａｓａｄｙ、Ａ．Ｋ．Ａｇａｒｗａｌ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「９００ Ｖ ＤＭＯＳ ａｎｄ １１００ Ｖ ＵＭＯＳ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＦＥＴｓ」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｆｔ．Ｃｏｌｌｉｎｓ、ＣＯ、６月２３−２５日、１９９７年；Ｒ．Ｓｃｈｏｒｎｅｒ、Ｐ Ｆｒｉｅｄｒｉｃｈｓ、Ｄ．Ｐｅｔｅｒｓ、Ｈ．Ｍｉｔｌｅｈｎｅｒ、Ｂ．Ｗｅｉｓ、およびＤ．Ｓｔｅｐｈａｎｉ、「Ｒｕｇｇｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴｓ ｉｎ ６Ｈ−ＳｉＣ ｗｉｔｈ Ｂｌｏｃｋｉｎｇ Ｃａｐａｂｉｌｉｔｙ ｕｐ ｔｏ １８００ Ｖ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２９５−１２９８頁、２０００年；Ｖ．Ｒ．Ｖａｔｈｕｌｙａ、およびＭ．Ｈ．Ｗｈｉｔｅ、「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｏｎ Ｉｍｐｌａｎｔｅｄ ＳｉＣ ｔｏ ｄｅｔｅｒｍｉｎｅ Ｐｏｌｙｔｙｐｅ ｓｕｉｔａｂｉｌｉｔｙ ｆｏｒ ｔｈｅ Ｐｏｗｅｒ ＤＩＭＯＳ ｓｔｒｕｃｔｕｒｅ」、Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅｎｃｅ、Ｓａｎｔａ Ｂａｒｂａｒａ、ＣＡ、６月３０日−７月２日、１９９９年；Ａ．Ｖ．Ｓｕｖｏｒｏｖ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｇ．Ｍ．Ｊｏｈｎｓｏｎ、Ｒ．Ｓｉｎｇｈ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「４Ｈ−ＳｉＣ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｉｍｐｌａｎｔ−Ｄｉｆｆｕｓｅｄ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｐｏｗｅｒ ＤＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２７５−１２７８頁、２０００年；Ｐ．Ｍ．Ｓｈｅｎｏｙ、およびＢ．Ｊ．Ｂａｌｉｇａ、「Ｔｈｅ Ｐｌａｎａｒ ６Ｈ−ＳｉＣ ＡＣＣＵＦＥＴ： Ａ Ｎｅｗ Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｓｔｒｕｃｔｕｒｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第１２号、５８９−５９１頁、１９９７年１２月；Ｒａｎｂｉｒ Ｓｉｎｇｈ、Ｓｅｉ−Ｈｙｕｎｇ Ｒｙｕ、およびＪｏｈｎ Ｗ．Ｐａｌｍｏｕｒ、「Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ， Ｈｉｇｈ Ｃｕｒｒｅｎｔ， ４Ｈ−ＳｉＣ Ａｃｃｕ−ＤＭＯＳＦＥＴ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２７１−１２７４頁、２０００年；Ｙ．Ｗａｎｇ、Ｃ．Ｗｅｉｔｚｅｌ、およびＭ．Ｂｈａｔｎａｇａｒ、「Ａｃｃｕｍｕｌａｔｉｏｎ−Ｍｏｄｅ ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｄｅｓｉｇｎ， Ｉｓｓｕｅｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２８７−１２９０頁、２０００年；ならびにＡ．Ｋ．Ａｇａｒｗａｌ、Ｎ．Ｓ．Ｓａｋｓ、Ｓ．Ｓ．Ｍａｎｉ、Ｖ．Ｓ．Ｈｅｇｄｅ、およびＰ．Ａ．Ｓａｎｇｅｒ、「Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ ＲＥＳＵＲＦ， ６Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１３０７−１３１０頁、２０００年。
【０００５】
既存のＳｉＣ構造は、３つのカテゴリに分けることができる。（１）トレンチまたはＵＭＯＳＦＥＴ、（２）垂直二重注入ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）、および（３）横拡散ＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）である。図１Ａ、１Ｂ、１Ｃ、および１Ｄに、これらの構造を示す。しかし図１Ａに例示するトレンチＭＯＳＦＥＴの場合には、高い絶縁破壊電圧と、トレンチの側壁に沿う再現性ある高い反転層移動度とを、実現するのは難しい場合がある。その結果、オン抵抗が非常に高くなる場合があり、この構造は実際的ではない可能性がある。図１Ｃおよび１Ｄに例示するラテラルＤＭＯＳＦＥＴは、ゲート酸化物内の電界が高く、任意の絶縁破壊電圧において垂直ＤＩＭＯＳＦＥＴと比べてオン抵抗が高いという欠点がある可能性がある。
【０００６】
図１Ｂに例示する垂直ＤＩＭＯＳＦＥＴ構造は、シリコン技術で用いられている拡散（ＤＭＯＳＦＥＴ）構造の変形である。通常、ｐ−ウェルにはＡｌまたはボロンが注入され、ソース領域（ｎ＋）には、窒素またはリンが注入され、ｐ＋領域には通常Ａｌが注入される。注入物は、１４００℃〜１７００℃の温度で活性化される。ｎ＋層へのコンタクトはニッケル（Ｎｉ）で作製されてアニールされ、ｐ＋へのコンタクトはＮｉ、Ｔｉ、またはＴｉ／Ａｌで作製される。コンタクトはともに高温でアニールされる。ゲート誘電体は通常、熱成長させるか（熱ＳｉＯ２）、または減圧化学気相成長（ＬＰＣＶＤ）技術を用いて堆積させ、その後に種々の周囲の中でアニールする。堆積させた誘電体は、ＳｉＯ２または酸化物／窒化物／酸化物（ＯＮＯ）積層物の場合がある。ＤＩＭＯＳＦＥＴ構造に伴う難点の１つは、反転層電子の移動度が不十分なことであり、そのためオン抵抗が非常に高くなる可能性がある。このような問題の原因は、図２に示すように、伝導帯エッジ付近の界面準位の密度が高いことであると考えられている。Ｒ．Ｓｃｈｏｒｎｅｒ、Ｐ．Ｆｒｉｅｄｒｉｃｈｓ、Ｄ．Ｐｅｔｅｒｓ、およびＤ．Ｓｔｅｐｈａｎｉ、「Ｓｉｇｎｉｆｉｃａｎｔｌｙ Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ＭＯＳＦＥＴｓ ｏｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ｕｓｉｎｇ ｔｈｅ １５Ｒ−ＳｉＣ Ｐｏｌｙｔｙｐｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２０巻、第５号、２４１−２４４頁、１９９９年５月を参照されたい。
【０００７】
伝導帯エッジ付近の界面準位は、そうでなければ自由である電子を反転層からトラップする傾向があり、反転層に残る自由電子の数が比較的少ない。また、トラップされた電子によって負に帯電された状態が界面に生成されるため、界面で自由電子がクーロン散乱される。自由電子の数が減り、散乱が増大することによって、ソースからドレインへの電流の伝導が減少する可能性があり、その結果、電子の有効移動度が不十分になってオン抵抗が高くなる可能性がある。いくつかの要因が、伝導帯エッジ付近の高密度状態の原因であると考えられている。すなわち（１）カーボンまたはシリコンのダングリングボンド、（２）カーボンクラスタ、および（３）界面に薄いアモルファスシリコン層を形成するＳｉ−Ｓｉボンド、である。Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、「Ａｔｏｍｉｃ Ｓｃａｌｅ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ ＳｉＣ Ｄｉｅｌｅｃｔｒｉｃ Ｉｎｔｅｒｆａｃｅｓ」、ＤＡＲＰＡ／ＭＴＯ Ｈｉｇｈ Ｐｏｗｅｒ ａｎｄ ＯＮＲ Ｐｏｗｅｒ Ｓｗｉｔｃｈｉｎｇ ＭＵＲＩ Ｒｅｖｉｅｗｓ、Ｒｏｓｓｌｙｎ、ＶＡ、１９９９年８月１０−１２日、およびＶ．Ｖ．Ａｆａｎａｓ’ｅｖ、Ｍ．Ｂａｓｓｌｅｒ、Ｇ．Ｐｅｎｓｌ、およびＭ．Ｓｃｈｕｌｚ、「Ｉｎｔｒｉｎｓｉｃ Ｓｉｃ／Ｓｉｏ２ Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅｓ」、Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ）、第１６２巻、３２１−３３７頁、１９９７年を参照されたい。
【０００８】
高密度の界面準位に加えて、いくつかの他のメカニズムも反転層電子の不十分な移動度の原因であると考えられている。すなわち、（１）Ａｌドープされたｐ型ＳｉＣから分離したＡｌ、および（２）注入不純物の高温活性化により生じた表面粗さ、である。Ｓ．Ｓｒｉｄｅｖａｎ、Ｐ．Ｋ．ＭｃＬａｒｔｙ、およびＢ．Ｊ．Ｂａｌｉｇａ、「Ｏｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ａｌｕｍｉｎｕｍ ｉｎ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ Ｏｘｉｄｅｓ ｏｎ ６Ｈ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１７巻、第３号、１３６−１３８頁、１９９６年３月、ならびにＭ．Ａ．Ｃａｐａｎｏ、Ｓ．Ｒｙｕ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、Ｍ．Ｒ．Ｍｅｌｌｏｃｈ、Ｋ．Ｒｏｔｔｎｅｒ、Ｓ．Ｋａｒｌｓｓｏｎ、Ｎ．Ｎｏｒｄｅｌｌ、Ａ．Ｐｏｗｅｌｌ、およびＤ．Ｅ．Ｗａｌｋｅｒ，Ｊｒ．、「Ｓｕｒｆａｃｅ Ｒｏｕｇｈｅｎｉｎｇ ｉｎ Ｉｏｎ Ｉｍｐｌａｎｔｅｄ ４Ｈ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、第２８巻、第３号、２１４−２１８頁、１９９９年３月を参照されたい。Ｐｕｒｄｕｅ大学の研究者は、反転層の電子移動度と注入活性化温度との間に直接的な相互関係が存在すると結論している。この研究では、注入活性化温度が低いと（１２００℃）電子移動度が高くなり、活性化温度が高いと（１４００℃）電子移動度が低くなると結論している。Ｍ．Ｋ．Ｄａｓ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、Ｍ．Ｒ．Ｍｅｌｌｏｃｈ、およびＭ．Ａ．Ｃａｐａｎｏ、「Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｉｎ ４Ｈ−ａｎｄ ６Ｈ ＳｉＣ ＭＯＳＦＥＴｓ」、ＩＥＥＥ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉａｌｉｓｔｓ Ｃｏｎｆｅｒｅｎｃｅ、Ｓａｎ Ｄｉｅｇｏ、ＣＡ、１９９８年１２月３−５日を参照されたい。これらの結果は、ｐ−ウェルの注入を用いないプレーナＭＯＳＦＥＴ（図３）について得られたものである。ｐ−ウェルに注入される不純物（Ａｌまたはボロン）は通常、少なくとも１５００℃の活性化温度が必要である。
【０００９】
図４に、いわゆる「ＡＣＣＵＦＥＴ」構造を示す。この構造では、反転層の代わりに蓄積層を横切って伝導するため、電子移動度が高くなっている。この構造では、薄い未注入のｎ型表面層が残るように、Ａｌを用いてｐ−ウェルに注入がなされている。このｎ型層は、ｐｎ接合のビルトイン電圧により完全に空乏化している。しかし注入活性化温度は、前述した表面粗さを回避するために、通常１４００℃に制限されている。残りのｎ層のドーピングは、成長させたｎ型層のドーピングと同じである。この構造では、６Ｈ−ＳｉＣ中の電子移動度は高いが、４Ｈ−ＳｉＣ中の電子移動度は非常に低いことが分かっている。
【００１０】
ＳｒｉｄｅｖａｎおよびＡｌｏｋは、ｐ型エピタキシャル層（ｐ−エピ）上のプレーナＭＯＳＦＥＴにおいて４Ｈ−ＳｉＣ中の高い電子移動度が得られたことを報告している。Ｓ．ＳｒｉｄｅｖａｎおよびＢ．Ｊａｙａｎｔ Ｂａｌｉｇａ、「Ｌａｔｅｒａｌ Ｎ−Ｃｈａｎｎｅｌ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ’ｓ」ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１９巻、第７号、２２８−２３０頁、１９９８年７月；Ｄ．Ａｌｏｋ、Ｅ．Ａｒｎｏｌｄ、およびＲ．Ｅｇｌｏｆｆ、「Ｐｒｏｃｅｓｓ Ｄｅｐｅｎｄｅｎｃｅ ｏｆ Ｉｎｖｅｒｓｉｏｎ Ｌａｙｅｒ Ｍｏｂｉｌｉｔｙ ｉｎ ４Ｈ−ＳｉＣ Ｄｅｖｉｃｅｓ」Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１０７７−１０８０頁、２０００年。しかしこれは、高電圧パワーＭＯＳＦＥＴ構造ではない。ｐ−エピを用いることで、ｐ−ウェルの活性化および結果として生じる表面粗さに関連する問題は、潜在的に回避することができる。堆積酸化物を使用し、ソースおよびドレイン領域に対する窒素注入を活性化する温度は、表面粗さを回避するために最小限（１２５０℃）に維持された。ソースおよびドレイン領域に対するコンタクトは、ゲート酸化物／ＳｉＣ界面を保護するために、アニールされなかった。高い電子移動度は、堆積ＳｉＯ２層の特別なウェットアニールに起因すると考えられている。このアニールは、４００分間、９８℃の脱イオン（ＤＩ）水を通してバブリングさせたＮ２中で、１１００℃で行われ、その後にＡｒアニールが１１００℃で６０分間行われ、その後に９５０℃のウェットＮ２アニールが６０分間行われた。アニールは、堆積酸化物の密度を高めて界面準位密度を減らすために行われた。残念ながら、このアプローチには再現性に難点がある。いくつかのグループ、たとえばＲｅｎｓｅａｌａｒ Ｐｏｌｙｔｅｃｈｎｉｃ Ｉｎｓｔｉｔｕｔｅ（ＲＰＩ）、Ｐｕｒｄｕｅ大学、およびＣｒｅｅ社の研究者が、この結果を再現しようと試みているが、失敗に終わっている。
【００１１】
有望であると報告されている他の方法は、カウンタードーピング法である。Ｋ．ＵｅｎｏおよびＴａｄａａｋｉ Ｏｉｋａｗａ、「Ｃｏｕｎｔｅｒ−Ｄｏｐｅｄ ＭＯＳＦＥＴ’ｓ ｏｆ ４Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２０巻、第１２号、６２４−６２６頁、１９９９年１２月。この場合もやはり、ｐ−ウェル注入を行わないプレーナＭＯＳＦＥＴに対して行われている。これは高電圧パワーＭＯＳＦＥＴ構造ではない。ｐ−エピを用いることで、ｐ−ウェル活性化および結果として生じる表面粗さに関連する問題を、回避することができる。カウンタードーピング法では、窒素などのｎ型不純物の薄い層を、ソースとドレインとの間に注入する。注入を、表面粗さを回避するために低温（１３００℃）で活性化する。ｎ型領域のドーピング濃度の制御は、ｎ型注入のドーズおよびエネルギーの制御によって行うことができる。表面電界をこの注入で緩和することで、チャネル移動度が高くなったことが報告されている。
【００１２】
最近、窒化酸化物（ＮＯ）周囲の中で熱酸化物をアニーリングすることが、ｐ−ウェル注入を必要としないプレーナ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ構造において有望視されている。Ｍ．Ｋ．Ｄａｓ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｊ．Ｗ．Ｐａｌｍｏｕｒ、Ｇ．Ｙ．Ｃｈｕｎｇ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、 ａｎｄ Ｌ．Ｃ．Ｆｅｌｄｍａｎ、「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ４Ｈ−ＳｉＣ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ， ＮＯ Ａｎｎｅａｌｅｄ ＳｉＯ２」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｄｅｎｖｅｒ、ＣＯ、６月１９−２１日、２０００年、ならびにＧ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｒ．Ａ．Ｗｅｌｌｅｒ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、Ｍ．Ｋ．Ｄａｓ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｉｍｐｒｏｖｅｄ Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｆｏｒ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ Ｆｏｌｌｏｗｉｎｇ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｓ ｉｎ Ｎｉｔｒｉｃ Ｏｘｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓに掲載予定を参照されたい。これらの開示は、参照により本明細書において完全に記載されているかのごとく組み込む。このアニールは、伝導帯エッジ付近の界面準位密度を著しく下げることが分かっている。Ｇ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｍ．Ｄｉ Ｖｅｎｔｒａ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、およびＲ．Ａ．Ｗｅｌｌｅｒ、「Ｅｆｆｅｃｔ ｏｆ ｎｉｔｒｉｃ ｏｘｉｄｅ ａｎｎｅａｌｉｎｇ ｏｎ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｉｅｓ ｎｅａｒ ｔｈｅ ｂａｎｄ ｅｄｇｅｓ ｉｎ ｔｈｅ ４Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第１３号、１７１３−１７１５頁、２０００年３月。この開示は、本明細書において完全に記載されているかのごとく組み込む。ＭＯＳ界面が改善されているために、高い電子移動度（３５〜９５ｃｍ２／Ｖｓ）が表面反転層で得られている。
【００１３】
残念ながら、ＮＯは健康上有害であり、米国防火協会（ＮＦＰＡ）の健康危険度が３である。酸化後アニールが通常行われる装置は、クリーンルームの大気に対して開放されている。これらの装置は多くの場合排気されるが、クリーンルーム内でＮＯ汚染の安全レベルを超える危険は無視できない。
【００１４】
Ｎ２Ｏ中で酸化物を成長させることができる。Ｊ．Ｐ．Ｘｕ、Ｐ．Ｔ．Ｌａｉ、Ｃ．Ｌ．Ｃｈａｎ、Ｂ．Ｌｉ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｎ２Ｏ−Ｇｒｏｗｎ Ｏｘｙｎｉｔｒｉｄｅ ｏｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２１巻、第６号、２９８−３００頁、２０００年６月。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。６Ｈ−ＳｉＣ上の酸化物を成長後に、Ｎ２Ｏ中で１１００℃の温度で窒化させることも、Ｌａｉらによって研究されている。Ｐ．Ｔ．Ｌａｉ、Ｓｕｐｒａｔｉｃ Ｃｈａｋｒａｂｏｒｔｙ、Ｃ．Ｌ．Ｃｈａｎ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｅｆｆｅｃｔｓ ｏｆ ｎｉｔｒｉｄａｔｉｏｎ ａｎｄ ａｎｎｅａｌｉｎｇ ｏｎ ｉｎｔｅｒｆａｃｅ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｅｒｍａｌｌｙ ｏｘｉｄｉｚｅｄ ＳｉＯ２／ＳｉＣ ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｙｓｔｅｍ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第２５号、３７４４−３７４６頁、２０００年６月。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。しかしＬａｉらの結論は、このような処理によって界面特性が劣化するが、その後にＯ２中でウェットまたはドライアニールすることで改善することができ、Ｎ２Ｏ中の窒化によって生じた損傷を修復できるということであった。またＬａｉらによれば、その後にＯ２アニールをしても、Ｎ２Ｏ中で窒化をしなかった場合と比べて、界面準位密度の著しい減少は何ら観察されなかったということである。しかしこの研究では６Ｈ−ＳｉＣが用いられており、４Ｈ−ＳｉＣにも効果があるかどうかは明らかではない。と言うのは、６Ｈ−ＳｉＣ ＭＯＳＦＥＴに対してなされた改善の多くは、これまで、４Ｈ−ＳｉＣ ＭＯＳＦＥＴを著しく改善することには何ら至っていないからである。
【００１５】
（発明の概要）
本発明の実施形態によって、炭化ケイ素金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、ｎ型炭化ケイ素ドリフト層、ドリフト層内の離間されたｐ型炭化ケイ素領域を有し、またｐ型炭化ケイ素領域内のｎ型炭化ケイ素領域、ドリフト層上の酸化物層を有する炭化ケイ素ＭＯＳＦＥＴの製造方法とが提供される。またＭＯＳＦＥＴは、ｎ型炭化ケイ素領域のそれぞれからｎ型炭化ケイ素ドリフト層へ延びるｎ型の短絡チャネル（ｓｈｏｒｔｉｎｇ ｃｈａｎｎｅｌ）を有する。
【００１６】
本発明の特定の実施形態においては、ｐ型炭化ケイ素領域は、内部にアルミニウムが注入された、炭化ケイ素の離間された領域である。本発明のさらなる実施形態においては、ｎ型短絡チャネルは、ｐ型炭化ケイ素ソース領域のそれぞれと自己整合している。
【００１７】
本発明の代替的な実施形態においては、炭化ケイ素のエピタキシャル層が、ｎ型炭化ケイ素ドリフト層上であってｎ型短絡チャネルの間に設けられている。ある実施形態においては、炭化ケイ素のエピタキシャル層は、ｎ型炭化ケイ素ドリフト層とｐ型炭化ケイ素ソース領域との上にある。本発明のこのような実施形態においては、ｎ型短絡チャネルは、炭化ケイ素のエピタキシャル層の内部へおよび／またはこの層を通って延びていても良い。
【００１８】
本発明のさらなる実施形態においては、ゲートコンタクトが、酸化物層上に設けられている。本発明の特定の実施形態においては、ゲートコンタクトはｐ型ポリシリコンである。
【００１９】
本発明のさらなる実施形態においては、ｎ型短絡チャネルは、ゼロボルトゲートバイアスが印加されたときにｎ型チャネルが自己空乏（ｓｅｌｆ ｄｅｐｌｅｔｅｄ）領域となるように、ドープされている。本発明の特定の実施形態においては、短絡チャネルはシート電荷が約１０１３ｃｍ−２未満である。たとえばｎ型短絡チャネルは、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素のエピタキシャル層のシート電荷に対応するシート電荷を有していても良い。また４Ｈポリタイプ炭化ケイ素における本発明の実施形態の場合、酸化物層とｎ型ドリフト層との間の界面は好ましくは、界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶのエネルギー準位において、１０１２ｅＶ−１ｃｍ−２未満である。
【００２０】
本発明のさらなる実施形態においては、ｎ型炭化ケイ素のドリフト層と、ドリフト層内の第１のｐ型炭化ケイ素領域とを有する炭化ケイ素デバイスが提供される。第１のｐ型炭化ケイ素領域は離間され、その間のドリフト層の領域を画定する周縁を有する。ドリフト層のキャリア濃度よりも大きいキャリア濃度を有する第１のｎ型炭化ケイ素領域が、第１のｐ型炭化ケイ素領域内に設けられ、第１のｐ型炭化ケイ素領域の周縁から間隔を置いて配置されている。第１のｎ型炭化ケイ素領域のキャリア濃度よりも小さいキャリア濃度を有する第２のｎ型炭化ケイ素領域が、第１のｎ型炭化ケイ素領域から、第１のｐ型炭化ケイ素領域の周縁まで延びている。酸化物層が、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上に設けられている。
【００２１】
本発明の特定の実施形態においては、第２のｎ型炭化ケイ素領域は、シート電荷が約１０１３ｃｍ−２未満である。たとえば第２の炭化ケイ素領域は、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素のエピタキシャル層のシート電荷に対応するシート電荷を有していても良い。また第２のｎ型炭化ケイ素領域は、深さが約０．０５μｍから約１μｍであっても良い。また第２のｎ型炭化ケイ素領域は、約０．５μｍから約５μｍの距離だけ、第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の外縁まで延びていても良い。
【００２２】
４Ｈポリタイプ炭化ケイ素を用いる本発明のさらなる実施形態においては、酸化物層と、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域との間の界面の界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶにおいて約１０１２ｅＶ−１ｃｍ−２未満である。
【００２３】
本発明のさらなる実施形態においては、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域が設けられている。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きい。また第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。
【００２４】
本発明の特定の実施形態においては、第１のｐ型炭化ケイ素領域は、約１μｍから約１０μｍの距離だけ離間されている。また第１のｐ型炭化ケイ素領域は、キャリア濃度が、約１×１０１６から約２×１０１９ｃｍ−３であっても良い。
【００２５】
また、第１のｐ型炭化ケイ素領域と第１のｎ型炭化ケイ素領域との上にあるソースコンタクトが設けられていても良い。またキャリア濃度がドリフト層のキャリア濃度よりも大きく、ドリフト層に隣接して酸化物層の反対側に配置された、ｎ型炭化ケイ素層が設けられていても良い。このような実施形態においては、ドレインコンタクトが、ｎ型炭化ケイ素層上に設けられていても良い。
【００２６】
本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層が、第１のｐ型領域とｎ型炭化ケイ素のドリフト層との上に設けられている。第２のｎ型炭化ケイ素領域はエピタキシャル層内部に延び、第１のｎ型炭化ケイ素領域はエピタキシャル層を通って延び、酸化物層は、エピタキシャル層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上にある。エピタキシャル層は、アンドープの炭化ケイ素であっても良い。またエピタキシャル層は、シート電荷が約１０１３ｃｍ−２未満のｎ型炭化ケイ素であっても良い。また炭化ケイ素のエピタキシャル層は、厚みが約０．０５μｍから約１μｍの炭化ケイ素のエピタキシャル層であっても良い。好ましくは、炭化ケイ素のエピタキシャル層は、厚みが約１０００から約５０００Åである。
【００２７】
本発明のさらなる実施形態においては、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域が、設けられている。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きく、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。エピタキシャル層内の窓を、第２のｐ型炭化ケイ素領域を露出させるように位置決めして、第１のソースコンタクトを、第２のｐ型炭化ケイ素領域上の窓内に設けても良い。また第２のソースコンタクトを、第１のソースコンタクトと第１のｎ型炭化ケイ素領域との上に設けても良い。
【００２８】
本発明の種々の実施形態において、炭化ケイ素デバイスの製造方法は、ｐ型不純物をｎ型炭化ケイ素層内に注入して、第１のｐ型炭化ケイ素領域を設けることを含む。第１のｐ型炭化ケイ素領域は、離間され、その間のｎ型炭化ケイ素層の領域を画定する周縁を有する。またｎ型不純物を第１のｐ型炭化ケイ素領域内に注入して、炭化ケイ素層のキャリア濃度よりも大きいキャリア濃度を有する第１のｎ型炭化ケイ素領域を設ける。第１のｎ型炭化ケイ素領域は、第１のｐ型炭化ケイ素領域の周縁から間隔を置いて配置される。ｎ型不純物を、第１のｐ型炭化ケイ素領域内に注入して、第１のｎ型炭化ケイ素領域のキャリア濃度よりも小さいキャリア濃度を有し、第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の周縁まで延びる、第２のｎ型炭化ケイ素領域を設ける。酸化物層を、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上でパターニングして、ゲート酸化物を形成する。
【００２９】
特定の実施形態においては、ｐ型不純物を注入すること、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設けること、および、ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設けることは、第１のｐ型炭化ケイ素領域に対応する開口部を有してｎ型炭化ケイ素層の一部を露出させる第１のマスクをｎ型炭化ケイ素層上にパターニングすること、次にｐ型不純物をｎ型炭化ケイ素内に第１のマスクを用いて注入すること、および、ｎ型不純物を第１のｐ型炭化ケイ素領域内に第１のマスクを用いて注入すること、によって提供される。第２のマスクは、ｎ型炭化ケイ素層上でパターニングされ、この第２のマスクは、第１のｎ型炭化ケイ素領域に対応する開口部を有して、ｐ型およびｎ型不純物が内部に注入されたｎ型炭化ケイ素層の一部を露出させる。ｎ型不純物をｎ型炭化ケイ素層内に第２のマスクを用いて注入する。
【００３０】
本発明のある実施形態においては、ｎ型不純物をｎ型炭化ケイ素層内に第１のマスクを用いて注入することの後に、注入不純物を少なくとも約１５００℃の温度でアニールすることによって活性化することを行う。好ましくは、ｐ型不純物はアルミニウムである。
【００３１】
また第２のマスクは、第２のｎ型炭化ケイ素領域が、約０．５μｍから約５μｍの距離だけ第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の外縁まで延びるように、パターニングしても良い。また不純物は、第２のｎ型炭化ケイ素領域が約１０１３ｃｍ−２未満のシート電荷を有するように注入しても良い。ｎ型不純物は、第２のｎ型炭化ケイ素領域が約０．０５μｍから約１μｍの深さを有するような注入エネルギーを用いて注入しても良い。
【００３２】
本発明の特定の実施形態においては、酸化物層を熱成長させる。また酸化物層を、酸化物−窒化物−酸化物（ＯＮＯ）層を形成することによって設けても良い。好ましくは、ＯＮＯ構造の第１の酸化物層を熱成長させる。何れにしても、酸化物層をＮＯ環境またはＮ２Ｏ環境中でアニールしても良い。またアニーリングによって、酸化物層と、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域との間の界面の界面準位密度として、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶにおいて約１０１２ｅＶ−１ｃｍ−２未満が得られることが好ましい。このような界面準位密度は、Ｓｚｅ、Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、第２版、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９８１年、３８３−３９０頁で説明されている方法で求めることができる。
【００３３】
本発明のさらなる実施形態においては、ｐ型不純物を、ｎ型炭化ケイ素層内に注入して、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域を設ける。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きい。また第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。
【００３４】
本発明のある実施形態においては、第１のマスクは、約１μｍから約１０μｍの距離だけ離間された開口部を有する。またｎ型不純物を、酸化物層と反対側のｎ型炭化ケイ素層の面に注入して、ｎ型炭化ケイ素層のキャリア濃度よりも大きいキャリア濃度を有する第２のｎ型炭化ケイ素層を設けても良い。次にドレインコンタクトを、第２のｎ型炭化ケイ素層上に形成しても良い。またｎ型炭化ケイ素層は炭化ケイ素基板であっても良い。
【００３５】
本発明のさらなる実施形態においては、ｐ型不純物を注入すること、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設けること、および、ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設けることが、第１のｐ型炭化ケイ素領域に対応する開口部を有してｎ型炭化ケイ素層の一部を露出させる第１のマスクをｎ型炭化ケイ素層上にパターニングすることによって提供され得る。次にｐ型不純物（好ましくはアルミニウム）をｎ型炭化ケイ素層内に第１のマスクを用いて注入し、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域とを少なくとも約１５００℃の温度でアニールする。次に炭化ケイ素のエピタキシャル層を、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域との上に成長させる。第２のマスクを、ｎ型炭化ケイ素層上でパターニングする。第２のマスクは、第２のｎ型炭化ケイ素領域に対応する開口部を有して、第１のｐ型炭化ケイ素領域の一部を露出させる。ｎ型不純物をエピタキシャル層ｎ型炭化ケイ素内に第２のマスクを用いて注入する。第３のマスクを、ｎ型炭化ケイ素層上でパターニングする。第３のマスクは、第１のｎ型炭化ケイ素領域に対応する開口部を有して、第１のｐ型炭化ケイ素領域の一部を露出させる。ｎ型不純物を、第１のｐ型炭化ケイ素領域と炭化ケイ素のエピタキシャル層との内部に、第３のマスクを用いて注入する。酸化物層を、エピタキシャル層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上でパターニングして、ゲート酸化物を形成する。
【００３６】
本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層を成長させるステップを、炭化ケイ素のアンドープのエピタキシャル層を成長させることによって行う。本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層を成長させるステップを、約１０１３ｃｍ−２未満のシート電荷を有する炭化ケイ素のエピタキシャル層を成長させることによって行う。また炭化ケイ素のエピタキシャル層を、約０．０５μｍから約１μｍの厚みまで成長させても良い。好ましくは、炭化ケイ素のエピタキシャル層を、約１０００から約５０００Åの厚みまで成長させる。
【００３７】
本発明のさらなる実施形態においては、アニーリングのステップの前に第４のマスクをパターニングする。第４のマスクは、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域との上にあり、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域に対応する開口部を内部に有する。第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接し、第２のｎ型炭化ケイ素領域の反対側である。ｐ型不純物を、第２のｐ型炭化ケイ素領域が第１の炭化ケイ素領域のキャリア濃度よりも大きいキャリア濃度を有するように、第４のマスクを用いて注入する。また第２のｐ型炭化ケイ素領域を露出させるように位置決めされた窓を、エピタキシャル層内に形成しても良い。また第１のソースコンタクトを、第２のｐ型炭化ケイ素領域上の窓内に形成しても良い。第２のソースコンタクトを、第１のソースコンタクトと第１のｎ型炭化ケイ素領域との上に形成しても良い。
【００３８】
（発明の詳細な説明）
以下、本発明を、本発明の好ましい実施形態が示される添付の図面を参照しながらより完全に説明する。しかし本発明は、多くの異なる形態で具体化することができ、本明細書で述べる実施形態に限定されると解釈してはならない。むしろこれらの実施形態は、ここでの開示が完全かつ完璧となり、本発明の範囲を当業者に完全に伝えるように与えられている。図に示したように、層または領域のサイズは説明のために誇張されており、すなわち本発明の一般的な構造を例示するために与えられている。全体を通して、同様の番号は同様の要素を示す。層、領域などの要素または基板が他の要素の「上に」あると言うときには、それは他の要素上に直接あっても良いし、または介在要素が存在する場合もあると解する。対照的に、要素が他の要素の「上に直接」あるというときには、介在要素は全く存在していない。
【００３９】
本発明の実施形態により、ＭＯＳＦＥＴの酸化物とＳｉＣとの間の界面の結果であるデバイスの性能劣化を低減することができる、炭化ケイ素ＭＯＳＦＥＴおよび／または炭化ケイ素ＭＯＳＦＥＴの製造方法が提供される。前述の説明より明らかなように、従来の製造技術を用いた従来のデバイスにおいては、ＳｉＣとＳｉＯ２との間の界面が、４Ｈ−ＳｉＣ中の電子の高い表面移動度を実現するには特性が不十分である場合がある。発明者らは、どんな動作理論にも束縛されることを望まないが、電子移動度が低いのは、高密度の界面トラップが原因であるか、もしくは表面電位の変動を招く粗い界面が原因であるか、または両方が原因であり得ることが言われている。図５に、粗い界面を概略的に示す。粗さの程度が高いと、電子反転層が不連続となり、従って有効移動度が低くなる可能性がある。これは特に、注入されたｐ−ウェルが１５００℃を超える温度でアニールされているときに当てはまる。
【００４０】
図６に、本発明の実施形態によるＭＯＳＦＥＴを例示する。図６に示すように、本発明の特定の実施形態においては、低濃度ドープされた炭化ケイ素のｎ−ドリフト層１２が、炭化ケイ素のｎ＋層１０の上にある。ｎ−ドリフト層１２は、炭化ケイ素の基板またはエピタキシャル層であっても良く、好ましくは４Ｈポリタイプ炭化ケイ素である。好ましくは、ｎ−ドリフト層１２は、キャリア濃度が約１０１４から約１０１７ｃｍ−３である。また、ｎ＋層１０は、注入された層もしくは領域またはエピタキシャル層であっても良い。ｎ＋層は好ましくは、キャリア濃度が約１０１８から１０２１ｃｍ−３である。
【００４１】
さらに図６に示すように、離間されたｐ型炭化ケイ素領域によってｎ−ドリフト層１２の中にｐ−ウェル２０が形成されている。ｐ−ウェル２０は好ましくは、Ａｌが注入され、少なくとも約１５００℃の温度でアニールされている。ｐ−ウェル２０は、キャリア濃度が約１×１０１６から約２×１０１９ｃｍ−３であっても良く、またｎ−ドリフト層１２内に約０．１μｍから約３μｍだけ延びていても良い。種々のｐ型ドーパントを用いても良いが、ボロンよりもＡｌがｐ−ウェル２０のドーパントとしては好ましい。と言うのは、ボロンは、１５００℃を超える温度でアニールしたときに数μｍに渡って拡散する傾向があるからである。そのため、ｐ−ウェル２０間の正確なギャップ（ＪＦＥＴ領域２１と言われることがある領域）を制御するのが難しくなる可能性がある。このギャップが大きすぎると、デバイスがブロッキング状態（ｂｌｏｃｋｉｎｇ ｓｔａｔｅ）にあるときに、ゲート酸化物中の電界が高くなりすぎる可能性がある。しかしこのギャップが狭すぎると、ＪＦＥＴ領域２１の抵抗が非常に高くなる可能性がある。したがってギャップとしては、約１μｍから約１０μｍであることが好ましい。与えられたデバイスに対して用いる個々のギャップは、デバイスの好ましいブロッキング電圧およびオン状態の抵抗に依存し得る。
【００４２】
ｎ＋炭化ケイ素領域２４および、随意にｐ＋炭化ケイ素領域２２が、ｐ−ウェル２０内に配置されている。ｎ＋炭化ケイ素領域２４は好ましくは、約０．５μｍから約５μｍだけ、ＪＦＥＴ領域２１に隣接するｐ−ウェル２０の縁から間隔を置いて配置されている。随意のｐ＋炭化ケイ素領域２２は好ましくは、ｎ＋炭化ケイ素領域２４に隣接し、かつｐ−ウェル２０の縁の反対側である。ｎ型炭化ケイ素の薄い層、たとえば窒素またはリンなどのｎ型不純物が所定のドーズだけドープされた層が、炭化ケイ素領域２４から、ゲート酸化物２８に隣接するｎ−ドリフト層１２のＪＦＥＴ領域へ延びて、短絡チャネル２６を形成している。短絡チャネル２６をｐ−ウェル内に注入して、ｐ−ウェルの活性化と一緒に少なくとも約１５００℃の温度で活性化しても良い。好ましくは、短絡チャネル２６はｐ−ウェル２０内部に、約０．０５μｍから約１μｍの深さまで延びている。短絡チャネル２６のドーピングは、図１０Ａ〜１０Ｃを参照して後述するように、層の深さ、ゲートコンタクト３２用材料の仕事関数、およびｐ−ウェル２０のドーピングに依存し得る。しかし一般的に、短絡チャネル２６は、シート電荷が約１０１３ｃｍ−２未満であっても良い。またｐ−ウェル２０用のＡｌを注入した後に同じマスクを用いて短絡チャネル２６用のｎ型不純物を注入することによって、マスクを再位置合わせする必要性を回避して、短絡チャネル２６をｐ−ウェル２０に対して自己整合することが好ましい。前述したように、短絡チャネル２６はＪＦＥＴ領域内部に延びていないことが好ましい。と言うのは、このような層をＪＦＥＴ領域内部に延ばすと、デバイスがブロッキング状態にあるときに酸化物中の電界が増大する可能性があるからである。
【００４３】
ゲート酸化物２８は、少なくとも炭化ケイ素のｎ＋領域２４間を延び、好ましくは、ＮＯまたはＮ２Ｏアニールによって熱成長させた酸化物か、酸化物／窒化物／酸化物（ＯＮＯ）（最初の酸化物は熱酸化物でその後にＮＯまたはＮ２Ｏアニールを行う）の何れかである。ゲートコンタクト材料は、好適であればどんなコンタクト材料であっても良いが、その高い仕事関数によりｐ型ポリシリコンが好ましい場合がある。ゲート酸化物２８の厚みは、ゲートコンタクト３２の材料の仕事関数に依存し得る。しかし一般的に、厚みとしては約１００Åから約５０００Åが好ましい。
【００４４】
また１つまたは複数のソースコンタクト３０およびドレインコンタクト３４が形成されている。ソースコンタクト３０は好ましくは、ニッケル（Ｎｉ）で形成され、ｐ＋領域２２およびｎ＋領域２４の両方に対してオーミックコンタクトを形成するように、約６００℃から約１０００℃、たとえば８２５℃でアニールしても良い。ドレインコンタクト３４も、Ｎｉまたは、ｎ型炭化ケイ素へのオーミックコンタクトの形成に対して好適な他のこのような材料であっても良い。
【００４５】
図７に、再成長させたエピタキシャル層を用いる本発明のさらなる代替的な実施形態を例示する。図７に示すように、炭化ケイ素の薄い層２７を、ｐ−ウェルを注入しアニーリングした後にｐ−ウェル２０上に再成長させており、この層２７はＪＦＥＴ領域内のｎ−ドリフト層１２を横断して延びている。短絡チャネル２６’は、再成長させたエピタキシャル層で形成されていても良いが、または好ましくは、再成長させた炭化ケイ素層２７内におよび／または層２７を通して注入することによって形成しても良い。同様に、炭化ケイ素のｎ＋領域２４も、再成長させた炭化ケイ素層２７を通して形成しても良い。再成長させた炭化ケイ素層２７は、厚みが約０．０５μｍから約１μｍであっても良いが、しかし厚みとしては約１０００から約５０００Åが好ましい場合がある。好ましくは、再成長させた炭化ケイ素層２７はアンドープで、意図的なドープもされず、低濃度ドープもされていない。しかし再成長させた炭化ケイ素層２７が短絡チャネル２６’を形成する場合には、再成長させた炭化ケイ素層２７はｎ型炭化ケイ素でなければならない。したがって再成長させた炭化ケイ素層２７が短絡チャネルを形成する場合には、再成長させた炭化ケイ素層２７は好ましくは、シート電荷が約１０１３ｃｍ−２未満である。たとえば、キャリア濃度が２×１０１６の３５００Å厚みの炭化ケイ素層２７が、ゼロゲートバイアスにおいてノーマリオフのデバイスを形成するのに大変良く適している可能性がある。このような再成長によって、注入活性化アニールによって生じる表面粗さを低減することができる。また再成長によって、ダメージが低減され得るエピタキシャル層上にチャネル領域が設けられるため、チャネル移動度をさらに高くすることができる。
【００４６】
さらに図７に示すように、再成長させた炭化ケイ素層２７があるので、炭化ケイ素層２７を通してコンタクト窓を設けて、コンタクト３０’を随意のｐ＋領域２２に対してまたはｐ＋領域２２がない場合にはｐ−ウェル２０に対して形成する。コンタクト３０’は、ｐ型炭化ケイ素に対するオーミックコンタクトの形成に適していればどんな材料で形成しても良いが、ニッケルが好ましい。
【００４７】
図６および７は、ディスクリートデバイスとしての本発明の実施形態を例示しているが、当業者であれば分かるように、図６および７は、複数のセルを有するデバイスのユニットセルであるとみなしても良い。したがって、たとえば、デバイスをその中心軸（図６および７では垂直軸として例示される）に沿って分割して、分割されたデバイスを、図６および７に例示したデバイスの周縁の軸（図６および７に例示したデバイスの垂直縁）の周りに回転させることによって、追加のユニットセルを図６および７に例示したデバイス内に取り入れても良い。したがって本発明の実施形態に含まれるデバイスとしては、図６および７に例示したデバイスだけでなく、図６および７に例示した短絡チャネルを取り入れたユニットセルを複数個有するデバイスも挙げられる。
【００４８】
次に、本発明の実施形態によるデバイスの製造を、図８Ａ〜８Ｈおよび９Ａ〜９Ｊを参照して説明する。図８Ａに示すように、マスク１００をｎ型層１２上に形成してパターニングした後、不純物をｎ型層１２中に注入して、ｐ−ウェル２０を形成する。好ましくは、不純物はＡｌであって、前述した深さまでおよび活性化されたときに所望のキャリア濃度が得られるように注入する。ｐ−ウェル２０の形成後、マスク１００を用いてｎ型注入１０２を行う（図８Ｂ）。ｎ型層の注入に適した不純物には、窒素およびリンが含まれる。このような不純物を、本明細書で述べた短絡チャネル深さおよびキャリア濃度が得られるように注入する。図１１に、ｐ−ウェル２０およびｎ型注入１０２の１つの好適な複合ドーピングプロファイルの例を示す。ｐ−ウェルおよびｎ型層１０２の両方を注入した後、結果として生じる構造を少なくとも約１５００℃の温度まで加熱し、その温度に約３０秒から約６０分の間維持して、注入不純物を活性化する。あるいはこのようなアニールを、図８Ｅに示すように、ｎ＋領域２４、ｐ＋領域２２を注入し裏面注入した後で、行っても良い。
【００４９】
図８Ｃに示すように、マスク１００を取り除いてマスク１０４を形成してパターニングした後、マスク１０４を用いてｎ型不純物を注入して、ｎ＋領域２４を形成する。マスク１０４は、ｐ−ウェル２０の周縁とｎ＋領域２４との間の所望する間隔（短絡チャネル２６のチャネル長を画定する）が得られるように形成する。好適なｎ型不純物には、窒素およびリンが含まれる。また不純物は、本明細書で述べたｎ＋領域２４の寸法およびキャリア濃度が得られるように注入しても良い。
【００５０】
図８Ｄに、随意のｐ＋領域の形成を例示する。マスク１０４も取り除いてマスク１０６を形成してパターニングした後、マスク１０６を用いてｐ型不純物を注入して、ｐ＋領域２２を形成する。ｐ型不純物は、本明細書で述べたｐ＋領域２２の寸法およびキャリア濃度が得られるように注入しても良い。好ましくは、ｐ型不純物はアルミニウムであるが、他の好適なｐ型不純物を用いても良い。
【００５１】
図８Ｅに、マスク１０６の除去とともに、ｎ＋層１０の形成を例示する。ｎ＋層１０は、ｎ型不純物を基板に裏面注入して形成しても良いし、またはエピタキシャル層であっても良いし、および図８Ａの前に形成しても良い。随意に、前述した構造のアニールを行って、注入したｐ型およびｎ型不純物を活性化しても良い。あるいは、ゲート酸化物を形成後にアニールしてＳｉＣ／ＳｉＯ２界面を改善させる実施形態において、このような不純物の活性化をこのようなアニールによって行っても良い。
【００５２】
図８Ｆに、ゲート酸化物２８の形成とパターニングとを例示する。ゲート酸化物は好ましくは、熱成長させたものであり、また窒化酸化物である。窒化酸化物は、好適などんなゲート酸化物であっても良いが、ＳｉＯ２、酸窒化物、またはＯＮＯが好ましい場合がある。好ましくは、ゲート酸化物またはＯＮＯゲート誘電体の初期酸化物を形成した後に、Ｎ２ＯまたはＮＯ中でアニールして、ＳｉＣ／酸化物界面における欠陥密度を減らす。特定の実施形態では、ゲート酸化物を熱成長または堆積によって形成した後に、Ｎ２Ｏ環境中で約１１００℃を超える温度、および約２から約８ＳＬＭの流量（約１１から約４５秒間のＮ２Ｏの初期滞留時間を与えることができる）でアニールする。炭化ケイ素上への酸化物層のこのような形成およびアニーリングは、次の文献に記載されている。本発明の譲受人に譲渡された米国特許出願第０９／８３４，２８３号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ａｎｎｅａｌｉｎｇ ａｎ Ｏｘｉｄｅ Ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（代理人整理番号５３０８−１５６）、または米国仮出願第 号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ｇｒｏｗｔｈ ｏｆ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年５月３０日出願）。これらの開示は、参照により本明細書において完全に記載されているかのごとく組み込む。また、以下の文献に記載されているように、Ｎ２Ｏ成長させた酸化物を用いても良い。Ｊ．Ｐ．Ｘｕ、Ｐ．Ｔ．Ｌａｉ、Ｃ．Ｌ．Ｃｈａｎ、Ｂ．Ｌｉ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｎ２Ｏ−Ｇｒｏｗｎ Ｏｘｙｎｉｔｒｉｄｅ ｏｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２１巻、第６号、２９８−３００頁、２０００年６月。またＬ．Ａ．ＬｉｐｋｉｎおよびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｌｏｗ ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ ｄｅｎｓｉｔｙ ｏｘｉｄｅｓ ｏｎ ｐ−ｔｙｐｅ ＳｉＣ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第２６４−２６８巻、８５３−８５６頁、１９９８年に記載されている技術を用いても良い。あるいは、以下の文献に記載されているように、熱成長させた酸化物に対しては、熱成長させたＳｉＯ２層をその後にＮＯアニールして界面トラップ密度を減らしても良い。Ｍ．Ｋ．Ｄａｓ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｊ．Ｗ．Ｐａｌｍｏｕｒ、Ｇ．Ｙ．Ｃｈｕｎｇ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、およびＬ．Ｃ．Ｆｅｌｄｍａｎ、「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ４Ｈ−ＳｉＣ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ， ＮＯ Ａｎｎｅａｌｅｄ ＳｉＯ２」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｄｅｎｖｅｒ、ＣＯ、６月１９−２１日、２０００年；Ｇ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｒ．Ａ．Ｗｅｌｌｅｒ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、Ｍ．Ｋ．Ｄａｓ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｉｍｐｒｏｖｅｄ Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｆｏｒ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ Ｆｏｌｌｏｗｉｎｇ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｓ ｉｎ Ｎｉｔｒｉｃ Ｏｘｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓに掲載予定；ならびにＧ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｍ．Ｄｉ Ｖｅｎｔｒａ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、およびＲ．Ａ．Ｗｅｌｌｅｒ、「Ｅｆｆｅｃｔ ｏｆ ｎｉｔｒｉｃ ｏｘｉｄｅ ａｎｎｅａｌｉｎｇ ｏｎ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｉｅｓ ｎｅａｒ ｔｈｅ ｂａｎｄ ｅｄｇｅｓ ｉｎ ｔｈｅ ４Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第１３号、１７１３−１７１５頁、２０００年３月。酸窒化物を、以下の文献に記載されているように形成しても良い。米国特許出願第 号、発明の名称「Ｈｉｇｈ Ｖｏｌｔａｇｅ， Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃａｐａｃｉｔｏｒ Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」（２００１年６月１１日出願）。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。
【００５３】
窒化酸化物層の形成の例として、炭化ケイ素層をＮ２Ｏ環境中で少なくとも約１２００℃の温度で酸化することによって、酸化物の層を炭化ケイ素層上に設けても良い。Ｎ２Ｏの所定の温度プロファイルおよび所定の流量プロファイルを、酸化の間に与える。所定の温度プロファイルおよび／または所定の流量プロファイルは、一定であっても変化しても良く、また定常状態条件へのランプ（ｒａｍｐｓ）を含んでいても良い。所定の温度プロファイルおよび所定の流量プロファイルを、ＳｉＣの伝導帯付近のエネルギーを有する酸化物／炭化ケイ素界面の界面準位を減らすように選んでも良い。所定の温度プロファイルの結果、酸化温度が約１２００℃を超えても良い。好ましくは、酸化温度は約１３００℃である。酸化時間は、所望する酸化物層の厚みに応じて変化する場合がある。そのため酸化は、約１５分間から約３時間またはそれ以上の間、行っても良い。
【００５４】
さらに所定の流量プロファイルは、約２標準リットル毎分（ＳＬＭ）から約６ＳＬＭの１つまたは複数の流量を含んでいても良い。好ましくは、流量は約３．５から約４標準リットル毎分である。また結果として生じる酸化物層を形成した後に、酸化物層をＡｒまたはＮ２中でアニーリングしても良い。このようなＡｒまたはＮ２中でのアニーリング工程は、たとえば約１時間行っても良い。
【００５５】
所定の流量プロファイルは好ましくは、約０．３７ｃｍ／ｓから約１．１１ｃｍ／ｓのＮ２Ｏの１つまたは複数の速度を与える。特に、所定の流量プロファイルは好ましくは、約０．６５ｃｍ／ｓから約０．７４ｃｍ／ｓのＮ２Ｏの１つまたは複数の速度を与える。また酸化物層のウェット再酸化を行っても良く、および／または蒸気を部分的にまたはその分圧を含む環境中でＮ２Ｏ酸化を行っても良い。
【００５６】
また炭化ケイ素層上への酸化物層の形成を、Ｎ２Ｏ環境中において、約１２００℃を超える酸化温度を含む所定の温度プロファイルおよびＮ２Ｏに対する所定の流量プロファイルで、炭化ケイ素層上に酸化物層を形成することによって行っても良い。所定の流量プロファイルは、少なくとも約１１秒のＮ２Ｏの初期滞留時間が得られるように選んでも良い。好ましくは、初期滞留時間は約１１秒から約３３秒である。より好ましくは、初期滞留時間は約１９秒から約２２秒である。またＮ２Ｏの全滞留時間は、約２８秒から約８４秒であっても良い。好ましくは、全滞留時間は約４８秒から約５６秒である。
【００５７】
図１２に、界面準位密度対伝導帯からのエネルギー準位のグラフを例示する。線２００は、アニールした酸化物を示す。線２０２は、ＮＯ環境中でドライアニールした後の酸化物を示す。線２０４は、Ｎ２Ｏ環境中でドライアニールした後の酸化物を示す。線２０６は、ＮＯ環境中でウェットアニールした後の酸化物を示す。
【００５８】
図８Ｇに、ゲートコンタクト３２の形成を例示する。前述したように、ゲートコンタクト３２は、ｐ型ポリシリコンであっても良いし、他の好適なコンタクト材料であっても良いし、また当業者に知られた技術を用いて形成してパターニングしても良い。あるいは、図８Ｆの酸化物２８とゲートコンタクト３２とを、一緒に形成してパターニングしても良い。最後に図８Ｈに、ソースおよびドレインコンタクト３０および３４の形成を例示する。これらは、蒸着（ｅｖａｐｏｒａｔｉｖｅ ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。好ましくは、ソースおよびドレインコンタクト３０および３４は、ニッケルであり、形成した後に約８２５℃でアニールして、オーミックコンタクトの特性を向上させる。
【００５９】
図９Ａから９Ｊに、再成長させたエピタキシャル層を用いる本発明の代替的な実施形態によるデバイスの製造工程を例示する。図９Ａに示すように、ｎ型層１２上にマスク１２０を形成してパターニングした後、ｎ型層１２内に不純物を注入して、ｐ−ウェル２０を形成する。好ましくは、不純物はＡｌであって、前述した深さまでおよび活性化されたときに所望のキャリア濃度が得られるように注入する。ｐ−ウェル２０の形成後、マスク１２０を取り除いてマスク１２２を形成し、随意のｐ＋領域２２に対応するようにパターニングする。ｐ型注入を、マスク１２２を用いて行う（図９Ｂ）。好ましくは、ｐ型注入では、Ａｌをｐ型不純物として注入する。このような不純物を、本明細書で述べたｐ＋領域２２の寸法およびキャリア濃度が得られるように注入する。ｐ−ウェル２０およびｐ＋領域２２の両方を注入した後、結果として生じる構造を少なくとも約１５００℃の温度まで加熱し、その温度に約３０秒から約６０分の間維持して、注入不純物を活性化する。
【００６０】
図９Ｃに示すように、マスク１２２を取り除いた後に、ＳｉＣのエピタキシャル層１２４を、ｐ＋領域２２、ｐ−ウェル２０、およびｎ型炭化ケイ素層１２の上に、炭化ケイ素エピタキシャル層を成長させる従来技術を用いて形成する。前述したように、再成長させたエピタキシャル層１２４は、好ましくはアンドープの炭化ケイ素であるが、低濃度にドープされた炭化ケイ素であっても良い。
【００６１】
図９Ｄに、短絡チャネル２６’を形成するためのｎ型不純物の随意の注入を例示する。図９Ｄに示すように、マスク１２６を形成してパターニングした後、マスク１２６を用いてｎ型不純物を注入して、短絡チャネル２６’を形成する。好ましくは、短絡チャネルがデバイスのＪＦＥＴ領域内部に実質的に延びないように、マスク１２６を形成して短絡チャネルの所望の位置を与える。好適なｎ型不純物には、窒素およびリンが含まれる。好ましくは、不純物を、本明細書で述べた短絡チャネル２６’の寸法およびキャリア濃度が得られるように注入する。
【００６２】
図９Ｅに、ｎ＋領域２４の形成を例示する。図９Ｅに示すように、マスク１２６を取り除いた後、マスク１２８を形成してパターニングして、ｎ＋領域２４に対応する開口部を設ける。マスク１２８を用いて、ｎ＋領域２４に対して本明細書で述べた寸法およびキャリア濃度が得られるようにｎ型不純物を注入する。
【００６３】
図９Ｆに、マスク１２８の除去とともにｎ＋層１０の形成を例示する。ｎ＋層１０は、ｎ型不純物を基板に裏面注入して形成しても良いし、またはエピタキシャル層であっても良いし、および図９Ａの前に形成しても良い。随意に、この構造のアニール（好ましくは１５００℃を下回る温度で）を行って、注入したｐ型およびｎ型不純物を活性化しても良い。あるいは、ゲート酸化物を形成後にアニールしてＳｉＣ／ＳｉＯ２界面を改善させる実施形態において、このような不純物の活性化をこのようなアニールによって行っても良い。
【００６４】
図９Ｇに、ゲート酸化物２８の形成とパターニングとを例示する。ゲート酸化物２８は、好ましくは熱成長させたものであり、また好ましくは窒化酸化物である。窒化酸化物は、好適であればどんなゲート酸化物であっても良いが、ＳｉＯ２、酸窒化物、またはＯＮＯが好ましい場合がある。ゲート酸化物の形成は、図８Ｆを参照して前述したように行っても良い。
【００６５】
図９Ｈに、ソースコンタクト３０’の形成を例示する。図９Ｈに示すように、再成長層１２４内に、ｐ＋領域２２の位置に対応する窓を開ける。次に窓内にコンタクト３０’を形成する。図９ｌに、ゲートコンタクト３２およびソースコンタクト３０’の形成を例示する。あるいは、図９Ｇの酸化物２８とゲートコンタクト３２とを、一緒に形成してパターニングしても良い。前述したように、ゲートコンタクト３２は、ｐ型ポリシリコンであっても良いし、他の好適なコンタクト材料であっても良いし、また当業者に知られた技術を用いて形成してパターニングしても良い。ソースコンタクト３０’は、蒸着、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。最後に、図９Ｊに、ドレインコンタクト３４の形成を例示する。ドレインコンタクト３４は、蒸着、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。好ましくは、ソースおよびドレインコンタクト３０’および３４は、ニッケルであり、形成した後に、約６００℃から約１０００℃の温度、たとえば約８２５℃でアニールして、オーミックコンタクトの特性を向上させる。
【００６６】
前述したように、本発明の実施形態によって、デバイスのＪＦＥＴ領域とｐ−ウェル２０を通ってｎ＋領域２４との間の短絡チャネル２６および２６’が得られる。短絡チャネル２６および２６’を形成する際には、ｎ型不純物のドーズおよびエネルギーを好ましくは、ゼロゲートバイアスにおいてデバイスがノーマリオフとなるように制御する。こうすることは可能である。と言うのは、ｐｎ接合のビルトイン電圧、ゲート金属とＳｉＣとの間の仕事関数の差、酸化物および界面準位での正味の電荷から、浅いｎ型層の自己空乏が存在するからである。しかし埋め込まれたｐｎ接合によってｎ−層が完全に空乏することがないように、注意しなければならない。こうすることによって、薄い蓄積層の下にバルクチャネルが存在することが保証される。図１０Ａ〜１０Ｃに示すように、このバルクチャネルの幅は、ＭＯＳ界面に蓄積層が形成されるまで、正のゲートバイアスとともに増加する。この蓄積層は、表面粗さおよび表面電位の変動によって、不連続となる場合がある。
【００６７】
図１０Ａには、ゲートバイアスを全く印加しないときの短絡チャネル２６および２６’を例示する。図１０Ｂに示すように、バルクチャネル（正のゲートバイアスによって生成される）は、不連続な表面蓄積層領域をつなげており、その結果、滑らかな電流経路がＭＯＳＦＥＴのソースからドレインまで形成される。図１０Ｃに示すように、印加するゲートバイアスが大きくなるにつれて、バルクチャネルは最終的に蓄積層まで延びる。
【００６８】
すでに簡単に述べたように、より効果的な短絡チャネルを実現するために、高い仕事関数を有するゲート金属（たとえばｐ＋ポリシリコン）およびより薄いゲート誘電体を用いることができる。高い仕事関数のゲート金属およびより薄いゲート誘電体によって、ゼロゲートバイアス時にＭＯＳゲートの下の電荷をより多く空乏させることができる。その結果、正ゲートバイアス時にバルクチャネルが有する自由キャリアは多くなる（図１０Ａ）。しかし短絡チャネルを設けるだけでは、非常に高い有効チャネル移動度を実現するには不十分である可能性がある。と言うのは、バルクチャネル内の自由電子の数が非常に限られているからである。しかし短絡チャネルとともに、表面状態密度の低減（好ましくは、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの０．４ｅＶ以内において約１０１２ｅｖ−１ｃｍ−２未満まで）を行ってキャリアの表面散乱を減らすことによって、非常に高い有効チャネル移動度を得ることができる。
【００６９】
図１３に、本発明の実施形態によるデバイスのオン状態Ｉ−Ｖ特性を示す。デバイスは、３．３ｍｍ×３．３ｍｍの４ＨＳｉＣパワーＭＯＳＦＥＴであった。図１３に示すように、１０Ａの電流が、４．４Ｖの順方向電圧降下に対して得られている。このデバイスは、比較的高ドーズの窒素がｐ−ウェルに注入されているために、ＶＧ＝０Ｖ時にノーマリオンである。しかしこのドーズを減らすことによって、デバイスをノーマリオフにすることができる。図１４に、本発明の実施形態による１００μｍ×１００μｍのＭＯＳＦＥＴに対する電子移動度対ゲート電圧を示す。電界が低い状況では、チャネルの埋め込み性（ｂｕｒｉｅｄ ｎａｔｕｒｅ）によって、非常に高い移動度（バルク値に匹敵する）が得られている。ゲートバイアスが高くなると、チャネルが表面に限定されているために、移動度は下がる。たとえそうであっても、〜５０ｃｍ２／Ｖｓの高い電界移動度が実現されている。
【００７０】
本発明の実施形態を、特定の工程順序を参照して説明してきたが、当業者であれば分かるように、順序内のある工程については、やはり本発明の教示からの利益を得ながら、並べ替えることができる。たとえば、本発明の特定の実施形態においては、ｎ＋領域２４およびｐ＋領域２２の形成は逆にしても良い。したがって本発明を、本明細書で記載した正確な工程順序に限定されると解釈してはならない。
【００７１】
図面および明細書においては、本発明の典型的で好ましい実施形態が開示されており、具体的な用語が用いられているが、これらは一般的で説明的な意味で用いられているにすぎず、限定を目的とするものではない。本発明の範囲は添付の特許請求の範囲に述べられている。
【図面の簡単な説明】
【図１Ａ】
従来のＵＭＯＳＦＥＴを示す図である。
【図１Ｂ】
従来のＤＩＭＯＳＦＥＴを示す図である。
【図１Ｃ】
従来のＬＤＭＯＳＦＥＴを示す図である。
【図１Ｄ】
従来のＬＤＭＯＳＦＥＴを示す図である。
【図２】
６Ｈおよび４Ｈ−ポリタイプ炭化ケイ素上のＯＮＯおよび熱成長酸化物に対する界面トラップ密度対電圧を示すグラフである。
【図３】
従来のプレーナＭＯＳＦＥＴを示す概略図である。
【図４】
ｎチャネルＳｉＣ ＡＣＣＵＦＥＴを示す概略図である。
【図５】
粗いＳｉＣ／ＳｉＯ２界面と電子の不連続反転層とを示す概略図である。
【図６】
本発明の実施形態によるＳｉＣ ＭＯＳＦＥＴを示す概略図である。
【図７】
本発明のさらなる実施形態によるＳｉＣ ＭＯＳＦＥＴを示す概略図である。
【図８Ａ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｂ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｃ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｄ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｅ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｆ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｇ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｈ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ａ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｂ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｃ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｄ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｅ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｆ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｇ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｈ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｉ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｊ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図１０Ａ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１０Ｂ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１０Ｃ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１１】
本発明の実施形態での使用に適した典型的なドーピングプロファイルを示すグラフである。
【図１２】
ＮＯおよびＮ２Ｏの酸化後アニーリングに対する界面トラップ密度（Ｄｉｔ）対伝導帯からのエネルギー準位（Ｅｃ−Ｅ）を示すグラフである。
【図１３】
本発明の実施形態によるデバイスに対する順方向Ｉ−Ｖ特性を示すグラフである。
【図１４】
本発明の実施形態によるデバイスに対するチャネル移動度対ゲート電圧を示すグラフである。
（関連特許出願）
本出願は、米国仮出願第６０／２３７，８２２号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｉｍｐｒｏｖｉｎｇ ａｎ Ｉｎｔｅｒｆａｃｅ Ｂｅｔｗｅｅｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ ａｎｄ ａｎ Ｏｘｉｄｅ Ｌａｙｅｒ」、米国仮出願第６０／２３７，４２６号、発明の名称「ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴ ａｎｄ Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」（２０００年１０月３日に出願）、米国仮出願第６０／２９４，３０７号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ｇｒｏｗｔｈ ｏｆ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年５月３０日に出願）、および米国仮出願第０９／８３４，２８３号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ａｎｎｅａｌｉｎｇ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年４月１２日に出願）からの優先権を主張する。その開示を、参照により本明細書に完全に記載されているかのごとく組み込む。
【０００２】
（発明の分野）
本発明は、半導体デバイスおよび半導体デバイスの製造に関し、より詳細には、炭化ケイ素（ＳｉＣ）金属酸化物半導体トランジスタ（ＭＯＳＦＥＴ）およびこのようなＭＯＳＦＥＴの製造に関する。
【０００３】
（発明の背景）
高電流、高電圧、低オン抵抗の垂直ＳｉＣパワーＭＯＳＦＥＴを作製することは、少なくとも部分的には、反転層における電子の表面移動度が不十分であるために、これまで実現不可能であった。最近、いくつかの加工技術がラテラルＭＯＳＦＥＴ構造に対して開発された結果、表面電子移動度が向上している。しかしパワーＭＯＳＦＥＴ構造は、ｐ型ドーパントたとえばｐ−ウェル／ｐ＋コンタクト／ｐ−接合終端エクステンション（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ：ＪＴＥ）注入を活性化するための１５００℃を超える温度でのアニールなどの加工をさらに必要とする場合がある。このようなアニールは、上記の技術を用いて製造されたパワーＭＯＳＦＥＴの性能に悪影響を及ぼす場合がある。
【０００４】
多くの炭化ケイ素パワーＭＯＳＦＥＴ構造が、文献に記載されている。たとえば以下の文献を参照されたい。米国特許第５，５０６，４２１号；Ａ．Ｋ．Ａｇａｒｗａｌ、Ｊ．Ｂ．Ｃａｓａｄｙ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、Ｍ．Ｈ．Ｗｈｉｔｅ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「１．１ ｋＶ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＵＭＯＳＦＥＴ’ｓ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第１２号、５８６−５８８頁、１９９７年１２月；Ａ．Ｋ．Ａｇａｒｗａｌ、Ｊ．Ｂ．Ｃａｓａｄｙ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「１４００ Ｖ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第２６４−２６８巻、９８９−９９２頁、１９９８年；Ｊ．Ｔａｎ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、およびＭ．Ｒ．Ｍｅｌｌｏｃｈ、「Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ａｃｃｕｍｕｌａｔｉｏｎ−Ｌａｙｅｒ ＵＭＯＳＦＥＴｓ ｉｎ ４Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１９巻、第１２号、４８７−４８９頁、１９９８年１２月；Ｊ．Ｎ．Ｓｈｅｎｏｙ、Ｊ．Ａ．Ｃｏｏｐｅｒ、およびＭ．Ｒ．Ｍｅｌｌｏｃｈ、「Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｄｏｕｂｌｅ−Ｉｍｐｌａｎｔｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴ’ｓ ｉｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第３号、９３−９５頁、１９９７年３月；Ｊ．Ｂ．Ｃａｓａｄｙ、Ａ．Ｋ．Ａｇａｒｗａｌ、Ｌ．Ｂ．Ｒｏｗｌａｎｄ、Ｗ．Ｆ．Ｖａｌｅｋ、およびＣ．Ｄ．Ｂｒａｎｄｔ、「９００ Ｖ ＤＭＯＳ ａｎｄ １１００ Ｖ ＵＭＯＳ ４Ｈ−ＳｉＣ Ｐｏｗｅｒ ＦＥＴｓ」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｆｔ．Ｃｏｌｌｉｎｓ、ＣＯ、６月２３−２５日、１９９７年；Ｒ．Ｓｃｈｏｒｎｅｒ、Ｐ Ｆｒｉｅｄｒｉｃｈｓ、Ｄ．Ｐｅｔｅｒｓ、Ｈ．Ｍｉｔｌｅｈｎｅｒ、Ｂ．Ｗｅｉｓ、およびＤ．Ｓｔｅｐｈａｎｉ、「Ｒｕｇｇｅｄ Ｐｏｗｅｒ ＭＯＳＦＥＴｓ ｉｎ ６Ｈ−ＳｉＣ ｗｉｔｈ Ｂｌｏｃｋｉｎｇ Ｃａｐａｂｉｌｉｔｙ ｕｐ ｔｏ １８００ Ｖ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２９５−１２９８頁、２０００年；Ｖ．Ｒ．Ｖａｔｈｕｌｙａ、およびＭ．Ｈ．Ｗｈｉｔｅ、「Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｏｎ Ｉｍｐｌａｎｔｅｄ ＳｉＣ ｔｏ ｄｅｔｅｒｍｉｎｅ Ｐｏｌｙｔｙｐｅ ｓｕｉｔａｂｉｌｉｔｙ ｆｏｒ ｔｈｅ Ｐｏｗｅｒ ＤＩＭＯＳ ｓｔｒｕｃｔｕｒｅ」、Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｃｏｎｆｅｒｅｎｃｅ、Ｓａｎｔａ Ｂａｒｂａｒａ、ＣＡ、６月３０日−７月２日、１９９９年；Ａ．Ｖ．Ｓｕｖｏｒｏｖ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｇ．Ｍ．Ｊｏｈｎｓｏｎ、Ｒ．Ｓｉｎｇｈ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「４Ｈ−ＳｉＣ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｉｍｐｌａｎｔ−Ｄｉｆｆｕｓｅｄ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｐｏｗｅｒ ＤＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２７５−１２７８頁、２０００年；Ｐ．Ｍ．Ｓｈｅｎｏｙ、およびＢ．Ｊ．Ｂａｌｉｇａ、「Ｔｈｅ Ｐｌａｎａｒ ６Ｈ−ＳｉＣ ＡＣＣＵＦＥＴ： Ａ Ｎｅｗ Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｓｔｒｕｃｔｕｒｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１８巻、第１２号、５８９−５９１頁、１９９７年１２月；Ｒａｎｂｉｒ Ｓｉｎｇｈ、Ｓｅｉ−Ｈｙｕｎｇ Ｒｙｕ、およびＪｏｈｎ Ｗ．Ｐａｌｍｏｕｒ、「Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ， Ｈｉｇｈ Ｃｕｒｒｅｎｔ， ４Ｈ−ＳｉＣ Ａｃｃｕ−ＤＭＯＳＦＥＴ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２７１−１２７４頁、２０００年；Ｙ．Ｗａｎｇ、Ｃ．Ｗｅｉｔｚｅｌ、およびＭ．Ｂｈａｔｎａｇａｒ、「Ａｃｃｕｍｕｌａｔｉｏｎ−Ｍｏｄｅ ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴ Ｄｅｓｉｇｎ， Ｉｓｓｕｅｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１２８７−１２９０頁、２０００年；ならびにＡ．Ｋ．Ａｇａｒｗａｌ、Ｎ．Ｓ．Ｓａｋｓ、Ｓ．Ｓ．Ｍａｎｉ、Ｖ．Ｓ．Ｈｅｇｄｅ、およびＰ．Ａ．Ｓａｎｇｅｒ、「Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｌａｔｅｒａｌ ＲＥＳＵＲＦ， ６Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１３０７−１３１０頁、２０００年。
【０００５】
既存のＳｉＣ構造は、３つのカテゴリに分けることができる。（１）トレンチまたはＵＭＯＳＦＥＴ、（２）垂直二重注入ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）、および（３）横拡散ＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）である。図１Ａ、１Ｂ、１Ｃ、および１Ｄに、これらの構造を示す。しかし図１Ａに例示するトレンチＭＯＳＦＥＴの場合には、高い絶縁破壊電圧と、トレンチの側壁に沿う再現性ある高い反転層移動度とを、実現するのは難しい場合がある。その結果、オン抵抗が非常に高くなる場合があり、この構造は実際的ではない可能性がある。図１Ｃおよび１Ｄに例示するラテラルＤＭＯＳＦＥＴは、ゲート酸化物内の電界が高く、任意の絶縁破壊電圧において垂直ＤＩＭＯＳＦＥＴと比べてオン抵抗が高いという欠点がある可能性がある。
【０００６】
図１Ｂに例示する垂直ＤＩＭＯＳＦＥＴ構造は、シリコン技術で用いられている拡散（ＤＭＯＳＦＥＴ）構造の変形である。通常、ｐ−ウェルにはＡｌまたはボロンが注入され、ソース領域（ｎ＋）には、窒素またはリンが注入され、ｐ＋領域には通常Ａｌが注入される。注入物は、１４００℃〜１７００℃の温度で活性化される。ｎ＋層へのコンタクトはニッケル（Ｎｉ）で作製されてアニールされ、ｐ＋へのコンタクトはＮｉ、Ｔｉ、またはＴｉ／Ａｌで作製される。コンタクトはともに高温でアニールされる。ゲート誘電体は通常、熱成長させるか（熱ＳｉＯ２）、または減圧化学気相成長（ＬＰＣＶＤ）技術を用いて堆積させ、その後に種々の周囲の中でアニールする。堆積させた誘電体は、ＳｉＯ２または酸化物／窒化物／酸化物（ＯＮＯ）積層物の場合がある。ＤＩＭＯＳＦＥＴ構造に伴う難点の１つは、反転層電子の移動度が不十分なことであり、そのためオン抵抗が非常に高くなる可能性がある。このような問題の原因は、図２に示すように、伝導帯エッジ付近の界面準位の密度が高いことであると考えられている。Ｒ．Ｓｃｈｏｒｎｅｒ、Ｐ．Ｆｒｉｅｄｒｉｃｈｓ、Ｄ．Ｐｅｔｅｒｓ、およびＤ．Ｓｔｅｐｈａｎｉ、「Ｓｉｇｎｉｆｉｃａｎｔｌｙ Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ＭＯＳＦＥＴｓ ｏｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ｕｓｉｎｇ ｔｈｅ １５Ｒ−ＳｉＣ Ｐｏｌｙｔｙｐｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２０巻、第５号、２４１−２４４頁、１９９９年５月を参照されたい。
【０００７】
伝導帯エッジ付近の界面準位は、そうでなければ自由である電子を反転層からトラップする傾向があり、反転層に残る自由電子の数が比較的少ない。また、トラップされた電子によって負に帯電された状態が界面に生成されるため、界面で自由電子がクーロン散乱される。自由電子の数が減り、散乱が増大することによって、ソースからドレインへの電流の伝導が減少する可能性があり、その結果、電子の有効移動度が不十分になってオン抵抗が高くなる可能性がある。いくつかの要因が、伝導帯エッジ付近の高密度状態の原因であると考えられている。すなわち（１）カーボンまたはシリコンのダングリングボンド、（２）カーボンクラスタ、および（３）界面に薄いアモルファスシリコン層を形成するＳｉ−Ｓｉボンド、である。Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、「Ａｔｏｍｉｃ Ｓｃａｌｅ Ｅｎｇｉｎｅｅｒｉｎｇ ｏｆ ＳｉＣ Ｄｉｅｌｅｃｔｒｉｃ Ｉｎｔｅｒｆａｃｅｓ」、ＤＡＲＰＡ／ＭＴＯ Ｈｉｇｈ Ｐｏｗｅｒ ａｎｄ ＯＮＲ Ｐｏｗｅｒ Ｓｗｉｔｃｈｉｎｇ ＭＵＲＩ Ｒｅｖｉｅｗｓ、Ｒｏｓｓｌｙｎ、ＶＡ、１９９９年８月１０−１２日、およびＶ．Ｖ．Ａｆａｎａｓ’ｅｖ、Ｍ．Ｂａｓｓｌｅｒ、Ｇ．Ｐｅｎｓｌ、およびＭ．Ｓｃｈｕｌｚ、「Ｉｎｔｒｉｎｓｉｃ Ｓｉｃ／Ｓｉｏ２ Ｉｎｔｅｒｆａｃｅ Ｓｔａｔｅｓ」、Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ａ）、第１６２巻、３２１−３３７頁、１９９７年を参照されたい。
【０００８】
高密度の界面準位に加えて、いくつかの他のメカニズムも反転層電子の不十分な移動度の原因であると考えられている。すなわち、（１）Ａｌドープされたｐ型ＳｉＣから分離したＡｌ、および（２）注入不純物の高温活性化により生じた表面粗さ、である。Ｓ．Ｓｒｉｄｅｖａｎ、Ｐ．Ｋ．ＭｃＬａｒｔｙ、およびＢ．Ｊ．Ｂａｌｉｇａ、「Ｏｎ ｔｈｅ Ｐｒｅｓｅｎｃｅ ｏｆ Ａｌｕｍｉｎｕｍ ｉｎ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ Ｏｘｉｄｅｓ ｏｎ ６Ｈ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１７巻、第３号、１３６−１３８頁、１９９６年３月、ならびにＭ．Ａ．Ｃａｐａｎｏ、Ｓ．Ｒｙｕ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、Ｍ．Ｒ．Ｍｅｌｌｏｃｈ、Ｋ．Ｒｏｔｔｎｅｒ、Ｓ．Ｋａｒｌｓｓｏｎ、Ｎ．Ｎｏｒｄｅｌｌ、Ａ．Ｐｏｗｅｌｌ、およびＤ．Ｅ．Ｗａｌｋｅｒ，Ｊｒ．、「Ｓｕｒｆａｃｅ Ｒｏｕｇｈｅｎｉｎｇ ｉｎ Ｉｏｎ Ｉｍｐｌａｎｔｅｄ ４Ｈ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」、Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ、第２８巻、第３号、２１４−２１８頁、１９９９年３月を参照されたい。Ｐｕｒｄｕｅ大学の研究者は、反転層の電子移動度と注入活性化温度との間に直接的な相互関係が存在すると結論している。この研究では、注入活性化温度が低いと（１２００℃）電子移動度が高くなり、活性化温度が高いと（１４００℃）電子移動度が低くなると結論している。Ｍ．Ｋ．Ｄａｓ、Ｊ．Ａ．Ｃｏｏｐｅｒ，Ｊｒ．、Ｍ．Ｒ．Ｍｅｌｌｏｃｈ、およびＭ．Ａ．Ｃａｐａｎｏ、「Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｉｎ ４Ｈ−ａｎｄ ６Ｈ ＳｉＣ ＭＯＳＦＥＴｓ」、ＩＥＥＥ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉａｌｉｓｔｓ Ｃｏｎｆｅｒｅｎｃｅ、Ｓａｎ Ｄｉｅｇｏ、ＣＡ、１９９８年１２月３−５日を参照されたい。これらの結果は、ｐ−ウェルの注入を用いないプレーナＭＯＳＦＥＴ（図３）について得られたものである。ｐ−ウェルに注入される不純物（Ａｌまたはボロン）は通常、少なくとも１５００℃の活性化温度が必要である。
【０００９】
図４に、いわゆる「ＡＣＣＵＦＥＴ」構造を示す。この構造では、反転層の代わりに蓄積層を横切って伝導するため、電子移動度が高くなっている。この構造では、薄い未注入のｎ型表面層が残るように、Ａｌを用いてｐ−ウェルに注入がなされている。このｎ型層は、ｐｎ接合のビルトイン電圧により完全に空乏化している。しかし注入活性化温度は、前述した表面粗さを回避するために、通常１４００℃に制限されている。残りのｎ層のドーピングは、成長させたｎ型層のドーピングと同じである。この構造では、６Ｈ−ＳｉＣ中の電子移動度は高いが、４Ｈ−ＳｉＣ中の電子移動度は非常に低いことが分かっている。
【００１０】
ＳｒｉｄｅｖａｎおよびＡｌｏｋは、ｐ型エピタキシャル層（ｐ−エピ）上のプレーナＭＯＳＦＥＴにおいて４Ｈ−ＳｉＣ中の高い電子移動度が得られたことを報告している。Ｓ．ＳｒｉｄｅｖａｎおよびＢ．Ｊａｙａｎｔ Ｂａｌｉｇａ、「Ｌａｔｅｒａｌ Ｎ−Ｃｈａｎｎｅｌ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ’ｓ」ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第１９巻、第７号、２２８−２３０頁、１９９８年７月；Ｄ．Ａｌｏｋ、Ｅ．Ａｒｎｏｌｄ、およびＲ．Ｅｇｌｏｆｆ、「Ｐｒｏｃｅｓｓ Ｄｅｐｅｎｄｅｎｃｅ ｏｆ Ｉｎｖｅｒｓｉｏｎ Ｌａｙｅｒ Ｍｏｂｉｌｉｔｙ ｉｎ ４Ｈ−ＳｉＣ Ｄｅｖｉｃｅｓ」Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第３３８−３４２巻、１０７７−１０８０頁、２０００年。しかしこれは、高電圧パワーＭＯＳＦＥＴ構造ではない。ｐ−エピを用いることで、ｐ−ウェルの活性化および結果として生じる表面粗さに関連する問題は、潜在的に回避することができる。堆積酸化物を使用し、ソースおよびドレイン領域に対する窒素注入を活性化する温度は、表面粗さを回避するために最小限（１２５０℃）に維持された。ソースおよびドレイン領域に対するコンタクトは、ゲート酸化物／ＳｉＣ界面を保護するために、アニールされなかった。高い電子移動度は、堆積ＳｉＯ２層の特別なウェットアニールに起因すると考えられている。このアニールは、４００分間、９８℃の脱イオン（ＤＩ）水を通してバブリングさせたＮ２中で、１１００℃で行われ、その後にＡｒアニールが１１００℃で６０分間行われ、その後に９５０℃のウェットＮ２アニールが６０分間行われた。アニールは、堆積酸化物の密度を高めて界面準位密度を減らすために行われた。残念ながら、このアプローチには再現性に難点がある。いくつかのグループ、たとえばＲｅｎｓｅａｌａｒ Ｐｏｌｙｔｅｃｈｎｉｃ Ｉｎｓｔｉｔｕｔｅ（ＲＰＩ）、Ｐｕｒｄｕｅ大学、およびＣｒｅｅ社の研究者が、この結果を再現しようと試みているが、失敗に終わっている。
【００１１】
有望であると報告されている他の方法は、カウンタードーピング法である。Ｋ．ＵｅｎｏおよびＴａｄａａｋｉ Ｏｉｋａｗａ、「Ｃｏｕｎｔｅｒ−Ｄｏｐｅｄ ＭＯＳＦＥＴ’ｓ ｏｆ ４Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２０巻、第１２号、６２４−６２６頁、１９９９年１２月。この場合もやはり、ｐ−ウェル注入を行わないプレーナＭＯＳＦＥＴに対して行われている。これは高電圧パワーＭＯＳＦＥＴ構造ではない。ｐ−エピを用いることで、ｐ−ウェル活性化および結果として生じる表面粗さに関連する問題を、回避することができる。カウンタードーピング法では、窒素などのｎ型不純物の薄い層を、ソースとドレインとの間に注入する。注入を、表面粗さを回避するために低温（１３００℃）で活性化する。ｎ型領域のドーピング濃度の制御は、ｎ型注入のドーズおよびエネルギーの制御によって行うことができる。表面電界をこの注入で緩和することで、チャネル移動度が高くなったことが報告されている。
【００１２】
最近、窒化酸化物（ＮＯ）周囲の中で熱酸化物をアニーリングすることが、ｐ−ウェル注入を必要としないプレーナ４Ｈ−ＳｉＣ ＭＯＳＦＥＴ構造において有望視されている。Ｍ．Ｋ．Ｄａｓ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｊ．Ｗ．Ｐａｌｍｏｕｒ、Ｇ．Ｙ．Ｃｈｕｎｇ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、 ａｎｄ Ｌ．Ｃ．Ｆｅｌｄｍａｎ、「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ４Ｈ−ＳｉＣ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ， ＮＯ Ａｎｎｅａｌｅｄ ＳｉＯ２」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｄｅｎｖｅｒ、ＣＯ、６月１９−２１日、２０００年、ならびにＧ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｒ．Ａ．Ｗｅｌｌｅｒ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、Ｍ．Ｋ．Ｄａｓ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｉｍｐｒｏｖｅｄ Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｆｏｒ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ Ｆｏｌｌｏｗｉｎｇ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｓ ｉｎ Ｎｉｔｒｉｃ Ｏｘｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓに掲載予定を参照されたい。これらの開示は、参照により本明細書において完全に記載されているかのごとく組み込む。このアニールは、伝導帯エッジ付近の界面準位密度を著しく下げることが分かっている。Ｇ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｍ．Ｄｉ Ｖｅｎｔｒａ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、およびＲ．Ａ．Ｗｅｌｌｅｒ、「Ｅｆｆｅｃｔ ｏｆ ｎｉｔｒｉｃ ｏｘｉｄｅ ａｎｎｅａｌｉｎｇ ｏｎ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｉｅｓ ｎｅａｒ ｔｈｅ ｂａｎｄ ｅｄｇｅｓ ｉｎ ｔｈｅ ４Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第１３号、１７１３−１７１５頁、２０００年３月。この開示は、本明細書において完全に記載されているかのごとく組み込む。ＭＯＳ界面が改善されているために、高い電子移動度（３５〜９５ｃｍ２／Ｖｓ）が表面反転層で得られている。
【００１３】
残念ながら、ＮＯは健康上有害であり、米国防火協会（ＮＦＰＡ）の健康危険度が３である。酸化後アニールが通常行われる装置は、クリーンルームの大気に対して開放されている。これらの装置は多くの場合排気されるが、クリーンルーム内でＮＯ汚染の安全レベルを超える危険は無視できない。
【００１４】
Ｎ２Ｏ中で酸化物を成長させることができる。Ｊ．Ｐ．Ｘｕ、Ｐ．Ｔ．Ｌａｉ、Ｃ．Ｌ．Ｃｈａｎ、Ｂ．Ｌｉ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｎ２Ｏ−Ｇｒｏｗｎ Ｏｘｙｎｉｔｒｉｄｅ ｏｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２１巻、第６号、２９８−３００頁、２０００年６月。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。６Ｈ−ＳｉＣ上の酸化物を成長後に、Ｎ２Ｏ中で１１００℃の温度で窒化させることも、Ｌａｉらによって研究されている。Ｐ．Ｔ．Ｌａｉ、Ｓｕｐｒａｔｉｃ Ｃｈａｋｒａｂｏｒｔｙ、Ｃ．Ｌ．Ｃｈａｎ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｅｆｆｅｃｔｓ ｏｆ ｎｉｔｒｉｄａｔｉｏｎ ａｎｄ ａｎｎｅａｌｉｎｇ ｏｎ ｉｎｔｅｒｆａｃｅ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｅｒｍａｌｌｙ ｏｘｉｄｉｚｅｄ ＳｉＯ２／ＳｉＣ ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｙｓｔｅｍ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第２５号、３７４４−３７４６頁、２０００年６月。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。しかしＬａｉらの結論は、このような処理によって界面特性が劣化するが、その後にＯ２中でウェットまたはドライアニールすることで改善することができ、Ｎ２Ｏ中の窒化によって生じた損傷を修復できるということであった。またＬａｉらによれば、その後にＯ２アニールをしても、Ｎ２Ｏ中で窒化をしなかった場合と比べて、界面準位密度の著しい減少は何ら観察されなかったということである。しかしこの研究では６Ｈ−ＳｉＣが用いられており、４Ｈ−ＳｉＣにも効果があるかどうかは明らかではない。と言うのは、６Ｈ−ＳｉＣ ＭＯＳＦＥＴに対してなされた改善の多くは、これまで、４Ｈ−ＳｉＣ ＭＯＳＦＥＴを著しく改善することには何ら至っていないからである。
【００１５】
（発明の概要）
本発明の実施形態によって、炭化ケイ素金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と、ｎ型炭化ケイ素ドリフト層、ドリフト層内の離間されたｐ型炭化ケイ素領域を有し、またｐ型炭化ケイ素領域内のｎ型炭化ケイ素領域、ドリフト層上の酸化物層を有する炭化ケイ素ＭＯＳＦＥＴの製造方法とが提供される。またＭＯＳＦＥＴは、ｎ型炭化ケイ素領域のそれぞれからｎ型炭化ケイ素ドリフト層へ延びるｎ型の短絡チャネル（ｓｈｏｒｔｉｎｇ ｃｈａｎｎｅｌ）を有する。
【００１６】
本発明の特定の実施形態においては、ｐ型炭化ケイ素領域は、内部にアルミニウムが注入された、炭化ケイ素の離間された領域である。本発明のさらなる実施形態においては、ｎ型短絡チャネルは、ｐ型炭化ケイ素ソース領域のそれぞれと自己整合している。
【００１７】
本発明の代替的な実施形態においては、炭化ケイ素のエピタキシャル層が、ｎ型炭化ケイ素ドリフト層上であってｎ型短絡チャネルの間に設けられている。ある実施形態においては、炭化ケイ素のエピタキシャル層は、ｎ型炭化ケイ素ドリフト層とｐ型炭化ケイ素ソース領域との上にある。本発明のこのような実施形態においては、ｎ型短絡チャネルは、炭化ケイ素のエピタキシャル層の内部へおよび／またはこの層を通って延びていても良い。
【００１８】
本発明のさらなる実施形態においては、ゲートコンタクトが、酸化物層上に設けられている。本発明の特定の実施形態においては、ゲートコンタクトはｐ型ポリシリコンである。
【００１９】
本発明のさらなる実施形態においては、ｎ型短絡チャネルは、ゼロボルトゲートバイアスが印加されたときにｎ型チャネルが自己空乏（ｓｅｌｆ ｄｅｐｌｅｔｅｄ）領域となるように、ドープされている。本発明の特定の実施形態においては、短絡チャネルはシート電荷が約１０１３ｃｍ−２未満である。たとえばｎ型短絡チャネルは、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素のエピタキシャル層のシート電荷に対応するシート電荷を有していても良い。また４Ｈポリタイプ炭化ケイ素における本発明の実施形態の場合、酸化物層とｎ型ドリフト層との間の界面は好ましくは、界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶのエネルギー準位において、１０１２ｅＶ−１ｃｍ−２未満である。
【００２０】
本発明のさらなる実施形態においては、ｎ型炭化ケイ素のドリフト層と、ドリフト層内の第１のｐ型炭化ケイ素領域とを有する炭化ケイ素デバイスが提供される。第１のｐ型炭化ケイ素領域は離間され、その間のドリフト層の領域を画定する周縁を有する。ドリフト層のキャリア濃度よりも大きいキャリア濃度を有する第１のｎ型炭化ケイ素領域が、第１のｐ型炭化ケイ素領域内に設けられ、第１のｐ型炭化ケイ素領域の周縁から間隔を置いて配置されている。第１のｎ型炭化ケイ素領域のキャリア濃度よりも小さいキャリア濃度を有する第２のｎ型炭化ケイ素領域が、第１のｎ型炭化ケイ素領域から、第１のｐ型炭化ケイ素領域の周縁まで延びている。酸化物層が、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上に設けられている。
【００２１】
本発明の特定の実施形態においては、第２のｎ型炭化ケイ素領域は、シート電荷が約１０１３ｃｍ−２未満である。たとえば第２の炭化ケイ素領域は、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素のエピタキシャル層のシート電荷に対応するシート電荷を有していても良い。また第２のｎ型炭化ケイ素領域は、深さが約０．０５μｍから約１μｍであっても良い。また第２のｎ型炭化ケイ素領域は、約０．５μｍから約５μｍの距離だけ、第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の外縁まで延びていても良い。
【００２２】
４Ｈポリタイプ炭化ケイ素を用いる本発明のさらなる実施形態においては、酸化物層と、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域との間の界面の界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶにおいて約１０１２ｅＶ−１ｃｍ−２未満である。
【００２３】
本発明のさらなる実施形態においては、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域が設けられている。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きい。また第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。
【００２４】
本発明の特定の実施形態においては、第１のｐ型炭化ケイ素領域は、約１μｍから約１０μｍの距離だけ離間されている。また第１のｐ型炭化ケイ素領域は、キャリア濃度が、約１×１０１６から約２×１０１９ｃｍ−３であっても良い。
【００２５】
また、第１のｐ型炭化ケイ素領域と第１のｎ型炭化ケイ素領域との上にあるソースコンタクトが設けられていても良い。またキャリア濃度がドリフト層のキャリア濃度よりも大きく、ドリフト層に隣接して酸化物層の反対側に配置された、ｎ型炭化ケイ素層が設けられていても良い。このような実施形態においては、ドレインコンタクトが、ｎ型炭化ケイ素層上に設けられていても良い。
【００２６】
本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層が、第１のｐ型領域とｎ型炭化ケイ素のドリフト層との上に設けられている。第２のｎ型炭化ケイ素領域はエピタキシャル層内部に延び、第１のｎ型炭化ケイ素領域はエピタキシャル層を通って延び、酸化物層は、エピタキシャル層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上にある。エピタキシャル層は、アンドープの炭化ケイ素であっても良い。またエピタキシャル層は、シート電荷が約１０１３ｃｍ−２未満のｎ型炭化ケイ素であっても良い。また炭化ケイ素のエピタキシャル層は、厚みが約０．０５μｍから約１μｍの炭化ケイ素のエピタキシャル層であっても良い。好ましくは、炭化ケイ素のエピタキシャル層は、厚みが約１０００から約５０００Åである。
【００２７】
本発明のさらなる実施形態においては、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域が、設けられている。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きく、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。エピタキシャル層内の窓を、第２のｐ型炭化ケイ素領域を露出させるように位置決めして、第１のソースコンタクトを、第２のｐ型炭化ケイ素領域上の窓内に設けても良い。また第２のソースコンタクトを、第１のソースコンタクトと第１のｎ型炭化ケイ素領域との上に設けても良い。
【００２８】
本発明の種々の実施形態において、炭化ケイ素デバイスの製造方法は、ｐ型不純物をｎ型炭化ケイ素層内に注入して、第１のｐ型炭化ケイ素領域を設けることを含む。第１のｐ型炭化ケイ素領域は、離間され、その間のｎ型炭化ケイ素層の領域を画定する周縁を有する。またｎ型不純物を第１のｐ型炭化ケイ素領域内に注入して、炭化ケイ素層のキャリア濃度よりも大きいキャリア濃度を有する第１のｎ型炭化ケイ素領域を設ける。第１のｎ型炭化ケイ素領域は、第１のｐ型炭化ケイ素領域の周縁から間隔を置いて配置される。ｎ型不純物を、第１のｐ型炭化ケイ素領域内に注入して、第１のｎ型炭化ケイ素領域のキャリア濃度よりも小さいキャリア濃度を有し、第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の周縁まで延びる、第２のｎ型炭化ケイ素領域を設ける。酸化物層を、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上でパターニングして、ゲート酸化物を形成する。
【００２９】
特定の実施形態においては、ｐ型不純物を注入すること、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設けること、および、ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設けることは、第１のｐ型炭化ケイ素領域に対応する開口部を有してｎ型炭化ケイ素層の一部を露出させる第１のマスクをｎ型炭化ケイ素層上にパターニングすること、次にｐ型不純物をｎ型炭化ケイ素内に第１のマスクを用いて注入すること、および、ｎ型不純物を第１のｐ型炭化ケイ素領域内に第１のマスクを用いて注入すること、によって提供される。第２のマスクは、ｎ型炭化ケイ素層上でパターニングされ、この第２のマスクは、第１のｎ型炭化ケイ素領域に対応する開口部を有して、ｐ型およびｎ型不純物が内部に注入されたｎ型炭化ケイ素層の一部を露出させる。ｎ型不純物をｎ型炭化ケイ素層内に第２のマスクを用いて注入する。
【００３０】
本発明のある実施形態においては、ｎ型不純物をｎ型炭化ケイ素層内に第１のマスクを用いて注入することの後に、注入不純物を少なくとも約１５００℃の温度でアニールすることによって活性化することを行う。好ましくは、ｐ型不純物はアルミニウムである。
【００３１】
また第２のマスクは、第２のｎ型炭化ケイ素領域が、約０．５μｍから約５μｍの距離だけ第１のｎ型炭化ケイ素領域から第１のｐ型炭化ケイ素領域の外縁まで延びるように、パターニングしても良い。また不純物は、第２のｎ型炭化ケイ素領域が約１０１３ｃｍ−２未満のシート電荷を有するように注入しても良い。ｎ型不純物は、第２のｎ型炭化ケイ素領域が約０．０５μｍから約１μｍの深さを有するような注入エネルギーを用いて注入しても良い。
【００３２】
本発明の特定の実施形態においては、酸化物層を熱成長させる。また酸化物層を、酸化物−窒化物−酸化物（ＯＮＯ）層を形成することによって設けても良い。好ましくは、ＯＮＯ構造の第１の酸化物層を熱成長させる。何れにしても、酸化物層をＮＯ環境またはＮ２Ｏ環境中でアニールしても良い。またアニーリングによって、酸化物層と、ドリフト層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域との間の界面の界面準位密度として、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶにおいて約１０１２ｅＶ−１ｃｍ−２未満が得られることが好ましい。このような界面準位密度は、Ｓｚｅ、Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、第２版、Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ、１９８１年、３８３−３９０頁で説明されている方法で求めることができる。
【００３３】
本発明のさらなる実施形態においては、ｐ型不純物を、ｎ型炭化ケイ素層内に注入して、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域を設ける。第２のｐ型炭化ケイ素領域は、キャリア濃度が、第１の炭化ケイ素領域のキャリア濃度よりも大きい。また第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接していて、第２のｎ型炭化ケイ素領域の反対側である。
【００３４】
本発明のある実施形態においては、第１のマスクは、約１μｍから約１０μｍの距離だけ離間された開口部を有する。またｎ型不純物を、酸化物層と反対側のｎ型炭化ケイ素層の面に注入して、ｎ型炭化ケイ素層のキャリア濃度よりも大きいキャリア濃度を有する第２のｎ型炭化ケイ素層を設けても良い。次にドレインコンタクトを、第２のｎ型炭化ケイ素層上に形成しても良い。またｎ型炭化ケイ素層は炭化ケイ素基板であっても良い。
【００３５】
本発明のさらなる実施形態においては、ｐ型不純物を注入すること、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設けること、および、ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設けることが、第１のｐ型炭化ケイ素領域に対応する開口部を有してｎ型炭化ケイ素層の一部を露出させる第１のマスクをｎ型炭化ケイ素層上にパターニングすることによって提供され得る。次にｐ型不純物（好ましくはアルミニウム）をｎ型炭化ケイ素層内に第１のマスクを用いて注入し、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域とを少なくとも約１５００℃の温度でアニールする。次に炭化ケイ素のエピタキシャル層を、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域との上に成長させる。第２のマスクを、ｎ型炭化ケイ素層上でパターニングする。第２のマスクは、第２のｎ型炭化ケイ素領域に対応する開口部を有して、第１のｐ型炭化ケイ素領域の一部を露出させる。ｎ型不純物をエピタキシャル層ｎ型炭化ケイ素内に第２のマスクを用いて注入する。第３のマスクを、ｎ型炭化ケイ素層上でパターニングする。第３のマスクは、第１のｎ型炭化ケイ素領域に対応する開口部を有して、第１のｐ型炭化ケイ素領域の一部を露出させる。ｎ型不純物を、第１のｐ型炭化ケイ素領域と炭化ケイ素のエピタキシャル層との内部に、第３のマスクを用いて注入する。酸化物層を、エピタキシャル層、第１のｎ型炭化ケイ素領域、および第２のｎ型炭化ケイ素領域の上でパターニングして、ゲート酸化物を形成する。
【００３６】
本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層を成長させるステップを、炭化ケイ素のアンドープのエピタキシャル層を成長させることによって行う。本発明のさらなる実施形態においては、炭化ケイ素のエピタキシャル層を成長させるステップを、約１０１３ｃｍ−２未満のシート電荷を有する炭化ケイ素のエピタキシャル層を成長させることによって行う。また炭化ケイ素のエピタキシャル層を、約０．０５μｍから約１μｍの厚みまで成長させても良い。好ましくは、炭化ケイ素のエピタキシャル層を、約１０００から約５０００Åの厚みまで成長させる。
【００３７】
本発明のさらなる実施形態においては、アニーリングのステップの前に第４のマスクをパターニングする。第４のマスクは、ｎ型炭化ケイ素層と第１のｐ型炭化ケイ素領域との上にあり、第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域に対応する開口部を内部に有する。第２の炭化ケイ素領域は、第１のｎ型炭化ケイ素領域に隣接し、第２のｎ型炭化ケイ素領域の反対側である。ｐ型不純物を、第２のｐ型炭化ケイ素領域が第１の炭化ケイ素領域のキャリア濃度よりも大きいキャリア濃度を有するように、第４のマスクを用いて注入する。また第２のｐ型炭化ケイ素領域を露出させるように位置決めされた窓を、エピタキシャル層内に形成しても良い。また第１のソースコンタクトを、第２のｐ型炭化ケイ素領域上の窓内に形成しても良い。第２のソースコンタクトを、第１のソースコンタクトと第１のｎ型炭化ケイ素領域との上に形成しても良い。
【００３８】
（発明の詳細な説明）
以下、本発明を、本発明の好ましい実施形態が示される添付の図面を参照しながらより完全に説明する。しかし本発明は、多くの異なる形態で具体化することができ、本明細書で述べる実施形態に限定されると解釈してはならない。むしろこれらの実施形態は、ここでの開示が完全かつ完璧となり、本発明の範囲を当業者に完全に伝えるように与えられている。図に示したように、層または領域のサイズは説明のために誇張されており、すなわち本発明の一般的な構造を例示するために与えられている。全体を通して、同様の番号は同様の要素を示す。層、領域などの要素または基板が他の要素の「上に」あると言うときには、それは他の要素上に直接あっても良いし、または介在要素が存在する場合もあると解する。対照的に、要素が他の要素の「上に直接」あるというときには、介在要素は全く存在していない。
【００３９】
本発明の実施形態により、ＭＯＳＦＥＴの酸化物とＳｉＣとの間の界面の結果であるデバイスの性能劣化を低減することができる、炭化ケイ素ＭＯＳＦＥＴおよび／または炭化ケイ素ＭＯＳＦＥＴの製造方法が提供される。前述の説明より明らかなように、従来の製造技術を用いた従来のデバイスにおいては、ＳｉＣとＳｉＯ２との間の界面が、４Ｈ−ＳｉＣ中の電子の高い表面移動度を実現するには特性が不十分である場合がある。発明者らは、どんな動作理論にも束縛されることを望まないが、電子移動度が低いのは、高密度の界面トラップが原因であるか、もしくは表面電位の変動を招く粗い界面が原因であるか、または両方が原因であり得ることが言われている。図５に、粗い界面を概略的に示す。粗さの程度が高いと、電子反転層が不連続となり、従って有効移動度が低くなる可能性がある。これは特に、注入されたｐ−ウェルが１５００℃を超える温度でアニールされているときに当てはまる。
【００４０】
図６に、本発明の実施形態によるＭＯＳＦＥＴを例示する。図６に示すように、本発明の特定の実施形態においては、低濃度ドープされた炭化ケイ素のｎ−ドリフト層１２が、炭化ケイ素のｎ＋層１０の上にある。ｎ−ドリフト層１２は、炭化ケイ素の基板またはエピタキシャル層であっても良く、好ましくは４Ｈポリタイプ炭化ケイ素である。好ましくは、ｎ−ドリフト層１２は、キャリア濃度が約１０１４から約１０１７ｃｍ−３である。また、ｎ＋層１０は、注入された層もしくは領域またはエピタキシャル層であっても良い。ｎ＋層は好ましくは、キャリア濃度が約１０１８から１０２１ｃｍ−３である。
【００４１】
さらに図６に示すように、離間されたｐ型炭化ケイ素領域によってｎ−ドリフト層１２の中にｐ−ウェル２０が形成されている。ｐ−ウェル２０は好ましくは、Ａｌが注入され、少なくとも約１５００℃の温度でアニールされている。ｐ−ウェル２０は、キャリア濃度が約１×１０１６から約２×１０１９ｃｍ−３であっても良く、またｎ−ドリフト層１２内に約０．１μｍから約３μｍだけ延びていても良い。種々のｐ型ドーパントを用いても良いが、ボロンよりもＡｌがｐ−ウェル２０のドーパントとしては好ましい。と言うのは、ボロンは、１５００℃を超える温度でアニールしたときに数μｍに渡って拡散する傾向があるからである。そのため、ｐ−ウェル２０間の正確なギャップ（ＪＦＥＴ領域２１と言われることがある領域）を制御するのが難しくなる可能性がある。このギャップが大きすぎると、デバイスがブロッキング状態（ｂｌｏｃｋｉｎｇ ｓｔａｔｅ）にあるときに、ゲート酸化物中の電界が高くなりすぎる可能性がある。しかしこのギャップが狭すぎると、ＪＦＥＴ領域２１の抵抗が非常に高くなる可能性がある。したがってギャップとしては、約１μｍから約１０μｍであることが好ましい。与えられたデバイスに対して用いる個々のギャップは、デバイスの好ましいブロッキング電圧およびオン状態の抵抗に依存し得る。
【００４２】
ｎ＋炭化ケイ素領域２４および、随意にｐ＋炭化ケイ素領域２２が、ｐ−ウェル２０内に配置されている。ｎ＋炭化ケイ素領域２４は好ましくは、約０．５μｍから約５μｍだけ、ＪＦＥＴ領域２１に隣接するｐ−ウェル２０の縁から間隔を置いて配置されている。随意のｐ＋炭化ケイ素領域２２は好ましくは、ｎ＋炭化ケイ素領域２４に隣接し、かつｐ−ウェル２０の縁の反対側である。ｎ型炭化ケイ素の薄い層、たとえば窒素またはリンなどのｎ型不純物が所定のドーズだけドープされた層が、炭化ケイ素領域２４から、ゲート酸化物２８に隣接するｎ−ドリフト層１２のＪＦＥＴ領域へ延びて、短絡チャネル２６を形成している。短絡チャネル２６をｐ−ウェル内に注入して、ｐ−ウェルの活性化と一緒に少なくとも約１５００℃の温度で活性化しても良い。好ましくは、短絡チャネル２６はｐ−ウェル２０内部に、約０．０５μｍから約１μｍの深さまで延びている。短絡チャネル２６のドーピングは、図１０Ａ〜１０Ｃを参照して後述するように、層の深さ、ゲートコンタクト３２用材料の仕事関数、およびｐ−ウェル２０のドーピングに依存し得る。しかし一般的に、短絡チャネル２６は、シート電荷が約１０１３ｃｍ−２未満であっても良い。またｐ−ウェル２０用のＡｌを注入した後に同じマスクを用いて短絡チャネル２６用のｎ型不純物を注入することによって、マスクを再位置合わせする必要性を回避して、短絡チャネル２６をｐ−ウェル２０に対して自己整合することが好ましい。前述したように、短絡チャネル２６はＪＦＥＴ領域内部に延びていないことが好ましい。と言うのは、このような層をＪＦＥＴ領域内部に延ばすと、デバイスがブロッキング状態にあるときに酸化物中の電界が増大する可能性があるからである。
【００４３】
ゲート酸化物２８は、少なくとも炭化ケイ素のｎ＋領域２４間を延び、好ましくは、ＮＯまたはＮ２Ｏアニールによって熱成長させた酸化物か、酸化物／窒化物／酸化物（ＯＮＯ）（最初の酸化物は熱酸化物でその後にＮＯまたはＮ２Ｏアニールを行う）の何れかである。ゲートコンタクト材料は、好適であればどんなコンタクト材料であっても良いが、その高い仕事関数によりｐ型ポリシリコンが好ましい場合がある。ゲート酸化物２８の厚みは、ゲートコンタクト３２の材料の仕事関数に依存し得る。しかし一般的に、厚みとしては約１００Åから約５０００Åが好ましい。
【００４４】
また１つまたは複数のソースコンタクト３０およびドレインコンタクト３４が形成されている。ソースコンタクト３０は好ましくは、ニッケル（Ｎｉ）で形成され、ｐ＋領域２２およびｎ＋領域２４の両方に対してオーミックコンタクトを形成するように、約６００℃から約１０００℃、たとえば８２５℃でアニールしても良い。ドレインコンタクト３４も、Ｎｉまたは、ｎ型炭化ケイ素へのオーミックコンタクトの形成に対して好適な他のこのような材料であっても良い。
【００４５】
図７に、再成長させたエピタキシャル層を用いる本発明のさらなる代替的な実施形態を例示する。図７に示すように、炭化ケイ素の薄い層２７を、ｐ−ウェルを注入しアニーリングした後にｐ−ウェル２０上に再成長させており、この層２７はＪＦＥＴ領域内のｎ−ドリフト層１２を横断して延びている。短絡チャネル２６’は、再成長させたエピタキシャル層で形成されていても良いが、または好ましくは、再成長させた炭化ケイ素層２７内におよび／または層２７を通して注入することによって形成しても良い。同様に、炭化ケイ素のｎ＋領域２４も、再成長させた炭化ケイ素層２７を通して形成しても良い。再成長させた炭化ケイ素層２７は、厚みが約０．０５μｍから約１μｍであっても良いが、しかし厚みとしては約１０００から約５０００Åが好ましい場合がある。好ましくは、再成長させた炭化ケイ素層２７はアンドープで、意図的なドープもされず、低濃度ドープもされていない。しかし再成長させた炭化ケイ素層２７が短絡チャネル２６’を形成する場合には、再成長させた炭化ケイ素層２７はｎ型炭化ケイ素でなければならない。したがって再成長させた炭化ケイ素層２７が短絡チャネルを形成する場合には、再成長させた炭化ケイ素層２７は好ましくは、シート電荷が約１０１３ｃｍ−２未満である。たとえば、キャリア濃度が２×１０１６の３５００Å厚みの炭化ケイ素層２７が、ゼロゲートバイアスにおいてノーマリオフのデバイスを形成するのに大変良く適している可能性がある。このような再成長によって、注入活性化アニールによって生じる表面粗さを低減することができる。また再成長によって、ダメージが低減され得るエピタキシャル層上にチャネル領域が設けられるため、チャネル移動度をさらに高くすることができる。
【００４６】
さらに図７に示すように、再成長させた炭化ケイ素層２７があるので、炭化ケイ素層２７を通してコンタクト窓を設けて、コンタクト３０’を随意のｐ＋領域２２に対してまたはｐ＋領域２２がない場合にはｐ−ウェル２０に対して形成する。コンタクト３０’は、ｐ型炭化ケイ素に対するオーミックコンタクトの形成に適していればどんな材料で形成しても良いが、ニッケルが好ましい。
【００４７】
図６および７は、ディスクリートデバイスとしての本発明の実施形態を例示しているが、当業者であれば分かるように、図６および７は、複数のセルを有するデバイスのユニットセルであるとみなしても良い。したがって、たとえば、デバイスをその中心軸（図６および７では垂直軸として例示される）に沿って分割して、分割されたデバイスを、図６および７に例示したデバイスの周縁の軸（図６および７に例示したデバイスの垂直縁）の周りに回転させることによって、追加のユニットセルを図６および７に例示したデバイス内に取り入れても良い。したがって本発明の実施形態に含まれるデバイスとしては、図６および７に例示したデバイスだけでなく、図６および７に例示した短絡チャネルを取り入れたユニットセルを複数個有するデバイスも挙げられる。
【００４８】
次に、本発明の実施形態によるデバイスの製造を、図８Ａ〜８Ｈおよび９Ａ〜９Ｊを参照して説明する。図８Ａに示すように、マスク１００をｎ型層１２上に形成してパターニングした後、不純物をｎ型層１２中に注入して、ｐ−ウェル２０を形成する。好ましくは、不純物はＡｌであって、前述した深さまでおよび活性化されたときに所望のキャリア濃度が得られるように注入する。ｐ−ウェル２０の形成後、マスク１００を用いてｎ型注入１０２を行う（図８Ｂ）。ｎ型層の注入に適した不純物には、窒素およびリンが含まれる。このような不純物を、本明細書で述べた短絡チャネル深さおよびキャリア濃度が得られるように注入する。図１１に、ｐ−ウェル２０およびｎ型注入１０２の１つの好適な複合ドーピングプロファイルの例を示す。ｐ−ウェルおよびｎ型層１０２の両方を注入した後、結果として生じる構造を少なくとも約１５００℃の温度まで加熱し、その温度に約３０秒から約６０分の間維持して、注入不純物を活性化する。あるいはこのようなアニールを、図８Ｅに示すように、ｎ＋領域２４、ｐ＋領域２２を注入し裏面注入した後で、行っても良い。
【００４９】
図８Ｃに示すように、マスク１００を取り除いてマスク１０４を形成してパターニングした後、マスク１０４を用いてｎ型不純物を注入して、ｎ＋領域２４を形成する。マスク１０４は、ｐ−ウェル２０の周縁とｎ＋領域２４との間の所望する間隔（短絡チャネル２６のチャネル長を画定する）が得られるように形成する。好適なｎ型不純物には、窒素およびリンが含まれる。また不純物は、本明細書で述べたｎ＋領域２４の寸法およびキャリア濃度が得られるように注入しても良い。
【００５０】
図８Ｄに、随意のｐ＋領域の形成を例示する。マスク１０４も取り除いてマスク１０６を形成してパターニングした後、マスク１０６を用いてｐ型不純物を注入して、ｐ＋領域２２を形成する。ｐ型不純物は、本明細書で述べたｐ＋領域２２の寸法およびキャリア濃度が得られるように注入しても良い。好ましくは、ｐ型不純物はアルミニウムであるが、他の好適なｐ型不純物を用いても良い。
【００５１】
図８Ｅに、マスク１０６の除去とともに、ｎ＋層１０の形成を例示する。ｎ＋層１０は、ｎ型不純物を基板に裏面注入して形成しても良いし、またはエピタキシャル層であっても良いし、および図８Ａの前に形成しても良い。随意に、前述した構造のアニールを行って、注入したｐ型およびｎ型不純物を活性化しても良い。あるいは、ゲート酸化物を形成後にアニールしてＳｉＣ／ＳｉＯ２界面を改善させる実施形態において、このような不純物の活性化をこのようなアニールによって行っても良い。
【００５２】
図８Ｆに、ゲート酸化物２８の形成とパターニングとを例示する。ゲート酸化物は好ましくは、熱成長させたものであり、また窒化酸化物である。窒化酸化物は、好適などんなゲート酸化物であっても良いが、ＳｉＯ２、酸窒化物、またはＯＮＯが好ましい場合がある。好ましくは、ゲート酸化物またはＯＮＯゲート誘電体の初期酸化物を形成した後に、Ｎ２ＯまたはＮＯ中でアニールして、ＳｉＣ／酸化物界面における欠陥密度を減らす。特定の実施形態では、ゲート酸化物を熱成長または堆積によって形成した後に、Ｎ２Ｏ環境中で約１１００℃を超える温度、および約２から約８ＳＬＭの流量（約１１から約４５秒間のＮ２Ｏの初期滞留時間を与えることができる）でアニールする。炭化ケイ素上への酸化物層のこのような形成およびアニーリングは、次の文献に記載されている。本発明の譲受人に譲渡された米国特許出願第０９／８３４，２８３号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ａｎｎｅａｌｉｎｇ ａｎ Ｏｘｉｄｅ Ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（代理人整理番号５３０８−１５６）、または米国仮出願第 号、発明の名称「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ Ｇｒｏｗｔｈ ｏｆ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｌａｙｅｒ」（２００１年５月３０日出願）。これらの開示は、参照により本明細書において完全に記載されているかのごとく組み込む。また、以下の文献に記載されているように、Ｎ２Ｏ成長させた酸化物を用いても良い。Ｊ．Ｐ．Ｘｕ、Ｐ．Ｔ．Ｌａｉ、Ｃ．Ｌ．Ｃｈａｎ、Ｂ．Ｌｉ、およびＹ．Ｃ．Ｃｈｅｎｇ、「Ｉｍｐｒｏｖｅｄ Ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ ｏｆ Ｎ２Ｏ−Ｇｒｏｗｎ Ｏｘｙｎｉｔｒｉｄｅ ｏｎ ６Ｈ−ＳｉＣ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ、第２１巻、第６号、２９８−３００頁、２０００年６月。またＬ．Ａ．ＬｉｐｋｉｎおよびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｌｏｗ ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ ｄｅｎｓｉｔｙ ｏｘｉｄｅｓ ｏｎ ｐ−ｔｙｐｅ ＳｉＣ」、Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ、第２６４−２６８巻、８５３−８５６頁、１９９８年に記載されている技術を用いても良い。あるいは、以下の文献に記載されているように、熱成長させた酸化物に対しては、熱成長させたＳｉＯ２層をその後にＮＯアニールして界面トラップ密度を減らしても良い。Ｍ．Ｋ．Ｄａｓ、Ｌ．Ａ．Ｌｉｐｋｉｎ、Ｊ．Ｗ．Ｐａｌｍｏｕｒ、Ｇ．Ｙ．Ｃｈｕｎｇ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、およびＬ．Ｃ．Ｆｅｌｄｍａｎ、「Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ４Ｈ−ＳｉＣ Ｉｎｖｅｒｓｉｏｎ Ｍｏｄｅ ＭＯＳＦＥＴｓ Ｕｓｉｎｇ Ｔｈｅｒｍａｌｌｙ Ｇｒｏｗｎ， ＮＯ Ａｎｎｅａｌｅｄ ＳｉＯ２」、ＩＥＥＥ Ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ、Ｄｅｎｖｅｒ、ＣＯ、６月１９−２１日、２０００年；Ｇ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｒ．Ａ．Ｗｅｌｌｅｒ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、Ｍ．Ｋ．Ｄａｓ、およびＪ．Ｗ．Ｐａｌｍｏｕｒ、「Ｉｍｐｒｏｖｅｄ Ｉｎｖｅｒｓｉｏｎ Ｃｈａｎｎｅｌ Ｍｏｂｉｌｉｔｙ ｆｏｒ ４Ｈ−ＳｉＣ ＭＯＳＦＥＴｓ Ｆｏｌｌｏｗｉｎｇ Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｓ ｉｎ Ｎｉｔｒｉｃ Ｏｘｉｄｅ」、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓに掲載予定；ならびにＧ．Ｙ．Ｃｈｕｎｇ、Ｃ．Ｃ．Ｔｉｎ、Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ、Ｋ．ＭｃＤｏｎａｌｄ、Ｍ．Ｄｉ Ｖｅｎｔｒａ、Ｓ．Ｔ．Ｐａｎｔｅｌｉｄｅｓ、Ｌ．Ｃ．Ｆｅｌｄｍａｎ、およびＲ．Ａ．Ｗｅｌｌｅｒ、「Ｅｆｆｅｃｔ ｏｆ ｎｉｔｒｉｃ ｏｘｉｄｅ ａｎｎｅａｌｉｎｇ ｏｎ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｔｒａｐ ｄｅｎｓｉｔｉｅｓ ｎｅａｒ ｔｈｅ ｂａｎｄ ｅｄｇｅｓ ｉｎ ｔｈｅ ４Ｈ ｐｏｌｙｔｙｐｅ ｏｆ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ」、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、第７６巻、第１３号、１７１３−１７１５頁、２０００年３月。酸窒化物を、以下の文献に記載されているように形成しても良い。米国特許出願第 号、発明の名称「Ｈｉｇｈ Ｖｏｌｔａｇｅ， Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃａｐａｃｉｔｏｒ Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」（２００１年６月１１日出願）。この開示は、参照により本明細書において完全に記載されているかのごとく組み込む。
【００５３】
窒化酸化物層の形成の例として、炭化ケイ素層をＮ２Ｏ環境中で少なくとも約１２００℃の温度で酸化することによって、酸化物の層を炭化ケイ素層上に設けても良い。Ｎ２Ｏの所定の温度プロファイルおよび所定の流量プロファイルを、酸化の間に与える。所定の温度プロファイルおよび／または所定の流量プロファイルは、一定であっても変化しても良く、また定常状態条件へのランプ（ｒａｍｐｓ）を含んでいても良い。所定の温度プロファイルおよび所定の流量プロファイルを、ＳｉＣの伝導帯付近のエネルギーを有する酸化物／炭化ケイ素界面の界面準位を減らすように選んでも良い。所定の温度プロファイルの結果、酸化温度が約１２００℃を超えても良い。好ましくは、酸化温度は約１３００℃である。酸化時間は、所望する酸化物層の厚みに応じて変化する場合がある。そのため酸化は、約１５分間から約３時間またはそれ以上の間、行っても良い。
【００５４】
さらに所定の流量プロファイルは、約２標準リットル毎分（ＳＬＭ）から約６ＳＬＭの１つまたは複数の流量を含んでいても良い。好ましくは、流量は約３．５から約４標準リットル毎分である。また結果として生じる酸化物層を形成した後に、酸化物層をＡｒまたはＮ２中でアニーリングしても良い。このようなＡｒまたはＮ２中でのアニーリング工程は、たとえば約１時間行っても良い。
【００５５】
所定の流量プロファイルは好ましくは、約０．３７ｃｍ／ｓから約１．１１ｃｍ／ｓのＮ２Ｏの１つまたは複数の速度を与える。特に、所定の流量プロファイルは好ましくは、約０．６５ｃｍ／ｓから約０．７４ｃｍ／ｓのＮ２Ｏの１つまたは複数の速度を与える。また酸化物層のウェット再酸化を行っても良く、および／または蒸気を部分的にまたはその分圧を含む環境中でＮ２Ｏ酸化を行っても良い。
【００５６】
また炭化ケイ素層上への酸化物層の形成を、Ｎ２Ｏ環境中において、約１２００℃を超える酸化温度を含む所定の温度プロファイルおよびＮ２Ｏに対する所定の流量プロファイルで、炭化ケイ素層上に酸化物層を形成することによって行っても良い。所定の流量プロファイルは、少なくとも約１１秒のＮ２Ｏの初期滞留時間が得られるように選んでも良い。好ましくは、初期滞留時間は約１１秒から約３３秒である。より好ましくは、初期滞留時間は約１９秒から約２２秒である。またＮ２Ｏの全滞留時間は、約２８秒から約８４秒であっても良い。好ましくは、全滞留時間は約４８秒から約５６秒である。
【００５７】
図１２に、界面準位密度対伝導帯からのエネルギー準位のグラフを例示する。線２００は、アニールした酸化物を示す。線２０２は、ＮＯ環境中でドライアニールした後の酸化物を示す。線２０４は、Ｎ２Ｏ環境中でドライアニールした後の酸化物を示す。線２０６は、ＮＯ環境中でウェットアニールした後の酸化物を示す。
【００５８】
図８Ｇに、ゲートコンタクト３２の形成を例示する。前述したように、ゲートコンタクト３２は、ｐ型ポリシリコンであっても良いし、他の好適なコンタクト材料であっても良いし、また当業者に知られた技術を用いて形成してパターニングしても良い。あるいは、図８Ｆの酸化物２８とゲートコンタクト３２とを、一緒に形成してパターニングしても良い。最後に図８Ｈに、ソースおよびドレインコンタクト３０および３４の形成を例示する。これらは、蒸着（ｅｖａｐｏｒａｔｉｖｅ ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。好ましくは、ソースおよびドレインコンタクト３０および３４は、ニッケルであり、形成した後に約８２５℃でアニールして、オーミックコンタクトの特性を向上させる。
【００５９】
図９Ａから９Ｊに、再成長させたエピタキシャル層を用いる本発明の代替的な実施形態によるデバイスの製造工程を例示する。図９Ａに示すように、ｎ型層１２上にマスク１２０を形成してパターニングした後、ｎ型層１２内に不純物を注入して、ｐ−ウェル２０を形成する。好ましくは、不純物はＡｌであって、前述した深さまでおよび活性化されたときに所望のキャリア濃度が得られるように注入する。ｐ−ウェル２０の形成後、マスク１２０を取り除いてマスク１２２を形成し、随意のｐ＋領域２２に対応するようにパターニングする。ｐ型注入を、マスク１２２を用いて行う（図９Ｂ）。好ましくは、ｐ型注入では、Ａｌをｐ型不純物として注入する。このような不純物を、本明細書で述べたｐ＋領域２２の寸法およびキャリア濃度が得られるように注入する。ｐ−ウェル２０およびｐ＋領域２２の両方を注入した後、結果として生じる構造を少なくとも約１５００℃の温度まで加熱し、その温度に約３０秒から約６０分の間維持して、注入不純物を活性化する。
【００６０】
図９Ｃに示すように、マスク１２２を取り除いた後に、ＳｉＣのエピタキシャル層１２４を、ｐ＋領域２２、ｐ−ウェル２０、およびｎ型炭化ケイ素層１２の上に、炭化ケイ素エピタキシャル層を成長させる従来技術を用いて形成する。前述したように、再成長させたエピタキシャル層１２４は、好ましくはアンドープの炭化ケイ素であるが、低濃度にドープされた炭化ケイ素であっても良い。
【００６１】
図９Ｄに、短絡チャネル２６’を形成するためのｎ型不純物の随意の注入を例示する。図９Ｄに示すように、マスク１２６を形成してパターニングした後、マスク１２６を用いてｎ型不純物を注入して、短絡チャネル２６’を形成する。好ましくは、短絡チャネルがデバイスのＪＦＥＴ領域内部に実質的に延びないように、マスク１２６を形成して短絡チャネルの所望の位置を与える。好適なｎ型不純物には、窒素およびリンが含まれる。好ましくは、不純物を、本明細書で述べた短絡チャネル２６’の寸法およびキャリア濃度が得られるように注入する。
【００６２】
図９Ｅに、ｎ＋領域２４の形成を例示する。図９Ｅに示すように、マスク１２６を取り除いた後、マスク１２８を形成してパターニングして、ｎ＋領域２４に対応する開口部を設ける。マスク１２８を用いて、ｎ＋領域２４に対して本明細書で述べた寸法およびキャリア濃度が得られるようにｎ型不純物を注入する。
【００６３】
図９Ｆに、マスク１２８の除去とともにｎ＋層１０の形成を例示する。ｎ＋層１０は、ｎ型不純物を基板に裏面注入して形成しても良いし、またはエピタキシャル層であっても良いし、および図９Ａの前に形成しても良い。随意に、この構造のアニール（好ましくは１５００℃を下回る温度で）を行って、注入したｐ型およびｎ型不純物を活性化しても良い。あるいは、ゲート酸化物を形成後にアニールしてＳｉＣ／ＳｉＯ２界面を改善させる実施形態において、このような不純物の活性化をこのようなアニールによって行っても良い。
【００６４】
図９Ｇに、ゲート酸化物２８の形成とパターニングとを例示する。ゲート酸化物２８は、好ましくは熱成長させたものであり、また好ましくは窒化酸化物である。窒化酸化物は、好適であればどんなゲート酸化物であっても良いが、ＳｉＯ２、酸窒化物、またはＯＮＯが好ましい場合がある。ゲート酸化物の形成は、図８Ｆを参照して前述したように行っても良い。
【００６５】
図９Ｈに、ソースコンタクト３０’の形成を例示する。図９Ｈに示すように、再成長層１２４内に、ｐ＋領域２２の位置に対応する窓を開ける。次に窓内にコンタクト３０’を形成する。図９ｌに、ゲートコンタクト３２およびソースコンタクト３０’の形成を例示する。あるいは、図９Ｇの酸化物２８とゲートコンタクト３２とを、一緒に形成してパターニングしても良い。前述したように、ゲートコンタクト３２は、ｐ型ポリシリコンであっても良いし、他の好適なコンタクト材料であっても良いし、また当業者に知られた技術を用いて形成してパターニングしても良い。ソースコンタクト３０’は、蒸着、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。最後に、図９Ｊに、ドレインコンタクト３４の形成を例示する。ドレインコンタクト３４は、蒸着、スパッタリング、または当業者に知られた他のこのような技術によって形成しても良い。好ましくは、ソースおよびドレインコンタクト３０’および３４は、ニッケルであり、形成した後に、約６００℃から約１０００℃の温度、たとえば約８２５℃でアニールして、オーミックコンタクトの特性を向上させる。
【００６６】
前述したように、本発明の実施形態によって、デバイスのＪＦＥＴ領域とｐ−ウェル２０を通ってｎ＋領域２４との間の短絡チャネル２６および２６’が得られる。短絡チャネル２６および２６’を形成する際には、ｎ型不純物のドーズおよびエネルギーを好ましくは、ゼロゲートバイアスにおいてデバイスがノーマリオフとなるように制御する。こうすることは可能である。と言うのは、ｐｎ接合のビルトイン電圧、ゲート金属とＳｉＣとの間の仕事関数の差、酸化物および界面準位での正味の電荷から、浅いｎ型層の自己空乏が存在するからである。しかし埋め込まれたｐｎ接合によってｎ−層が完全に空乏することがないように、注意しなければならない。こうすることによって、薄い蓄積層の下にバルクチャネルが存在することが保証される。図１０Ａ〜１０Ｃに示すように、このバルクチャネルの幅は、ＭＯＳ界面に蓄積層が形成されるまで、正のゲートバイアスとともに増加する。この蓄積層は、表面粗さおよび表面電位の変動によって、不連続となる場合がある。
【００６７】
図１０Ａには、ゲートバイアスを全く印加しないときの短絡チャネル２６および２６’を例示する。図１０Ｂに示すように、バルクチャネル（正のゲートバイアスによって生成される）は、不連続な表面蓄積層領域をつなげており、その結果、滑らかな電流経路がＭＯＳＦＥＴのソースからドレインまで形成される。図１０Ｃに示すように、印加するゲートバイアスが大きくなるにつれて、バルクチャネルは最終的に蓄積層まで延びる。
【００６８】
すでに簡単に述べたように、より効果的な短絡チャネルを実現するために、高い仕事関数を有するゲート金属（たとえばｐ＋ポリシリコン）およびより薄いゲート誘電体を用いることができる。高い仕事関数のゲート金属およびより薄いゲート誘電体によって、ゼロゲートバイアス時にＭＯＳゲートの下の電荷をより多く空乏させることができる。その結果、正ゲートバイアス時にバルクチャネルが有する自由キャリアは多くなる（図１０Ａ）。しかし短絡チャネルを設けるだけでは、非常に高い有効チャネル移動度を実現するには不十分である可能性がある。と言うのは、バルクチャネル内の自由電子の数が非常に限られているからである。しかし短絡チャネルとともに、表面状態密度の低減（好ましくは、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの０．４ｅＶ以内において約１０１２ｅｖ−１ｃｍ−２未満まで）を行ってキャリアの表面散乱を減らすことによって、非常に高い有効チャネル移動度を得ることができる。
【００６９】
図１３に、本発明の実施形態によるデバイスのオン状態Ｉ−Ｖ特性を示す。デバイスは、３．３ｍｍ×３．３ｍｍの４ＨＳｉＣパワーＭＯＳＦＥＴであった。図１３に示すように、１０Ａの電流が、４．４Ｖの順方向電圧降下に対して得られている。このデバイスは、比較的高ドーズの窒素がｐ−ウェルに注入されているために、ＶＧ＝０Ｖ時にノーマリオンである。しかしこのドーズを減らすことによって、デバイスをノーマリオフにすることができる。図１４に、本発明の実施形態による１００μｍ×１００μｍのＭＯＳＦＥＴに対する電子移動度対ゲート電圧を示す。電界が低い状況では、チャネルの埋め込み性（ｂｕｒｉｅｄ ｎａｔｕｒｅ）によって、非常に高い移動度（バルク値に匹敵する）が得られている。ゲートバイアスが高くなると、チャネルが表面に限定されているために、移動度は下がる。たとえそうであっても、〜５０ｃｍ２／Ｖｓの高い電界移動度が実現されている。
【００７０】
本発明の実施形態を、特定の工程順序を参照して説明してきたが、当業者であれば分かるように、順序内のある工程については、やはり本発明の教示からの利益を得ながら、並べ替えることができる。たとえば、本発明の特定の実施形態においては、ｎ＋領域２４およびｐ＋領域２２の形成は逆にしても良い。したがって本発明を、本明細書で記載した正確な工程順序に限定されると解釈してはならない。
【００７１】
図面および明細書においては、本発明の典型的で好ましい実施形態が開示されており、具体的な用語が用いられているが、これらは一般的で説明的な意味で用いられているにすぎず、限定を目的とするものではない。本発明の範囲は添付の特許請求の範囲に述べられている。
【図面の簡単な説明】
【図１Ａ】
従来のＵＭＯＳＦＥＴを示す図である。
【図１Ｂ】
従来のＤＩＭＯＳＦＥＴを示す図である。
【図１Ｃ】
従来のＬＤＭＯＳＦＥＴを示す図である。
【図１Ｄ】
従来のＬＤＭＯＳＦＥＴを示す図である。
【図２】
６Ｈおよび４Ｈ−ポリタイプ炭化ケイ素上のＯＮＯおよび熱成長酸化物に対する界面トラップ密度対電圧を示すグラフである。
【図３】
従来のプレーナＭＯＳＦＥＴを示す概略図である。
【図４】
ｎチャネルＳｉＣ ＡＣＣＵＦＥＴを示す概略図である。
【図５】
粗いＳｉＣ／ＳｉＯ２界面と電子の不連続反転層とを示す概略図である。
【図６】
本発明の実施形態によるＳｉＣ ＭＯＳＦＥＴを示す概略図である。
【図７】
本発明のさらなる実施形態によるＳｉＣ ＭＯＳＦＥＴを示す概略図である。
【図８Ａ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｂ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｃ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｄ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｅ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｆ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｇ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図８Ｈ】
本発明の種々の実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ａ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｂ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｃ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｄ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｅ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｆ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｇ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｈ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｉ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図９Ｊ】
本発明のさらなる実施形態によるＭＯＳＦＥＴの製造における加工ステップを示す図である。
【図１０Ａ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１０Ｂ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１０Ｃ】
本発明の特定の実施形態による短絡チャネルの動作を示す図である。
【図１１】
本発明の実施形態での使用に適した典型的なドーピングプロファイルを示すグラフである。
【図１２】
ＮＯおよびＮ２Ｏの酸化後アニーリングに対する界面トラップ密度（Ｄｉｔ）対伝導帯からのエネルギー準位（Ｅｃ−Ｅ）を示すグラフである。
【図１３】
本発明の実施形態によるデバイスに対する順方向Ｉ−Ｖ特性を示すグラフである。
【図１４】
本発明の実施形態によるデバイスに対するチャネル移動度対ゲート電圧を示すグラフである。
Claims (89)
- ｎ型炭化ケイ素ドリフト層と、前記ｎ型炭化ケイ素ドリフト層内にあり、ｎ型炭化ケイ素領域を有する離間されたｐ型炭化ケイ素領域と、前記ｎ型炭化ケイ素ドリフト層上の窒化酸化物層とを有する二重注入炭化ケイ素ＭＯＳＦＥＴと、
前記ｎ型炭化ケイ素領域のそれぞれから前記ｐ型炭化ケイ素領域を通って前記ｎ型炭化ケイ素ドリフト層まで延びるｎ型短絡チャネルとを備えていることを特徴とする炭化ケイ素金属酸化物半導体電界効果トランジスタ。 - 前記ｐ型炭化ケイ素領域は、アルミニウムが注入された、離間された炭化ケイ素領域を含んでいることを特徴とする請求項１に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記ｎ型短絡チャネルは、前記ｎ型炭化ケイ素ドリフト層まで延びている一方、当該ｎ型炭化ケイ素ドリフト層の内部には延びていないことを特徴とする請求項１に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記ｎ型短絡チャネル間でかつ前記ｎ型炭化ケイ素ドリフト層の上に炭化ケイ素エピタキシャル層をさらに備えていることを特徴とする請求項１に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記酸化物層上のゲートコンタクトをさらに備え、当該ゲートコンタクトはｐ型ポリシリコンを含んでいることを特徴とする請求項１に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記ｎ型短絡チャネルは、ゼロボルトゲートバイアスが印加されたときに前記ｎ型チャネルが自己空乏するようにドープされていることを特徴とする請求項１に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記ｎ型炭化ケイ素ドリフト層と前記ｐ型炭化ケイ素領域の上に炭化ケイ素のエピタキシャル層を備え、前記ｎ型短絡チャネルは、前記炭化ケイ素エピタキシャル層の内部へおよび／または前記炭化ケイ素エピタキシャル層を通って延びていることを特徴とする請求項１に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- 前記短絡チャネルは、約１０１３ｃｍ−２未満のシート電荷を有していることを特徴とする請求項１に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- 前記短絡チャネルは、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素エピタキシャル層に対応するシート電荷を有していることを特徴とする請求項１に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- 前記炭化ケイ素は、４Ｈポリタイプ炭化ケイ素を含み、前記酸化物層と前記ｎ型ドリフト層との間の界面は、界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶのエネルギー準位に対して、１０１２ｅＶ−１ｃｍ−２未満であることを特徴とする請求項１に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- 前記窒化物酸化物は、酸化物−窒化物−酸化物構造および酸窒化物の少なくとも一方を含んでいることを特徴とする請求項１に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- ｎ型炭化ケイ素ドリフト層と、
前記ドリフト層内の第１のｐ型炭化ケイ素領域であって、離間して設けられ相互間の前記ドリフト領域を画定する周縁を有する第１のｐ型炭化ケイ素領域と、
前記第１のｐ型炭化ケイ素領域内の前記ドリフト層のキャリア濃度よりも大きいキャリア濃度を有し、前記第１のｐ型炭化ケイ素領域の前記周縁から離間された第１のｎ型炭化ケイ素領域と、
前記第１のｎ型炭化ケイ素領域の前記キャリア濃度よりも小さいキャリア濃度を有し、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の前記周縁まで延びる第２のｎ型炭化ケイ素領域と、
前記ドリフト層、前記第１のｎ型炭化ケイ素領域、および前記第２のｎ型炭化ケイ素領域上の窒化酸化物層とを備えていることを特徴とする炭化ケイ素デバイス。 - 前記第２のｎ型炭化ケイ素領域は、シート電荷が約１０１３ｃｍ−２未満であることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、深さが約０．０５μｍ〜約１μｍであることを特徴とする請求項１３に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、約０．５μｍ〜約５μｍの距離だけ、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の周縁まで延びていることを特徴とする請求項１４に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素エピタキシャル層に対応するシート電荷を有していることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記酸化物層と、前記ドリフト層および前記第１のｎ型炭化ケイ素領域ならびに前記第２のｎ型炭化ケイ素領域と、の間の界面の界面準位密度は、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶに対して、約１０１２ｅＶ−１ｃｍ−２未満であることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素のそれぞれに配置された第２のｐ型炭化ケイ素領域をさらに備え、前記第２のｐ型炭化ケイ素領域は、キャリア濃度が前記第１の炭化ケイ素領域の前記キャリア濃度よりも大きく、前記第２の炭化ケイ素領域は、前記第１のｎ型炭化ケイ素領域に隣接して前記第２のｎ型炭化ケイ素領域の反対側にあることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記酸化物層上のゲートコンタクトをさらに備えていることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記ゲートコンタクトはｐ型ポリシリコンであることを特徴とする請求項１９に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素領域は、約１μｍ〜約１０μｍの距離だけ離間されていることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素領域は、キャリア濃度が、約１×１０１６〜約２×１０１９ｃｍ−３であることを特徴とする請求項２１に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素および前記第１のｎ型炭化ケイ素領域の上にコンタクトをさらに備えていることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- キャリア濃度が前記ドリフト層の前記キャリア濃度よりも高くかつ前記ドリフト層に隣接して前記酸化物層の反対側に配置されたｎ型炭化ケイ素層と、
前記ｎ型炭化ケイ素層上のドレインコンタクトとをさらに備えていることを特徴とする請求項１２に記載の炭化ケイ素デバイス。 - 前記第１のｐ型領域および前記ｎ型炭化ケイ素ドリフト層の上に炭化ケイ素エピタキシャル層をさらに備え、前記第２のｎ型炭化ケイ素領域は前記エピタキシャル層内に延び、前記第１のｎ型炭化ケイ素領域は前記エピタキシャル層を通って延び、前記酸化物層は前記エピタキシャル層、前記第１のｎ型炭化ケイ素領域および前記第２のｎ型炭化ケイ素領域の上にあることを特徴とする請求項１２に記載の炭化ケイ素デバイス。
- 前記エピタキシャル層は、アンドープの炭化ケイ素を含むことを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記炭化ケイ素エピタキシャル層は、厚みが約０．０５μｍ〜約１μｍの炭化ケイ素エピタキシャル層を含んでいることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記炭化ケイ素エピタキシャル層は、厚みが約１０００〜約５０００Åの炭化ケイ素エピタキシャル層を含んでいることを特徴とする請求項２７に記載の炭化ケイ素デバイス。
- 前記エピタキシャル層は、シート電荷が約１０１３ｃｍ−２未満のｎ型炭化ケイ素を含んでいることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、シート電荷が約１０１３ｃｍ−２未満であることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、深さが約０．０５μｍ〜約１μｍであることを特徴とする請求項３０に記載の炭化ケイ素デバイス。
- 前記第２のｎ型炭化ケイ素領域は、約０．５μｍ〜約５μｍの距離だけ、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の周縁まで延びていることを特徴とする請求項３１に記載の炭化ケイ素デバイス。
- 前記酸化物層と、前記エピタキシャル層および前記第１のｎ型炭化ケイ素領域ならびに前記第２のｎ型炭化ケイ素領域と、の間の界面の界面準位密度は、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶに対して、約１０１２ｅＶ−１ｃｍ−２未満であることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素のそれぞれに配置された第２のｐ型炭化ケイ素領域をさらに備え、前記第２のｐ型炭化ケイ素領域は、キャリア濃度が前記第１の炭化ケイ素領域の前記キャリア濃度よりも大きく、前記第２の炭化ケイ素領域は、前記第１のｎ型炭化ケイ素領域に隣接して前記第２のｎ型炭化ケイ素領域の反対側にあることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 第２のｐ型炭化ケイ素領域を露出させるように位置決めされた前記エピタキシャル層内の窓と、
前記第２のｐ型炭化ケイ素領域上の前記窓内と前記第１のｎ型炭化ケイ素領域上とにある第１のソースコンタクトとをさらに備えていることを特徴とする請求項３４に記載の炭化ケイ素デバイス。 - 前記酸化物層上のゲートコンタクトをさらに備えていることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記ゲートコンタクトはｐ型ポリシリコンであることを特徴とする請求項３６に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素領域は、約１μｍ〜約１０μｍの距離だけ離間されていることを特徴とする請求項２５に記載の炭化ケイ素デバイス。
- 前記第１のｐ型炭化ケイ素領域は、キャリア濃度が約１×１０１６〜約２×１０１９ｃｍ−３であることを特徴とする請求項３８に記載の炭化ケイ素デバイス。
- キャリア濃度が前記ドリフト層の前記キャリア濃度よりも高くかつ前記ドリフト層に隣接して前記酸化物層の反対側に配置されたｎ型炭化ケイ素層と、
前記ｎ型炭化ケイ素層上のドレインコンタクトとをさらに備えていることを特徴とする請求項２５に記載の炭化ケイ素デバイス。 - 前記窒化物酸化物層は、酸化物−窒化物−酸化物構造および酸窒化物層の少なくとも一方を含んでいることを特徴とする請求項１２に記載の炭化ケイ素金属酸化物電界効果トランジスタ。
- 炭化ケイ素デバイスの製造方法であって、
ｐ型不純物をｎ型炭化ケイ素層内に注入して、離間して設けられた第１のｐ型炭化ケイ素領域であって相互間の前記ｎ型炭化ケイ素層の領域を画定する周縁を有する第１のｐ型炭化ケイ素領域を設けること、
ｎ型不純物を前記第１のｐ型炭化ケイ素領域内に注入して、前記炭化ケイ素層のキャリア濃度よりも大きいキャリア濃度を有する第１のｎ型炭化ケイ素領域であって、前記第１のｐ型炭化ケイ素領域の前記周縁から離間された第１のｎ型炭化ケイ素領域を設けること、
ｎ型不純物を前記第１のｐ型炭化ケイ素領域内に注入して、前記第１のｎ型炭化ケイ素領域の前記キャリア濃度よりも小さいキャリア濃度を有する第２のｎ型炭化ケイ素領域であって、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の周縁まで延びる第２のｎ型炭化ケイ素領域を設けること、および、
前記ドリフト層、前記第１のｎ型炭化ケイ素領域および前記第２のｎ型炭化ケイ素領域の上の酸化物層をパターニングして、ゲート酸化物を設けることを含むことを特徴とする方法。 - ｐ型不純物を注入する前記ステップ、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設ける前記ステップおよびｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、
前記ｎ型炭化ケイ素層の一部を露出するように前記第１のｐ型炭化ケイ素領域に対応する開口部を有する第１のマスクを前記ｎ型炭化ケイ素層上にパターニングすること、次いで、
前記第１のマスクを用いてｐ型不純物を前記ｎ型炭化ケイ素層内に注入すること、次いで、
前記第１のマスクを用いてｎ型不純物を前記第１のｐ型炭化ケイ素領域内に注入すること、次いで、
前記ｐ型およびｎ型不純物が注入された前記ｎ型炭化ケイ素層の一部を露出するように前記第１のｎ型炭化ケイ素領域に対応する開口部を有する第２のマスクを前記ｎ型炭化ケイ素層上にパターニングすること、次いで、
前記第２のマスクを用いてｎ型不純物を前記ｎ型炭化ケイ素層内に注入することを含むことを特徴とする請求項４２に記載の方法。 - 前記第１のマスクを用いてｎ型不純物を前記ｎ型炭化ケイ素層内に注入する前記ステップの後に、前記注入不純物を少なくとも約１５００℃の温度でアニーリングすることによって活性化するステップを行うことを特徴とする請求項４３に記載の方法。
- 前記ｐ型不純物はアルミニウムを含むことを特徴とする請求項４４に記載の方法。
- 前記第２のマスクのパターニングを、前記第２のｎ型炭化ケイ素領域が、約０．５μｍ〜約５μｍの距離だけ、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の周縁まで延びるように行うことを特徴とする請求項４３に記載の方法。
- ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、前記第２のｎ型炭化ケイ素領域が約１０１３ｃｍ−２未満のシート電荷を有するように不純物を注入することを含むことを特徴とする請求項４２に記載の方法。
- ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、約０．０５μｍ〜約１μｍの深さを有する第２のｎ型炭化ケイ素領域を設けるような注入エネルギーを用いてｎ型不純物を注入することをさらに含むことを特徴とする請求項４７に記載の方法。
- 酸化物層をパターニングする前記ステップは、酸化物層を熱成長させるステップを含むことを特徴とする請求項４２に記載の方法。
- 酸化物層を熱成長させる前記ステップは、ＮＯまたはＮ２Ｏ環境中で酸化物層を熱成長させるステップを含むことを特徴とする請求項４９に記載の方法。
- 酸化物層を熱成長させる前記ステップは、酸窒化物層を熱成長させるステップを含むことを特徴とする請求項４９に記載の方法。
- 酸化物層をパターニングする前記ステップは、酸化物−窒化物−酸化物（ＯＮＯ）層を形成するステップを含むことを特徴とする請求項４２に記載の方法。
- ＮＯ環境またはＮ２Ｏ環境の少なくとも一方の中で前記酸化物層をアニーリングするステップをさらに含むことを特徴とする請求項４２に記載の方法。
- 前記アニーリングステップによって、前記酸化物層と、前記ドリフト層および前記第１のｎ型炭化ケイ素領域ならびに前記第２のｎ型炭化ケイ素領域と、の間の界面の界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．４ｅＶ以内に対して、約１０１２ｅＶ−１ｃｍ−２未満になることを特徴とする請求項５３に記載の方法。
- ｐ型不純物を前記ｎ型炭化ケイ素層内に注入して、前記第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域を設けることをさらに含み、前記第２のｐ型炭化ケイ素領域はキャリア濃度が前記第１の炭化ケイ素領域のキャリア濃度よりも高く、前記第２の炭化ケイ素領域は前記第１のｎ型炭化ケイ素領域に隣接して前記第２のｎ型炭化ケイ素領域の反対側にあることを特徴とする請求項４２に記載の方法。
- 前記ゲート酸化物層上にゲートコンタクトを形成することをさらに含むことを特徴とする請求項４２に記載の方法。
- ゲートコンタクトを形成するステップは、ｐ型ポリシリコンをパターニングして、前記ゲート酸化物層上にゲートコンタクトを設けるステップを含むことを特徴とする請求項５６に記載の方法。
- 前記第１のマスクは、約１μｍ〜約１０μｍの距離だけ離間された開口部を有することを特徴とする請求項４３に記載の方法。
- ｎ型不純物を、前記酸化物層と反対側の前記ｎ型炭化ケイ素層の面に注入して、前記ｎ型炭化ケイ素層のキャリア濃度よりも高いキャリア濃度を有する第２のｎ型炭化ケイ素層を設けること、および、
前記第２のｎ型炭化ケイ素層上にドレインコンタクトを形成することをさらに含むことを特徴とする請求項４２に記載の方法。 - 前記ｎ型炭化ケイ素層は炭化ケイ素基板を含むことを特徴とする請求項４２に記載の方法。
- ｐ型不純物を注入する前記ステップ、ｎ型不純物を注入して第１のｎ型炭化ケイ素領域を設ける前記ステップおよびｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、
前記ｎ型炭化ケイ素層の一部を露出するように前記第１のｐ型炭化ケイ素領域に対応する開口部を有する第１のマスクを前記ｎ型炭化ケイ素層上にパターニングること、次いで、
前記第１のマスクを用いてｐ型不純物を前記ｎ型炭化ケイ素層内に注入すること、次いで、
前記ｎ型炭化ケイ素層と前記第１のｐ型炭化ケイ素領域とを少なくとも約１５００℃の温度でアニーリングすること、次いで、
炭化ケイ素エピタキシャル層を、前記ｎ型炭化ケイ素層および前記第１のｐ型炭化ケイ素領域の上に成長させること、次いで、
前記第１のｐ型炭化ケイ素領域の一部を露出するように前記第２のｎ型炭化ケイ素領域に対応する開口部を有する第２のマスクを前記ｎ型炭化ケイ素層上にパターニングすること、次いで、
前記第２のマスクを用いてｎ型不純物を前記ｎ型炭化ケイ素エピタキシャル層内に注入すること、次いで、
前記第１のｐ型炭化ケイ素領域の一部を露出するように前記第１のｎ型炭化ケイ素領域に対応する開口部を有する第３のマスクを前記ｎ型炭化ケイ素層上にパターニングすること、
前記第３のマスクを用いてｎ型不純物を前記第１のｐ型炭化ケイ素領域と前記炭化ケイ素エピタキシャル層とに注入することを含み、
酸化物層をパターニングする前記ステップは、前記エピタキシャル層、前記第１のｎ型炭化ケイ素領域および前記第２のｎ型炭化ケイ素領域上の酸化物層をパターニングして、ゲート酸化物を設けることを含むことを特徴とする請求項４２に記載の方法。 - 炭化ケイ素エピタキシャル層を成長させる前記ステップは、アンドープ炭化ケイ素エピタキシャル層を成長させることを含むことを特徴とする請求項６１に記載の方法。
- 炭化ケイ素エピタキシャル層を成長させる前記ステップは、シート電荷が約１０１３ｃｍ−２未満の炭化ケイ素エピタキシャル層を成長させることを含むことを特徴とする請求項６１に記載の方法。
- 炭化ケイ素エピタキシャル層を成長させる前記ステップは、厚みが約０．０５μｍ〜約１μｍの炭化ケイ素エピタキシャル層を成長させることを含むことを特徴とする請求項６１に記載の方法。
- 炭化ケイ素エピタキシャル層を成長させる前記ステップは、厚みが約１０００〜約５０００Åの炭化ケイ素エピタキシャル層を成長させることを含むことを特徴とする請求項６４に記載の方法。
- 前記ｐ型不純物はアルミニウムを含むことを特徴とする請求項６１に記載の方法。
- 前記第３のマスクのパターニングを、前記第２のｎ型炭化ケイ素領域が、約０．５μｍ〜約５μｍの距離だけ、前記第１のｎ型炭化ケイ素領域から前記第１のｐ型炭化ケイ素領域の周縁まで延びるように行うことを特徴とする請求項６１に記載の方法。
- ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、前記第２のｎ型炭化ケイ素領域が約１０１３ｃｍ−２未満のシート電荷を有するように不純物を注入することを含むことを特徴とする請求項６１に記載の方法。
- ｎ型不純物を注入して第２のｎ型炭化ケイ素領域を設ける前記ステップは、約０．０５μｍ〜約１μｍの深さを有する第２の炭化ケイ素領域を設けるような注入エネルギーを用いてｎ型不純物を注入することをさらに含むことを特徴とする請求項６８に記載の方法。
- 酸化物層をパターニングする前記ステップは、酸化物層を熱成長させるステップを含むことを特徴とする請求項６１に記載の方法。
- 酸化物層を熱成長させる前記ステップは、ＮＯまたはＮ２Ｏ環境中で酸化物層を熱成長させることを含むことを特徴とする請求項７０に記載の方法。
- 酸化物層を熱成長させる前記ステップは、酸窒化物層を熱成長させるステップを含むことを特徴とする請求項７０に記載の方法。
- 酸化物層をパターニングする前記ステップは、酸化物−窒化物−酸化物（ＯＮＯ）層を形成するステップを含むことを特徴とする請求項６１に記載の方法。
- ＮＯ環境またはＮ２Ｏ環境の少なくとも一方の中で前記酸化物層をアニーリングするステップをさらに含むことを特徴とする請求項６１に記載の方法。
- 前記アニーリングステップによって、前記酸化物層と、前記ドリフト層および前記第１のｎ型炭化ケイ素領域ならびに前記第２のｎ型炭化ケイ素領域と、の間の界面の界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶ内に対して、約１０１２ｅＶ−１ｃｍ−２未満になることを特徴とする請求項７４に記載の方法。
- 前記アニーリングステップの前に、
第４のマスクをパターニングするステップであって、前記ｎ型炭化ケイ素層および前記第１のｐ型炭化ケイ素領域の上にあり、前記第１のｐ型炭化ケイ素領域のそれぞれに配置された第２のｐ型炭化ケイ素領域に対応する開口部を内部に有し、前記第２の炭化ケイ素領域は、前記第１のｎ型炭化ケイ素領域に隣接して前記第２のｎ型炭化ケイ素領域の反対側にある第４のマスクをパターニングするステップと、
前記第４のマスクを用いて、ｐ型不純物を、前記第２のｐ型炭化ケイ素領域が前記第１の炭化ケイ素領域のキャリア濃度よりも高いキャリア濃度を有するように注入するステップとを実行することを特徴とする請求項６１に記載の方法。 - 前記第２のｐ型炭化ケイ素領域を露出させるように位置決めされた窓を前記エピタキシャル層内に形成すること、
前記第２のｐ型炭化ケイ素領域上の前記窓内と前記第１のｎ型炭化ケイ素領域内にコンタクトを形成することをさらに含むことを特徴とする請求項７６に記載の方法。 - 前記ゲート酸化物層上にゲートコンタクトを形成することをさらに含むことを特徴とする請求項６１に記載の方法。
- ゲートコンタクトを形成するステップは、ｐ型ポリシリコンをパターニングして前記ゲート酸化物層上にゲートコンタクトを設けるステップを含むことを特徴とする請求項７８に記載の方法。
- 前記第１のマスクは、約１μｍ〜約１０μｍの距離だけ離間された開口部を有することを特徴とする請求項６１に記載の方法。
- ｎ型不純物を、前記酸化物層と反対側の前記ｎ型炭化ケイ素層の面に注入して、前記ｎ型炭化ケイ素層のキャリア濃度よりも高いキャリア濃度を有する第２のｎ型炭化ケイ素層を設けること、および、
前記第２のｎ型炭化ケイ素層上にドレインコンタクトを形成することをさらに含むことを特徴とする請求項６１に記載の方法。 - 前記ｎ型炭化ケイ素層は炭化ケイ素基板を含むことを特徴とする請求項６１に記載の方法。
- ｎ型炭化ケイ素ドリフト層と、前記ｎ型炭化ケイ素ドリフト層内にありｎ型炭化ケイ素領域を有する離間されたｐ型炭化ケイ素領域と、前記ｎ型炭化ケイ素ドリフト層上の窒化酸化物層とを有する炭化ケイ素ＭＯＳＦＥＴと、
前記ｎ型炭化ケイ素領域と前記ドリフト層との間にあり、前記窒化酸化物層に隣接する領域であって、ゼロゲートバイアスが印加されたときに自己空乏するように構成された領域とを備えていることを特徴とする炭化ケイ素金属酸化物半導体電界効果トランジスタ。 - 前記ｐ型炭化ケイ素領域は、アルミニウムが注入された、離間された炭化ケイ素領域を含むことを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 自己空乏するように構成された前記領域は、前記ｎ型炭化ケイ素ドリフト層まで延びるが、前記ｎ型炭化ケイ素ドリフト層の内部には延びないことを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 炭化ケイ素エピタキシャル層を、前記ｐ型領域間の前記ｎ型炭化ケイ素ドリフト層上にさらに備えていることを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 自己空乏するように構成された前記領域は、厚みが約３５００Åでキャリア濃度が約２×１０１６ｃｍ−３の炭化ケイ素エピタキシャル層のシート電荷に対応するシート電荷を有する炭化ケイ素領域を含んでいることを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記酸化物層上のゲートコンタクトをさらに備え、前記ゲートコンタクトはｐ型ポリシリコンを含んでいることを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
- 前記炭化ケイ素は、４Ｈポリタイプ炭化ケイ素を含み、前記酸化物層と前記ｎ型ドリフト層との間の界面は、界面準位密度が、４Ｈポリタイプ炭化ケイ素の伝導帯エネルギーの約０．３〜約０．４ｅＶのエネルギー準位に対して、１０１２ｅＶ−１ｃｍ−２未満であることを特徴とする請求項８３に記載の炭化ケイ素金属酸化物半導体電界効果トランジスタ。
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23782200P | 2000-10-03 | 2000-10-03 | |
| US23742600P | 2000-10-03 | 2000-10-03 | |
| US60/237,822 | 2000-10-03 | ||
| US60/237,426 | 2000-10-03 | ||
| US09/834,283 | 2001-04-12 | ||
| US09/834,283 US6610366B2 (en) | 2000-10-03 | 2001-04-12 | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US29430701P | 2001-05-30 | 2001-05-30 | |
| US60/294,307 | 2001-05-30 | ||
| US09/911,995 US6956238B2 (en) | 2000-10-03 | 2001-07-24 | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US09/911,995 | 2001-07-24 | ||
| PCT/US2001/030715 WO2002029900A2 (en) | 2000-10-03 | 2001-09-28 | Silicon carbide power mosfets having a shorting channel and methods of fabrication them |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011207011A Division JP5909064B2 (ja) | 2000-10-03 | 2011-09-22 | 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004519842A true JP2004519842A (ja) | 2004-07-02 |
| JP2004519842A5 JP2004519842A5 (ja) | 2008-10-16 |
| JP4865984B2 JP4865984B2 (ja) | 2012-02-01 |
Family
ID=27540082
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002533381A Expired - Lifetime JP4865984B2 (ja) | 2000-10-03 | 2001-09-28 | 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタ |
| JP2011207011A Expired - Lifetime JP5909064B2 (ja) | 2000-10-03 | 2011-09-22 | 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011207011A Expired - Lifetime JP5909064B2 (ja) | 2000-10-03 | 2011-09-22 | 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6956238B2 (ja) |
| EP (2) | EP2261955B1 (ja) |
| JP (2) | JP4865984B2 (ja) |
| KR (1) | KR100838632B1 (ja) |
| CN (1) | CN1319176C (ja) |
| AT (1) | ATE539450T1 (ja) |
| AU (1) | AU2001296455A1 (ja) |
| CA (1) | CA2457919C (ja) |
| TW (1) | TW561624B (ja) |
| WO (1) | WO2002029900A2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173584A (ja) * | 2004-11-16 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| JP2007273856A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US7829416B2 (en) | 2007-08-07 | 2010-11-09 | Panasonic Corporation | Silicon carbide semiconductor device and method for producing the same |
| WO2011089861A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2012134492A (ja) * | 2010-12-17 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスおよびその製造方法 |
| US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
| JP2014510401A (ja) * | 2011-03-03 | 2014-04-24 | クリー インコーポレイテッド | 高性能チャンネルを有する半導体デバイス |
| WO2015033686A1 (ja) * | 2013-09-06 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9012923B2 (en) | 2013-08-01 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (118)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396563B2 (en) * | 2002-05-23 | 2008-07-08 | Sixtron Advanced Materials, Inc. | Ceramic thin film on various substrates, and process for producing same |
| KR100873419B1 (ko) * | 2002-06-18 | 2008-12-11 | 페어차일드코리아반도체 주식회사 | 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자 |
| JP4463482B2 (ja) * | 2002-07-11 | 2010-05-19 | パナソニック株式会社 | Ｍｉｓｆｅｔ及びその製造方法 |
| JP4188637B2 (ja) * | 2002-08-05 | 2008-11-26 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US7615802B2 (en) | 2003-03-19 | 2009-11-10 | Siced Electronics Development Gmbh & Co. Kg | Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7473929B2 (en) * | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US6974720B2 (en) * | 2003-10-16 | 2005-12-13 | Cree, Inc. | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby |
| DE112005003893B3 (de) * | 2004-02-27 | 2021-04-15 | Rohm Co. Ltd. | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7569900B2 (en) * | 2004-11-16 | 2009-08-04 | Kabushiki Kaisha Toshiba | Silicon carbide high breakdown voltage semiconductor device |
| JP4604241B2 (ja) * | 2004-11-18 | 2011-01-05 | 独立行政法人産業技術総合研究所 | 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7528040B2 (en) * | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| JP5033316B2 (ja) * | 2005-07-05 | 2012-09-26 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US7727904B2 (en) | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
| US8022465B2 (en) * | 2005-11-15 | 2011-09-20 | Macronrix International Co., Ltd. | Low hydrogen concentration charge-trapping layer structures for non-volatile memory |
| KR101007478B1 (ko) * | 2006-02-07 | 2011-01-12 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US9269770B2 (en) * | 2006-03-10 | 2016-02-23 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with double doped drain transistor |
| EP2674966B1 (en) * | 2006-06-29 | 2019-10-23 | Cree, Inc. | Silicon carbide switching devices including P-type channels |
| US7728402B2 (en) * | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| KR101529331B1 (ko) | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
| US7598567B2 (en) | 2006-11-03 | 2009-10-06 | Cree, Inc. | Power switching semiconductor devices including rectifying junction-shunts |
| JP5283147B2 (ja) * | 2006-12-08 | 2013-09-04 | 国立大学法人東北大学 | 半導体装置および半導体装置の製造方法 |
| US20080157117A1 (en) * | 2006-12-28 | 2008-07-03 | Mcnutt Ty R | Insulated gate bipolar transistor with enhanced conductivity modulation |
| US8835987B2 (en) * | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP4793293B2 (ja) * | 2007-03-16 | 2011-10-12 | 日産自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| US7687825B2 (en) * | 2007-09-18 | 2010-03-30 | Cree, Inc. | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication |
| JP5157843B2 (ja) * | 2007-12-04 | 2013-03-06 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| US20090159896A1 (en) * | 2007-12-20 | 2009-06-25 | General Electric Company | Silicon carbide mosfet devices and methods of making |
| US7795691B2 (en) | 2008-01-25 | 2010-09-14 | Cree, Inc. | Semiconductor transistor with P type re-grown channel layer |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| JP5646139B2 (ja) * | 2008-09-26 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| US8217398B2 (en) * | 2008-10-15 | 2012-07-10 | General Electric Company | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby |
| US8106487B2 (en) | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| US7829402B2 (en) * | 2009-02-10 | 2010-11-09 | General Electric Company | MOSFET devices and methods of making |
| US8288220B2 (en) | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8314462B2 (en) | 2009-07-28 | 2012-11-20 | Cree, Inc. | Semiconductor devices including electrodes with integrated resistances |
| US20110024765A1 (en) * | 2009-07-31 | 2011-02-03 | General Electric Company | Silicon carbide semiconductor structures, devices and methods for making the same |
| US8252647B2 (en) * | 2009-08-31 | 2012-08-28 | Alpha & Omega Semiconductor Incorporated | Fabrication of trench DMOS device having thick bottom shielding oxide |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| JP5075280B2 (ja) * | 2009-10-23 | 2012-11-21 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| KR101063935B1 (ko) | 2010-07-16 | 2011-09-14 | 한국전기연구원 | 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법 |
| US20120083133A1 (en) * | 2010-10-05 | 2012-04-05 | Applied Materials, Inc. | Amine curing silicon-nitride-hydride films |
| JP4965754B2 (ja) * | 2010-10-29 | 2012-07-04 | パナソニック株式会社 | 半導体素子 |
| CN102097479A (zh) * | 2010-12-19 | 2011-06-15 | 电子科技大学 | 一种低压埋沟vdmos器件 |
| WO2012083590A1 (en) * | 2010-12-20 | 2012-06-28 | The Hong Kong University Of Science And Technology | Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric |
| US8823089B2 (en) * | 2011-04-15 | 2014-09-02 | Infineon Technologies Ag | SiC semiconductor power device |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| WO2013036370A1 (en) | 2011-09-11 | 2013-03-14 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| JP5896667B2 (ja) * | 2011-09-26 | 2016-03-30 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| JP5745997B2 (ja) * | 2011-10-31 | 2015-07-08 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
| JP5811829B2 (ja) | 2011-12-22 | 2015-11-11 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US9214516B2 (en) | 2012-03-30 | 2015-12-15 | Hitachi, Ltd. | Field effect silicon carbide transistor |
| JP5875684B2 (ja) * | 2012-07-09 | 2016-03-02 | 株式会社日立製作所 | Ｍｏｓ型電界効果トランジスタ |
| US8860040B2 (en) * | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
| US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
| US9123798B2 (en) * | 2012-12-12 | 2015-09-01 | General Electric Company | Insulating gate field effect transistor device and method for providing the same |
| KR101920717B1 (ko) | 2013-01-14 | 2018-11-21 | 삼성전자주식회사 | 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법 |
| US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
| US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
| US9276401B2 (en) * | 2013-06-28 | 2016-03-01 | Hamilton Sundstrand Corporation | Solid state circuit-breaker switch devices |
| US10347489B2 (en) | 2013-07-02 | 2019-07-09 | General Electric Company | Semiconductor devices and methods of manufacture |
| US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
| CN103441151B (zh) * | 2013-08-27 | 2017-02-01 | 无锡市芯茂微电子有限公司 | 一种低正向压降的二极管 |
| CN103681859A (zh) * | 2013-08-27 | 2014-03-26 | 厦门天睿电子有限公司 | 一种碳化硅半导体器件及其制作方法 |
| US20150084063A1 (en) * | 2013-09-20 | 2015-03-26 | Cree, Inc. | Semiconductor device with a current spreading layer |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| US9991376B2 (en) | 2013-09-20 | 2018-06-05 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
| US10868169B2 (en) * | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| US9214572B2 (en) | 2013-09-20 | 2015-12-15 | Monolith Semiconductor Inc. | High voltage MOSFET devices and methods of making the devices |
| US9111919B2 (en) * | 2013-10-03 | 2015-08-18 | Cree, Inc. | Field effect device with enhanced gate dielectric structure |
| US9438227B2 (en) | 2013-12-02 | 2016-09-06 | The Hong Kong University Of Science And Technology | Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel |
| CN106663693B (zh) * | 2014-06-27 | 2019-11-01 | 三菱电机株式会社 | 碳化硅半导体装置 |
| JP6271356B2 (ja) * | 2014-07-07 | 2018-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
| KR20160048599A (ko) * | 2014-10-24 | 2016-05-04 | 김대형 | 수상발전선을 이용한 수상발전 시스템 |
| JP6500912B2 (ja) | 2015-01-16 | 2019-04-17 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN104716045A (zh) * | 2015-02-28 | 2015-06-17 | 上海芯亮电子科技有限公司 | 改善SiC热氧化后的界面态的制造方法 |
| DE102016112877B4 (de) | 2015-09-07 | 2021-07-15 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
| JP6523887B2 (ja) * | 2015-09-11 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| CN107818915B (zh) * | 2015-09-28 | 2020-02-21 | 安徽工业大学 | 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法 |
| CN108463871A (zh) * | 2016-02-10 | 2018-08-28 | 住友电气工业株式会社 | 碳化硅外延衬底及制造碳化硅半导体器件的方法 |
| US9875933B2 (en) | 2016-06-24 | 2018-01-23 | Infineon Technologies Ag | Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures |
| US10050139B2 (en) | 2016-06-24 | 2018-08-14 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor and method |
| US9960229B2 (en) | 2016-06-24 | 2018-05-01 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor |
| US10242932B2 (en) | 2016-06-24 | 2019-03-26 | Infineon Technologies Ag | LDMOS transistor and method |
| US10622284B2 (en) | 2016-06-24 | 2020-04-14 | Infineon Technologies Ag | LDMOS transistor and method |
| US10497777B2 (en) | 2017-09-08 | 2019-12-03 | Hestia Power Inc. | Semiconductor power device |
| CN108231898B (zh) * | 2017-12-14 | 2021-07-13 | 东南大学 | 一种低导通电阻的碳化硅功率半导体器件 |
| CN108321080A (zh) * | 2017-12-21 | 2018-07-24 | 秦皇岛京河科学技术研究院有限公司 | 高可靠性的SiC MOSFET器件的制备方法及其结构 |
| CN109659223B (zh) * | 2018-12-31 | 2023-04-28 | 中国电子科技集团公司第五十五研究所 | 一种改进型SiC平面MOSFET器件的制备方法 |
| US11018228B2 (en) * | 2019-08-07 | 2021-05-25 | Fast SiC Semiconductor Incorporated | Silicon carbide semiconductor device |
| CN110783174A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅极氧化层的方法 |
| US20220406889A1 (en) * | 2020-01-16 | 2022-12-22 | Lg Electronics Inc. | Metal-oxide film semiconductor field-effect transistor device and method for manufacturing same |
| JP7476130B2 (ja) * | 2021-03-18 | 2024-04-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| CN114613849B (zh) * | 2022-05-10 | 2022-08-12 | 深圳市威兆半导体股份有限公司 | 一种改善短路特性的碳化硅mos器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264766A (ja) * | 1995-03-27 | 1996-10-11 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| WO2000013236A2 (en) * | 1998-08-28 | 2000-03-09 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| JP2000200907A (ja) * | 1998-05-20 | 2000-07-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
Family Cites Families (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) * | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US3924024A (en) | 1973-04-02 | 1975-12-02 | Ncr Co | Process for fabricating MNOS non-volatile memories |
| US4466172A (en) | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| US4875083A (en) | 1987-10-26 | 1989-10-17 | North Carolina State University | Metal-insulator-semiconductor capacitor formed on silicon carbide |
| US5111253A (en) * | 1989-05-09 | 1992-05-05 | General Electric Company | Multicellular FET having a Schottky diode merged therewith |
| JPH0766971B2 (ja) | 1989-06-07 | 1995-07-19 | シャープ株式会社 | 炭化珪素半導体装置 |
| JPH03157974A (ja) | 1989-11-15 | 1991-07-05 | Nec Corp | 縦型電界効果トランジスタ |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5270554A (en) * | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| US5170455A (en) | 1991-10-30 | 1992-12-08 | At&T Bell Laboratories | Optical connective device |
| US5242841A (en) * | 1992-03-25 | 1993-09-07 | Texas Instruments Incorporated | Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate |
| US5459107A (en) | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5612260A (en) * | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5726463A (en) | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| US5587870A (en) * | 1992-09-17 | 1996-12-24 | Research Foundation Of State University Of New York | Nanocrystalline layer thin film capacitors |
| JP3146694B2 (ja) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5506421A (en) | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| KR100305123B1 (ko) * | 1992-12-11 | 2001-11-22 | 비센트 비.인그라시아, 알크 엠 아헨 | 정적랜덤액세스메모리셀및이를포함하는반도체장치 |
| JPH0799312A (ja) * | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US5510630A (en) | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
| GB9326344D0 (en) * | 1993-12-23 | 1994-02-23 | Texas Instruments Ltd | High voltage transistor for sub micron cmos processes |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
| SE9501310D0 (sv) * | 1995-04-10 | 1995-04-10 | Abb Research Ltd | A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC |
| US5734180A (en) * | 1995-06-02 | 1998-03-31 | Texas Instruments Incorporated | High-performance high-voltage device structures |
| DE19636302C2 (de) * | 1995-09-06 | 1998-08-20 | Denso Corp | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung |
| JP4075150B2 (ja) | 1998-03-20 | 2008-04-16 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JPH11261061A (ja) | 1998-03-11 | 1999-09-24 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP3385938B2 (ja) | 1997-03-05 | 2003-03-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| JP4001960B2 (ja) | 1995-11-03 | 2007-10-31 | フリースケール セミコンダクター インコーポレイテッド | 窒化酸化物誘電体層を有する半導体素子の製造方法 |
| US5972801A (en) | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| US6136728A (en) * | 1996-01-05 | 2000-10-24 | Yale University | Water vapor annealing process |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| JPH09205202A (ja) | 1996-01-26 | 1997-08-05 | Matsushita Electric Works Ltd | 半導体装置 |
| SE9601174D0 (sv) * | 1996-03-27 | 1996-03-27 | Abb Research Ltd | A method for producing a semiconductor device having a semiconductor layer of SiC and such a device |
| US5877045A (en) * | 1996-04-10 | 1999-03-02 | Lsi Logic Corporation | Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition |
| US5763905A (en) | 1996-07-09 | 1998-06-09 | Abb Research Ltd. | Semiconductor device having a passivation layer |
| SE9602745D0 (sv) * | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
| US6002159A (en) | 1996-07-16 | 1999-12-14 | Abb Research Ltd. | SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| US5939763A (en) | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
| US6028012A (en) * | 1996-12-04 | 2000-02-22 | Yale University | Process for forming a gate-quality insulating layer on a silicon carbide substrate |
| US5837572A (en) | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US6180958B1 (en) * | 1997-02-07 | 2001-01-30 | James Albert Cooper, Jr. | Structure for increasing the maximum voltage of silicon carbide power transistors |
| JP3206727B2 (ja) | 1997-02-20 | 2001-09-10 | 富士電機株式会社 | 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法 |
| DE19809554B4 (de) | 1997-03-05 | 2008-04-03 | Denso Corp., Kariya | Siliziumkarbidhalbleitervorrichtung |
| US6063698A (en) * | 1997-06-30 | 2000-05-16 | Motorola, Inc. | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits |
| US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
| DE19832329A1 (de) | 1997-07-31 | 1999-02-04 | Siemens Ag | Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit |
| JP3180895B2 (ja) | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| EP1010204A1 (de) * | 1997-08-20 | 2000-06-21 | Siemens Aktiengesellschaft | Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur |
| US6239463B1 (en) * | 1997-08-28 | 2001-05-29 | Siliconix Incorporated | Low resistance power MOSFET or other device containing silicon-germanium layer |
| SE9704150D0 (sv) | 1997-11-13 | 1997-11-13 | Abb Research Ltd | Semiconductor device of SiC with insulating layer a refractory metal nitride layer |
| JPH11191559A (ja) | 1997-12-26 | 1999-07-13 | Matsushita Electric Works Ltd | Ｍｏｓｆｅｔの製造方法 |
| JP3216804B2 (ja) | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| JPH11266017A (ja) | 1998-01-14 | 1999-09-28 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JPH11238742A (ja) | 1998-02-23 | 1999-08-31 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP3893725B2 (ja) | 1998-03-25 | 2007-03-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US6627539B1 (en) | 1998-05-29 | 2003-09-30 | Newport Fab, Llc | Method of forming dual-damascene interconnect structures employing low-k dielectric materials |
| US6100169A (en) | 1998-06-08 | 2000-08-08 | Cree, Inc. | Methods of fabricating silicon carbide power devices by controlled annealing |
| US6107142A (en) | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| JP4123636B2 (ja) | 1998-06-22 | 2008-07-23 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US5960289A (en) | 1998-06-22 | 1999-09-28 | Motorola, Inc. | Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region |
| US6221700B1 (en) | 1998-07-31 | 2001-04-24 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities |
| JP3959856B2 (ja) | 1998-07-31 | 2007-08-15 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP2000106371A (ja) * | 1998-07-31 | 2000-04-11 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US6972436B2 (en) * | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
| JP2000133633A (ja) | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| JP4186337B2 (ja) * | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6204203B1 (en) | 1998-10-14 | 2001-03-20 | Applied Materials, Inc. | Post deposition treatment of dielectric films for interface control |
| US6048766A (en) * | 1998-10-14 | 2000-04-11 | Advanced Micro Devices | Flash memory device having high permittivity stacked dielectric and fabrication thereof |
| US6190973B1 (en) | 1998-12-18 | 2001-02-20 | Zilog Inc. | Method of fabricating a high quality thin oxide |
| US6228720B1 (en) * | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
| JP3443589B2 (ja) | 1999-03-01 | 2003-09-02 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| US6399996B1 (en) * | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| US6448160B1 (en) * | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| US6420225B1 (en) * | 1999-04-01 | 2002-07-16 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device |
| US6238967B1 (en) | 1999-04-12 | 2001-05-29 | Motorola, Inc. | Method of forming embedded DRAM structure |
| JP2000349081A (ja) | 1999-06-07 | 2000-12-15 | Sony Corp | 酸化膜形成方法 |
| JP4192353B2 (ja) * | 1999-09-21 | 2008-12-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| US6303508B1 (en) * | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| DE10036208B4 (de) | 2000-07-25 | 2007-04-19 | Siced Electronics Development Gmbh & Co. Kg | Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet |
| US7067176B2 (en) * | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6767843B2 (en) * | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6610366B2 (en) * | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
| US6593620B1 (en) * | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| JP3881840B2 (ja) * | 2000-11-14 | 2007-02-14 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| DE10214150B4 (de) * | 2001-03-30 | 2009-06-18 | Denso Corporation, Kariya | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| GB201223528D0 (en) | 2012-12-31 | 2013-02-13 | Element Six Abrasives Sa | A cutter element for rock removal applications |
-
2001
- 2001-07-24 US US09/911,995 patent/US6956238B2/en not_active Expired - Lifetime
- 2001-09-28 EP EP10182120.5A patent/EP2261955B1/en not_active Expired - Lifetime
- 2001-09-28 KR KR1020037004672A patent/KR100838632B1/ko active IP Right Grant
- 2001-09-28 AT AT01977328T patent/ATE539450T1/de active
- 2001-09-28 CA CA2457919A patent/CA2457919C/en not_active Expired - Lifetime
- 2001-09-28 CN CNB018200079A patent/CN1319176C/zh not_active Expired - Lifetime
- 2001-09-28 JP JP2002533381A patent/JP4865984B2/ja not_active Expired - Lifetime
- 2001-09-28 EP EP01977328A patent/EP1325522B1/en not_active Expired - Lifetime
- 2001-09-28 WO PCT/US2001/030715 patent/WO2002029900A2/en active Search and Examination
- 2001-10-02 TW TW090124444A patent/TW561624B/zh not_active IP Right Cessation
- 2001-10-02 AU AU2001296455A patent/AU2001296455A1/en not_active Abandoned
-
2011
- 2011-09-22 JP JP2011207011A patent/JP5909064B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264766A (ja) * | 1995-03-27 | 1996-10-11 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JP2000200907A (ja) * | 1998-05-20 | 2000-07-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| WO2000013236A2 (en) * | 1998-08-28 | 2000-03-09 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173584A (ja) * | 2004-11-16 | 2006-06-29 | Toshiba Corp | 半導体装置 |
| JP4761942B2 (ja) * | 2004-11-16 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP2007273856A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US7829416B2 (en) | 2007-08-07 | 2010-11-09 | Panasonic Corporation | Silicon carbide semiconductor device and method for producing the same |
| US8237172B2 (en) | 2007-10-24 | 2012-08-07 | Panasonic Corporation | Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate |
| WO2011089861A1 (ja) * | 2010-01-19 | 2011-07-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP2012134492A (ja) * | 2010-12-17 | 2012-07-12 | General Electric Co <Ge> | 半導体デバイスおよびその製造方法 |
| JP2014510401A (ja) * | 2011-03-03 | 2014-04-24 | クリー インコーポレイテッド | 高性能チャンネルを有する半導体デバイス |
| US9012923B2 (en) | 2013-08-01 | 2015-04-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
| WO2015033686A1 (ja) * | 2013-09-06 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2015053372A (ja) * | 2013-09-06 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2261955A3 (en) | 2011-02-16 |
| US6956238B2 (en) | 2005-10-18 |
| TW561624B (en) | 2003-11-11 |
| ATE539450T1 (de) | 2012-01-15 |
| EP1325522A2 (en) | 2003-07-09 |
| CA2457919C (en) | 2015-01-06 |
| EP2261955A2 (en) | 2010-12-15 |
| KR20030064763A (ko) | 2003-08-02 |
| JP5909064B2 (ja) | 2016-04-26 |
| CN1478302A (zh) | 2004-02-25 |
| KR100838632B1 (ko) | 2008-06-19 |
| WO2002029900A2 (en) | 2002-04-11 |
| CA2457919A1 (en) | 2002-04-11 |
| US20020038891A1 (en) | 2002-04-04 |
| JP4865984B2 (ja) | 2012-02-01 |
| EP1325522B1 (en) | 2011-12-28 |
| CN1319176C (zh) | 2007-05-30 |
| EP2261955B1 (en) | 2013-05-15 |
| WO2002029900A3 (en) | 2002-10-31 |
| JP2011254119A (ja) | 2011-12-15 |
| AU2001296455A1 (en) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5909064B2 (ja) | 短絡チャネルを有する炭化ケイ素パワー金属酸化物半導体電界効果トランジスタおよび短絡チャネルを有する炭化ケイ素金属酸化物半導体電界効果トランジスタの製造方法 | |
| US7923320B2 (en) | Methods of fabricating vertical JFET limited silicon carbide metal-oxide semiconductor field effect transistors | |
| US7381992B2 (en) | Silicon carbide power devices with self-aligned source and well regions | |
| US6979863B2 (en) | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080820 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080820 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080820 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090623 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090805 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090828 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20100514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100514 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101207 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
| RD15 | Notification of revocation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7435 Effective date: 20110228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110317 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110323 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110418 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110421 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110517 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4865984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |