TW561624B - Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel - Google Patents

Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel Download PDF

Info

Publication number
TW561624B
TW561624B TW090124444A TW90124444A TW561624B TW 561624 B TW561624 B TW 561624B TW 090124444 A TW090124444 A TW 090124444A TW 90124444 A TW90124444 A TW 90124444A TW 561624 B TW561624 B TW 561624B
Authority
TW
Taiwan
Prior art keywords
silicon carbide
type
region
layer
type silicon
Prior art date
Application number
TW090124444A
Other languages
English (en)
Inventor
Anant K Agarwal
John W Palmour
Mrinal Kanti Das
Ranbir Singh
Lori A Lipkin
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/834,283 external-priority patent/US6610366B2/en
Application filed by Cree Inc filed Critical Cree Inc
Application granted granted Critical
Publication of TW561624B publication Critical patent/TW561624B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)

Description

561624 A7 _____ B7 五、發明説明（1 ) 组關申請案 本申請案·係請求來自以下申請案之優先權，美國臨時申 請案序號60/237,822 ’其標題爲，，改良碳化矽層與氧化物層間 之界面之方法π ’美國臨時申請案序號6〇/237,426，其標題爲 "SiC功率型MOSFET及其製造方法”，其係於2〇〇〇年1〇月3曰 提出申請’美國臨時申請案序號6〇/294,3〇7，其標題爲Μ碳化 石夕層上氧化物層之Ν2 〇生長方法”，2〇〇1年3月3〇日提出申 請’及美國專利·申請案序號〇9/83七283，其標題爲，，使碳化矽 層上之氧化物層以Ν2 〇退火之方法”，2〇〇1年4月12日提出 申請’其揭示内容係併於本文供參考，猶如完整敘述於本 文中一般。 發明範圍 本發明係關於半導體元件及半導體元件之製造，更特定 τ之’係關於碳化矽（sic)金屬氧化物半導體電晶體（M0SFET) 及此種MOSFET之製造。 發明背景 至目前爲止’製造高電流、高電壓、低上方電阻之垂直 SiC功率型MOSFET是不實用的，至少部份係由於電子在逆 轉層中之不良表面遷移率所致。近來，已在橫向M〇SFET結 構上發展出一些加工處理技術，其會造成經改良之表面電 子遷移率。但是，功率型M0SFET結構可涉及其他加工處理 ，包括例如在大於1500 C之溫度下退火，以供p_型摻雜劑活 化’例如p-井/ p+接點/ p-接面終端延伸（JTE)植入物。此 種退火對於使用此種技術所製造之功率型MOSFET之性能， _ -4- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561624 A7 B7 五、發明説明（2 ) 可能具有有害之衝擊。 許多碳化矽功率型MOSFET結構，已被描述於文獻中。參 閱，例如美國專利 5,506,421 ; A. K· Agarwal，J· B· Casady，L. B. Rowland， W. F. Valek，Μ· Η· White 及C. D· Brandt，”1.1 kV 4H-SiC 功率型UMOSFET，，， IEEE Electron Device Letters，第 18 卷，第 12 期，第 586-588 頁，1997 年 12 月；A. K· Agarwal，J. B. Casady，L· B· Rowland, W· F. Valek 及 C· D. Brandt， ”1400 V 4H-SiC功率型MOSFET··，材料科學論壇，第264-268卷，第 989-992 頁，1998 年；J. Tan，J. A· Cooper，Jr·及 M· R· Melloch，，，於 4H-SiC 中之高電壓蓄積層 UMOSFEr·，IEEE Electron Device Letters，第 19 卷，第 12 期，第 487-489 頁，1998 年 12 月；J· Ν· Shenoy，J. A· Cooper 及Μ· R. Melloch，n於6H-SiC中之高電壓雙重植入功率型MOSFET”， IEEE Electron Device Letters，第 18 卷，第 3 期，第 93-95 頁，1997 年 3 月 ;J. B. Casady，Α· K. Agarwal，L· B· Rowland，W. F. Valek 及 C. D. Brandt， M900 V DMOS 與 1100 V UMOS 4H-SiC 功率型 FET，，，IEEE 元件研究 會議，Ft. Collins，CO, 1997 年 6 月 23-25 日；R. Schomer，P Friedrichs，D. Peters，H. Mitlehner，B· Weis 及 D. Stephani，丨丨於 0H-SiC 中之粗糙功率 型MOSFET，具有阻斷能力高達1800 V’’,材料科學論壇，第338-342 卷，第 1295-1298 頁，2000 年；V. R. Vathulya 與 Μ· H. White，"通 道遷移率對於所植入SiC之特徵鑒定，以測定功率型DIMOS 結構之多類型適合性π，電子材料會議，Santa Barbara, CA，1999年 6 月 30 日-7 月 2 日；A. V. Suvorov，L· A· Lipkin，G. M. Johnson，R. Singh 及J. W· Palmour，”對功率型DMOSFET之4H-SiC自動對準植入物 擴散結構’’，材料科學論壇，第338-342卷，第1275-1278頁，2000年 ;Ρ· M. Shenoyc 與 B· J· Baliga，’·平面狀 6H-SiC ACCUFET : —種新 -5 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561624 A7 B7 五、發明説明（ 穎高電壓功率型 MOSFET 結構 ' IEEE Electron Device Letters，第 18 卷，第 12 期，第 589-591 頁，1997 年 12 月；Ranbir Singh, Sei-Hyung Ryu 及 John W. Palmour，’’ 高溫高電流 4H-SiC Accu-DMOSFET’’，材料 科學論壇，第 338-342 卷，第 1271-1274 頁，2000 年；Y. Wang，C. Weitzel 及Μ· Bhatnagar，·，蓄積模式SiC功率型MOSFET設計問題，，，材料 科學論壇；第 338-342 卷，第 1287-1290 頁，2000 年；及 A. K. Agarwal， N. S. Saks, S· S· Mani，V· S· Hegde 及 Ρ· A· Sanger,，，橫向 RESURF，6H-SiC MOSFE丁研究"，材料科學論壇，第338-342卷，第1307-1310頁 ，2000 年。 現有之SiC結構可區分成三種類：（1)壕溝或UMOSFET，⑺ 垂直雙重植入MOSFET (DIMOSFET)，及（3)橫向擴散之MOSFET (LDMOSFET)。此等結構係示於圖1A，1B，1C及1D中。但是， 使用圖1A中所示之MOSFET，可能難以沿著壕溝側壁達成高 擊穿電壓及可重現之高逆轉層遷移率。因此，上方電阻可 能變得極高，其會使得結構不實用。圖1C與1D中所示之橫 向DMOSFET，可能遭遇到閘極氧化物中之高電場，及較高 上方電阻，此係與垂直DIMOSFET針對特定擊穿電壓作比較。 圖1B中所示之垂直DIMOSFET結構，爲在矽技術中採用之 擴散（DMOSFET)結構之變型。典型上，p-井係以鋁或侧植入 ，源極區域（n+)係以氮或嶙植入，且p+區域通常係以銘植 入。植入物係在1400°C - 1700°C間之溫度下活化。對n+層之 接點係以鎳（Ni)製成，並予以退火，而對p+之接點係以Ni、
Ti或Ti/Al製成。兩種接點皆在高溫下退火。閘極電介質典 型上係以熱方式生長（熱Si02)，或使用低壓化學蒸氣沉積 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 561624 A7 B7 五、發明説明（4 ) (LPCVD)技術沉積，接著於各種環境中退火。已沉積之電介 質可爲Si02或氧化物/氮化物/氧化物（ΟΝΟ)堆疊。關於 DIMOSFET結構之一項困難，可能爲逆轉層之不良電子遷移 率，其會造成極高上方電阻。此種問題之原因已被歸因於 接近傳導帶邊緣之高密度界面狀態，如圖2中所示。參閱 R. Schomer，Friedrichs，D. Peters 及 D. Stephani，"MOSFET 對於使用 15R-SiC多類型之碳化矽之經顯著改良性能"，IEEE Electron Device Letters，第 2(Γ，第 5 期，第 241-244 ·頁，1999 年 5 月。 接近傳導帶邊緣之界面狀態，具有捕集在其他情況下爲 自由態之電子離開逆轉層之傾向，而留下相對較少數目之 自由電子於逆轉層中。被捕集之電子亦可在界面處產生帶 負電荷狀態，其庫侖會使自由電子散射。減少數目之自由 電子與增加之散射作用，可降低從源極至汲極之電流傳導 ，其可造成電子之低有效遷移率及高上方電阻。數種因素 已被歸因於接近傳導帶邊緣之高密度狀態：（1)碳或矽懸垂 鍵結，（2)碳群集及⑶Si-Si键結在界面處產生薄非晶質矽層 。參閱S. T. Pantelides，n SiC電介質界面之原子級工程 "，DARPA/MTO高功率與ONR功率轉換MURI回顧，Rosslyn，VA， 1999 年 8 月 1〇_12 日，及 V. V. Afanas丨ev，M. Bassler，G. Pensl 及 Μ Schulz，π 固有 SiC/Si02 界面狀態，，，Phys. Stat· Sol·⑷，第 162 卷，第 321-337 頁，1997 年。 除了界面狀態之高密度以外，數種其他機制亦已歸因於 逆轉層電子之不良遷移率：（1) A1自A1-摻雜之p-型SiC分離 出’與（2)因被植入之雜質之高溫活化作用所造成之表面粗 _____-上_ 本紙張尺度適用中國國家榡準(CNS) A4規格(210X 297公釐） 裝 訂
561624 A7 B7 五、發明説明（5 ) 糙度。參閲 S. Sridevan，P. K. McLarty 及 B. J. Baliga，’’ 於 6H-碳化矽 上之以熱方式生長氧化物中有鋁存在”，IEEE Electfon Device Letters，第 17 卷，第 3 期，第 136-138 頁，1996 年 3 月，及 M. A. Capano, S· Ryu，J· A. Cooper，Jr·，Μ· R. Melloch，Κ· Rottner，S. Karlsson，N. Nordell，A. Powell及D. E. Walker，Jr·，n於離子植入之4H·碳化石夕中之表面粗 糙化”，電手材料期刊，第28卷，第3期，第214-218頁，1999年3月 。Purdue大學之研究人員已獲得之結論是，在逆轉層電子遷 移率與植入物活北程度之間，存有直接關聯性。此種研究 已推斷出低植入物活化溫度（1200°C )會導致較高電子遷移率 ，而較高活化溫度（1400 °C )會造不良電子遷移率。參閱 Μ· K· Das，J· A. Cooper，Jr·，M. R· Melloch 及 Μ· A. Capano, ’’ 於 4H-與 6H- SiC MOSFET上之逆轉通道遷移率”，IEEE半導體界面專家 會議，San Diego, CA，1998年12月3-5曰。此等結果已於平面狀 MOSFET上獲得（圖3)，其並未利用p-井之植入法。p-井植入 之雜質（鋁或硼）典型上需要至少1500°C之活化溫度。 所謂”ACCUFET"結構係顯示於圖4中。其會造成高電子遷 移率，此係由於傳導越過蓄積層而非逆轉層所致。在此結 構中，P·井係使用A1依此種方式植入，以留下薄的未經植 入η-型表面層。由於pn接面之内建電壓，故此n-型層係完 全被耗盡。但是，植入物活化溫度典型上係被限制於1400 °C，以避免如前文所指之表面粗糙。其餘η-層之摻雜，係 與已生長η-型層之摻雜相同。此結構於6H-SiC中已顯示高電 子遷移率，但在4H-SiC中顯示出極不良之電子遷移率。
Sridevan與Alok已報告在p-型磊晶層（p_epi)上之平面狀 ---------^_____ 本紙張尺度適用中國國家榡準(CNS) A4規格(210 X 297公釐） 561624 A7 B7 五、發明説明（6 ) MOSFET中，於4H-SiC中之高電子遷移率。S· Sridevan與B. Jayant Baliga，··橫向 N-通道逆轉模式 4H-SiC MOSFET)"，IEEE Electron Device Letters，第 19 卷，第 7 期，第 228-230 頁，1998 年 7 月；D. Alok， E. Arnold及R. Egloff，”4H-SiC元件中之逆轉層遷移率之製程依 存性”，材料科學論壇，第338-342卷，第1077-1080頁，2000年。但 是，這並不是高電壓功率型MOSFET結構。藉由使用p-epi，
則可有效地避免伴隨著p-井活化作用及所造成表面粗糙之 問題。使用一種·經沉積之氧化物.，並使源極與汲極區域之 氮植入物之活化溫度保持在最低値（1250°C )，以避免表面粗 糙。對於源極與汲極區域之接點，並未經退火，以保護閘 極氧化物/ SiC界面。高電子遷移率已被歸因於經沉積Si02 層之特殊濕退火。此退火係於1100°C下，在>12起泡通過98°C 之去離子（DI)水中，進行400分鐘，接著當場以Ar在110(TC 下退火60分鐘，接著以950°C之濕N2退火60分鐘。進行此退 火，係爲使已沉積之氧化物密緻化，並降低界面狀態密度 。很不幸地，這處理方式遭遇到再現性之問題。數個研究 團體，包括在Rensealar Polytechnic研究所（RPI)、Purdue大學及 Cree公司之研究，皆在企圖重複此結果上失敗。 另一種已被報告而顯示有成功希望之方法，係爲反摻雜 方法。K· Ueno 與 Tadaaki Oikawa，"4H-SiC 之反摻雜 MOSFET，，，IEEE Electron Device Letters，第 20 卷，第 12 期，第 624-626 頁，1999 年 12 月 。再一次，此項技術已被執行於平面狀MOSFET上，而未使 用p-井植入物。這並非一種高電壓功率MOSFET結構。藉由 使用p-epi，則可避免伴隨著p-井活化作用及所造成表面粗 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561624 A7 B7 五、發明説明（7 ) 糙之問題。在反摻雜方法中，n_型雜質例如氮之薄層，係 被植入源極與汲極之間。植入物係在低溫（13〇〇〇C )下被活化 ，以避免表面粗糙。η-型區域之摻雜密度，可藉由控制〜 型植入物之劑量與能量而加以控制。經由以該植入物鬆弛 此表面場，已報告較高之通道遷移率。
最近，熱氧化物在一氧化氮（NO)環境中之退火，已顯示 在不需要P-井植入物之平面狀4H-SiC MOSFET結構中，有成 功之希望。參閱 Μ· K. Das，L· A· Lipkin，J. W· Palmour，G. Y. Chung，J. R. Williams，K. McDonald 及 L. C. Feldman，’’ 使用熱方式生長、NO 退火之Si〇2之高遷移率4H-SiC逆轉模式MOSFET，，，IEEE元件研 究會議，Denver, CO, 2000 年 6 月 19-21 日，及 G. Υ· Chung，C. C· Tin，J· R. Williams, K. McDonald, R. A. Weller, S. T. Pantelides, L. C. Feldman, Μ. K. Das及J. W· Palmour，’’在一氧化氮高溫退火後，對於4H-SiC MOSFET之經改良逆轉通道遷移率"，接受發表之IEEE Eiectron Device Letters，其揭示内容係併於本文供參考，猶如完整地 敘述於本文中一般。此退火經註實會顯著地降低接近傳導 帶邊緣之界面狀態密度。G. Y. Chung，C C. Tin，J. R. Williams，K. McDonald，Μ· Di Ventra，S· T. Pantelides，L. C. Feldman 及R. A. Weller，，，一 氧化氮退火對於在4H多類型碳化矽中接近譜帶邊緣之界面 醉密度上作用 'Applied Physics Letters，第 76 卷，第 13 期，第 1713· 1715頁，2000年3月，其揭示内容係併於本文供參考，猶如 完整地敘述於本文中一般。由於經改良之MOS界面，故高 電子遷移率（35-95 cm2/Vs)係於表面逆轉層中獲得。 很不幸地，NO爲一種有害健康之危險物，其具有國家火 _____-10-____ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 訂
線 561624 A7 B7 五、發明説明（8 ) 災防護協會(NFPA)之健康危險等級爲3，且其中典型上用以 進行後氧化退火之設備，係開放於無塵室之大氣中。雖然 NO經常被耗盡，但在無塵室中超過安全含量之NO污染之 危險性，是不可忽視的。 使氧化物於Ν2 Ο中生長是可行的。J. P. Xu, P. T. Lai，C. L. Chan, Β· Li及Y. C. Cheng，π於6H-SiC上之N20-生長之氧氮化物之經改 良性能與可靠性n，IEEE Electron Device Letters,第21卷，第6期，第 298-300頁，2000年·，其揭示内容係併於本文供參考，猶如完 整地敘述於本文中一般。在1100°C之溫度下，氧化物於6H-SiC上，在N20中之後生長氮化作用，亦已被Lai，P. T. Lai，
Supratic Chakraborty，C. L· Chan 及 Υ· C. Cheng 等人進行研究，’’氮化 與退火對於以熱方式氧化之Si02/SiC金屬氧化物半導體系統 之界面性質之作用n，Applied Physics Letters,第76卷，第25期，第 3744 -3746頁，2000年6月，其揭示内容係併於本文供參考， 猶如完整地敘述於本文中一般。但是，Lai等人獲得之結論 是，此種處理會降低界面品質，其可以後續在02中之潮濕 或乾燥退火進行改良，其可修補因在N20中之氮化作用所 致之傷害。再者，當與未在N20中進行氮化之情況比較時 ，即使後續以〇2退火，Lai等人並未發現界面狀態密度上之 任何顯著降低。但是，此項研究工作係使用6H-SiC，且無 法明瞭其是否能對4H-SiC產生作用，因爲許多對於6H-SiC MOSFET之改良，在以前未曾造成4H-SiC MOSFET上之任 何顯著改良。 發明摘述 *11" 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 561624 A7 B7 五、發明説明（9 ) 本發明之具體實施例係提供碳化矽金屬氧化物半導體場 效應電晶體（MOSFET)，及製造碳化矽MOSFET之方法，該 MOSFET具有一個η-型碳化矽漂移層，間隔分開之p-型碳化 矽區域於該漂移層中，且具有η-型碳化矽區域於其中，及 一個氧化物層在該漂移層上。此MOSFET亦具有短通道，從 個別之η-型碳化矽區域延伸至η-型碳化矽漂移層。 在本發明之特定具體實施例中，此Ρ-型碳化矽區域係爲 間隔分開而具有-铭植入其中之碳化矽區域。於本發明之其 他具體實施例中，η-型短通道係與個別之ρ-型碳化矽源極 區域自動對準。 在本發明之替代具體實施例中，係將碳化矽之磊晶層提 供在介於η-型短通道間之η-型碳化矽漂移層上。在某些具 體實施例中，碳化矽之磊晶層係在η-型碳化矽漂移層與ρ-型碳化矽源極區域上。在本發明之此種具體實施例中，η-型短通道可延伸進入及/或經過碳化矽之磊晶層。 在本發明之其他具體實施例中，一種閘極接點係提供於 氧化物層上。在本發明之特定具體實施例中，該閘極接點 係爲Ρ-型多晶碎。 在本發明之又其他具體實施例中，η-型短通道係經摻雜 ，因此當施加零伏特閘極偏壓時，η-型通道係爲自動耗乏 區域。在本發明之特定具體實施例中，短通道具有低於約 1013公分之薄片電荷。例如，η-型短通道可具有之薄片電 荷，係相當於具有厚度約3500 Α且載流子濃度約2 X 101 6公分 之碳化矽磊晶層之薄片電荷。再者，對於本發明在4H多 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561624 A7 B7 五、發明説明（1〇 ) 類型碳化矽中之具體實施例而言，於氧化物層與η-型漂移 層間之界面，對於能階介於約0.3與約0.4 eV之4Η多類型碳 化矽傳導帶能量，較佳係具有低於10i2eV-icm-2之界面狀態 密度。 在本發明之另外具體實施例中，係提供一種碳化矽元件 ，其具有η-型碳化矽之漂移層，及p-型碳化矽之第一區域 於該漂移層中。ρ-型碳化矽之第一區域係被間隔分開且具 有周圍邊緣，其，於其間界定一個漂移層區域。具有載流 子濃度大於漂移層載流子濃度之η-型碳化矽之第一區域， 係被提供於ρ-型碳化矽之第一區域中，並與ρ-型碳化石夕第 一區域之周圍邊緣間隔分開。具有載流子濃度低於η-型碳 化矽第一個區之載流子濃度之η-型碳化矽之第二區域，係 從η-型碳化矽之第一區域延伸至ρ-型碳化矽第一區域之周 圍邊緣。一個氧化物層係提供於漂移層、η-型碳化矽之第 一區域及η-型碳化矽之第二區域上。 在本發明之特定具體實施例中，η-型碳化矽之第二區域 係具有低於約1013公分_2之薄片電荷。例如，碳化矽之第 二區域可具有之薄片電荷，係相當於具有厚度約3500 Α且 載流子濃度約2 X 101 6公分之碳化矽磊晶層之薄片電荷。 再者，η·型碳化矽之第二區域可具有深度約0.05微米至約1 微米。η-型碳化矽之第二區域，亦可從η-型碳化矽之第一 區域至Ρ-型碳化矽之第一區域周圍，延伸一段距離，從約 0.5微米至約5微米。 在本發明利用4Η多類型碳化矽之其他具體實施例中，在 -13 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 裝 訂
561624 A7 B7 五、發明説明（11 ) 氧化物層與漂移層間之界面，η-型碳化矽之第一區域，及 η-型碳化矽之第二區域之界面狀態密度，在4Η多類型碳化 矽之傳導帶能量介於約0.3與約0.4 eV之間，係低於約101 2 eV_ 1公分_2。 在本發明之另外具體實施例中，係提供經配置於個別p-型碳化矽第一區域中之p-型碳化矽之第二區域。p-型碳化 矽之第二區域具有之載流子濃度，係大於碳化矽第一區域 之載流子濃度。-碳化矽之第二區·域亦鄰近η-型碳化矽之第 一區域，並與η-型碳化矽之第二區域相對。 在本發明之特定具體實施例中，ρ-型碳化矽之第二區域 係間隔分開約1微米至約10微米之距離。ρ-型碳化矽之第二 區域亦可具有載流子濃度爲約1 X 1016至約2χ 1019公分。 再者，於Ρ-型碳化矽之第一區域及η-型碳化矽之第一區 域上，亦可提供源極接點。具有載流子濃度大於漂移層之 載流子濃度，且經配置於鄰近漂移層而與氧化物層相對之 η-型碳化矽層，亦可提供。在此種具體實施例中，汲極接 點可提供於η-型碳化矽層上。 在本發明之又其他具體實施例中，係將碳化矽磊晶層提 供於η-型碳化矽之第一個ρ-型區域與漂移層上。η-型碳化 矽之第二區域係延伸至磊晶層中，η-型碳化矽之第一區域 係延伸經過該磊晶層，且氧化物層係在該磊晶層、η-型碳 化矽之第一區域及η-型碳化矽之第二區域上。此磊晶層可 爲未經摻雜之碳化矽。此磊晶層亦可爲具有薄片電荷低於 約1013公分_2之η-型碳化矽。碳化矽之磊晶層亦可爲具有厚 -14 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 561624 A7 B7 五 、發明説明（12 ) 度約0.05微米至約1微米之碳化矽磊晶層。碳化矽之磊晶層 較佳係具有厚度約1000至約5000 A。 在本發明之另外具體實施例中，係提供p-型碳化矽之第 二區域，經配置於個別之p-型碳化石夕之第二區域中。p-型 碳化矽之第二區域具有之載流子濃度，係大於碳化矽第一 區域之載流子濃度，且鄰近η-型碳化矽之第一區域，並與 π-型碳化碎之弟二區域相對。蟲晶層中之窗口可被定位， 以曝露出Ρ-型碳-化矽之第二區域·，及在Ρ-型碳化矽之第二 區域上被提供於窗口内之第一源極接點。第二源極接點亦 可在第一源極接點及η-型碳化矽第一區域上提供。 在本發明之不同具體實施例中，製造碳化矽元件之方法 ，係包括在η-型碳化矽層中植入ρ-型雜質，以提供ρ-型碳 化矽之第一區域，ρ-型碳化矽之第一區域係間隔分開且具 有周圍邊緣，其係於其間界定一個η-型碳化矽層區域。η-型雜質亦被植入ρ-型碳化矽之第一區域中，以提供η-碳化 矽之第一區域，其具有之載流子濃度係大於碳化矽層之載 流子濃度，η-型碳化矽之第一區域係與ρ-型碳化矽第一區 域之周圍邊緣間隔分開。η-型雜質係被植入ρ-型碳化矽之 第一區域中，以提供η-型碳化矽之第二區域，其具有之載 流子濃度係低於η-型碳化矽第一區域之載流子濃度，且其 係從η-型碳化矽之第一區域延伸至ρ-型碳化矽第一區域之 周圍邊緣。一個氧化物層係被構圖於漂移層，η-型碳化矽 之第一區域及η-型碳化矽之第二區域上，以提供閘極氧化 物。 •15- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐）
裝 訂
561624 A7
口在特定具體實施例中，植入p_型雜質，植入型雜質以 提供η-型碳化矽之第一區域，及植入η·型雜質以提供n_型 蚊化矽〈第二區域，係以下述方式提供，使第一個罩蓋在 η 土炭化矽層上構圖，此第一個罩蓋具有相應於型碳化 矽第一區域之開孔，以致能夠使一部份…型碳化矽層曝露 ’然後利用第-個罩蓋植入P·型雜質至η-型碳化矽層中， 及利用f 一個罩蓋植入型雜質至P-型碳化矽之第一區域 中。使第二個罩-蓋在η•型碳化矽層上構圖，此第二個罩蓋 :、有相C於η-型碳化矽之第一區域之開孔，以致能夠使一 邵份η-型碳化矽層曝露，其具有卜型與η·型雜質被植入於其 中。&型雜質係利用第二個罩蓋植入n-型碳化矽層中。、 在本發明之某些具體實施财，利用第_個罩蓋植入〜 土 4貝至η-型碳化石夕層巾，係接著藉由在至少約！鄕。C之溫 度下退火，而使已被植入之雜質活化。此ρ-型雜質較佳爲 再者，可使第二個罩蓋構圖 以使η-型碳化矽之第 域，延伸約0.5微米至约5微米之距離，從 =至:型碳切之第-區域周圍。…可 n J碳化矽之第二區域具有低於约丨3公分2之薄片 二：二型雜質可！用一種植入能量將其植入，以致能夠 :;η 土蚊化矽《第二區$ ’具有約0.05微米至約1微米之 長在之特定具體實施例中，氧化物層係以熱方式生 物層亦可藉由形成氧化物氮化物-氧化物剛層 本纸張尺度如χ 2~ 561624 A7 B7 五、發明説明（14 ) 之方式提供。ΟΝΟ結構之第一個氧化物層，較佳係以熱方 式生長。無論如何，氧化物層可於NO環境或Ν2 0環境下退 火。亦較佳情況是，退火係在氧化層與漂移層，η-型碳化 矽之第一區域與η-型碳化矽之第二區域間之界面，在4Η多 類型碳化矽之傳導帶能量介於約0.3與約0.4 eV之間，提供 界面狀態密度低於約101 2eV·1公分。此種界面狀態密度可 按 Sze，半導體元件之物理學（Physics of Semiconductor Devices)，第 2 版，John Wiley & Sons，1981，第 383-390 頁中所述測得。 於本發明之又其他具體實施例中，係將P-型雜質植入n_ 型碳化矽層中，以提供p-型碳化矽之第二區域，經配置於 個別p-型碳化矽之第一區域中。p-型碳化矽之第二區域， 具有之載流子濃度係大於碳化矽第一區域之載流子濃度。 碳化矽之第二區域亦鄰近η-型碳化矽之第一區域，並與n-型碳化矽之第二區域相對。 在本發明之某些具體實施例中，第一個罩蓋具有開孔， 其係間隔分開約1微米至約10微米之距離。亦可將η-型雜質 植入η-型碳化矽層中與氧化物層相對之一個表面内，以提 供η-型碳化矽之第二層，其具有載流子濃度大於η-型碳化 矽層之載流子濃度。然後可於η-型碳化矽之第二層上，形 成汲極接點。再者，η-型碳化矽層可爲碳化矽基材。 於本發明之又其他具體實施例中，植入ρ-型雜質，植入 η-型雜質以提供η-型碳化矽之第一區域，及植入η-型雜質 以提供η-型碳化矽之第二區域，可以下述方式提供，使第 一個罩蓋在η-型碳化矽層上構圖，此第一個罩蓋具有相應 -17- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) ·； 裝 訂
561624 A7 B7 五、發明説明（15 ) 於：型碳切第一區域之開孔，以使-術型碳切層 曝路。然後，利用第一個罩蓋，使雜質(較佳爲鋁)植 入η-型碳切層中，並使n_型碳切層及&型碳化碎之第 一區域，在至少約虜C之溫度下退火。然後，使碳化石夕 4磊晶層在η-型碳化矽層及ρ·型碳化矽之第一區域上生長 。使第二個罩蓋在η-型碳化矽層上構圖。第二個罩蓋具有 相應於型碳切第：區域之開孔，以使—部份ρ_型碳化 域曝·露。η_型雜質係利用第三個罩蓋植入〜型 人^ ^之庇"層中。第二個罩蓋係在1^型碳化秒層上構圖 。罘三個罩蓋具有相應於η_型碳化石夕第—區域之開孔，並 使一邵份ρ-型碳化矽之第一區域曝露。η_型雜質係利用第 三個罩蓋，被植入1>型碳化矽之第一區域及碳化矽之磊晶 層Τ。使氧化物層在磊晶層，η•型碳化矽之第一區域及Ζ 型碳化矽之第二區域上構圖，以提供閘極氧化物。 曰在本發明之又其他具體實施例中，係提供使碳化矽之磊 曰曰層生長 < 步驟，其方式是使碳化矽之未經摻雜磊晶層生 長在本發明之又其他具體實施例中，係提供使碳化矽之 f晶層生長之步驟，其方式是使具有薄片電荷低於約ι〇ΐ3 公分-2之碳化矽磊晶層生長。再者，碳化矽之磊晶層可被 生長至约0.05微米至约丨微米之厚度。碳化矽之磊晶層較佳 係被生長至約1000至約5000 A之厚度。 於本發明之另外實施中，退火步驟係在使第四個罩蓋構 圖j前進行，第四個罩蓋係在Π-型碳化矽層與P-型碳化矽 之第一區域上，且其中具有相應於ρ-型碳化矽第二區域之 -18· 本㈣尺度適用tii^(CNS) Α4規格(2igx297公爱) 561624 A7 B7 五、發明説明（16 ) 開孔，經配置於個別P-型碳化矽之第一區域中，碳化矽之 第二區域係鄰近η-型碳化矽之第一區域，並與η-型碳化矽 之第二區域相對。ρ-型雜質係利用第四個罩蓋植入，因此 Ρ-型碳化矽之第二區域具有之載流子濃度，係大於碳化矽 第一區域之載流子濃度。再者，窗口可於磊晶層中形成， 經定位以曝露出ρ·型碳化矽之第二區域。第一源極接點亦 可在ρ-型碳化碎之弟二區域中’於窗口内形成。第二源極 接點可在第一源極接點及η-型碳化矽之第一區域上形成。 附圖簡述 圖1Α爲習用UMOSFET之圖解； 圖1Β爲習用DIMOSFET之圖解； 圖1C與1D爲習用LDMOST之圖解； 圖2爲ΟΝΟ及以熱方式生長之氧化物，於6Η與4Η多類型 碳化矽上之界面阱密度對電壓之圖表； 圖3爲習用平面狀MOSFET之示意圖； 圖4爲η-通道SiC ACCUFET之示意圖； 圖5爲粗糙SiC/Si02界面及電子之不連續逆轉層之示意圖； 圖6爲根據本發明具體實施例之SiC MOSFET之示意圖； 圖7爲根據本發明其他具體實施例之SiC MOSFET之示意圖； 圖8A至8H係説明根據本發明不同具體實施例，於製造 MOSFET時之處理步驟； 圖9A至9J係説明根據本發明之其他具體實施例，於製造 MOSFET時之處理步驟； 圖10A至10C係説明根據本發明特定具體實施例之短通道 -19 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 五 發明説明（ 操作； 圖11爲適用於本發 圖表； 明 具體實施例之舉例摻雜分佈形態之 二c—後氧化退火之界面牌密度_對得 自傳導页又能階（Ec-E)之圖表； 圖13馬根據本發明具體實施例之元件之正向w 表；及 $ < 圖 圖14爲根據本發明具體實施 電壓之圖表。 例之元件之通道遷移率對 閘 發明詳述_ 現，在於後又參考附圖，更完整地說明本發明，於附 係況明本發明之較佳具體實施例。但是，本發明可以許夕 式體現，且不應被解釋爲受限於本文中所提出之: :實犯例’而A ’提供此等具體實施例，因此，此揭 容=馬徹底且完全，且將對熟諳此藝者完整地傳送本發明 〈机圍。如圖中所示，層或區域之大小係被誇大，以^ 明目的’且因此係被提供’以説明本發明之一般結構。： 邵類似數目係指類似構件。應明瞭的是，t —種構件，链 如層、區域或基材，被指稱爲在另—種構件，，上"時，其； 直接在另一種構件上’或插入構件亦可存在。對昭上^ ，當一種構件被指稱爲”直接在"另—種構件"上"時，^ 插入構件存在。 又有 本1明又具體貧施例係提供碳化矽m〇sfe丁及 化賴0卿之方法，其可減少元件w紐 561624 A7 _________B7 五、發明説明（18 )~~^ 化物間之界面所致之性能減退。正如可自先前討論所明瞭 的，在利用·習用製造技術之習用元件中，介於Sic與別％間 之界面，可能具有不足夠之品質，以致不能在4H_Sic中提 供電子之咼表面遷移率。雖然，本發明人並不希望被任何 操作理論所束縛，但已指出降低之電子遷移率可能是由於 高密度之界面阱，或由於粗糙界面而造成表面電位波動或 兩者所致。此粗糙界面係以圖式説明於圖5中。高粗糙度 會導致電子之不·連續逆轉層，且.因此是不良之有效遷移率 。當被植入之p-井已在超過15〇(rc之溫度下退火時，這尤其 是眞實的。 ' 根據本發明具體實施例之MOSFET，係示於圖6中。正如 在圖6中所見及者，於本發明之特定具體實施例中，碳化 矽之經輕微摻雜η-漂移層12，係在碳化矽之n+層忉上。此n-漂移層12可爲基材或碳化矽之磊晶層，且較佳爲4H多類型 碳化矽。η-漂移層12較佳係具有載流子濃度爲約1〇M至约 1017公分-3。再者，n+層10可爲植入層或區域或磊晶層。n+ 層較佳係具有載流子濃度爲約101 8至約1〇2 1公分。 正如進一步在圖6中所見及者，ρ-型碳化矽之間隔分開區 域，係提供ρ-井20，在η·漂移層12中。ρ-井20較佳係以Ai植 入’並在至少約1500 C之溫度下退火。ρ_井2〇可具有載流子 ί辰度爲約1 X 101 6至約2 X 101 9公分-3，並可延伸進入η•漂移層 12中，從約0.1微米至約3微米。雖然可使用各種ρ_型摻雜 劑’但Α1係優於硼作爲ρ-井2〇之摻雜劑，因爲當在溫度超 過1500°C下退火時，硼有擴散達數微米之傾向。因此，可 -21 -_ 本纸張尺度適用中s S家標準(CNS) A4規格(210X297公羡) '一 561624 A7 B7 五、發明説明（19 ) 能難以控制p-井20間之精確間隙（此區域可被稱爲JFET區域 21)。若此間隙太高，則當此元件呈阻斷狀態時，在閘極氧 化物中之電場可能變得太高。但是，若間隙太有，則JFET 區域21之電阻可變得極高。因此，約1微米至約1〇微米之 間隙係爲較佳的。供特定元件使用之特定間隙，可依元件 所要之阻斷電壓及接通狀態電阻而定。 n+碳化矽區域24，及視情況選用之p+碳化矽區域22，係 經配置於p-井20_内。π+峡化碎區域24 ’較佳係與鄰近jfet 區域21之p-井20邊緣，間隔約0.5微米至約5微米。選用之 P+碳化矽區域22，較佳係鄰近n+碳化矽區域24，並與p-井 20之邊緣相對。η-型碳化石夕薄層，譬如以型雜質，擘如 氮或磷，以預先選定之劑量摻雜之層，自n+碳化矽區域24 ’延伸至鄰近閘極氧化物28之if漂移層12之jFE 丁區域，以 提供短通道26。短通道26可被植入p-井中，且伴隨著井 活化作用，於至少約1500°C之溫度下活化。短通道％較佳 係延伸至p-井20中，達約0.05微米至約1微米之深度。短通 道26之摻雜，可依層之深度，供閘極接點32用之材料之功 函數，及p-井2〇之摻雜作用而定，如下文參考圖1〇A至i〇c 所述。但是，一般而言，短通道26可具有薄片電荷低於約 1013公分。較佳亦在對p-井20植入A1後，使用相同罩蓋， 對短通道26植入η-型雜質，以避免必須再對準罩蓋，以致 使短通道26係與ρ-井20自動對準。如上述，短通道％較佳 係不延伸至JFET區域中，因爲使此種層延伸至JFE 丁區域中 ，當元件呈阻斷狀態時，可增加氧化物中之電場。
五、發明説明（2〇 ) 、閘極氧化物28係至少在碳化矽“之^區域之間延伸， 較佳:爲無論是以熱方式生長之氧化物，以⑽或⑽退火 :或f化物/氮化物/氧化物_0)，其中第一種氧化物係 馬熱氧化物，接著爲Ν0或Ν2〇退火。閘極接點材料可爲任 何適當接點材料，但是，ρ_型多晶矽可能較佳，因其具有 高功函數·。閘極氧化物28之厚度，可依閘極接點幻之材料 功函數而定。但是，一般而言，约1〇〇Α至約5〇〇〇Α之厚产 係爲較佳的〇 - 又 亦提供一或多個源極接點30與汲極接點34。源極接點邓 ，較佳係由鎳（Ni)形成，並可於溫度約6〇(rc至約1〇〇〇π下， 例如825 C下退火，以提供對ρ+區域22與矿區域％兩者之歐 姆接觸。汲極接點34亦可爲Ni或其他此種適當材料，以形 成對η-型碳化;?夕之歐姆接觸。 圖7係進一步説明本發明之替代具體實施例，其係利用再 生長之磊晶層。正如在圖7中所見及者，碳化矽27之薄層 ，係於Ρ-井植入與退火後，再生長於严井2〇上，並延伸: 過JFET區域中之η-漂移層12。短通道26，可由再生長之磊晶 層形成，或其較佳可由植入及/或經過再生長之碳化矽層 27形成。同樣地，碳化矽24之η+區域，亦可經過再生長之 碳化矽層27形成。再生長之碳化矽層27可具有约〇 〇5微米 至約1微米之厚度，但是，約1000至約5〇〇〇 Α之厚度可能較 佳。再生長之碳化矽層27，較佳係爲未經摻雜，未故意經 摻雜或輕微經摻雜。但是，若再生長之碳化矽層27形成短 通道26’，則再生長之碳化矽層27應爲〜型碳化矽。因此， _ -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明（21 ) · 若再生長之碳化石夕層27提供短通道，則再生長之碳化# 2二=有：：電荷低於約1013^^ 二^辰度Μχ，之35⑻A厚碳切層27，可特別良好地適 口 k供# 7L件，其在正常情況下，係於零問極偏壓下斷 開。此種再生長可減少由於植入物活化退火所產生 粗糙。再者，再生長使通道區域置於磊晶層上， 降低傷害，其可使得能夠有甚至更高之通道遷移率。& -正t進—步在圖7中所見及者由於再生長之碳切層27 ，故供接點窗口，經過碳化矽層27，以提供對 +區 域22之接點30,，或若p+區域22不存在，則爲對p_井20。接 點30,可由用㈣成對p_錢切之歐姆接點之 料製成，但是，鎳爲較佳。 了通W材 雖然圖6與7係説明本發明之具體實施例，作爲不連續元 件，但正如熟諳此藝者所明瞭的，圖6與7可被視爲且有 重單元之元件之單位單元。因此，例如可將其他單料元 併入圖⑻中所示之元件中，其方式是將此元 心抽（於圖6與7中示爲垂直軸）區分，及將已區分之元料 繞圖6與7中所示元件周圍之軸（圖6與7中所示元件之垂直 邊緣）旋轉。因此，本發明之具體實施例，包㈣ 愈 7中所示之元件，以及具有許多單位單元併入圖6盘所 示短通道中之元件。 、 1 現在參考圖8A至8H，及从至％，描述根據本發明且 施例（元件之製造。正如在圖8A中所見及者，罩笔、: 於η-型層12上形成及構圖，並使雜質植入η·型層，以 一 -24 - g張尺度適用中國國家標準(CNS) A4規格(210X297公董) 561624 A7 B7 五、發明説明（22 ) 提供p-井20。較佳情況是，雜質爲A1，被植入達上述深度 ’及當被活化時’彳疋供所要之載流子濃度。於井2〇形成 後，η-型植入物102係利用罩蓋100施行，參閲圖8B。供〜 型層植入用之適當雜質，包括氮與蹲。將此種雜質植入， 以提供本文中所述之短通道深度及載流子濃度。p_井2〇與 η-型植入物1〇2之一種適當複合摻雜分佈形態之實例，係於 圖11中見及。在植入ρ-井與η-型層102兩者之後，將所形成 之結構加熱達至·少約1500°C之溫度，並在該溫度下保持約 30秒至約60分鐘之時間，以使已被植入之雜質活化。或者 ，此種退火可在植入n+區域24、區域22及背面植入物之 後進行，如在圖8E中所見及者。 正如在圖8C中所見及者，將罩蓋ι〇〇移除，並使罩蓋1〇4 形成及構圖，及利用罩蓋1〇4植入〜型雜質，以提供n+區域 24。形成罩蓋1〇4係爲在ρ-井2〇周圍與n+區域24之間，提供 所要之間隔，其係界定短通道26之通道長度。適當n-型雜 質包括氮與磷。再者，可植入雜質，以提供本文中所述n+ 區域24之尺寸與載流子濃度。 圖8D係説明選用p+區域之形成。罩蓋1〇4亦被移除，並使 罩蓋106形成與構圖，及利用罩蓋1〇6植入&型雜質，以提 供P+區域22。可植入ρ-型雜質，以提供本文中所述p+區域 22之尺寸與載流子濃度。較佳p•型雜質爲鋁，但是，其他 適當P·型雜質亦可使用。 圖8E係說明罩蓋106之移除，以及矿層ι〇之產生，其可藉 由η-型雜質在基材中之背面植入物形成，或可爲蟲晶層， ¥紙張尺度適财a g家標準(CNS) Α4規格挪公爱j 561624 A7 ____B7 五、發明説明（23 ) 並可在圖8A之前形成。視情況，可進行上述結構之退火， 以使已被植入之p-型與η-型雜質活化。或者，在其中閘極 氧化物係於形成後退火以改良Sic/Si〇2界面之具體實施例中 ，此種雜質之活化作用可藉由此種退火提供。 圖8F係説明閘極氧化物28之形成與構圖。閘極氧化物較 佳係以熱方式生長，且爲經氮化之氧化物。此種經氮化之 氧化物可爲任何適當閘極氧化物，但是，、氧氮化物 或ΟΝΟ可能較佳-。閘極氧化物或〇N〇閘極電介質之最初氧 化物之形成’較佳係接著在化〇或No中退火，以降低siC / 氧化物界面處之缺陷密度。在特定具體實施例中，閘極氧 化物係藉由無論是熱生長或沉積方式形成，然後在大於約 1100 C之溫度下，且流率約2至約8 SLM之Ν2 Ο環境中退火， 其可提供A Ο之最初滞留時間爲約丨丨至約45秒。氧化物層 於碳化矽上之此種形成與退火，係描述於共同歸屬之美國 專利申請案序號09/834,283中，其標題爲”以n2〇使碳化矽層 /上之氧化物層退火之方法”（律師案件目錄編號53〇8_156)，或 /如在2001年5月30日提出申請之美國臨時申請案序號—_ 中所述者’其標題爲"氧化物層於碳化碎層上之N2 〇生長方 法’’，其揭示内容係併於本文供參考，猶如完整地敘述於 本文中一般。此外，亦可使用N2 〇生長之氧化物，如在 j· P· Xu，Ρ· T. Lai，C· L· Chan，B· Li 及 Y· C· Cheng，Π·Ν2 0-生長之氧氮 化物於6H-SiC上之經改良性能與可靠性”，IEEE Eiectr〇n Device
Letters，第21卷，第6期，第298-300頁（2000年6月）中所述者。如 在L. A. Lipkin與J. W· Palmour，π於p-型SiC上之低界面狀態密度 一 -26- 本紙張尺度逋财S S轉準(CNS) A4規格(210 X 297公爱) ' 561624 A7 B7 五、發明説明（24 ) 氧化物”，材料科學論壇，第264-268卷，第853-856頁（1998)中所 述之技術，亦可使用。或者，對於以熱方式生長之氧化物 而言，可提供以熱方式生長Si02層之後續NO退火，以降低 界面阱密度，其係描述於 Μ· K. Das，L. A. Lipkin，J. W. Palmour，G. Y. Chung，J. R· Williams，K. McDonald 及 L. C. Feldman，"使用以熱方 式生長、NO退火之Si02之高遷移率4H-SiC逆轉模式MOSFET'·, IEEE 元件研究會議，Denver，CO, 2000 年 6 月 19-21 日；G. Y. Chung, C. C. Tin, J. R. Williams, K. McDonald, R. A. Weller, S. T. Pantelides, L. C. F eldman，Μ. K. Das及J· W. Palmour，'·在一氧化氮中高溫退火後， 對於4H-SiC MOSFET之經改良逆轉通道遷移率 '接受發表之 IEEE Electron Device Letters ;及 G. Y. Chung，C· C. Tin，J· R. Williams，Κ· McDonald，M. Di Ventra，S. T. Pantelides，L· C· Feldman 及 R. A. Weller，，， 一氧化氮退火對於接近碳化矽4H多類型中之帶邊緣界面阱 密度之作用 ’’，Applied Physics Letters，第 76 卷，第 13 卷，第 1713-1715 頁，2000年3月。可提供氧氮化物，如在美國專利申請案序 號一中所述者，其標題爲”高電壓、高溫電容器結構及 製造方法”，2001年6月11日提出申請，其揭示内容係併於 本文供參考’猶如完整地欽述於本文中一般。 以下述作爲經氮化之氧化物層形成之實例，可於碳化矽 層上提供一層氧化物，其方式是使碳化矽層，在N2 〇環境 中，於至少約1200°C之溫度下氧化。在氧化作用期間，係 提供N2 0之預定溫度分佈形態及預定流率分佈形態。預定 溫度分佈形態及/或預定流率分佈形態，可固定或可改變 ，且可包括激升至穩定狀態條件。預定溫度分佈形態與預 一______·27-_____ 本紙張尺度適用中國國家榡準(CNS) Α4規格(210x 297公釐） 561624
j流率分佈形態可經選擇，以降低接近SiC傳導帶而具有能 量之氧化物/碳化矽界面之界面狀態。預定溫度分佈形態 可能會造广大於約聽。(：之氧化溫度。氧化溫度較佳爲約 130:C。氧化作用之延續時間可依所要氧化物層之厚度而 改k。因此，氧化作用可進行約15分鐘至約3小時或更久。 此外，預定流率分佈形態可包括一或多種流率，從每分 鐘約2標準升（SLM)至約6SLM ^較佳流率爲每分鐘約35至 約4椽準升《再者，所造成氧化物層之形成後，可接著使 氧化物層在Ar或N2中退火。此種在αγ或队中之退火操作， 可進行例如約一小時。 預足流率分佈形態較佳係提供N20之一種速度或多種速 度’從約0.37公分/秒至約U1公分/秒。特定言之，預定 泥率分佈形態較佳係提供％ 〇之一種速度或多種速度從約 0.65公分/秒至約ο%公分/秒。此外，亦可施行氧化物層 之濕再氧化作用，及/或n2 〇氧化作用可在具有水蒸汽分 率或分壓之環境中進行。 此外，可在碳化矽層上形成一層氧化物，其方式是在碳 化石夕層上，於Ν2 Ο環境中，在預定溫度分佈形態下，包括 氧化作用溫度大於約12〇〇°C，及在n2〇之預定流率分佈形態 下’形成氧化物層。預定流率分佈形態可經選擇，以提供 AO之最初滯留時間爲至少u秒。最初滯留時間較佳爲約 11秒至約33秒。最初滞留時間更佳爲約19秒至約22秒。此 外’ ί^Ο之總滞留時間可爲約28秒至約84秒。總滯留時間 較佳爲約48秒至約56秒。 ____-_28- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) • j 裝 訂
線 561624
界面狀態密度對來自傳導帶能階之圖表，係示於圖12中 。線條200表示未經退火之氧化物。線條2〇2表示在N〇環境 中乾燥退火後之氧化物。線條204表示在n2〇環境中乾燥退 火後之氧化物，及線條206表示在NO環境中潮濕退火後之 氧化物。 圖8G係说明閘極接點32之形成。如前述，此種閘極接點 32可爲p-型多晶矽，或可爲其他適當接點材料，且可利用 一清此藝者已知-之技術形成與構·圖。或者，圖8F之氧化物 28及閘極接點32可一起形成及構圖。最後，圖8H係説明源 極與汲極接點30與34之形成，其可藉由蒸發沉積、濺射或 热諳此#者已知之其他此類技術形成。源極與汲極接點 與34較佳爲鎳，其係在形成後，於約825r下退火，以改良 歐姆接點之品質。 圖9A至9J係說明根據本發明之替代具體實施例，利用再 生長之蟲晶層，以製造元件之操作。正如在圖Μ中所見及 者，罩蓋120係於η-型層π上形成與構圖，並使雜質植入〜 型層12中’以提供p-井20。較佳雜質爲Ai，被植入至上述 深度’且當被活化時提供所要之載流子濃度。在p-井2〇形 成後’移除罩蓋120，並使罩蓋122形成及構圖，以對應選 用之P+區域22。p-型植入物係利用罩蓋122施行，參閱圖9B 。較佳情況是，p-型植入物係植入A1，作爲p-型雜質。植 入此種雜質，係爲提供本文中所述關於p+區域22之尺寸與 載流子濃度。在p-井20與p+區域22兩者植入後，將所形成 之結構加熱達至少約1500°C之溫度，並在該溫度下保持約 ________- 29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)
裝 訂
線 561624
30 t至、’力60刀I里之時間，以使已被植入之雜質活化。 如圖9C中所見及者，移除罩蓋122，並利用關於使碳化石夕 磊晶層生長之習用技術，使Sic之磊晶層124在〆區域U、 P-井20及η-型碳化矽層12上形成。如前述，再生長之磊晶 層124較佳爲未經摻雜之碳切，但亦可爲輕微摻雜之碳化 石夕。 _ 圖9D係説明η-型雜質之選用植入，以提供短通道沉，。正 如在圖9D中所見及者，使罩蓋126形成及構圖，並利用罩 蓋126植入η-型雜質，以提供短通道％，。形成罩蓋126，係 爲提供所要之短通道位置，較佳係因此使短通道不會實質 上延伸至此元件之jFET區域中。適當η_型雜質包括氮與磷 。較佳係植入雜質，以提供本文中所述短通道26，之尺寸與 載流子濃度。 ^ 圖9Ε係説明η+區域24之形成。正如在圖9Ε中所見及者， 罩蓋126已被移除，並使罩蓋128形成及構圖，以提供相應 於η+區域24之開孔。使用罩蓋128以植入η-型雜質，以提供 本文中關於η+區域24所述之尺寸與載流子濃度。 圖9F係说明罩蓋128之移除，以及η+層1〇之產生，其可藉 由η·型雜質在基材中之背面植入物形成，或可爲磊晶層， 並可在圖9Α之前形成。視情況，可進行此種結構之退火， 以使已被植入之ρ-型與η-型雜質活化，其較佳係在低於15〇〇 °C之溫度下。或者，在其中閘極氧化物係於形成後退火以 改良SiC/Si〇2界面之具體實施例，此種雜質之活化作用，可 藉由此種退火提供。 ____-30- 本紙張尺度適用巾g S家標準(CNS) A4規格(21GX挪公董) 五、 發明説明（28 圖9G係說明閘極氧化物28之形成與構圖。閉極氧化物28 X佳係以4方式生長，且較佳爲經氮化之氧化物。經氮化 〈氧化物可爲任何適當閘極氧化物，但是，Si02、氧氮化 物或圓可能較佳。閘極氧化物之形成可如前述參考圖卵 進行。 圖9H係説明源極接點3〇,之形成。正如在圖9h中所見及 者自口係於再生長層124中，相應於p+區域22之位置打開 。然後，、使接點哪在窗口中形成.。圖91係説明閘極接點幻 與源極接點30’之形成。或者’圖9G之氧化物烈及閘極接點 3日2，可一起形成及構圖。如前述，閘極接點32可爲p-型多 阳石夕’或可爲其他適當接點材料，且可利用熟諳此藝者已 = <技術形成與構圖。源極接點3〇，可藉由蒸發沉積、濺射 或熟諳此藝者已知之其他此類技術形成。最後，圖⑽係説 :及極接點34之形成’其可能藉由蒸發沉積、濺射或熟諳 ^农者已知之其他此類技術形成。源極與汲極接點训與如 較佳係爲I臬，其係在形成後，於约6Q(rc至約誦τ之溫度 下，例如約825°C下退火，以改良歐姆接點之品質。 浚削述，本發明之具體貫施例，係在元件之吓E丁區域之 間提供短通道26與26,，經過p-井加，且達矿區域24。在形 成短通道26與26,時，n-型雜質之劑量與能量，較佳係經控 制，以使7L件在零閘極偏壓下正常斷開。這可以達成，因 爲有淺η-型層自ρη接面之内建電壓之自動耗乏，閘極金屬 ::SiC之功函數差異’及在氧化物中之淨電荷，以及界面狀 態。但是，應注意以使n-層不會被埋置式卯接面完全耗乏 31 - 本紙張尺⑸力s s家標準(CNS) ^規格(21()χ 297公釐) 561624 A7 B7 五、發明説明（29 ) 。此係確保整體通道存在於薄蓄積層下方。此整體通道之 寬度係隨著正閘極偏壓而增加，直到蓄積層在MOS界面處 形成爲止，如圖10A至10C中所示。由於表面粗链與表面電 位之波動，此蓄積層可能不連續。 圖10A係説明當未施加閘極偏壓時之短通道26與26，。正 如在圖10B中所見及者，藉由正閘極偏壓所產生之整體通 道，係連接不連續之表面蓄積層區域，而造成平滑電流路 徑，從MOSFET之源極至没極。正如圖10C中所示，當施加 更多閘極偏壓時，整體通道最後係延伸至蓄積層。 正如上文簡略地指出者，爲達成更有效之短通道，可使 用具有高功函數之閘極金屬（例如P+多晶矽），及較薄閘極 電介質。高功函數閘極金屬與較薄閘極電介質，可於零閘 極偏壓下，耗乏MOS閘極下之更多電荷，其會在正閘極偏 壓下，轉變成具有更多自由載流子之整體通道（參閱圖10A) 。但是，單獨提供短通道可能不足以達成極高有效通道遷 移率，因爲自由電子在整體通道中之數目極有限。但是， 短通道且併用表面狀態密度上之降低，在4H多類型碳化矽 之傳導帶能量之約0.4 eV内，較佳係達低於約101 2ev·1公分·2 ，以減少載流子之表面散射，則可提供極高有效通道遷移 率。 根據本發明具體實施例之元件之接通狀態Ι-V特徵，係示 於圖13中。此元件爲3.3毫米X 3.3毫米4HSiC功率型MOSFET 。正如圖13中所見及者，係對4.4 V正向壓降獲得10安培電 流。此元件在VG= 0 V下，正常爲接通，此係由於相對較高 _-^32^_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 五、發明説明（3〇 ) 劑量之氮被植入P_井中所致。作早 _ 仁疋，可猎由降低此劑量， 使此元件成爲正常斷開。根據本發 个知又具體實施例，關於 100微米X 100微米MOSFET之電子透銘童也Μ 、 私卞遷f夕率對閘電壓，係示於 圖14中。在低場體系中，極端高？ ' 场同還私率（接近總體値）係由 於通迴之埋置式本性而獲得。在較高閘極偏壓下，遷移率 會由於通道被限制於該表面而被降低。即使如此，係達成 〜50 cm2 / Vs之高場遷移率。 -雖然本發明之具體實施例已參考特定操作順序加以描述 ，但正如熟諳此藝者所明瞭的，在此順序内之某些操作可 重新安排，而從本發明之陳述内容看來，仍然有利。例如 ，，在本發明之料具體實施例中，n+區域24與？+區域22之 形成，可以逆轉1此，本發明不應被解釋爲受限於本文 中所述操作之確實順序。 在附圖與專利説明書中，已揭示本發明之典型較佳具體 =犯例，JL雖然採用特定術語，但其僅使用於總稱與描述 意義，而非限制㈣，本發明之範圍係在下述中請專利範 圍中提出。

Claims (1)

  1. 六 申請專利範圍 經 濟 部 智 慧 財 產 局 消 費 合 社 印 製 —Π石夕金屬乳化物半導體場效應電晶體，其包含： 化石夕漂移又層重植〜=7 Μ_Τ，其具有一心 矽淠以 刀开〈p-型碳化矽區域在該η-型碳化 气彳卜、~ 且，、有型碳化矽區域於其中，及一個經 孔化μ化物層於該η_型碳切漂移層上；及 =通道，從個別之η_型碳切區域， 夕£域，延伸至η-型硬化石夕漂移層。 圍第1項之碳化珍金屬氧化物半導體場效 應::;1碳切金屬氧化物半導體場效 ，但未進入其中；…通係延伸至η-型碳切漂移層 4· ^申請專利範ϋ第1項之碳切 應電晶體，其進一步包含 物+導W效 石夕Μ μ人& 人夕之麻晶層，在η-型碳化 7味和層上，介於η-型短通道之間。 5.如申請專利範圍第丨項之碳化 库雷曰触，辻、r本a 夕至屬虱化物半導體場效 極接點包含P-型多晶石夕。’‘h化物層上’此閘 6·如申請專利範圍第丨項之碳化矽 β B ^甘 〃屬乳化物半導體場效 :::壓Γ 道係經摻雜，以致當施加零伏 特閘極偏壓時，η-型通道係自動耗乏 7 π 圍第1項之碳化-金屬氧化物場效應電晶 …其進一步包含碳化…晶—碎漂Si -34- 2 _____-- 本紐尺度顧巾關家鮮（CNS)A4規格⑵G (_請先閱_讀背面之注 111— I .1 1 意事項再:本頁) 幻· --線. 561624 六、申請專利範圍 與P:型碳切區域上，且其中„_型短通道係延伸進入及 /或經過碳化石夕之磊晶層。
    8·如申請專利範圍第i項之碳切金屬氧化物場效應電^ 體，其中短通道具有低於約1〇〗3公分 <之薄片中/ 9 9·:申範圍第1項之碳切金屬氧化物二。電晶 -’其中短通道具有之薄片電荷係相當於具有厚度約 3500Α且載流子濃度約2χ1〇16公分‘_3之碳化石夕慕晶層。 10·:申:奇！利範圍第1項之碳化碎金屬氧化物場效應曰電晶 月豆，其中碳化石夕包括4Η多類型碳化石夕，且其中在氧化物 層與η-型漂移層間之界面，對賴多類型硬切之傳導 帶能量之能階介於約〇·3與約〇.4eV之間， 訂 密度低於l〇12eV-l公分·2。 I q心 如申請專利範圍第丨項之碳化矽金屬氧化物場 體，其中氮化氧化物係由至少-種氧化物_氮化^氧二 物結構與氧氮化物所組成。 線 12. —種碳化矽元件，其包含·· η-型碳化矽之漂移層； 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 Ρ-型碳化矽之第一區域在該漂移層中，此卜型碳化矽 之第一區域係被間隔分開，且具有周圍邊 並 一個漂移層之區域於其間； 八係界疋 η-型碳化碎之區域，其具有之載流子濃度係大於 =型碳=矽第一區域中漂移層之載流子濃度，並與Ρ·型 碳化石夕第一區域之周圍邊緣間隔分開·， η-型碳切之第二區域，|具有之載流子濃度係低於 35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 561624
    /、、申請專利範圍 η·型碳切第—區域之錢子濃度 矽《第-區域延伸至Μ :係從η-型碳化 及 示 k域之周圍邊緣，· 一個經氮化之氧化物層，在声 -區域及η-型碳化，夕之第二區域二…型碳化石夕之第 13·如申請專利範圍第12項之碳切元件， .之第二區域具有薄片電荷低於約】·〇"公分:2里礙化石夕 =申請= 圍第13項之碳…件，”"碳化梦 一 £或具有深度約〇.05微米至約丨微米。 b·如申請專利範圍第14項之碳化矽元並 之第二區域係從n-型碳化矽之第 ？、"^灰化矽 # r 土疋化矽又罘一區域至P-型碳化矽之 弟一區域周圍，延伸約0·5微米至約5微米之距離。 16.如申請專利範圍第12項之碳切元件，其中"碳㈣ 〇二區域具有之薄片電荷，係相當於具有厚度約3500 A且載况子濃度約2χ1〇16公分-3之碳化矽磊晶層。 17·如申請專利範圍第12項之碳化矽元件，其中在氧化物層 與漂移層間之界面，n-型碳化矽之第一區域及型碳化 經濟部智慧財產局員工消費合作社印制衣 矽足第二區域之界面狀態密度，在4H多類型碳化矽之傳 導帶能量介於約〇·3與約〇·4 ev之間，係低於約ι〇ι 2 eV-1公 分-2 0 18.如申請專利範圍第12項之碳化矽元件，其進一步包含p_ 型碳化矽之第二區域，經配置於個別之p-型碳化矽第一 區域中，其中P-型碳化矽之第二區域具有之載流子濃度 係大於碳化石夕第一區域之載流子濃度，此碳化石夕之第二 •36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -------- C8 _____ A、申請專利範圍 區域係鄰近Π-剞砝彳μ &、# 咏一 灭化矽之罘一區域，並與η-型碳化矽之 第一區域相對。 申α專利圍第12項之碳化碎元件，其進—步包含問 極接點，在氧化物層上。 -20.如申請專利範圍第19項之碳切元件，其中問極接 Ρ-型多晶矽。 ，如:Μ專利I巳圍第12項之碳化石夕元件，其中ρ型碳化石夕 之第區域係間隔分開約1微米至約10微米之距離。 2·如=4專利範II第21項之碳切元件，其中Ρ型碳化石夕 又第一區域具有約丨xl〇u至約2χΐ〇19公分」之載流子濃 度。 •如申w專利範圍第12項之碳化矽元件，其進一步包含接 點，在Ρ-型碳化矽之第二區域與〜型碳化矽之第一區域 上。 24·如申請專利範圍第丨2項之碳化矽元件，其進一步包含： 一個η-型碳化碎層，其具有之載流子濃度係大於漂移 層之載流子濃度，且經配置鄰近漂移層，與氧化物層相 對；及 一個没極接點，在η-型碳化碎層上。 -5·如申請專利範圍第12項之碳化矽元件，其進一步包含碳 化石夕之蟲晶層’在第一 ρ_型區域及η-型碳化矽之漂移層 上’其中η-型碳化矽之第二區域係延伸進入磊晶層中， η-型碳化石夕之第一區域係延伸經過磊晶層，且氧化物層 係在該磊晶層、η-型碳化矽之第一區域及η_型碳化矽之 ___ -37- 本紙張尺度適用中國國家標準（CNS)A4規格（21Q X 297公爱) Γ请先閱讀背¾之>i意事項再^^本頁)
    訂· --線· 經濟部智慧財產局員工消費合作社印製 561624 A8 B8 C8 D8
    申請專利範圍 弟二區域上。 26. 如申請專利範圍第25項之碳化矽元件，並 請 先 閱· 讀 背 之 注 意 事 項 再 未經慘雜之碳化矽。 匕σ 27. 如申請專利範圍第25項之碳化矽元件，並山 >、γ每化石夕之县 曰口層包含具有厚度約〇.〇5微米至約1微米之碳化曰 28·如申請專利範圍第27項之碳化矽元件，其中碳化咬曰層石 晶層包含具有厚度約1〇〇〇至約5〇〇〇人之碳化矽磊晶層义庇 29.如申請專利範圍第25項之碳化矽元件，並，石I曰曰。 八Τ猫晶層包本 具有薄片電荷低於約101 3公分-2之}型碳化碎。 σ 30·如申請專利範圍第25項之碳化矽元件， 、昨 ，、Τ η••型碳化矽 訂 <弟二區域具有低於約1〇13公分·2之薄片電荷。 31·如申請專利範圍第30項之碳化矽元件，其中〜型碳化石夕 之第二區域具有約〇·〇5微米至約1微米之深度。 32·如申請專利範圍第31項之碳化矽元件，其中η•型碳化矽 之第二區域係從η-型碳化矽之第一區域至ρ型碳^矽之 第一區域周圍’延伸約〇·5微米至約5微米之距離。 33·如申請專利範圍第25項之碳化矽元件，其中於氧化物層 經濟部智慧財產局員工消費合作社印制衣 與磊晶層間之界面，η-型碳化矽之第一區域及〜型碳化 矽 < 第二區域，在4Η多類型碳化矽之傳導帶能量介於约 〇·3與約〇.4eV間之界面狀態密度，係低於约i〇12eVM公分 2 〇 34·如申請專利範圍第25項之碳化矽元件，其進一步包含卜 型碳化矽之第二區域，經配置在個別之型碳化矽之第 一區域中，其中p-型碳化矽之第二區域具有之載流子濃 38 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 561624 A8 B8 C8 D8 六、申請專利範圍 度係大於碳化矽第一區域之載流子濃度，此碳化矽之第 二區域係鄰近η-型碳化矽之第一區域，並與n_型碳化 之第二區域相對。 35·如申請專利範圍第34項之碳切元件，其進_步包含： 在磊晶層中之窗口，經定位以曝露出P-型碳化矽之第 二區域\及 •在冒口内之第一源極接點，位，在P-型碳化矽之第二區 域上，及在η-·型碳化矽之第一區域上。 其進一步包含閘 其中閘極接點爲 其中Ρ-型碳化矽 (請先閱讀背面之注意事項再^寫本頁) 36·如申請專利範圍第25項之碳化矽元件 極接點，在氧化物層上。 37·如申請專利範圍第36項之碳化矽元件 ρ-型多晶碎。 38. 如申請專利範圍第25項之碳化矽元件 1 之第一區域係間隔分開約丨微米至約1〇微米之距^' 丨線」 39. 如:請專利範圍第38項之碳化石夕元件，其中型碳化石夕 之第一區域具有約丨χ 10丨6至约2 χ 1〇1 9公分之載流子濃 經濟部智慧財產局員工消費合作社印製 40·如申請專利範圍第25項之碳化矽元件，其進一步包含： 、-個η-型碳化石夕|，其具有之載流子濃度係大於漂移 層之載流子濃度，且經配置鄰近漂移層，與氧化物層相 對；及 一個汲極接點，在η-型碳化矽層上。 札如申請專利範圍第12項之礙切元件，其中氮化氧化物 層係由至少-種氧化物.氮化物.氧化物結構與氧氮化物 -39 - 561624 、申請專利範圍 層所組成。42·種製造碳化冷元件之方、$ ^ 、 又万法，此方法包括·· 匕入P J 4貝於n_型碳化石 ，口 ^ 之第-區域，此P-型碳化咬之 =P-型碳化梦 具有周圍邊緣，其係界定— TO或係間隔分開，且 間；- ’、 個n-型碳化矽層之區域於其 植入η-型雜質於卜型碳 —型碳化矽之第一區域，Α且古矛S域中，以提供η-矽声之載β子— ”具有之載流子濃度係大於碳化 「此…型碳切之第-區域係與Ρ-型 灭化夕弟一區域之周圍邊緣間隔分開；植入η-型雜質於ρ.型碳切之第— 型碳化矽之第二區域，以如仏 …有載泥子濃度係低於η-石灭化石夕罘一區域之載流子溲 ^ ^ .. . y, /又，且其係從η-型碳化矽 弟一區域延伸至Ρ-型碳化石夕第一區域之周圍邊緣；及 使氧化物層構圖於漂移層、η-型碳切之第一區域η-型碳化石夕（第二區域上，以提供問極氧化物。41如申請專利範圍第42項之方法，其中植入ρ_型雜質， 入η-型雜質以提供η_型碳切之第_區域，及植入卜 雜質以提供η-型碳化矽之第二區域之步驟，係包括· 使第一個罩蓋構圖於η_型碳化矽層上，此第一個罩 具有相應於Ρ-型碳化矽第一區域之開孔，以使一部份⑴ 型碳化矽層曝露；然後 刀U 利用第一個罩蓋，植入卜型雜質於型碳化石夕層中·然後 曰， 事 頁 η- 型之 訂 及 植型 蓋 線 -40- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 561624 Α8 Β8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再9本頁) 利用第一個罩蓋，植入n-型雜質於p-型碳化矽之第一 區域中；然後 使第二個罩蓋構圖於η_型碳化矽層上，此第二個罩蓋 具有相應於η-型碳化矽第一區域之開孔，以使一部份〜 型碳化矽層曝露，其具有ρ-型與型雜質被植入其中； 然後 ^ 利用第一個罩蓋’植入η_型雜質於η-型碳化石夕層中。 4·4·如申請專利範-圍第43項之方法·，其中利用第一個罩蓋植 入η_型雜質於η-型碳化矽層中之步驟，係接著藉由在至 少約1500°C之溫度下退火，使已植入之雜質活化之步驟。 45.如申請專利範圍第44項之方法，其中p_型雜質係包含鋁。 46·如申請專利範圍第43項之方法，其中第二個罩蓋係經構 圖，以致使η-型碳化矽之第二區域，從〜型碳化碎之第 -線- 一區域至ρ-型碳化矽之第一區域周圍，延伸約〇·5微米至 約5微米之距離。 經濟部智慧財產局員工消費合作社印制衣 47·如申請專利範圍第42項之方法，其中植入η_型雜質以提 供η-型碳化矽第二區域之步驟，係包括植入雜質，以致 使η-型碳化矽之第二區域具有低於約1〇13公分_2之薄片 電荷。 48.如申請專利範圍第47項之方法，其中植入η_型雜質以提 供η-型碳化矽第二區域之步驟，係進一步包括利用植入 能量，植入η-型雜質，以提供η-型琰化碎之第二區域， 其具有約0.05微米至約1微米之深度。 49·如申請專利範圍第42項之方法’其中使氧化物層圖樣之 -41 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 561624
    、申請專利範圍 步驟，包括以熱方式生長氧化物層之㈣。 50·如申請專利範圍第49項之方 (請先閱讀背面之注意事項再Ϊ本頁) 物層之步驟’包括在NO或N2〇環境中=== 化物層之步驟。 、王我虱 I:請專利範圍㈣項之方法，其中以熱方式生長氧化 物層之步咏，包括以熱方式生 52.如申請專利範圍第42項之方 ^ 曰（步恭。 -^ 其中使氧化物層構圖之 ”：由•乂 物氧化物_〇)層之步驟。 1 =利：圍第42項之方法，其進一步包括使 層在至少-觀〇環境或N2〇環境中退火之步驟。 从如申請專利範圍第53項之方法，其中退火步驟係在氧化 物層與漂移層間之界面，>型碳化矽之第一區域及…型 碳切之第二區域’於㈣類型碳切之傳導帶能量約 0.4eV内，提供界面狀態密度低於約i〇12eV i公分2。 --線· 55. 如申請專利範圍第42項之方法，其進一步包括植入p-型 雜質於η-型碳化石夕層中，以提供卜型碳切之第二區域 經濟部智慧財產局員工消費合作社印制衣 ，經配置於個別之ρ-型碳化矽第一區域中，其中ρ_型碳 切之第二區域具有之載流子濃度，係大於碳切第— 區域（載流子濃度，碳化矽之第二區域係鄰近型碳化 矽之第一區域，並與η_型碳化矽之第二區域相對。 56. 如申請專㈣圍㈣項之方法，其進—步包括在問極氧 化物層上形成閘極接點。 57. 如申請專利範圍第56項之方法，其中形成閘極接點之步 孤包括使ρ-型多晶矽構圖之步驟，以在閘極氧化物層 -42- 本紙張尺度適財國國家標準（CNS)A4規格（210 Γ 561624 申請專利範圍 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 上提供閘極接點。 讥如申請專利範圍第43項之方法，其中第一個罩蓋 孔，其係間隔分開約m米至約10微米之距離。〜、開 59·如申請專利範圍第42項之方法，其進一步包括： 植入η-型雜質於〜型碳化矽層中與氧化物層相對之 面中以提供第二個η_型碳化矽層，其具有之載流 度係大於η-型碳化矽層之載流子濃度；及 版 在第二個η:型碳化矽層上，形成汲椏接點。 60. 如申請專利範圍第42項之方法，其中卜型碳化石夕 碳化矽基材。 3 ^ 3 61. 如申請專利範圍第42項之方法，其中植入ρ•型雜質，植 入η-型雜質以提供η-型碳化矽之第一區域，及植入型 雜質以提供η•型碳化矽之第二區域之步驟，係包括··土 使第一個罩蓋構圖於η·型碳化矽層上，此第一個罩言 具有相應於ρ-型碳化矽第一區域之開孔，以使一部份 型碳化矽層曝露；然後 刀 利用第一個罩蓋，植入ρ-型雜質於〜型碳化矽層中 然後 ^ 使η-型碳化矽層及p-型碳化矽之第一區域，在至少 1500°C之溫度下退火；然後 使碳化矽之磊晶層在n-型碳化矽層及p-型碳化矽之 一區域上生長；然後 使第二個罩蓋構圖於n-型碳化矽層上，此第二個罩 具有相應於η-型碳化矽第二區域之開孔，以使一部份
    頁 訂 η- 約 第 蓋 Ρ- 線 -43- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 561624 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 型碳化矽之第一區域曝露； 利用第二個罩苫 4 士 早现植入η-型雜質於n-型碳化矽之蟲日 層中；然後 曰 使第三個罩蓋構圖於η_型碳化矽層上，此第三個罩蓄 具有相應於η-布！逆仆& μ 灭化矽罘一區域之開孔，以使一部份 型奴化矽之第一區域曝露； 利用弟三個罩蓋，植入II-型雜質於Ρ-型碳化石夕之第— 區域與碳化矽之磊晶層中；及 、：曰中使乳化物層構圖之步驟，包括使氧化物層構圖 ，庇日ΕΪ層η·型妷化矽之第一區域及η-型碳化矽之第二 區域上，以提供閘極氧化物。 一 62. 如申請專利範圍第6 # ^ ^ 矛負之万法，其中生長碳化矽磊晶層 足yi，包括生長未經摻雜之碳化矽磊晶層。 63. 如申請專利範圍第61項 冑（万法，其巾生長碳切磊晶層 <步驟’包括生長碳化石夕吳曰 仄化7庙日曰層，其具有低於約1〇丨3公 分·2之薄片電荷。 64. 如申請專利範圍第61項 、 固币貝又万法，其中生長碳化矽磊晶層 之y騷’包括生長碳化矽磊晶層，其具有約⑽5微米至 約1微米之厚度。 65·如申請專利第64項之方法，其中生長碳切為晶層 (步驟’包括生長碳化以晶層，其具有約_至約 5000 A之厚度。 66. 如申請專利範圍第61項之方法，其中ρ·型雜質包本铭。 67. 如申請專利第61項之方法，其中係使第三個°罩蓋構 (請先閱讀背面之注意事項再ί本頁} -裝 太 Ίδϋ·- --線· -44- 561624 A8B8C8D8 經濟部智慧財產局員工消費合作社印制农 六、申請專利範圍 圖，以致使n_型碳化矽之第二區域，係從n•型碳化矽之 第一區域至p-型碳化矽之第一區域周圍，延伸約〇.5微米 至約5微米距離。68·如申叫專利範圍第61項之方法，其中植入η-型雜質以提 供η-型碳化矽第二區域之步驟，係包括植入雜質，以致 使η-型竣化石夕之第二區域具有低於約ι〇1 3公分_2之薄片電荷。 6-9·如申請專利範圍第68項之方法·，其中植入型雜質以提 供η·型碳化矽第二區域之步驟，係進一步包括利用植入 能量’植入η-型雜質，以提供η_型碳化矽之第二區域， 其具有約0.05微米至約1微米之深度。 70·如申請專利範圍第61項之方法，其中使氧化物層構圖之 步驟’包括以熱方式生長氧化物層之步驟。 71·如申請專利範圍第7〇項之方法，其中以熱方式生長氧化 物層 < 步驟，包括在Ν〇或Ν2 Ο環境中，以熱方式生長氧 化物層。 72.如申請專利範圍第7〇項之方法，其中以熱方式生長氧化 物層之步驟，包括以熱方式生長氧氮化物層之步驟。 73·如申請專利範圍第61項之方法，其中使氧化物層構圖之 步驟，包括形成氧化物-氮化物·氧化物（〇N〇)層之步驟。 74. 如申請專利範圍第61項之方法，其進一步包括使氧化物 層在至少一種N0環境或N2〇環境中退火之步驟。 75. 如申請專利範圍第74項之方法，其中退火步驟係在氧化 物層與漂移層之界面，n-型碳化矽之第一區域及〜型碳 -45- (請先閱讀背面之注意事項再本頁) -裝 :一^太 --δ]· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 561624 A8 B8 C8 D8
    、申請專利範圍 :匕矽〈第二區域，於4H多類型碳化矽之傳導帶能量之約 •3至約0.4eV内，提供界面狀態密度低於約公分2。 申請專利範圍第61項之方法，其中係在退火步驟之前 先進行以下步驟： 使第四個罩蓋構圖，此第四個罩蓋係在η-型碳化矽層 碳切之第一區域上，且其中具有開孔，其係： 型碳化矽之第二區域，經配置於個別之p型碳化 μ第區域中，碳化石夕之第一.區域係鄰近η-型碳化石夕之 第一區域，並與η_型碳化矽之第二區域相對；及 μ利用第四個罩蓋，植入ρ_型雜質，以致ρ_型碳化矽之 第一區域具有之載流子濃度，係大於碳化矽第一區域之 載流子濃度。 / 77·如申請專利範圍第76項之方法，其進一步包括： 在磊晶層中形成窗口，經定位以使卜型碳化矽之第二 區域曝露；及 在窗口内形成接點，於Ρ-型碳化矽之第二區域及〜型 碳化矽之第一區域上。 經濟部智慧財產局員工消費合作社印制衣 78. 如申請專利範圍第61項之方法，其進一步包括在閘極氧 化物層上形成閘極接點。 79. 如申請專利範圍第78項之方法’其中形成閘極接點之步 驟，包括使ρ-型多晶矽構圖之步驟，以在閘極氧化物 上提供閘極接點。 曰 80·如申請專利範圍第6丨項之方法，其中第一個罩蓋具有開 孔，其係間隔分開約1微米至約10微米距離。 •46- 561624 A8 B8 C8 D8 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 六、申請專利範圍 81. 如申請專利範圍第61項之方法，其進一步包括： 植入η-型#貝於n_型碳化石夕層中與氧化物層相對之表 面中，以提供第二個n-型碳化，夕層，其具有之載流子濃 度係大於η-型碳化矽層之載流子濃度；及 在第二個η-型碳化矽層上，形成汲極接點。 82. 如申請·專利範圍第61項之方法，其中…型碳化石夕層包含 碳化碎基材。 S3. —種碳化矽金屬氧化物半導體場效應電晶體，並包本： 碳化石夕Μ0随，其具有一個η·型碳切漂移層，間 隔分開之Ρ-型碳化石夕區域在該η_型碳化石夕漂移層上，並 具有η-型碳化矽區域於其中，及一個經氮化之氧化物層 於茲η-型碳化矽漂移層上；及 一個介於η_型碳化碎區域與漂移層之間，且係鄰近該 經氮化之氧化物層之區域，其係經設計，以在施加零閘 極偏壓時自動耗乏。 队如申請專利範圍第83項之碳切金屬氧化物半導體場效 應電晶體，其中Ρ-型碳化矽區域包含碳化矽之間隔分開 區域，具有鋁被植入其中。 85.如申請專利範圍第83項之碳切金屬氧化物半導體場效 應電晶體，其中經設計以自動耗乏之區域，係延伸至η 型碳化矽漂移層，但並未進入其中。 版=請專利範圍第83項之碳切金屬氧化物半導體場效 ::晶體，其進一步包含碳化矽之羞晶層，在η·型碳化 石夕漂移層上，介於ρ·型區域之間。 -47- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐 (請先閱讀背面之注意事項再^本頁) • n n n I n I -線-
    561624 87·如申請專利範圍第83項之碳化 0 ^ ^ ^ , 屬虱化物半導體場努 其中經設計以自動耗乏 化矽區域，其且有之篷片泰共技』 σ 個碳 Αη# Γ、有4片讀係相當於具有厚度約350C 電荷。 足碳化矽磊晶層之薄片 8=申請-專利範圍㈣項之碳切金屬氧化物半導體場效 ，電晶體，其進-步包含問極接點在氧化物層上，此閘 極接點包含P--型多晶矽。 申請專利範圍第83項之碳切金屬氧化物場效應電晶 骨豆’其中碳切包含4H多類型碳切，且其中在氧化物 層與η·型漂移層間之界面’對於碳化々之傳導 I能量之能階介於約0.3與約〇.4eV之間，具有界面狀態 笟度低於1〇1 2 e\T 1公分· 2。 (請先閱讀背面之注意事項再本頁)
    經濟部智慧財產局員工消費合作社印柴 -48 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090124444A 2000-10-03 2001-10-02 Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel TW561624B (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23742600P 2000-10-03 2000-10-03
US23782200P 2000-10-03 2000-10-03
US09/834,283 US6610366B2 (en) 2000-10-03 2001-04-12 Method of N2O annealing an oxide layer on a silicon carbide layer
US29430701P 2001-05-30 2001-05-30
US09/911,995 US6956238B2 (en) 2000-10-03 2001-07-24 Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel

Publications (1)

Publication Number Publication Date
TW561624B true TW561624B (en) 2003-11-11

Family

ID=27540082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090124444A TW561624B (en) 2000-10-03 2001-10-02 Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel

Country Status (10)

Country Link
US (1) US6956238B2 (zh)
EP (2) EP2261955B1 (zh)
JP (2) JP4865984B2 (zh)
KR (1) KR100838632B1 (zh)
CN (1) CN1319176C (zh)
AT (1) ATE539450T1 (zh)
AU (1) AU2001296455A1 (zh)
CA (1) CA2457919C (zh)
TW (1) TW561624B (zh)
WO (1) WO2002029900A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
TWI783253B (zh) * 2019-08-07 2022-11-11 即思創意股份有限公司 碳化矽半導體裝置

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1506327A1 (en) * 2002-05-23 2005-02-16 Universit de Sherbrooke Ceramic thin film on various substrates, and process for producing same
KR100873419B1 (ko) * 2002-06-18 2008-12-11 페어차일드코리아반도체 주식회사 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
JP4188637B2 (ja) * 2002-08-05 2008-11-26 独立行政法人産業技術総合研究所 半導体装置
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7615802B2 (en) 2003-03-19 2009-11-10 Siced Electronics Development Gmbh & Co. Kg Semiconductor structure comprising a highly doped conductive channel region and method for producing a semiconductor structure
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
DE112005000441B4 (de) * 2004-02-27 2020-03-26 Rohm Co. Ltd. Halbleiterbauteil und Verfahren zur Herstellung desselben
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
JP4761942B2 (ja) * 2004-11-16 2011-08-31 株式会社東芝 半導体装置
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7615801B2 (en) * 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7391057B2 (en) * 2005-05-18 2008-06-24 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US20060261346A1 (en) * 2005-05-18 2006-11-23 Sei-Hyung Ryu High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
US8222649B2 (en) * 2006-02-07 2012-07-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
SG188830A1 (en) * 2006-03-10 2013-04-30 Globalfoundries Sg Pte Ltd Integrated circuit system with double doped drain transistor
JP4955292B2 (ja) * 2006-03-31 2012-06-20 株式会社豊田中央研究所 半導体装置
WO2008005092A2 (en) * 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US7598567B2 (en) * 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7829416B2 (en) 2007-08-07 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for producing the same
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
CN101842878B (zh) 2007-10-24 2012-05-23 松下电器产业株式会社 半导体元件及其制造方法
US20090159896A1 (en) * 2007-12-20 2009-06-25 General Electric Company Silicon carbide mosfet devices and methods of making
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5646139B2 (ja) * 2008-09-26 2014-12-24 株式会社東芝 半導体装置
US8217398B2 (en) * 2008-10-15 2012-07-10 General Electric Company Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US7829402B2 (en) * 2009-02-10 2010-11-09 General Electric Company MOSFET devices and methods of making
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US20110024765A1 (en) * 2009-07-31 2011-02-03 General Electric Company Silicon carbide semiconductor structures, devices and methods for making the same
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8754422B2 (en) * 2009-10-23 2014-06-17 Panasonic Corporation Semiconductor device and process for production thereof
WO2011089861A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
KR101063935B1 (ko) 2010-07-16 2011-09-14 한국전기연구원 자기정렬법을 이용한 탄화규소 전계효과 트랜지스터 소자의 제조방법
US20120083133A1 (en) * 2010-10-05 2012-04-05 Applied Materials, Inc. Amine curing silicon-nitride-hydride films
JP4965754B2 (ja) * 2010-10-29 2012-07-04 パナソニック株式会社 半導体素子
US8815721B2 (en) * 2010-12-17 2014-08-26 General Electric Company Semiconductor device and method of manufacturing the same
CN102097479A (zh) * 2010-12-19 2011-06-15 电子科技大学 一种低压埋沟vdmos器件
US8981460B2 (en) 2010-12-20 2015-03-17 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
US9478616B2 (en) 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel
US8823089B2 (en) * 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP5811829B2 (ja) * 2011-12-22 2015-11-11 住友電気工業株式会社 半導体装置の製造方法
US9214516B2 (en) 2012-03-30 2015-12-15 Hitachi, Ltd. Field effect silicon carbide transistor
JP5875684B2 (ja) * 2012-07-09 2016-03-02 株式会社日立製作所 Ｍｏｓ型電界効果トランジスタ
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9123798B2 (en) * 2012-12-12 2015-09-01 General Electric Company Insulating gate field effect transistor device and method for providing the same
KR101920717B1 (ko) 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9276401B2 (en) * 2013-06-28 2016-03-01 Hamilton Sundstrand Corporation Solid state circuit-breaker switch devices
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
CN103681859A (zh) * 2013-08-27 2014-03-26 厦门天睿电子有限公司 一种碳化硅半导体器件及其制作方法
CN103441151B (zh) * 2013-08-27 2017-02-01 无锡市芯茂微电子有限公司 一种低正向压降的二极管
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US20150084063A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device with a current spreading layer
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9214572B2 (en) 2013-09-20 2015-12-15 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9991376B2 (en) 2013-09-20 2018-06-05 Monolith Semiconductor Inc. High voltage MOSFET devices and methods of making the devices
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
US9438227B2 (en) 2013-12-02 2016-09-06 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
WO2015198468A1 (ja) * 2014-06-27 2015-12-30 三菱電機株式会社 炭化珪素半導体装置
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR20160048599A (ko) * 2014-10-24 2016-05-04 김대형 수상발전선을 이용한 수상발전 시스템
WO2016114055A1 (ja) 2015-01-16 2016-07-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN104716045A (zh) * 2015-02-28 2015-06-17 上海芯亮电子科技有限公司 改善SiC热氧化后的界面态的制造方法
DE102016112877B4 (de) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
JP6523887B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN105206513B (zh) * 2015-09-28 2018-01-09 安徽工业大学 用氮和硼改善4H‑SiC MOSFET反型层迁移率的方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
US10622284B2 (en) 2016-06-24 2020-04-14 Infineon Technologies Ag LDMOS transistor and method
US9875933B2 (en) 2016-06-24 2018-01-23 Infineon Technologies Ag Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures
US9960229B2 (en) * 2016-06-24 2018-05-01 Infineon Technologies Ag Semiconductor device including a LDMOS transistor
US10242932B2 (en) 2016-06-24 2019-03-26 Infineon Technologies Ag LDMOS transistor and method
US10050139B2 (en) 2016-06-24 2018-08-14 Infineon Technologies Ag Semiconductor device including a LDMOS transistor and method
KR102704347B1 (ko) * 2016-10-14 2024-09-06 한국전기연구원 SiC 금속 산화물 반도체 소자의 제조 방법
US10497777B2 (en) 2017-09-08 2019-12-03 Hestia Power Inc. Semiconductor power device
CN108231898B (zh) * 2017-12-14 2021-07-13 东南大学 一种低导通电阻的碳化硅功率半导体器件
CN108321080A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 高可靠性的SiC MOSFET器件的制备方法及其结构
CN109659223B (zh) * 2018-12-31 2023-04-28 中国电子科技集团公司第五十五研究所 一种改进型SiC平面MOSFET器件的制备方法
CN110783174A (zh) * 2019-10-22 2020-02-11 中国电子科技集团公司第五十五研究所 一种在碳化硅材料上制造栅极氧化层的方法
US20220406889A1 (en) * 2020-01-16 2022-12-22 Lg Electronics Inc. Metal-oxide film semiconductor field-effect transistor device and method for manufacturing same
JP7476130B2 (ja) * 2021-03-18 2024-04-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN114613849B (zh) * 2022-05-10 2022-08-12 深圳市威兆半导体股份有限公司 一种改善短路特性的碳化硅mos器件

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5111253A (en) * 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) * 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
GB9326344D0 (en) * 1993-12-23 1994-02-23 Texas Instruments Ltd High voltage transistor for sub micron cmos processes
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4075150B2 (ja) 1998-03-20 2008-04-16 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4296633B2 (ja) * 1998-05-20 2009-07-15 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) * 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6211035B1 (en) 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6551865B2 (en) * 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
GB201223528D0 (en) 2012-12-31 2013-02-13 Element Six Abrasives Sa A cutter element for rock removal applications

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686434B2 (en) 2007-12-04 2014-04-01 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN102224594B (zh) * 2008-11-20 2014-09-24 住友电气工业株式会社 碳化硅半导体器件及其制造方法
TWI783253B (zh) * 2019-08-07 2022-11-11 即思創意股份有限公司 碳化矽半導體裝置

Also Published As

Publication number Publication date
US20020038891A1 (en) 2002-04-04
KR20030064763A (ko) 2003-08-02
JP4865984B2 (ja) 2012-02-01
EP2261955A2 (en) 2010-12-15
EP1325522A2 (en) 2003-07-09
JP5909064B2 (ja) 2016-04-26
CN1478302A (zh) 2004-02-25
CN1319176C (zh) 2007-05-30
EP1325522B1 (en) 2011-12-28
CA2457919A1 (en) 2002-04-11
EP2261955A3 (en) 2011-02-16
WO2002029900A2 (en) 2002-04-11
JP2011254119A (ja) 2011-12-15
JP2004519842A (ja) 2004-07-02
ATE539450T1 (de) 2012-01-15
WO2002029900A3 (en) 2002-10-31
KR100838632B1 (ko) 2008-06-19
US6956238B2 (en) 2005-10-18
AU2001296455A1 (en) 2002-04-15
EP2261955B1 (en) 2013-05-15
CA2457919C (en) 2015-01-06

Similar Documents

Publication Publication Date Title
TW561624B (en) Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP6095417B2 (ja) 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
TWI352421B (en) Silicon carbide mosfets with integrated antiparall
US7074643B2 (en) Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US9984894B2 (en) Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
CN100544026C (zh) 碳化硅功率mos场效应晶体管及制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent