CN101842878B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN101842878B
CN101842878B CN2008801054389A CN200880105438A CN101842878B CN 101842878 B CN101842878 B CN 101842878B CN 2008801054389 A CN2008801054389 A CN 2008801054389A CN 200880105438 A CN200880105438 A CN 200880105438A CN 101842878 B CN101842878 B CN 101842878B
Authority
CN
China
Prior art keywords
layer
silicon carbide
carbide substrate
back side
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801054389A
Other languages
English (en)
Other versions
CN101842878A (zh
Inventor
内田正雄
宇都宫和哉
林将志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101842878A publication Critical patent/CN101842878A/zh
Application granted granted Critical
Publication of CN101842878B publication Critical patent/CN101842878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明提供一种半导体元件，具有：碳化硅基板(11)，其具有主面以及背面；半导体层(12)，其形成于所述碳化硅基板的主面；以及背面欧姆电极层(1d)，其形成于所述碳化硅基板的背面，所述背面欧姆电极层(1d)具有：反应层(1da)，其位于所述碳化硅基板的背面侧并含有钛、硅以及碳；氮化钛层(1db)，其位于所述碳化硅基板的背面的相对侧。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种具有碳化硅基板的半导体元件及其制造方法。 
背景技术
碳化硅(SiC)与硅(Si)相比是能带隙(Band Gap)大的高硬度半导体材料，应用于功率(power)元件、耐环境(environment resistance)元件、高温动作元件、高频率元件等的各种半导体装置。特别是对开关元件或整流元件等的功率元件的应用受到广泛关注。使用了SiC的功率元件与Si的功率元件相比具有能够大幅降低电力损失的优点。 
使用了SiC的功率元件之中作为代表性的开关元件举出MOSFET和MESFET的例子。这种开关元件能够由施加于栅极电极的电压对流过几A(安培)以上的漏极电流的导通状态、与漏极电流为零的关断状态进行切换。特别地通过使用SiC在这些元件关断的状态时能够实现几百V以上的高耐压。除此之外，作为整流元件提出了肖特基二极管和pn二极管，都是作为实现大电流、高耐压的整流元件而被期待着。 
在这些的电流元件的大多数中采用在对于基板的主面垂直的方向(表里方向)流过电流的结构。在本申请说明书中，将碳化硅基板中形成元件的主要结构的面称为主面，将主面的相反侧的面称为背面。这种元件被称为纵型元件。在大多数的纵型元件中，在主面侧设有实施了使用光致抗蚀剂的布图加工的电极，在背面侧形成覆盖基板背面的大致全面的欧姆电极。 
使用了SiC的纵型开关元件例如专利文献1中所公开的。下面，参照附图对纵型MOSFET的结构进行说明。 
图11是表示使用了SiC的纵型MOSFET中的晶胞(Unit Cell)1000的截面示意图。典型的纵型MOSFET是具有多个晶胞。 
纵型MOSFET的晶胞1000具有：碳化硅外延层120，其形成于低阻抗的n型SiC基板101的主面上；沟道层106，其形成于碳化硅外延层120之上；栅极电极108，其经由栅极绝缘膜107设置于沟道层106之上；源极电极109，其连接于碳化硅外延层的表面120s；漏极110，其设置于SiC基板101的背面上。 
碳化硅外延层120具有：阱(Well)区域103，具有与SiC基板101的导电型不同的导电型(在此为p型)；漂移(drift)区域102，由碳化硅外延层120之中未形成阱区域103的部分构成。漂移区域102例如是与SiC基板101相比以低浓度含有n型杂质的n-型碳化硅层。在阱区域103的内部，形成以高浓度含有n型杂质的n型源极区域104、以及以比阱区域103高的浓度含有p型杂质的p+型接触区域105。阱区域103、源极区域104以及接触区域105通过对碳化硅外延层120注入杂质的工序、和使注入碳化硅外延层120中的杂质活化的高温热处理(活化退火)工序而形成。 
源极区域104与漂移区域102经由沟道层106连接。沟道层106例如是由外延层生长形成于碳化硅外延层120上的4H-SiC层。另外，接触区域105以及源极区域104分别与源极电极109形成欧姆接触。因而，阱区域103经由接触区域105与源极电极109电连接。 
源极电极109可以通过在碳化硅外延层120中的源极区域104以及接触区域105之上形成了导电材料(Ni)层之后、由高温进行热处理而形成。一般情况下，由1000℃左右的高温进行热处理(Post Deposition Annealing法：退火处理法)而得到源极电极109。根据该方法因为由高温热处理在导电材料层与源极区域104以及接触区域105的界面形成反应层，因此所得到的源极电极109对于这些区域104、105具有良好的欧姆特性。更加具体的可进行如下推断，在源极电极材料是Ni的情况下，Ni与碳化硅中的Si进行反应从而形成Ni硅化物(silicide)，碳化硅中的C进入Ni硅化物的膜中，在Ni硅化物与碳化硅的界面形成由C引起的杂质能级(Impurity Level)从而形成欧姆接合。 
栅极绝缘膜107例如是通过对沟道层106的表面进行热氧化处理而形成的热氧化膜(SiO2膜)。栅极电极108例如使用导电性的多晶硅而形成。 
栅极电极108由层间绝缘膜111覆盖。在层间绝缘膜111形成开口部120s，各晶胞中的源极电极109经由该开口部113并列连接于上部电极层(例如Al电极)112。 
在此，作为钝化层1c使用SiN膜的情况下，钝化层1c优选由湿法蚀刻进行蚀刻处理。特别地，由于碳化硅基板比硅基板口径小、并且现在广泛使用3英寸的碳化硅基板，因此为了提高吞吐量优选采用筒(barrel)型的干蚀刻。不过，在进行筒型的干蚀刻时，碳化硅基板11的主面以及背面的两面暴漏于等离子中。因此，如果不设置背面保护层1e，则背面欧姆电极层1d将直接暴漏于等离子中，根据气体种类背面欧姆电极层1d将被蚀刻。 
主面侧的上部电极层112的端部以主要由SiN构成的钝化膜(并未图示)覆盖，抑制在主面侧由圆面放电引起的元件损坏。该钝化膜形成于上部电极层全面之后，不要的部分由蚀刻进行处理。背面漏极电极110在主面侧的蚀刻等的加工时需要进行保护。例如作为保护方法在专利文献2中有如下记载，将抗蚀剂堆积于背面欧姆电极110上，然后在实施了设备的主面侧的加工之后除去背面侧的抗蚀剂，之后对背面电极进行堆积。 
[专利文献1]特表2004-519842号公报 
[专利文献2]特开2003-243654号公报 
纵型MOSFET中使用的SiC基板之中，多数情况下主要是仅仅对主面实施镜面研磨，背面与主面相比表面较粗糙。另外，特别是使用了SiC(0001)基板(可以有几度的偏离)的情况下，主面为Si面，背面为C面。 
一般情况下基板的主面其表面越粗糙则越容易被氧化。再有，与Si相比C容易被氧化。因此，在纵型MOSFET中使用的SiC基板中，与主面相比背面容易被氧化并容易生成氧化膜。 
在形成图11所示的MOSFET等的纵型元件时，如下的工序使用得较多，即：对SiC基板的主面或者形成于主面的SiC半导体层的表面进行热氧化处理，并将所生长的热氧化膜部分除去。此时，SiC的背面也形成热氧化膜。如前所述，与主面相比背面更容易被氧化的情况下，形成于背面的热氧化膜比形成于主面的热氧化膜生长得厚。这种情况下，在完全除去主面的热氧化膜的条件中背面的热氧化膜将有一部分残留，则有可能对在 背面侧的漏极电极110与SiC基板101的界面所形成的欧姆特性带来不良影响。 
另外，在SiC基板的背面侧形成欧姆电极的热处理工序中，由于Ni容易形成硅化物，因此生成硅化物反应将遍及Ni的大致整个区域而发生。但是，由于Ni难以制作与碳的反应层，因此源于SiC的碳(C)在形成于SiC基板背面的Ni硅化物的最表面(Ni硅化物不与SiC基板背面接触的一面)析出。该碳由于在电极堆积工序中一般所采用的前处理(由酸进行的湿处理)中除去较困难，因此若在SiC基板背面的由Ni硅化物构成的欧姆电极上堆积背面电极130，将出现在其界面粘合性下降的问题。在粘合性下降的状态下，将元件制作成为封装产品而进行装配时，由于在粘片(Dice bonding)工序中产生电极剥离，因此也牵连到制造成品率的下降。 
另外，背面的漏极电极110在用于形成主面侧的元件结构的蚀刻等的加工时需要进行保护。一般情况下，例如为了保护背面的漏极电极，将抗蚀剂堆积于欧姆电极110上，之后在设备的主面侧形成由氮化硅等构成的掩膜，对SiC基板的主面侧的半导体层或电极实施加工。此时，作为掩膜的蚀刻方法采用干蚀刻时，背面的抗蚀剂受到等离子(Plasma)或热量的影响而硬化，从而在干蚀刻之后除去变得困难。其结果在背面电极130与背面漏极电极110之间介入抗蚀剂，产生电气特性劣化的问题。此外，根据情况通过干蚀刻抗蚀剂消失、背面漏极电极110直接暴漏于干蚀刻气氛中，背面欧姆电极110受到损伤(变色、变质)从而带来使电气特性恶化的弊端。 
发明内容
本发明是鉴于上述问题而进行的，其目的是在具有形成于碳化硅基板背面的欧姆电极的半导体元件中、抑制粘合性恶化、电极剥离等的问题。 
本发明的半导体元件具有：碳化硅基板，其具有主面以及背面；碳化硅层，其形成于所述碳化硅基板的主面；以及欧姆电极层，其形成于所述碳化硅基板的背面，所述欧姆电极层具有：反应层，其位于所述碳化硅基板的背面侧，并含有钛、硅以及碳；以及氮化钛层，其位于所述碳化硅基板的背面的相对侧。 
在某个优选的实施方式中，半导体元件还具有：绝缘层，其直接或者间接地覆盖所述半导体层的至少一部分；以及保护层，其形成于所述欧姆电极层的所述氮化钛层的表面，所述保护层对于所述绝缘层的蚀刻具有抗性。 
在某个优选的实施方式中，半导体元件还具有：金属电极层，其设置于所述保护层的表面，所述保护层具有导电性。 
在某个优选的实施方式中，半导体元件还具有：金属极层，其形成于所述欧姆电极层的所述氮化钛层的表面。 
在某个优选的实施方式中，所述欧姆电极层中的所述碳的浓度为所述碳化硅基板侧比所述碳化硅基板的背面的相对侧高。 
在某个优选的实施方式中，所述碳化硅层具有n型的导电性。 
在某个优选的实施方式中，半导体元件还具有：p型阱区域，其设置于所述碳化硅层中；n+型源极区域以及p+型接触区域，分别设置于所述p型阱区域内的一部分上；沟道区域，与没有设置所述n+型源极区域以及所述碳化硅层的p型阱区域的部分电连接；源极电极，与所述n+型源极区域以及p+型接触区域电连接；栅极绝缘膜，其设置于所述沟道区域上；以及栅极电极，其设置于所述栅极绝缘膜上，所述欧姆电极层作为漏极电极而发挥功能。 
在某个优选的实施方式中，半导体元件还具有：肖特基电极，其与所述半导体层肖特基接合。 
本发明的半导体元件的制造方法包括：工序A，准备在主面上形成半导体层的碳化硅基板；工序B，在所述碳化硅基板的背面形成含有钛的电极层；工序C，通过对所述碳化硅基板进行热处理，使所述电极层与所述碳化硅基板反应从而在所述碳化硅基板的背面形成含有钛、硅以及碳的反应层；以及工序D，在所述反应层的表面形成氮化钛层。 
在某个优选的实施方式中，通过在含有氮的气氛中进行所述工序C中的热处理，可同时进行所述工序C与工序D。 
在某个优选的实施方式中，半导体元件的制造方法还包括：工序E，在所述工序D之后，形成直接或者间接地覆盖所述半导体层的至少一部分的绝缘层；工序F，在所述欧姆电极层形成保护层；以及工序G，在所述 工序F之后对所述绝缘层进行蚀刻。 
在某个优选的实施方式中，半导体元件的制造方法还包括工序H，其在所述工序G之后，除去所述保护层。 
根据本发明，由于背面欧姆电极层具有包含钛、硅以及碳的反应层，因此即使在碳化硅基板背面残留少许氧化膜等，通过由钛对氧化膜进行还原、钛与碳化硅进行反应，能够形成接触阻抗小的、良好的欧姆接合。特别在对C面即碳化硅基板形成欧姆的情况下，由于在C面容易形成氧化膜，因此效果更佳。 
另外，由于在欧姆电极层的表面设有氮化钛层，因此在加工碳化硅基板的主面侧的电极时，欧姆电极难以被蚀刻。若在欧姆电极层上进一步设有背面保护层，则对于表面侧的绝缘层的蚀刻能够防止欧姆电极层受到损伤而被蚀刻。 
附图说明
图1(a)是表示根据本发明的半导体元件的第1实施方式的截面图，(b)是欧姆电极层附近的放大截面图。 
图2(a)～(f)是说明图1的半导体元件的制造工序的截面图。 
图3(a)～(f)是说明图1的半导体元件的制造工序的截面图。 
图4(a)～(c)是说明图1的半导体元件的制造工序的截面图。 
图5是表示第1实施方式的变形例的截面图。 
图6是表示图5的半导体元件中的欧姆电极层的深度剖面的图。 
图7是表示根据本发明的半导体元件的第2实施方式的截面图。 
图8(a)～(f)是说明图7的半导体元件的制造工序的截面图。 
图9(a)～(d)是说明半导体元件的制造工序的截面图。 
图10是表示第2实施方式的变形例的截面图。 
图11是表示以往的半导体元件的截面图。 
图中： 
1as-源极电极 
1ag-与栅极电极18欧姆接合的电极 
1bs-上部布线电极 
1bg-栅极衬垫电极 
1c-钝化层 
1d-背面欧姆电极层 
1da-反应层 
1db-氮化钛层 
1e-背面保护层 
1f-金属电极层 
6a-肖特基电极层 
6b-上部布线电极层 
6c-钝化层 
10、10a-半导体元件(MOSFET) 
11-碳化硅基板 
12-半导体层 
13-p型阱区域 
14-n+型源极区域 
15-p+型接触区域 
16-沟道层 
17-栅极绝缘膜 
18-栅极电极 
19-层间绝缘膜 
60、60a-半导体元件(肖特基二极管) 
63-防护环区域 
69-绝缘层 
具体实施方式
(第1实施方式) 
下面，对根据本发明的半导体元件的第1实施方式进行说明。在本实施方式中，作为半导体元件以纵型MOSFET为例进行说明。图1(a)表示具有碳化硅基板11的MOSFET10。碳化硅基板11例如具有从4H-SiC(0001)面在<11-20>方向倾斜了θ度(0≤θ≤10度)的主面。碳化硅基 板11的主面为Si面，背面为C面。主面的面粗糙度比背面的面粗糙度小。碳化硅基板11的杂质浓度为1×1018cm-3以上。在碳化硅基板11的主面上设有由外延生长的n型4H-SiC(杂质浓度为1×1014～1×1017cm-3左右、厚度为5微米以上)构成的半导体层12。可以在半导体层12与碳化硅基板11之间插入由4H-SiC构成的缓冲层12b(与半导体层12相比杂质浓度大、膜厚小)。 
在半导体层12设有注入了铝的p型阱区域13。例如，p型阱区域13的深度约为600nm，平均浓度约为1×1018cm-3左右。在p型阱区域13内设有n+型源极区域14。n+型源极区域14例如通过在碳化硅基板11的p型阱区域13中注入氮而形成。n+型源极区域14的深度约为300nm，平均浓度约为1×1019cm-3左右。在p型阱区域13内设有p+型的接触区域15。接触区域15的深度约为400nm，平均浓度约为5×1019cm-3左右。 
在半导体层12的表面设有由n型碳化硅构成的沟道层16。沟道层16的厚度例如约为200nm，平均浓度约为1×1017cm-3左右。在沟道层16主要掺杂氮。沟道层16为沟道区域，通过该n型沟道层16n+型源极区域14与、半导体层12的未设置p型阱区域13的n型区域电连接。通过对MOSFET施加栅极电压，在沟道区域内形成载流子即电子移动的沟道。在沟道层16上设有栅极绝缘膜17。栅极绝缘膜17的厚度例如约为80nm。 
在栅极绝缘膜17上设有栅极电极18。栅极电极18例如由n+型多晶硅构成、厚度约为500nm。以覆盖栅极电极18的方式设有层间绝缘膜19。层间绝缘膜19主要是对栅极电极18与后面叙述的上部布线电极1bs进行绝缘。层间绝缘膜19的厚度为1微米左右。 
与源极区域14由低阻抗的欧姆接合而电连接的源极电极1as设置于半导体层12的表面附近。源极电极1as例如由进行了硅化反应的Ni构成。此外，源极电极1as优选也欧姆接合于接触区域15。 
电极1ag由欧姆接合而电连接于栅极电极18。电极1ag与源极电极1as同样地由进行了硅化反应的Ni构成。不过，电极1ag也可以由与源极电极1as不同的材料构成。源极电极1as连接于上部布线电极1bs。上部布线电极1bs并联连接各晶胞的源极电极1as。上部布线电极1bs例如由铝构成，厚度约为3μm。同样地，以与电极1ag接触的方式设有栅极衬垫 (Pad)电极1bg。栅极衬垫电极1bg例如与上部布线电极1bs相同材质构成。在上部布线电极1bs与栅极衬垫电极1bg之间例如设有钝化层1c。 
在碳化硅基板11的背面设有背面欧姆电极层1d。图1(b)中放大表示背面欧姆电极层1d附近的结构。如图1(b)所示，背面欧姆电极层1d具有反应层1da与氮化钛层1db。反应层1da位于碳化硅基板11的背面侧，含有钛、硅以及碳。另外，氮化钛层1db是碳化硅基板的背面的相对侧，位于反应层1da的表面，主要由氮化钛构成。 
虽然氮化钛层1db也含有碳，但碳的含有量以背面欧姆电极层1d整体来看、碳化硅基板11侧比碳化硅基板11的背面的相对侧(背面保护层1e侧)高。反应层1da以及氮化钛层1db的厚度没有特别限制，只要是背面欧姆电极层1d以上述的位置关系具有这2层，便可获得本发明的效果。 
在背面欧姆电极层1d的、碳化硅基板11的背面的相对侧的面上设有背面保护层1e。背面保护层1e例如对钝化层1c的蚀刻具有抗性。更加具体的是，在使用与对钝化层1c进行刻蚀处理的条件相同的条件来对背面保护层1e进行刻蚀的情况下，背面保护层1e的刻蚀速度为钝化层1c的刻蚀速度的1/10以下。另外，背面保护层1e具有导电性。 
例如，在钝化层1c由SiN构成情况下，对于钝化层1c的蚀刻例如采用由碳氟化合物类的气体进行的干蚀刻。因此，背面保护层1e由对于碳氟化合物类的气体所进行的干蚀刻的蚀刻速度十分缓慢的铝形成。 
在与背面保护层1e的背面欧姆电极层1d相对的一侧设有金属电极层1f。图1(a)中表示金属电极层1f为3层，但也可以是单层或者多层。金属电极层1f例如含有Ti层1fa、Ni层1fb以及Ag层1fc。该情况下，Ti层1fa与背面保护层1e接触。在将MOSFET10收纳于TO-220等的封装中时，由于需要将MOSFET10对封装的引线框架进行锡焊，因此优选MOSFET10具有金属电极层1f。 
本发明的特征之一是背面欧姆电极层1d包括反应层1da与氮化钛层1db。该特征与半导体元件10的制造方法有关联，此外，具有反应层1da与氮化钛层1db所产生效果的至少一部分是在半导体元件10的制造过程中获得。因此，下面参照图2至图4对半导体元件10的制造方法进行说明，并且更加详细地对本发明的特征进行说明。 
首先，如图2(a)所示，准备在主面具有半导体层12的碳化硅基板11。半导体层12在此是4H-SiC。可以在半导体层12与碳化硅基板11的主面之间的界面形成缓冲层。该情况下，缓冲层由n+碳化硅构成，厚度约为0.5～4μm，杂质浓度为1×1016～1×1019cm-3左右。 
接下来，如图2(b)所示那样，在半导体层12的表面形成掩膜21之后注入铝从而形成p型阱区域13a。然后，除去掩膜21。接下来，如图2(c)所示那样在半导体层12上形成掩膜22之后注入氮从而形成n+型源极区域14a。然后除去掩膜22。接下来，如图2(d)所示那样在半导体层12上形成掩膜23并将铝作为杂质注入从而形成p+型接触区域15a。然后，除去掩膜23。 
接下来，通过将碳类薄膜堆积于半导体层12的表面、并在惰性气体气氛中以大约1700℃加热30分钟左右来活化杂质。之后，除去碳类薄膜，如图2(e)所示准备具有杂质注入区域(p型阱区域13、n+型源极区域14、p+型接触区域15)的碳化硅基板11。 
接下来，在具有杂质注入区域的半导体层12上，使由碳化硅构成的沟道层16外延生长于半导体层12上，并以露出接触区域15以及源极区域14的一部分的方式对沟道层16进行干蚀刻，从而得到如图2(f)所示的结构。 
接下来，如图3(a)所示，通过将具有沟道层16的半导体层12在含有氧的气氛中、以约1200℃左右加热进行氧化形成栅极绝缘膜17。在该氧化处理之后，可以通过在含有氮原子的气体气氛中对碳化硅基板进行热处理，从而对栅极绝缘膜17进行氮化处理。另外，栅极绝缘膜17除热氧化工序以外例如也可以堆积SiO2层等的绝缘层，也可以在热氧化层之上堆积绝缘层。 
接下来，在该栅极绝缘膜17上堆积栅极电极18。在此例如将掺杂了磷化氢的n+型多晶硅作为栅极电极18的材料而使用。如图3(b)所示那样对该多晶硅进行布图，从而形成栅极电极18。然后，从图3(b)所述的状态在表面侧再次堆积层间绝缘层19。在此，虽然使用了含有磷的SiO2膜(PSG膜)，但是也可以形成由其他材料构成的层间绝缘膜19。 
如图3(c)所示那样对层间绝缘层19进行布图并对栅极绝缘膜17的 一部分也进行蚀刻，从而使半导体层12中的接触区域15与源极区域14的一部分露出。通过将与该露出面(图3(c)中的露出面31)的至少一部分接触的金属电极(例如Ni)堆积大约50～200nm左右、并实施约800～1100℃左右的热处理，使金属电极与半导体层12的界面生成硅化物，从而形成图3(d)所示的源极电极1as。此时，在图3(c)的露出面32中，如图3(d)所示那样同时也形成与栅极电极18欧姆接合的电极1ag。 
接下来，在碳化硅基板11的背面堆积含有钛的电极层，并在氮气氛中实施800～1100℃左右的热处理。由此，如图3(e)所示那样形成背面欧姆电极层1d。 
在该热处理中碳化硅基板11与含有钛的电极层进行反应。虽然钛容易与硅反应形成Ti硅化物，但是也可以与碳反应生成Ti碳化物。因此，通过碳化硅基板11与钛进行反应碳并没有游离，而是如图1(b)所示那样从电极层的碳化硅基板11层形成含有钛、硅、碳的反应层1da。另外，由于在氮气氛中进行了热处理，因此从电极层的、碳化硅基板11的背面的相对侧即反应层的表面形成氮化钛层1db。在反应层1da生成的同时由于从电极层表面生成氮化钛层1db，因此氮化钛层1db在碳化硅基板11与钛的反应过程中防止碳对电极层表面的扩散。由此，形成碳浓度在碳化硅基板11的背面侧较高、在碳化硅基板11的相对侧的面较低的背面欧姆电极1d。 
再有，由于Ti容易被氧化，因此在碳化硅基板11的背面残留少许氧化膜等时，在热处理过程中电极层中的Ti先对氧化膜进行还原。由此，含有钛的电极层可以直接与碳化硅基板11接触，进行上述的反应层1da的生成。这样，能够实现优异的欧姆特性。 
然后，如图3(f)所示那样，在主面侧(具有层间绝缘膜19侧)堆积构成上部布线电极的金属(例如铝)，形成上部布线电极1bs与栅极衬垫电极1bg。在上部布线电极1bs由铝构成、由磷酸类的湿法蚀刻进行该布图的情况下，由于背面侧的背面欧姆电极层1d在其表面设有氮化钛层，因此背面欧姆电极层1d几乎不被蚀刻。 
在由干蚀刻进行布图的情况下，为了防止背面欧姆电极层1d的腐蚀，优选将Cu、Au、Pt等的金属形成于背面欧姆电极层1d上。该情况下，能 够将这些的金属作为后面工序的背面保护层1e而直接采用。 
接下来，如图4(a)所示那样在背面欧姆电极层1d上堆积背面保护层1e。优选背面保护层1e具有导电性。在此，形成由铝构成背面保护层1e。 
如上所述，通过背面欧姆电极层1d含有Ti、并且在表面形成氮化钛层1db，抑制背面欧姆电极1d的表面处的碳析出。因此，背面保护层1e能够与背面欧姆电极层1d形成良好接合，抑制背面保护层1e从背面欧姆电极层1d的剥离。 
接下来，如图4(b)所示在碳化硅基板11的主面侧、即具有上部布线电极(源极衬垫)1bs以及栅极衬垫电极1bg的一侧堆积钝化层1c，并以覆盖各衬垫的周边部并且露出衬垫表面的方式对钝化层1c部分地进行蚀刻。 
在此，作为钝化层1c使用SiC膜的情况下，钝化层1c优选由湿法蚀刻进行蚀刻处理。特别地，由于碳化硅基板比硅基板口径小、并且现在广泛使用3英寸的碳化硅基板，因此为了提高吞吐量优选采用筒(barrel)型的干蚀刻。不过，在进行筒型的干蚀刻时，碳化硅基板11的主面以及背面的两面暴漏于等离子中。因此，如果不设置背面保护层1e，则背面欧姆电极层1d将直接暴漏于等离子中，根据气体种类背面欧姆电极层1d将被蚀刻。 
根据本实施方式的MOSFET10，设有由铝构成背面保护层1e。由于背面保护层1e对于主面侧的钝化层1c的干蚀刻具有抗性，因此在钝化层1c的干蚀刻过程中背面保护层1e保护背面欧姆电极层1d。另外，背面保护层1e也几乎没有被蚀刻。通过该干蚀刻工序，如图4(b)所示获得在表面侧具有钝化层1c的结构。 
在作为钝化层1c采用聚酰亚胺(Polyimide)的情况下，作为背面保护层1e例如可以选择铝、Cu、Au、Ag、Pt等。 
最后，仅对图4(b)背面保护层1e的最表层进行蚀刻处理(例如，由稀氢氟酸进行湿法蚀刻等)，在背面保护层1e上堆积金属电极层1f从而完成MOSFET10。如图4(c)所示，金属电极层1f含有Ti层1fa、Ni层1fb以及Ag层1fc。金属电极层1f的层结构并不限于图4(c)所示的 情况，可根据MOSFET10的封装适当选择。也可以将Ti/Ni/Au层或Cr/NiCr/Ni/Ag层等作为金属电极层1f使用，也可以使用其他金属的组合。 
再有，在本实施方式中，在保留背面保护层1e的基础上堆积金属电极层1f。但是，本发明的MOSFET也可以没有背面保护层1e。如图5所示，可以实现没有背面保护层1e的MOSFET10a。 
图5所示的MOSFET10a具有如下的结构，即：在没有背面保护层1e的情况下在背面欧姆电极层1d的、与碳化硅基板11相对侧的一面直接设有金属电极层1f。 
MOSFET10a可以在上述的MOSFET10的制造工序的过程中通过除去背面保护层1e而制作。例如，在上述MOSFET10的制造工序的过程中，在对图4(b)所示的钝化层1c进行了蚀刻处理、以及布图之后，例如由抗蚀剂对碳化硅基板11的主面进行保护从而选择性地除去背面侧的背面保护层1e。在背面保护层1e由铝形成的情况下，可以使用磷酸、硝酸以及醋酸混合液容易地进行蚀刻。此时，背面欧姆电极层1d的表面由氮化钛覆盖，氮化钛不溶解于该蚀刻剂。因此，选择性地进行蚀刻并没有除去背面欧姆电极层1d。然后，通过对背面欧姆电极层1d进行表面处理(例如，由稀氢氟酸进行蚀刻)、并在背面欧姆电极层1d上堆积金属电极层1f，能够制作出MOSFET10a。 
另外，在使用筒型的干蚀刻以外的装置进行钝化层1c的干蚀刻的情况下，虽然有可能稍微降低吞吐量，但是通过使背面欧姆电极层1d与干蚀刻装置的平台(Stage)贴紧能够在等离子中保护背面欧姆电极层。该情况下即使没有背面保护层1e，对背面欧姆电极1d也几乎没有影响。因此，通过省略参照图4(a)而进行说明的背面保护层1e的堆积、并在图4(b)以及(c)中在不存在背面保护层1e的状态下进行元件的制作，能够制作出图5所示的半导体元件10a。 
在此，为了进行图5所示的半导体元件10a的背面的背面欧姆电极层1d的评价，准备除去了金属电极层1f中的Ni层1fb以及Ag层1fc的样品，并进行了俄歇(Auger)电子能谱分析。图6中表示其结果。横轴表示由SiO2溅射率(Spatter Rate)进行换算的深度，纵轴表示各元素的俄歇电子的强度。背面欧姆电极层1d是通过在碳化硅基板的背面形成厚度为 150nm的钛层、并在氮气氛中以950℃进行2分钟热处理而形成的。另外，在热处理之后堆积了金属电极层1f中的300nm的Ti层1fa。在图6中，由Si、C、O表示的曲线分别表示硅、碳、氧的元素分布。再有，由Ti+N表示的曲线表示结合了钛以及氮的钛的合计的分布。另外，Ti表示与氮以外的元素结合的钛的分布。此外，由于各元素的检测灵敏度不同，因此强度并没有正确地表示各元素的丰度比(Abundance Ratio)。 
如图6所示，可知在与Ti层1fa的界面附近的背面欧姆电极层1d内几乎不存在碳，即使进行热处理碳在背面欧姆电极层1d表面(未与碳化硅基板接触侧的表面)也并不析出。另外可知在背面欧姆电极层1d的与碳化硅基板11的界面附近几乎不存在氧，不存在阻碍碳化硅基板11与背面欧姆电极层1d之间的良好欧姆接合的氧化膜。 
可知在该样品中，从背面欧姆电极层1d与金属电极层1fa的界面向碳化硅基板11侧、由SiO2溅射率进行换算，大约至200nm的深度氮化钛为主要成分，在背面欧姆电极层1d的碳化硅基板11的相对侧形成氮化钛层1db。另一方面，可知在背面欧姆电极层1d的碳化硅基板11的背面、具体的是从与碳化硅基板11的界面起至Ti层1fa侧的约200nm的区域存在钛、硅以及碳，形成由这些元素的合金构成的反应层1da。进一步可知在背面欧姆电极层1d的内部越是靠近碳化硅基板11侧则碳的浓度越高，越是背面欧姆电极层1d的表面侧则碳浓度越低。 
再有，在图6中，虽然在Ti层1fa区域虽然以恒定强度存在Ti+N的曲线，但是该区域中的Ti+N的曲线表示在Ti层1fa中存在Ti、表示氮不存在于Ti层1fa中。如上所述在图6的俄歇电子能谱分析中，由“Ti+N”表示的曲线在分析方法上表示钛以及氮结合之后的钛的合计的分布，这一点从在氮气氛中对背面欧姆电极层1d进行热处理之后、在背面欧姆电极层1d上堆积Ti层1fa便可明确。 
下面，表示对MOSFET10a中的金属电极层1f的接合强度进行测定的结果。将在MOSFET10a的背面侧的金属电极层1f的表面以5×5进行配置的25个5mm×5mm的正方形的划线由金刚石笔进行。接下来，通过在分离为25个正方形形状的金属电极层1f的表面粘贴胶带、并对其胶带进行剥离，研究剥离了几个正方形形状的金属电极层1f。 
实验结果为：虽然发现由金刚石笔所划的线的最上的一部分出现线状的金属电极层1f的剥离，但是在全部25个区域金属电极板1f并没有拷贝于胶带上、依然保持于半导体元件10a上。由此可确认在本实施方式的MOSFET中金属电极层以充分的强度紧贴于背面欧姆电极。 
这样，根据本实施方式的半导体元件，背面欧姆电极层包括：反应层，位于碳化硅基板的背面侧并含有钛、硅以及碳；氮化钛层，其位于碳化硅基板的背面的相对侧。反应层中的Ti由于可以与硅以及碳进行反应，因此在形成欧姆电极时、碳游离从而并不析出于欧姆电极的表面可以使碳进入反应层中。另外，氮化钛层位于碳化硅基板的背面的相对侧，防止碳向背面欧姆电极层的表面(未与碳化硅基板接触的一侧的表面)扩散。因此，抑制在背面欧姆电极层的表面析出碳，抑制形成于背面欧姆电极层的表面的金属电极层从背面欧姆电极层剥离。 
另外，由于钛容易被氧化，因此即使在碳化硅基板的表面残留少许氧化膜，也能够还原氧化膜、从而在反应层与碳化硅基板之间形成良好的欧姆接合。 
再有，由于背面欧姆电极层的表面被氮化钛层覆盖，因此在半导体元件的制造工序中，在用于形成碳化硅基板的主面侧的结构的过程中能够防止背面欧姆电极层被蚀刻。 
再有，通过在背面欧姆电极层的氮化钛层的表面进一步设有保护层，在碳化硅基板的主面侧即使实施对绝缘膜进行蚀刻的过程的情况下，也能够保护背面欧姆电极层的表面。 
另外，本实施方式的MOSFET并不限定于图1至图5所示的结构。例如，在图1至图5所示的MOSFET的结构中虽然将由碳化硅构成的沟道层16形成于半导体层12上，但是也可以没有沟道层16。在这种没有沟道层16的结构的情况下，在半导体层12中所形成的p型阱区域13之中的、被n+型源极区域14与未形成p型阱区域13的半导体层12夹着的、位于栅极电极18的下方的部分成为沟道层。若对栅极电极18施加电压则在沟道区域内形成反转层，从而形成电子移动的沟道。 
另外，在本实施方式中虽然采用2重注入型MOSFET(DIMOSFET)来进行说明，但是也可以同样地应用于例如沟槽(Trench)型MOSFET或 IGBT等其他的元件形式。 
(第2实施方式) 
下面，对根据本发明的半导体元件的第2实施方式进行说明。在本实施方式中，作为半导体元件以纵型肖特基二极管为例进行说明。 
图7是表示根据本发明的半导体元件的第2实施方式即肖特基二极管60的例子的截面图。肖特基二极管60包含碳化硅基板11。碳化硅基板11例如具有从4H-SiC(0001)面在<11-20>方向倾斜了θ度(0≤θ≤10度)的主面。碳化硅基板11的主面为Si面，背面为C面。在此主面的面粗糙度比背面的面粗糙度小。碳化硅基板11的杂质浓度为1×1018cm-3以上。在碳化硅基板11的主面上设有半导体层12。半导体基板12由外延生长而形成、为n型的4H-SiC(杂质浓度为1×1014～1×1017cm-3左右、厚度为5微米以上)。也可以在半导体层12与碳化硅基板11之间设有缓冲层12b。 
在半导体层12的表面附近设有用于缓和电场集中的防护环(GuardRing)区域63。防护环区域63通过在半导体层12中注入铝而形成，例如深度约为600nm、平均浓度约为1×1018cm-3左右。 
在半导体层12的表面设有肖特基电极层6a。肖特基电极层6a例如由Ti或Ni、Mo、W等的、在与半导体层12之间形成肖特基接合的金属构成。厚度为50～200nm左右。该肖特基电极层6a的端面与防护环区域63接触。在肖特基电极层6a上设有上部布线电极层6b。上部布线电极层6b例如由铝构成，其厚度约为3μm。 
以覆盖防护环区域63的方式设有绝缘层69。绝缘层69例如由SiO2构成。该绝缘层69可以是通过氧化半导体层12而得到的氧化层。以覆盖上部布线电极层6b的端面的方式设有钝化层6c。可以使钝化层6c与绝缘层69为一体。 
在碳化硅基板11的背面设有背面欧姆电极层1d。背面欧姆电极层1d具有与第1实施方式同样的结构。具体的是，如图1(b)所示背面欧姆电极层1d具有反应层1da与氮化钛层1db。反应层1da位于碳化硅基板11的背面侧，含有钛、硅以及碳。另外，氮化钛层1db是碳化硅基板的背面的相对侧，位于反应层1da的表面，主要由氮化钛构成。 
虽然氮化钛层1db也含有碳，但碳的含有量以背面欧姆电极层1d整体来看、碳化硅基板11侧比碳化硅基板11的背面的相对侧高。反应层1da以及氮化钛层1db的优选厚度与第1实施方式相同。 
在背面欧姆电极层1d的、碳化硅基板11的背面的相对侧的面上设有背面保护层1e。背面保护层1e例如对钝化层1c的蚀刻具有抗性，并且具有导电性。与第1实施方式相同，在钝化层1c由SiN构成时背面保护层1e由铝构成。 
在背面保护层1e的、背面欧姆电极层1d的相对侧的面设有金属电极层1f。虽然图7中表示金属电极层1f为3层，但也可以是单层或者多层。金属电极层1f例如含有Ti层1fa、Ni层1fb以及Ag层1fc。该情况下，Ti层1fa与背面保护层1e接触。在将MOSFET10收纳于TO-220等的封装中时，由于需要将MOSFET10对封装的引线框架进行锡焊，因此优选MOSFET10具有金属电极层1f。 
下面，利用图8至图9对半导体元件60的制造方法进行说明。 
首先，如图8(a)所示，准备具有半导体层12的碳化硅基板11。可以在半导体层12与碳化硅基板11之间形成约0.5～4μm左右(浓度为1×1016～1×1019cm-3左右)的缓冲层(n+半导体层、在此为碳化硅层)。半导体层12在此为4H-SiC。接下来，如图8(b)所示，在半导体层12的表面准备了掩膜71之后，注入铝或者硼的杂质从而形成p型防护环区域63a。然后，除去掩膜71。 
接下来，通过将碳类薄膜堆积于半导体层12的表面、并在惰性气体气氛中以大约1700℃加热30分钟左右来活化杂质，通过除去碳类薄膜活化防护环区域63a。 
接下来，如图8(c)所示，在具有防护环区域63的半导体层12上堆积绝缘层69a。该绝缘层69a例如是将半导体层12以约1200度暴漏于氧气氛中时形成的热氧化膜。 
接下来，在碳化硅基板11的背面堆积含有钛的电极层，并在氮气氛中实施800～1100℃左右的热处理。由此，如图8(d)所示那样形成表面被氮化的背面欧姆电极层1d。 
然后，如图8(e)所示，对碳化硅基板11的主面侧的绝缘层69a的 一部分进行刻蚀处理，使半导体层12的表面与防护环区域63的一部分露出。之后，对露出部分堆积肖特基电极层6a(例如将Ti堆积100nm左右)，从而得到图8(f)的结构。肖特基电极层6a的堆积方法，例如从图8(e)所示的状态将Ti蒸镀于主面侧全面，并实施由光致抗蚀剂进行的图像形成，通过蚀刻除去不需要部分即可。另外作为其他的方法，在图8(d)中对绝缘层69a进行布图时，使用抗蚀剂保留需要的部分之后并不除去抗蚀剂而直接蒸镀Ti，由提离(Liftoff)过程也能够形成图8(f)的结构。 
接下来，堆积成为上部布线电极的金属(例如铝)，进行布图从而形成上部布线电极层6b这样得到图9(a)所示的结构。上部布线电极层6b由铝构成，在以磷酸类的湿法蚀刻进行其布图的情况下，由于在背面侧的背面欧姆电极层1d的表面形成氮化钛层，因此背面欧姆电极层1d几乎不被蚀刻。 
在由干蚀刻进行布图的情况下，为了防止背面欧姆电极层1d的腐蚀，优选将Cu、Au、Pt等的金属形成于背面欧姆电极层1d上。该情况下，这些的金属作为后面工序的背面保护层1e可以直接采用。 
接下来，如图9(b)所示，在背面欧姆电极层1d上堆积背面保护层1e。优选背面保护层1e具有导电性。如第1实施方式中所说明那样，在本实施方式中也抑制向背面欧姆电极层1d的表面的碳的析出。因此，背面保护层1e以良好状态与背面欧姆电极层1d接触，抑制保护层1e的剥离。 
接下来，在具有上部布线电极层6b一侧，堆积钝化层6c，并以保护上部布线电极层6b的端部同时露出其表面的方式部分地进行蚀刻。在此，作为钝化层6c使用SiC膜的情况下，钝化层6c优选由湿法蚀刻进行蚀刻处理。特别地，由于碳化硅基板比硅基板口径小、并且现在广泛使用3英寸的碳化硅基板，因此为了提高吞吐量优选采用筒型的干蚀刻。不过，在进行筒型的干蚀刻时，碳化硅基板的主面以及背面的两面暴漏于等离子中。因此，如果不设置背面保护层1e，则背面欧姆电极层1d直接暴漏于等离子中，根据气体种类背面欧姆电极层1d将被蚀刻。 
根据本实施方式的肖特基二极管60，设有由铝构成的背面保护层1e。由于背面保护层1e对于主面侧的钝化层6c的干蚀刻具有抗性，因此在钝 化层6c的干蚀刻过程中背面保护层1e保护背面欧姆电极层1d。另外，背面保护层1e也完全没有被蚀刻。通过该干蚀刻工序，如图9(c)所示获得在表面侧具有钝化层6c的结构。 
作为钝化层6c采用聚酰亚胺的情况下，作为背面保护层1e例如可以选择铝、Cu、Au、Ag、Pt等。 
最后，对图9(d)背面保护层1e的最表层进行若干蚀刻处理(例如，由稀氢氟酸进行湿法蚀刻等)，在背面保护层1e上堆积金属电极层1f从而完成肖特基二极管60。如图9(d)所示，金属电极层1f含有Ti层1fa、Ni层1fb以及Ag层1fc。金属电极层1f的层结构并限于图9所示的情况，可根据肖特基二极管60的封装形式适当选择。也可以将Ti/Ni/Au层或Cr/NiCr/Ni/Ag层等作为金属电极层1f使用，也可以使用其他金属的组合。 
再有，在本实施方式中，在保留背面保护层1e的基础上堆积金属电极层1f。但是，本发明的肖特基二极管也可以没有背面保护层1e。如图10所示，可以实现没有背面保护层1e的肖特基二极管60a。 
图10所示的肖特基二极管60a具有如下的结构，即：在没有背面保护层1e的情况下在背面欧姆电极层1d的与碳化硅基板11相对侧的一面直接设有金属电极层1f。 
肖特基二极管60a可以在上述的肖特基二极管60的制造工序的过程中通过除去背面保护层1e而制作。 
例如，在上述肖特基二极管60的制造工序的过程中，在对图9(c)所示的钝化层6c进行了蚀刻处理、以及布图之后，例如由抗蚀剂对碳化硅基板11的主面进行保护从而选择性地除去背面侧的背面保护层1e。在背面保护层1e由铝形成的情况下，可以使用磷酸、硝酸以及醋酸混合液容易地进行蚀刻。另外，背面欧姆电极层1d的表面由氮化钛覆盖，氮化钛不溶解于该蚀刻剂。因此，选择性地进行蚀刻并没有除去背面欧姆电极层1d。然后，通过对背面欧姆电极层1d进行表面处理(例如，由稀氢氟酸进行蚀刻)、并在背面欧姆电极层1d上堆积金属电极层1f，可以制作出肖特基二极管60a。 
另外，在使用筒型的干蚀刻以外的装置进行钝化层6c的干蚀刻的情况下，虽然有可能稍微降低吞吐量，但是通过使背面欧姆电极层1d与干 蚀刻装置的平台(Stage)贴紧能够在等离子中保护背面欧姆电极层。该情况下即使没有背面保护层1e，对背面欧姆电极1d也几乎没有影响。因此，通过省略参照图9(b)而进行说明的背面保护层1e的堆积、并在图9(c)以及(d)中在不存在背面保护层1e的状态下进行元件的制作，形成图10所示的肖特基二极管60a。 
再有，虽然在本实施方式中以肖特基二极管为例对本发明进行了说明，但是例如也可以是pn接合二极管等的其他元件形式。 
另外，在本实施方式中，虽然作为碳化硅基板11使用4H-SiC基板，但是也可以使用其他结晶面或其他的多种类型的SiC基板。再者，对于偏移角也可以是<11-20>方向以外的例如<1-100>方向等。 
特别地，在碳化硅基板11的主面(表面)为Si面、背面为C面、与主面相比背面的表面粗糙度较大的情况下，由于欧姆电极对背面的接触面积比Si面一侧大，因此在背面全面容易形成低接触阻抗的背面欧姆电极层1d。 
另外，碳化硅基板只要具有从(0001)面倾斜了θ度(0≤θ≤10度)的主面便能够得到本发明的效果，但主面即使是(0001)整面或者其他的面(例如，(1-100)面、(11-20)面、(03-38)面等)也可获得本发明的效果。 
再有，虽然在碳化硅基板的主面为Si面、背面为C面的情况下进行了说明，但是也可以是背面为Si面、主面为C面。不过，该情况下优选背面比表面的面粗糙度大。 
再有，作为背面保护层虽然采用铝而进行了说明，但是也可以采用对表面侧的钝化层的蚀刻具有抗性的材料例如Cu、Ag、Au、Pt等其他金属。 
再有，虽然对背面保护层是单层的情况进行了说明，但是当然也可以多层。在以多层形成背面保护层的情况下，在远离背面欧姆电极层一侧、配置对表面侧的钝化层的蚀刻具有抗性的材料即可。 
(产业上的利用可能性) 
根据本发明，背面欧姆电极层包括钛与硅以及碳的反应层，背面欧姆电极层的与碳化硅基板不接触的相对侧的面是氮化钛，从而在表面侧的电极加工等过程中能够使背面欧姆电极难以被蚀刻。另外，通过在背面欧姆 电极层上形成对表面侧绝缘层(钝化层)的蚀刻具有抗性的背面保护层，背面欧姆电极层没有受到直接损伤从而得到良好的欧姆特性。由此，可以应用于MOSFET、IGBT、肖特基二极管、pn二极管等的、在碳化硅基板背面侧具有欧姆电极的半导体元件。 

Claims (19)

1.一种半导体元件，其特征在于，
具有：碳化硅基板，其具有主面以及背面；
半导体层，其形成于所述碳化硅基板的主面；以及
欧姆电极层，其形成于所述碳化硅基板的背面，
所述欧姆电极层具有与所述碳化硅基板的背面相接触的面和与背面相接触的所述面相反侧的面，并且，所述欧姆电极层具有：反应层，其位于与所述碳化硅基板的背面相接触的面一侧，并含有钛、硅以及碳；以及氮化钛层，其位于所述相反侧的面一侧。
2.根据权利要求1所述的半导体元件，其特征在于，
所述碳化硅基板在所述主面具有从0001面倾斜了θ度的面、或者0001面，所述碳化硅基板的主面为Si面侧，所述碳化硅基板的背面为C面侧，其中0＜θ≤10度。
3.根据权利要求2所述的半导体元件，其特征在于，
与所述碳化硅基板的主面的表面粗糙度相比，所述碳化硅基板的背面的表面粗糙度较大。
4.根据权利要求1至3的任意一项所述的半导体元件，其特征在于，
还具有：绝缘层，其直接或者间接地覆盖所述半导体层的至少一部分；以及
保护层，其形成于所述欧姆电极层的所述氮化钛层的表面，
所述保护层对于所述绝缘层的蚀刻具有抗性。
5.根据权利要求4所述的半导体元件，其特征在于，
所述绝缘层的材料为SiN，
所述保护层的材料为铝。
6.根据权利要求4所述的半导体元件，其特征在于，
所述绝缘层的材料为聚酰亚胺，
所述保护层的材料为自由铝、Cu、Au、Ag、Pt形成的组选出的一个。
7.根据权利要求4所述的半导体元件，其特征在于，
还具有：金属电极层，其设置于所述保护层的表面，
所述保护层具有导电性。
8.根据权利要求4所述的半导体元件，其特征在于，
还具有：金属电极层，其形成于所述欧姆电极层的所述氮化钛层的表面。
9.根据权利要求1至3的任意一项所述的半导体元件，其特征在于，
所述欧姆电极层中的所述碳的浓度为所述碳化硅基板侧比所述碳化硅基板的背面的相对侧高。
10.根据权利要求1至3的任意一项所述的半导体元件，其特征在于，
所述半导体层为具有n型的导电性的碳化硅层。
11.根据权利要求10所述的半导体元件，其特征在于，
还具有：p型阱区域，其设置于所述半导体层中；
n+型源极区域以及p+型接触区域，分别设置于所述p型阱区域内的一部分上；
沟道区域，与没有设置所述n+型源极区域以及所述半导体层的p型阱区域的部分电连接；
源极电极，与所述n+型源极区域以及p+型接触区域电连接；
栅极绝缘膜，其设置于所述沟道区域上；以及
栅极电极，其设置于所述栅极绝缘膜上，
所述欧姆电极层作为漏极电极而发挥功能。
12.根据权利要求11所述的半导体元件，其特征在于，
所述源极电极为进行了硅化反应的镍。
13.根据权利要求10所述的半导体元件，其特征在于，
还具有：肖特基电极，其与所述半导体层肖特基接合。
14.一种半导体元件的制造方法，其特征在于，具有如下工序：
工序A，准备在主面上形成有半导体层的碳化硅基板；
工序B，在所述碳化硅基板的背面形成含有钛的电极层；
工序C，通过对所述碳化硅基板进行热处理，使所述碳化硅基板与所述电极层反应，从而在所述碳化硅基板的背面形成含有钛、硅以及碳的反应层；以及
工序D，在所述反应层的表面形成氮化钛层。
15.根据权利要求14所述的半导体元件的制造方法，其特征在于，
在所述工序A中，所述碳化硅基板在所述主面具有从0001面倾斜了θ度的面、或者0001面，所述碳化硅基板的主面为Si面侧，所述碳化硅基板的背面为C面侧，其中0＜θ≤10度。
16.根据权利要求15所述的半导体元件的制造方法，其特征在于，
在所述工序A中，与所述碳化硅基板的主面的表面粗糙度相比，所述碳化硅基板的背面的表面粗糙度较大。
17.根据权利要求14所述的半导体元件的制造方法，其特征在于，
通过在含有氮的气氛中进行所述工序C中的热处理，可同时进行所述工序C与工序D。
18.根据权利要求14所述的半导体元件的制造方法，其特征在于，还包括：
工序E，在所述工序D之后，形成直接或者间接地覆盖所述半导体层的至少一部分的绝缘层；
工序F，在所述欧姆电极层形成保护层；以及
工序G，在所述工序F之后，对所述绝缘层进行蚀刻。
19.根据权利要求18所述的半导体元件的制造方法，其特征在于，
还包括：工序H，在所述工序G之后，除去所述保护层。
CN2008801054389A 2007-10-24 2008-10-24 半导体元件及其制造方法 Active CN101842878B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-276209 2007-10-24
JP2007276209 2007-10-24
JP2008203970 2008-08-07
JP2008-203970 2008-08-07
PCT/JP2008/003019 WO2009054140A1 (ja) 2007-10-24 2008-10-24 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN101842878A CN101842878A (zh) 2010-09-22
CN101842878B true CN101842878B (zh) 2012-05-23

Family

ID=40579248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801054389A Active CN101842878B (zh) 2007-10-24 2008-10-24 半导体元件及其制造方法

Country Status (4)

Country Link
US (1) US8237172B2 (zh)
JP (1) JP4690485B2 (zh)
CN (1) CN101842878B (zh)
WO (1) WO2009054140A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2011027525A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
CA2777675A1 (en) * 2010-01-19 2011-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing thereof
WO2012032735A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
JP6099298B2 (ja) 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP6284565B2 (ja) * 2011-08-02 2018-02-28 ローム株式会社 半導体装置およびその製造方法
CN102522326B (zh) * 2011-12-14 2014-09-24 杭州立昂微电子股份有限公司 一种适于丝网印刷的半导体分立器件背面金属的生产方法
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
JP6063629B2 (ja) * 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP6051573B2 (ja) * 2012-04-17 2016-12-27 富士電機株式会社 半導体装置の製造方法
JP6156814B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN105009295B (zh) * 2013-03-29 2017-10-10 富士电机株式会社 半导体装置及半导体装置的制造方法
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
CN104425274A (zh) * 2013-09-03 2015-03-18 北大方正集团有限公司 一种dmos晶体管的制备方法及dmos晶体管
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
WO2015155806A1 (ja) * 2014-04-09 2015-10-15 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6395299B2 (ja) * 2014-09-11 2018-09-26 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
KR102532496B1 (ko) * 2015-10-08 2023-05-17 삼성전자주식회사 3차원 반도체 메모리 장치
US9601577B1 (en) * 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
JP6690985B2 (ja) * 2016-02-24 2020-04-28 株式会社神戸製鋼所 オーミック電極
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017107952B4 (de) 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
JP6861365B2 (ja) * 2017-08-29 2021-04-21 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置およびその製造方法
JP7113221B2 (ja) * 2018-02-08 2022-08-05 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP2018078348A (ja) * 2018-02-09 2018-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
IT202100001922A1 (it) * 2021-01-29 2022-07-29 St Microelectronics Srl Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2007157751A (ja) * 2005-11-30 2007-06-21 Toyota Motor Corp 炭化珪素半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2911122B2 (ja) 1988-04-20 1999-06-23 三洋電機株式会社 炭化ケイ素半導体素子のオーミック電極形成方法
JPH0864800A (ja) 1994-08-25 1996-03-08 Hitachi Ltd 炭化珪素半導体素子
JP3439597B2 (ja) * 1996-04-10 2003-08-25 新日本製鐵株式会社 ｎ型ＳｉＣ用オーミック電極とその製造方法
JP3996282B2 (ja) * 1998-11-11 2007-10-24 三洋電機株式会社 炭化珪素半導体装置の製造方法
JP4209585B2 (ja) * 2000-09-01 2009-01-14 独立行政法人産業技術総合研究所 炭化珪素半導体装置
JP4671314B2 (ja) 2000-09-18 2011-04-13 独立行政法人産業技術総合研究所 オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP2002170784A (ja) 2000-12-01 2002-06-14 Denso Corp 炭化珪素半導体装置及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP2005109346A (ja) 2003-10-01 2005-04-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP4218557B2 (ja) * 2004-03-12 2009-02-04 三菱電機株式会社 半導体装置
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP4038499B2 (ja) * 2004-07-13 2008-01-23 新電元工業株式会社 半導体装置および半導体装置の製造方法
JP4842527B2 (ja) 2004-08-24 2011-12-21 パナソニック株式会社 半導体装置の製造方法
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP4956783B2 (ja) * 2006-01-26 2012-06-20 日産自動車株式会社 炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2007157751A (ja) * 2005-11-30 2007-06-21 Toyota Motor Corp 炭化珪素半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法

Also Published As

Publication number Publication date
US20100207125A1 (en) 2010-08-19
CN101842878A (zh) 2010-09-22
US8237172B2 (en) 2012-08-07
JPWO2009054140A1 (ja) 2011-03-03
WO2009054140A1 (ja) 2009-04-30
JP4690485B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
CN101842878B (zh) 半导体元件及其制造方法
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
US7977210B2 (en) Semiconductor substrate and semiconductor device
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
CN101371337B (zh) 具有不同的氧化物厚度的沟槽肖特基势垒二极管
US20150287598A1 (en) Semiconductor device and method for manufacturing same
CN101542740B (zh) 半导体装置及其制造方法
KR20120008506A (ko) 반도체 장치 및 그 제조 방법
CN103311317B (zh) 碳化硅半导体装置及其制造方法
US6649973B2 (en) Semiconductor device and method for manufacturing the same
EP2487709B1 (en) Method for manufacturing a semiconductor device
US10229969B2 (en) Power semiconductor device
US20220157607A1 (en) Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate
WO2010143376A1 (ja) 半導体装置およびその製造方法
US20120211770A1 (en) Semiconductor device, combined substrate, and methods for manufacturing them
US9972572B2 (en) Semiconductor device having a barrier layer
US20150048383A1 (en) Silicon carbide semiconductor element and fabrication method thereof
US11527634B2 (en) Silicon carbide semiconductor device
JP4049095B2 (ja) 半導体装置及びその製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
US20060022263A1 (en) Selective substrate thinning for power mosgated devices
JP2006074024A (ja) 炭化珪素半導体装置及びその製造方法
US20230163220A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2020178141A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant