CN101542740B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101542740B
CN101542740B CN2008800006176A CN200880000617A CN101542740B CN 101542740 B CN101542740 B CN 101542740B CN 2008800006176 A CN2008800006176 A CN 2008800006176A CN 200880000617 A CN200880000617 A CN 200880000617A CN 101542740 B CN101542740 B CN 101542740B
Authority
CN
China
Prior art keywords
layer
titanium
semiconductor device
high concentration
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800006176A
Other languages
English (en)
Other versions
CN101542740A (zh
Inventor
林将志
桥本伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101542740A publication Critical patent/CN101542740A/zh
Application granted granted Critical
Publication of CN101542740B publication Critical patent/CN101542740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明提供一种半导体装置，其具备：具有碳化硅层(2)的碳化硅半导体衬底(1)、设置于碳化硅层(2)的高浓度杂质区域(4)、与高浓度杂质区域(4)电连接的欧姆电极(9)、与高浓度杂质区域电连接的沟道区域、设置于沟道区域上的栅极绝缘层(14)、设置于栅极绝缘层(14)上的栅电极(7)，欧姆电极(9)包含钛、硅及碳的合金，栅电极(7)包含钛硅化物。

Description

半导体装置及其制造方法 
技术领域
本发明涉及一种具有碳化硅半导体衬底的半导体装置，特别是涉及一种具备设置了欧姆电极及栅电极的碳化硅半导体衬底的半导体装置及其制造方法。 
背景技术
作为功率电子设备用的器件，以往广泛采用使用了硅(Si)半导体的功率器件。功率电子设备用的器件，要求在更高频率且大电流下工作，通过开展各种研究以实现硅功率器件的性能提高。 
但是，近年来，硅功率器件的性能已接近理论极限。另外，有时要求功率器件在高温及放射线等恶劣环境下工作，但硅半导体有时也不能适应这样的恶劣环境。因此，正在进行使用了替代硅的半导体的器件的研究。 
在各种半导体中，碳化硅(SiC)半导体具有宽的禁带宽度(4H型的情况下，3.26eV)，在高温下的电传导控制及耐放射线性优良。另外，由于碳化硅半导体具有比硅高约一位(10倍)的绝缘击穿电场及硅的约两倍的电子饱和漂移速度，因而高耐压优良，可进行高频大功率控制。根据作为这些半导体的物性，期待将碳化硅作为在更高频率且大电流下工作的功率器件用的半导体材料。 
在使用碳化硅形成MISFET等元件的情况下，作为向n型碳化硅注入的欧姆性电极材料，广泛使用镍(Ni)。但是，在通过真空蒸镀等只是在n型碳化硅上堆积镍时，由于在金属和半导体的界面上形成肖特基势垒，因而镍-n型碳化硅界面显示出整流性而不能显示出欧姆性。通常，通过在堆积了镍之后用高温进行热处理，促进镍向碳化硅中的扩散和碳化硅中的硅向镍中的扩散，由此首先可以得到欧姆性电极。例如专利文献1及专利文献2公开了具备形成于n型碳化硅半导体上且由镍构成的欧姆性电极的半导体装置。 
专利文献1：日本国特开平7-99169号公报 
专利文献2：日本国特开2003-243323号公报 
图13示意性表示具有欧姆电极的现有碳化硅半导体装置的结构的一部分。如图13所示，现有的碳化硅半导体装置具备：含有n型杂质的低电阻的碳化硅衬底101、设置于碳化硅衬底的主面上且掺杂了杂质的高电阻碳化硅层102。在高电阻碳化硅层102的表面部的一部分形成有掺杂了n型杂质的高浓度杂质区域104，在高浓度杂质区域104上形成有由镍硅化物构成的欧姆电极109。在欧姆电极109的表面设置有层间绝缘膜110，在层间绝缘膜110上设置有焊盘用电极111。焊盘用电极111通过设置于层间绝缘膜110的接触孔而与欧姆电极109接触。 
为了在高浓度杂质区域104上形成欧姆电极109，如上所述，需要在由碳化硅构成的高浓度杂质区域104上形成镍层，且在约1000℃下进行热处理。通过热处理使Ni和碳化硅中的Si相互扩散，形成由镍硅化物构成的欧姆电极109。 
但此时，碳化硅中的碳扩散到欧姆电极109的表面而作为石墨析出，形成石墨析出层113。因该石墨而存在下述问题，即，或者使欧姆电极109的接触电阻(ρc)增大，或者使欧姆电极109和焊盘用电极111的密接性及可靠性恶化。 
另外，如上所述，还期待将碳化硅半导体装置做成在高频且大电流下工作的高性能的功率器件。但是，在使用了碳化硅半导体的现有MISFET以高频(约100kHz)工作时，存在由栅极电容及栅极电阻引起的延迟增大而使开关特性变差的问题。 
为了降低延迟，降低栅极电容及栅极电阻是有效的。由于栅极电容的大部分由栅极绝缘膜的电容占据，因而可考虑通过加厚栅极绝缘膜来降低栅极电容。但是，在该情况下，将会降低MISFET的驱动能力。因此，为了实现高性能的碳化硅半导体装置，至为重要的是降低栅极电阻。 
发明内容
本发明的目的在于，解决所述现有技术的所述各种问题中的至少一个，实现具有优良特性的半导体装置。 
本发明的半导体装置具备：碳化硅半导体衬底，其具有碳化硅层；高浓度杂质区域，其设置于所述碳化硅层；欧姆电极，其与所述高浓度杂质区域电连接；沟道区域，其与所述高浓度杂质区域电连接；栅极绝缘层，其设置于所述沟道区域上；栅电极，其设置于所述栅极绝缘层上，所述欧姆电极包含钛、硅及碳的合金，所述栅电极包含钛硅化物。 
在某一优选实施方式中，所述高浓度杂质区域高浓度地掺杂有n型杂质。 
在某一优选实施方式中，所述欧姆电极包含由所述钛、硅及碳的合金构成的反应层，所述栅电极分别包含钛硅化物层。 
在某一优选实施方式中，所述欧姆电极的反应层和所述栅电极的钛硅化物层具有彼此不同的厚度。 
在某一优选实施方式中，所述欧姆电极的反应层的厚度比所述栅电极的钛硅化物层的厚度小。 
在某一优选实施方式中，所述欧姆电极还包含氮化钛层。 
在某一优选实施方式中，在所述欧姆电极中，所述氮化钛层的厚度比所述反应层的厚度大。 
在某一优选实施方式中，所述欧姆电极的所述反应层与所述高浓度杂质区域相接。 
在某一优选实施方式中，所述栅电极还包含多晶硅层。 
在某一优选实施方式中，在所述栅电极中，所述多晶硅层的厚度比所述钛硅化物层的厚度小。 
在某一优选实施方式中，所述栅电极的所述多晶硅层与所述栅极绝缘层相接。 
在某一优选实施方式中，在所述欧姆电极中，所述碳的浓度在所述高浓度杂质区域侧高而在所述欧姆电极的表面侧低。 
在某一优选实施方式中，在最靠近所述欧姆电极表面的一侧，所述碳的浓度为5atom％以下。 
在某一优选实施方式中，半导体装置还具备沟道层，该沟道层以与所述高浓度杂质区域相接的方式设置于所述碳化硅层的表面的一部分，所述沟道区域位于所述沟道层内。 
在某一优选实施方式中，所述碳化硅层包含阱区域，该阱区域掺杂有p型杂质且以包围所述高浓度杂质区域的方式设置，所述沟道区域以与所述碳化硅层的表面的一部分相接的方式位于所述阱区域内的表面部分，将所述高浓度杂质区域和未形成所述阱区域的所述碳化硅层连接。 
在某一优选实施方式中，半导体装置还具备另一欧姆电极，该另一欧姆电极设置于所述半导体衬底的与所述碳化硅层相反侧的面，并且该半导体装置具备纵型结构。 
本发明的半导体装置的制造方法包含：工序(a)，其准备具有碳化硅层及栅极绝缘层的碳化硅半导体衬底，所述碳化硅层设有高浓度杂质区域，所述栅极绝缘层将包含沟道区域的半导体区域覆盖；工序(b)，其在所述栅极绝缘层上形成多晶硅层；工序(c)，其在所述高浓度杂质区域上及所述多晶硅层上分别形成钛层；工序(d)，其通过对所述钛层进行热处理而使所述多晶硅层的硅、所述高浓度杂质区域中的硅及碳与所述钛层反应，在所述高浓度杂质区域上形成含有钛、硅及碳的合金的欧姆电极，在所述栅极绝缘层上形成含有钛硅化物的栅电极。 
在某一优选实施方式中，以850℃以上1050℃以下的温度进行所述工序(d)的热处理。 
在某一优选实施方式中，在含有氮气或者氩气的气氛中进行所述工序(d)的热处理。 
在某一优选实施方式中，所述工序(c)包含：工序(c1)，其以覆盖所述高浓度杂质区域及所述多晶硅层的方式在所述碳化硅层的整个表面上形成钛层；工序(c2)，其以只在所述高浓度杂质区域上及所述多晶硅层上设置所述钛层的方式除去无用的部分，由此对所述钛层进行构图。 
在某一优选实施方式中，在所述工序(c2)中，通过湿式蚀刻除去无用的部分。 
在某一优选实施方式中，在所述工序(c2)中，通过干式蚀刻除去无用的部分。 
在某一优选实施方式中，所述工序(c)包含：工序(c1)，其以覆盖所述绝缘膜、露出的所述高浓度杂质区域及所述多晶硅层的方式形成所述钛层，所述工序(d)包含：工序(d1)，其通过对所述钛层进行热处理， 使所述多晶硅层中的硅、所述高浓度杂质区域中的硅及碳与所述钛层的一部分进行反应，形成钛硅化物以及钛、硅和碳的合金；工序(d2)，其通过除去所述钛层中未反应的部分，在所述栅极绝缘层上形成含有所述钛硅化物的栅电极，在所述高浓度杂质区域上形成含有所述合金的欧姆电极。 
在某一优选实施方式中，在所述工序(d2)中，通过湿式蚀刻除去所述钛层中未反应的部分。 
根据本发明的半导体装置，欧姆电极含有钛、硅及碳的合金，栅电极含有钛硅化物。因此，在欧姆电极中，可以防止形成欧姆接触时石墨析出，可以防止接触电阻增大以及欧姆电极和焊盘用电极的密接性及可靠性恶化。另外，在栅电极中，通过钛硅化物的形成，可以降低栅电极的电阻。因此，可以提高半导体装置的特性。另外，能够在同一工序中形成栅电极及欧姆电极，由此，还可以实现制造成本的降低、制造所需时间的缩短、成品率的提高等。 
附图说明
图1(a)是表示本发明的半导体装置的一实施方式的结构的示意性剖面图，(b)及(c)分别是将栅电极附近及欧姆电极附近放大表示的图； 
图2(a)及(c)是表示图1所示的半导体装置的栅电极的制造工序的示意性剖面图，(b)及(d)是表示图1所示的半导体装置的欧姆电极的制造工序的示意性剖面图； 
图3是表示在硅衬底上堆积钛且用高温进行热处理的情况下所生成的钛硅化物层的厚度的温度依赖性的曲线图； 
图4是表示在氮化硅衬底上堆积钛且在高温下进行热处理的情况下所生成的钛、硅及碳的合金层的厚度的温度依赖性的曲线图； 
图5是表示在n型碳化硅衬底上堆积钛膜后通过热处理形成的碳化硅/钛界面的电流电压特性的图； 
图6是表示在多晶硅上堆积钛膜后通过热处理形成的电极的薄板电阻的图； 
图7是表示通过在碳化硅衬底上形成钛膜且在900℃下进行热处理而得到的欧姆电极的AES分析结果的图； 
图8是表示通过在碳化硅衬底上形成钛膜且在950℃下进行热处理而得到的欧姆电极的AES分析结果的图； 
图9是表示通过在碳化硅衬底上形成钛膜且在1000℃下进行热处理而得到的欧姆电极的AES分析结果的图； 
图10是表示通过在碳化硅衬底上形成钛膜且在1050℃下进行热处理而得到的欧姆电极的AES分析结果的图； 
图11(a)～(i)是表示图1所示的半导体装置的制造中途的结构的剖面图； 
图12(a)～(i)是表示用其它的制造方法制造图1所示的半导体装置的情况下的半导体装置制造中途的结构的剖面图； 
图13是表示现有的半导体装置的结构的剖面图。 
标记说明 
1、101：碳化硅衬底 
2、102：碳化硅层 
3：p阱区域 
4：104高浓度杂质区域 
5：p+接触区域 
6：沟道层 
7：栅电极 
8：第一层间绝缘膜 
9、109：欧姆电极(源电极) 
10、110：第二层间绝缘膜 
11、111：焊盘用电极 
12：欧姆电极(漏电极) 
14：栅极绝缘层 
15：钛层 
16、17：掩模 
113：石墨析出层 
具体实施方式
下面说明本发明的半导体装置的实施方式。本发明实现了具备无石墨析出的欧姆电极及电阻低的栅电极的碳化硅半导体装置，可以适合地应用于MISFET及MOSFET等绝缘栅电极型的晶体管。在以下的实施方式中，以纵型双重注入MISFET为例说明本发明的实施方式。 
图1(a)是表示本发明的半导体装置的一实施方式的示意性剖面图。首先，概略说明该半导体装置的结构。 
图1(a)所示的半导体装置具备拥有碳化硅层2的碳化硅半导体衬底1。碳化硅半导体衬底1例如为具有从4H-SiC的(0001)面偏离8°的偏离角的偏离衬底。碳化硅半导体衬底1例如以1×1018cm-3以上的浓度掺杂有氮、磷和砷等n型杂质，为低电阻。碳化硅层2通过外延生长而设置在碳化硅半导体衬底1上。在半导体装置例如为具有1400V耐压的MISFET的情况下，优选碳化硅层2掺杂有氮等n型杂质1×1015cm-3～1×1016cm-3左右且为高电阻。 
在碳化硅层2上从碳化硅层2的表面朝向内部设置有p阱区域3，进而，在p阱区域3内从碳化硅层2的表面朝向内部形成有高浓度杂质区域4。由此，高浓度杂质区域4被剩余的p阱区域3包围。高浓度杂质区域4以高浓度掺杂有n型杂质，作为源极区域发挥作用。另外，在高浓度杂质区域4内，以从碳化硅层2的表面朝向内部到达p阱区域3的方式设置有p+接触区域5。例如，p阱区域3、高浓度杂质区域4及p+接触区域5的杂质浓度分别为1×1016cm-3～1×1018cm-3、约1×1019cm-3、约5×1019cm -3。在高浓度杂质区域4上设置有欧姆电极9。如在下面进行的说明所述，欧姆电极9通过欧姆接触与高浓度杂质区域4电连接，含有钛、硅及碳的合金。 
以覆盖不设置p阱区域3的碳化硅层2的表面、在碳化硅层2的表面露出的p阱区域3的一部分及高浓度杂质区域4的一部分的方式设置有沟道层6。沟道层6含有多重δ掺杂层，通过外延生长而形成。多重δ掺杂层具备交互层叠有多层显示出陡的浓度梯度的高浓度掺杂层(δ掺杂层)和低浓度掺杂层(不掺杂层)的结构。在沟道层6上设置有栅极绝缘层14，在栅极绝缘层14上设置有栅电极7。如以下进行的说明所示，栅电极7含有钛硅化物。第一层间绝缘膜8覆盖在除去栅电极7及欧姆电极9的碳 化硅层2的表面，以覆盖第一层间绝缘膜8的方式设置有第二层间绝缘膜10。 
在第二层间绝缘膜10上设置有焊盘用电极11。焊盘用电极11经由设置于第二层间绝缘膜的接触孔而与欧姆电极9电连接。在接触孔的尺寸大的情况下，焊盘用电极11在接触孔内被设置于欧姆电极9上及接触孔的侧面，生成孔11h。在接触孔的尺寸小的情况下，也可以堵塞孔11h的上部。 
在不设置碳化硅半导体衬底1的碳化硅层2的主面上，设置有作为漏电极起作用的其它欧姆电极12。欧姆电极12也可以由多层形成。 
具有以上结构的半导体装置，通过使施加于栅电极7的电压变化，可以控制在形成于沟道层6内的沟道区域中通过的电流。由此，可以调节流经由欧姆电极12、碳化硅半导体衬底1、碳化硅层2、沟道层6、高浓度杂质区域4及欧姆电极9形成的路径的电流。 
下面，详细说明栅电极7及欧姆电极9的结构。图1(b)是对栅电极7附近的结构进行放大来表示的剖面图。如图1(b)所示，栅电极7包含：多晶硅层7a、钛硅化物层7b及氮化钛层7c。多晶硅层7a主要由掺杂了杂质的多晶硅构成，钛硅化物层7b主要由钛硅化物(TiSi2)构成。钛硅化物内也含有杂质。多晶硅层7a与栅极绝缘层14相接。在此，所谓“主要”其含义是指最多的组成成分。 
图1(c)是将欧姆电极9附近的结构放大来表示的剖面图。如图1(c)所示，欧姆电极9包含反应层9a及氮化钛层9b。反应层9a主要由钛、硅及碳的合金构成，氮化钛层9b主要由氮化钛构成。氮化钛层9b上设置有焊盘用电极11，石墨不在氮化钛层9b和焊盘用电极11之间析出。另外，反应层9a与高浓度杂质区域4及p+接触区域5相接。 
栅电极7及欧姆电极9分别含有钛硅化物层7b及反应层9a。这些层都含有硅。但是，栅电极7的钛硅化物层7b的硅来自形成于栅电极7用的多晶硅，与此相对，欧姆电极9的反应层9a的硅来自构成高浓度杂质区域4的碳化硅的硅。 
图2(a)～图2(d)是表示栅电极7及欧姆电极9的形成工序的剖面图。在这些图中，图2(a)及图2(c)与栅电极7的形成工序有关， 图2(b)及图2(d)与欧姆电极9的形成工序有关。优选这些栅电极7及欧姆电极9用同一热处理工序形成。首先，如图2(a)所示，为了形成栅电极而在进行了构图的多晶硅层20上形成钛层15。另外，如图2(b)所示，为了形成欧姆电极而在高浓度杂质区域4上形成钛层15。这些钛层15也可以分开形成，但通过利用由同一工序形成的钛膜，可以降低制造工序数量、降低制造成本。 
进行热处理时，在钛层15和多晶硅层20的界面上使钛及硅相互扩散而形成钛硅化物。另外，在钛层15和高浓度杂质区域4的界面上使钛、和硅及碳相互扩散而形成钛、硅及碳的合金。另外，在氮气氛中进行热处理的情况下，对钛层15的表面进行氮化。如图2(c)所示，由此，形成由多晶硅层7a、钛硅化物层7b及氮化钛层7c构成的栅电极7。另外，如图2(d)所示，还形成由反应层9a及氮化钛层9b构成的欧姆电极9。 
图3是表示在硅衬底上堆积钛且用高温进行了热处理的情况下所生成的钛硅化物层的厚度的温度依赖性的曲线图。优选热处理以不使钛及硅氧化的方式且在惰性气氛中进行。在作为惰性气体选择氮气的情况下，钛与氮进行反应而形成氮化钛。如图3所示，也可以在较低温度下进行钛和氮的反应。因此，只要热处理温度为650℃左右就会使钛层15中1/2左右变成氮化钛，1/2变成钛硅化物。提高热处理温度时，更多的氮化钛中的钛与硅进行反应而形成钛硅化物。因此，随着温度的上升氮化钛变薄而钛硅化物变厚。如图3明确所示，若热处理温度为750℃以上，则钛硅化物的形成基本结束，即使热处理温度达到750℃以上，所生成的钛硅化物也几乎不再增加。850℃以上时，钛硅化物层的厚度基本恒定。 
图4是表示在碳化硅上堆积钛层且用高温进行热处理的情况下所生成的由钛、硅及碳的合金构成的反应层的厚度的温度依赖性的曲线图。与栅电极同样，在氮气氛中进行热处理时，钛层的钛与氮进行反应而形成氮化钛。但是，由于碳化硅在较高温度下也是稳定的化合物，因此直至800℃左右，碳化硅中的硅及碳和钛也不发生反应。在超过800℃的温度下进行热处理时，碳化硅中的硅及碳和钛发生反应而开始生成由钛、硅及碳的合金构成的反应层。在热处理温度是从800℃至1000℃左右的范围内，随着热处理温度的提高而生成的反应层也相应变厚。在热处理温度为1000℃ 时，大约1/3变为反应层，2/3作为氮化钛层而保留。 
另外，图3及图4的用于分析的试样如下进行准备，即，在硅衬底或者碳化硅衬底上形成钛层，在氮气氛中以各温度进行热处理，通过湿式蚀刻除去由热处理形成的氮化钛层。通过对来自与这些试样的硅发生了反应的钛、及与硅和碳发生了反应的钛的特性X射线进行分析，检测了有助于反应的钛层的膜厚，且计算了形成的钛层和钛硅化物层或者反应层的膜厚比。 
即使将热处理温度设为1050℃，堆积于碳化硅上的钛的整体也不能变成钛、硅及碳的合金层。但是，由于半导体和金属的接触是具有肖特基性还是具有欧姆性，主要依赖于界面的特性，因而即使不使所形成的合金层变厚也可以得到良好的欧姆性结。 
图4中未图示，但即使提高热处理温度也不会发生伴随钛、硅及碳的合金的形成而析出石墨的情况。这是因为，在钛和碳化硅的组合中，可以形成钛、硅及碳的稳定的合金，防止碳作为石墨游离。这是与使用了现有的镍的欧姆电极最大的不同之处。由于镍未与碳形成稳定的化合物，因而通过硅化物的形成而生成的碳不会与镍形成化合物而是游离，由此发生石墨的析出。 
图5是在n型碳化硅衬底上(杂质浓度：约5×1019cm-3)堆积钛150nm后，在氮气氛中用750℃、850℃及950℃进行1分钟热处理的情况下的钛/碳化硅接触的电流电压特性。如图5所示，由于以750℃进行处理时，钛-碳化硅界面的反应不充分，故而得不到欧姆性电极。与此相对，以850℃进行处理时，大致可得到欧姆性的电流-电压特性。另外，接触电阻也约为5×10-5Ωcm2，也不会产生因石墨的析出造成的电阻的增大。如图5明确所示，以950℃进行处理时，相对于电压而言电流大致呈直线变化，得到了优良的欧姆性电极。接触电阻也是约2×10-5Ωcm2。 
图6中以未形成钛的情况为基准表示了将在掺杂有磷(P)的多晶硅上堆积钛膜100nm得到的物质在氮气氛中以950℃进行1分钟热处理时的薄板电阻。通过热处理，使堆积的Ti的大部分与硅发生反应而形成硅化物，由此，与只有多晶硅的情况相比，使薄板电阻降低为约1/10。 
由此可知，通过在碳化硅上形成钛层并进行热处理，可以在碳化硅和 钛层的界面上形成由钛、硅及碳的合金组成的反应层，为低电阻，且形成不使石墨析出的欧姆电极。另外，通过在多晶硅上形成钛层且进行热处理，可以将多晶硅的大部分硅化而形成低电阻的栅电极。 
这两个电极不需要在同一工序内同时形成。但是，若在同一工序形成欧姆电极及栅电极，则能减少半导体装置的制造工序数量，实现制造成本的降低及制造所需时间的缩短。另外，通过减少工序数量还具有可以提高成品率等各种优点。 
为了在同一工序内形成欧姆电极及栅电极，优选将温度设为850℃以上而进行用于形成硅化物的热处理。在不足850℃的温度下进行热处理的情况下，虽然在栅电极上形成硅化物，但存在欧姆电极的硅化物化反应不充分的可能性。 
由于热处理温度越高越促进各电极的硅化物化，故而是优选的。但是，在热处理温度超过1050℃的情况下，存在产生作为层间膜而使用的氮化硅及氧化硅等材料的变质及变形的可能性。因此，在同时形成栅电极及欧姆电极的情况下，优选用850℃以上1050℃以下的温度进行热处理。更优选热处理温度为900℃以上1000℃以下。 
在同时形成欧姆电极及栅电极的情况下，如参照图2(a)及(b)所作的说明那样，优选钛层15由同一钛膜形成。因此，在形成欧姆电极9的高浓度杂质区域4上及形成栅电极7的多晶硅层20上，难以改变热处理前的钛层15的厚度。 
但是，在栅电极7上，钛层15的大部分与多晶硅层20发生反应而形成钛硅化物层7b，与此相对，在欧姆电极9上生成的反应层9a薄且钛层15的大部分作为钛或者氮化钛而保留。因此，只要以在栅电极7中形成与对栅电极7所要求的电阻值对应的钛硅化物层7b的方式来确定钛层15的厚度即可。此时，如图1(a)及(c)所示，热处理后的栅电极7的钛硅化物层7b的厚度L1和欧姆电极9的反应层9a的厚度L4之比大约为4∶1，常常是欧姆电极9的反应层9a的厚度小于栅电极7的钛硅化物层7b的厚度。 
钛硅化物层7b及反应层9a的优选的厚度取决于由半导体装置的用途确定的半导体装置的最大工作频率及工作电流。例如图1(b)所示，多晶 硅层7a的厚度L2为200nm～1000nm，钛硅化物层7b的厚度L1为150nm～900nm。氮化钛层7c的厚度L3为10nm～50nm。为了降低栅电极7的电阻而优选多晶硅层7a的厚度L2比钛硅化物层7b的厚度L1小。另外，如图1(c)所示，反应层9a的厚度L4为30nm～250nm，氮化钛层9b的厚度L5为50nm～300nm。 
下面，表示对通过在碳化硅衬底上形成钛膜且以各种温度进行热处理而得到的欧姆电极进行深度方向的组成分析的结果。 
用于分析的试样如下准备，即，在碳化硅衬底上形成厚度为150nm的钛层，在氮气氛中以900℃、950℃、1000℃及1050℃进行2分钟热处理，热处理后在生成的欧姆电极的表面形成由厚度为100nm的铝构成的保护膜。通过俄歇电子光谱分析法(AES)对这些试样在深度方向进行分析。图7～图10是表示在900℃、950℃、1000℃及1050℃下进行了热处理后的试样的分析结果的图。在这些图中，用Al、Si、C、Ol、Si、C表示的曲线表示各自的元素分布。另外，用Ti+N表示的曲线表示与氮结合的钛的分布，Ti表示与氮以外的元素结合的钛的分布。由于各元素的检测灵敏度不同，因而强度不是准确地表示各元素的丰度比。 
如这些图所示，在所有的试样中，在欧姆电极和铝膜的界面上几乎都不存在碳，即使进行热处理也没有析出石墨。另外可知，在这些试样中，按SiO2溅射速率换算，在从与铝层的界面至约200nm的深度，氮化钛为主要的成分，且在欧姆电极的表面侧形成有氮化钛层。另一方面可知，在从与碳化硅衬底的界面至铝膜侧的约200nm的区域存在钛、硅及碳，且形成有由这些元素的合金构成的反应层。 
欧姆电极中越靠近碳化硅衬底侧碳的浓度越高，越靠近与铝膜的界面侧即欧姆电极的表面侧碳的浓度越低。根据图7～图10所示的分析结果可知，使用钛硅化物及碳化硅等的检测用试样，对各元素和钛的结合状态进行峰态分离且修正检测灵敏度，由此求出欧姆电极的各元素的组成比，此时，在所有的试样中，欧姆电极的与铝膜相接的最表面的碳浓度均为5atom％以下。 
随着热处理温度的提高，可以看出下述趋势：与碳化硅衬底的界面附近的碳浓度稍微变高，硅一点点地向氮化钛层扩散。但是，钛、硅及碳的 分布几乎不变。因此可认为，由钛、硅及碳的合金组成的反应层是热稳定的，碳不会从反应层发生游离，石墨不在欧姆电极的表面析出。 
对热处理温度为1000℃及1050℃的试样在460℃下进行30分钟热处理，同样通过俄歇电子光谱分析法对深度方向进行了分析后发现，各元素的分布几乎不发生变化。 
根据这些结果可知，即使本发明的半导体装置长时间工作，也可抑制石墨析出于欧姆电极的表面，而不会发生接触电阻的上升及欧姆电极和焊盘用电极的接合强度的降低。因此，可以说本发明的半导体装置的欧姆电极可靠性优良。 
这样，根据本发明的半导体装置，欧姆电极含有钛、硅及碳的合金，栅电极含有钛硅化物。因此，在欧姆电极中，通过形成合金可以防止欧姆接触形成时石墨析出，可以既防止接触电阻增大又防止欧姆电极和焊盘用电极的密接性及可靠性劣化。另外，在栅电极中，通过形成钛硅化物可以降低栅电极的电阻。因此，可以提高半导体装置的特性。特别是可以防止因降低栅极电阻而造成的开关延迟。另外，可以在同一工序形成栅电极及欧姆电极，由此，可以实现制造成本的降低、制造所需时间的缩短、成品率的提高等。 
下面，说明本发明的半导体装置的制造方法之一例。图11(a)～(i)是表示半导体装置的制造中途的结构的剖面图。 
首先，如图11(a)所示，准备具有从4H-SiC(0001)面偏离8°的偏离角的碳化硅衬底1。在碳化硅衬底1中掺杂有n型杂质1×1018cm-3左右。通过热CVD法等在碳化硅衬底1的主面上使含有浓度比碳化硅衬底1低的n型杂质的高电阻的碳化硅层2进行外延生长。在外延生长中，例如，作为原料使用硅烷(SiH4)和丙烷(C3H8)，作为载流气体使用氢(H2)，另外，作为掺杂气体使用氮(N2)。例如，在制造具备1400V耐压的MISFET时，优选碳化硅层2的杂质浓度为1×1015cm-3～1×1016cm-3，优选厚度为10μm以上。 
然后，在碳化硅层2的一部分通过离子注入来掺杂p型杂质(铝、硼等)，自碳化硅层2的表面至内部形成p阱区域3。在形成p阱区域3时，首先，在碳化硅层2的上表面上堆积作为注入掩模的厚度为3μm左右的硅 氧化膜(未图示)，通过光刻及干式蚀刻只在硅氧化膜中形成p阱区域3的部分设置开口。为了降低注入缺陷而将衬底温度保持在500℃以上的高温且进行铝或者硼的离子注入，离子注入之后，用氟酸除去作为掩模使用的硅氧化膜。p阱区域3的p型杂质的浓度通常约为1×1017cm-3～1×1018cm-3，将p阱区域3的深度以不夹断的方式形成为1μm左右。 
然后，在碳化硅层2上堆积厚度1μm左右的硅氧化膜，通过光刻及干式蚀刻，只在硅氧化膜中形成高浓度杂质区域4的部分设置开口，形成掩模16。为了准确地形成在碳化硅层2的表面露出的p阱区域3，也可以在掩模16上形成侧壁16a。使用掩模16且通过离子注入而在p阱区域3的表面部的一部分掺杂高浓度的n型杂质，形成高浓度杂质区域4。此时，为了降低注入缺陷而将衬底温度一直保持在500℃以上的高温，进行氮或者磷的离子注入，离子注入之后，用氟酸除去作为掩模使用的硅氧化膜16。高浓度杂质区域4的杂质浓度为1×1019cm-3左右，低于其后形成的p+接触区域5的杂质浓度。另外，在高浓度杂质区域4的杂质浓度与p+接触区域5的杂质浓度为相同程度的情况下，需要使用于形成高浓度杂质区域4的掩模16覆盖p+接触区域5。另外，高浓度杂质区域4的深度比p+接触区域5的深度浅，例如为300nm左右。 
然后，如图11(b)所示，为了使用掩模17得到p阱区域3和其后形成的欧姆电极的接触，而通过离子注入将p型杂质高浓度地掺杂到p阱区域3的表面部的一部分，形成p+接触区域5。p+接触区域5的厚度为约300nm，杂质的浓度为约5×1019cm-3以上。离子注入的方法与p阱区域3的形成相同。之后，除去掩模17。 
然后，为了将注入的杂质活化而在氩等惰性气体的气氛中实施1700℃、30分钟的活化退火。此时，在碳化硅层2、p阱区域3、p+接触区域5及高浓度杂质区域4的露出的表面，生成高度为10nm～100nm左右的被称为宏观阶梯及小丘的突起物，使表面粗糙度变大进而使表面的平滑性恶化。 
然后，如图11(c)所示，例如通过热CVD法在碳化硅层2、p阱区域3、高浓度杂质区域4及p+接触区域5上使沟道层6外延生长。在形成沟道层6时，例如，作为原料气体使用硅烷(SiH4)和丙烷(C3H8)，作为载流气体使用氢(H2)，作为掺杂气体使用氮(N2)。其后，例如使用RIE等除去沟道层6中位于高浓度杂质区域4、p+接触区域5的上方的部分，设置接触孔。此时，从p+接触区域5及源电极区域4的表面进行过蚀刻直至例如50nm以上的深度。
然后，如图11(d)所示，对沟道层6、高浓度杂质区域4及p+接触区域5的露出的表面进行热氧化，形成由硅氧化膜组成的栅极绝缘层14。例如，通过在石英管中保持碳化硅衬底1，将氧以流量为2.5(l/min)导入石英管中，使石英管内的温度保持在1180℃进行2.5小时热氧化，由此可以形成厚度约70nm的栅极绝缘层14。 
然后，通过减压CVD法堆积厚度为500nm的多晶硅膜，例如，通过使用RIE等除去多晶硅膜中位于接触孔内及其周围的部分，在栅极绝缘层14上形成多晶硅层20。之后，将多晶硅层20做成栅电极。 
如图11(e)所示，其后，使用减压CVD法使由覆盖碳化硅层2的表面及多晶硅层20的氮化硅(SiN)组成的第一层间绝缘膜8生长100nm左右。使用通常的光刻、干式蚀刻，除去第一层间绝缘膜8中位于接触孔内及其周围的部分及位于多晶硅层20的上面的部分。由此，在接触孔内使高浓度杂质区域4的一部分及p+接触区域5露出。 
然后，如图11(f)所示，通过真空蒸镀等在第一层间绝缘层8上及除去了第一层间绝缘层8的区域(形成欧姆电极的部分及多晶硅层20的上面)堆积钛层15。为了将之后形成的欧姆电极9中的钛、硅及碳的合金层的厚度做成10nm以上，而优选钛层15的厚度为50nm以上。 
然后，如图11(g)所示，通过除去第一层间绝缘膜8上的钛层15，使用RIE等干式蚀刻或者湿式蚀刻除去构成欧姆电极的部分及构成栅电极的部分以外的钛层15。 
然后，如图11(h)所示，在氮、氩等惰性气体中实施1分钟以上的热处理。通过该热处理，使钛层15和碳化硅层2中的硅及碳发生反应，使钛层15和多晶硅层20的硅发生反应。为了防止钛和碳化硅形成反应层且为了防止作为层间膜材料使用的氮化钛及氧化硅等材料的变质及变形，而优选热处理温度为850℃以上1050℃以下。 
如图1(b)所示，热处理的结果是，多晶硅层20的大部分硅化物化， 形成低电阻的栅电极7。另外，如图1(c)所示，还形成有与高浓度杂质区域4进行欧姆接触的欧姆电极9。如上所述，栅电极7的钛硅化物层的厚度比欧姆电极中的由钛、硅及碳的合金组成的反应层厚。 
然后，如图11(i)所示，作为覆盖欧姆电极9及栅电极7的第二层间绝缘层10而堆积厚度为1μm左右的硅氧化膜，通过RIE等形成贯通第二层间绝缘层10且到达欧姆电极9的接触孔。其后，通过使用真空蒸镀等在第二层间绝缘层10上及接触孔内堆积厚度为3μm左右的铝膜，使用通常的光刻、蚀刻进行构图，由此，形成与欧姆电极9电连接的焊盘用电极11。其后，作为漏电极起作用的欧姆电极12，使用真空蒸镀等堆积由钛、镍、金、银、铂等中的任意一种或者多种构成的层叠膜，形成欧姆电极12。 
通过以上的工序完成双重注入型MISFET。所制造的MISFET的特性如下。 
沟道迁移率：30cm2/Vsec以上(VDS＝1V) 
偏置耐压：1400V 
通态电阻：10mΩ·cm2以下 
欧姆电极(源极)的接触电阻：5×10-5Ωcm2
栅电极的电阻：8Ω/□ 
测定条件：栅极电压20V、漏极电压1V 
这样，通过形成含有由钛、硅及碳的合金构成的反应层的欧姆电极，而防止形成欧姆接触时的石墨的析出，由此，可以实现10-5Ωcm2左右的接触电阻，可以改善通态电阻。另外，通过形成含有钛硅化物层的栅电极，可以降低栅极电阻，可以改善栅极延迟。 
另外，在上述实施方式中进行了钛层15的构图，在成为欧姆电极9和栅电极7的部分有选择地形成钛层15，但是，通过利用在热处理作用下生成的钛、硅及碳的合金及钛硅化物和钛的反应性的差异，也可以省略该构图工序。 
下面，参照图12(a)～(i)说明包含不进行钛层15的构图而形成欧姆电极9和栅电极7的工序的半导体装置的制造方法。 
首先，使用与参照图11(a)～(f)进行了说明的工序相同的工序， 制造如图12(a)～(f)所示的结构，得到如图12(f)所示的结构。如图12(f)所示，通过以上的工序，得到在形成第一层间绝缘层8及除去第一层间绝缘层8的欧姆电极的部分及多晶硅层20的上面堆积了钛层15的结构。 
如图12(g)所示，在氮、氩等惰性气体中进行850℃、1分钟以上的热处理。通过该热处理，在形成将第一层间绝缘层8除去的欧姆电极的部分及多晶硅层20的上面，有选择地使钛层15和高浓度杂质区域4的碳化硅及多晶硅层20发生反应，生成钛、硅及碳的合金层。此时，由于构成第一层间绝缘层8的氧化硅中的硅与氧牢固结合，因而第一层间绝缘层8的硅和钛层15实质上几乎不发生反应。 
如图1(b)所示，通过热处理，多晶硅层20的大部分硅化物化，形成低电阻的栅电极7。另外，如图1(c)所示，形成与高浓度杂质区域4进行欧姆接触的欧姆电极9。如上所述，栅电极7的钛硅化物层的厚度比欧姆电极的反应层厚。另一方面，在第一层间绝缘层8上原封不动地保留钛层15。 
然后，如图12(h)所示，使用含有过氧化氢溶液的磷酸系蚀刻液，通过湿式蚀刻有选择地除去未形成第一层间绝缘层8上的硅化物而原封不动地保留的钛层15。由此，除去无用的钛层15而形成栅电极7及欧姆电极9。 
下面，使用与参照图11(i)进行了说明的工序同样的工序，完成MISFET的结构(图12(i))。 
这样，根据图12(a)～(i)的制造方法，由于不需要对钛层15进行构图，因而降低了半导体装置的制造工序的数量，可以实现制造成本的降低及制造所需时间的缩短。 
另外，本实施方式中栅极绝缘层为热氧化膜，但是也可以使用通过其它方法形成的栅极绝缘层。例如，也可以将通过CVD法等堆积的硅氧化膜用于栅极绝缘层。或者，栅极绝缘层也可以具有热氧化膜和堆积膜的层叠结构。另外，栅极绝缘层不一定必须为硅氧化膜，也可以是氮化硅膜、硅氧氮化膜及氧化钽膜、氧化铪膜等金属氧化物膜。 
另外，在本实施方式中，具备通过外延生长而成的沟道层，但如上述 说明明确所示，本发明的效果不依靠沟道区域的位置及结构。因此，作为将各种沟道结构和上述的欧姆电极及栅电极进行了组合的半导体装置，也可以实现本发明。例如，本发明可以适合应用于替代如图1(b)所示的沟道层6而通过施加于栅电极7的电压，将形成于p阱区域3的碳化硅层2的表面部分的反型层作为沟道区域使用的MISFET。 
另外，在上述实施方式中，虽然n型欧姆电极采用了具备钛、硅及碳的合金层的欧姆电极，但即使将具备钛硅化物层的欧姆电极应用于p型欧姆电极，仍可以得到防止石墨析出的效果。在上述实施方式中，本发明还可以适合应用于改换了碳化硅衬底及各半导体层、半导体区域的导电型的半导体装置。 
产业上的可利用性 
本发明适合应用于碳化硅半导体装置，特别是适合应用于功率器件用的碳化硅半导体装置。 

Claims (24)

1.一种半导体装置，具备：
碳化硅半导体衬底，其具有碳化硅层；
高浓度杂质区域，其设置于所述碳化硅层；
欧姆电极，其与所述高浓度杂质区域电连接；
沟道区域，其与所述高浓度杂质区域电连接；
栅极绝缘层，其设置于所述沟道区域上；
栅电极，其设置于所述栅极绝缘层上，
所述欧姆电极包含钛、硅及碳的合金，所述栅电极包含钛硅化物。
2.如权利要求1所述的半导体装置，其中，所述高浓度杂质区域高浓度地掺杂有n型杂质。
3.如权利要求2所述的半导体装置，其中，所述欧姆电极包含由所述钛、硅及碳的合金构成的反应层，所述栅电极分别包含钛硅化物层。
4.如权利要求3所述的半导体装置，其中，所述欧姆电极的反应层和所述栅电极的钛硅化物层具有彼此不同的厚度。
5.如权利要求4所述的半导体装置，其中，所述欧姆电极的反应层的厚度比所述栅电极的钛硅化物层的厚度小。
6.如权利要求5所述的半导体装置，其中，所述欧姆电极还包含氮化钛层。
7.如权利要求6所述的半导体装置，其中，在所述欧姆电极中，所述氮化钛层的厚度比所述反应层的厚度大。
8.如权利要求7所述的半导体装置，其中，所述欧姆电极的所述反应层与所述高浓度杂质区域相接。
9.如权利要求6所述的半导体装置，其中，所述栅电极还包含多晶硅层。
10.如权利要求9所述的半导体装置，其中，在所述栅电极中，所述多晶硅层的厚度比所述钛硅化物层的厚度小。
11.如权利要求10所述的半导体装置，其中，所述栅电极的所述多晶硅层与所述栅极绝缘层相接。
12.如权利要求2所述的半导体装置，其中，在所述欧姆电极中，所述碳的浓度在所述高浓度杂质区域侧高而在所述欧姆电极的表面侧低。
13.如权利要求12所述的半导体装置，其中，在最靠近所述欧姆电极表面的一侧，所述碳的浓度为5atom％以下。
14.如权利要求2所述的半导体装置，其中，
还具备沟道层，该沟道层以与所述高浓度杂质区域相接的方式设置于所述碳化硅层的表面的一部分，
所述沟道区域位于所述沟道层内。
15.如权利要求2所述的半导体装置，其中，
所述碳化硅层包含阱区域，该阱区域掺杂有p型杂质且以包围所述高浓度杂质区域的方式设置，
所述沟道区域以与所述碳化硅层的表面的一部分相接的方式位于所述阱区域内的表面部分，将所述高浓度杂质区域和未形成所述阱区域的所述碳化硅层连接。
16.如权利要求1～15中任一项所述的半导体装置，其中，还具备另一欧姆电极，该另一欧姆电极设置于所述半导体衬底的与所述碳化硅层相反侧的面。
17.一种半导体装置的制造方法，包含：
工序(a)，其准备具有碳化硅层及栅极绝缘层的碳化硅半导体衬底，所述碳化硅层设有高浓度杂质区域，所述栅极绝缘层将包含沟道区域的半导体区域覆盖；
工序(b)，其在所述栅极绝缘层上形成多晶硅层；
工序(c)，其在所述高浓度杂质区域上及所述多晶硅层上分别形成钛层；
工序(d)，其通过对所述钛层进行热处理而使所述多晶硅层的硅、所述高浓度杂质区域中的硅及碳与所述钛层反应，在所述高浓度杂质区域上形成含有钛、硅及碳的合金的欧姆电极，在所述栅极绝缘层上形成含有钛硅化物的栅电极。
18.如权利要求17所述的半导体装置的制造方法，其中，以850℃以上1050℃以下的温度进行所述工序(d)的热处理。
19.如权利要求18所述的半导体装置的制造方法，其中，在含有氮气或者氩气的气氛中进行所述工序(d)的热处理。
20.如权利要求17所述的半导体装置的制造方法，其中，所述工序(c)包含：
工序(c1)，其以覆盖所述高浓度杂质区域及所述多晶硅层的方式在所述碳化硅层的整个表面上形成钛层；
工序(c2)，其以只在所述高浓度杂质区域上及所述多晶硅层上设置所述钛层的方式除去无用的部分，由此对所述钛层进行构图。
21.如权利要求20所述的半导体装置的制造方法，其中，在所述工序(c2)中，通过湿式蚀刻除去无用的部分。
22.如权利要求20所述的半导体装置的制造方法，其中，在所述工序(c2)中，通过干式蚀刻除去无用的部分。
23.如权利要求18所述的半导体装置的制造方法，其中，
所述工序(c)包含：
工序(c1)，其以覆盖所述栅极绝缘层、露出的所述高浓度杂质区域及所述多晶硅层的方式形成所述钛层，
所述工序(d)包含：
工序(d1)，其通过对所述钛层进行热处理，使所述多晶硅层中的硅、所述高浓度杂质区域中的硅及碳与所述钛层的一部分进行反应，形成钛硅化物以及钛、硅和碳的合金；
工序(d2)，其通过除去所述钛层中未反应的部分，在所述栅极绝缘层上形成含有所述钛硅化物的栅电极，在所述高浓度杂质区域上形成含有所述合金的欧姆电极。
24.如权利要求23所述的半导体装置的制造方法，其中，在所述工序(d2)中，通过湿式蚀刻除去所述钛层中未反应的部分。
CN2008800006176A 2007-02-14 2008-02-12 半导体装置及其制造方法 Expired - Fee Related CN101542740B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007033617 2007-02-14
JP033617/2007 2007-02-14
PCT/JP2008/000202 WO2008099597A1 (ja) 2007-02-14 2008-02-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101542740A CN101542740A (zh) 2009-09-23
CN101542740B true CN101542740B (zh) 2011-01-12

Family

ID=39689845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800006176A Expired - Fee Related CN101542740B (zh) 2007-02-14 2008-02-12 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8076736B2 (zh)
JP (1) JP4965576B2 (zh)
CN (1) CN101542740B (zh)
WO (1) WO2008099597A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5544778B2 (ja) * 2009-08-05 2014-07-09 トヨタ自動車株式会社 オーミック電極およびその製造方法
JP4796667B2 (ja) * 2009-11-17 2011-10-19 パナソニック株式会社 半導体素子及びその製造方法
JP5471537B2 (ja) * 2010-02-05 2014-04-16 三菱電機株式会社 直流電源装置
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
DE102012203443A1 (de) * 2012-03-05 2013-09-05 Robert Bosch Gmbh Verfahren zum Bilden eines Kontakts auf einem Halbleitersubstrat und Halbleitervorrichtung
JP6063629B2 (ja) * 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
CN105453239A (zh) * 2013-07-16 2016-03-30 株式会社日立制作所 半导体装置及其制造方法
KR20160018221A (ko) * 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법
US20210343847A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Diffusion and/or enhancement layers for electrical contact regions
IT202100003653A1 (it) * 2021-02-17 2022-08-17 St Microelectronics Srl Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271271A (ja) * 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
JPH0555569A (ja) 1991-08-21 1993-03-05 Nissan Motor Co Ltd ｐ型立方晶炭化ケイ素を用いたＭＯＳ構造素子の製造方法
JP3079851B2 (ja) 1993-09-28 2000-08-21 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
JP2000200902A (ja) 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP2002016017A (ja) 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置およびその製造方法
JP4179492B2 (ja) 2000-09-01 2008-11-12 日産自動車株式会社 オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100982420B1 (ko) * 2003-09-30 2010-09-15 삼성전자주식회사 실리사이드 박막을 갖는 반도체 소자 및 그 제조 방법
US6927117B2 (en) * 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP4437300B2 (ja) * 2006-09-06 2010-03-24 エルピーダメモリ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729577A (zh) * 2002-12-20 2006-02-01 克里公司 碳化硅功率mos场效应晶体管及制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP昭62-071271A 1987.04.01
JP特开2002-16017A 2002.01.18
JP特开2006-261624A 2006.09.28
JP特开55569A 2005.03.03

Also Published As

Publication number Publication date
CN101542740A (zh) 2009-09-23
JP4965576B2 (ja) 2012-07-04
JPWO2008099597A1 (ja) 2010-05-27
WO2008099597A1 (ja) 2008-08-21
US8076736B2 (en) 2011-12-13
US20100244048A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101542740B (zh) 半导体装置及其制造方法
CN101578705B (zh) 碳化硅半导体装置及其制造方法
US9437682B2 (en) Semiconductor device and semiconductor device manufacturing method
CN101842878B (zh) 半导体元件及其制造方法
US8143094B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5002693B2 (ja) 半導体装置
WO2015076166A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7047250B2 (ja) 炭化珪素半導体素子の製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2009194197A (ja) 半導体装置及びその製造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6250230B2 (ja) 炭化珪素半導体装置の製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US8729567B2 (en) Silicon carbide semiconductor device
EP1908118B1 (en) Method for producing a semiconductor device
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
JP5602256B2 (ja) 半導体装置の製造方法
JP2024039821A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20200212